JP3838718B2 - Optical device mounting substrate manufacturing method and optical module manufacturing method - Google Patents
Optical device mounting substrate manufacturing method and optical module manufacturing method Download PDFInfo
- Publication number
- JP3838718B2 JP3838718B2 JP33430396A JP33430396A JP3838718B2 JP 3838718 B2 JP3838718 B2 JP 3838718B2 JP 33430396 A JP33430396 A JP 33430396A JP 33430396 A JP33430396 A JP 33430396A JP 3838718 B2 JP3838718 B2 JP 3838718B2
- Authority
- JP
- Japan
- Prior art keywords
- optical
- electrode
- mounting
- pattern
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Description
【0001】
【発明の属する技術分野】
本発明は、基板上に光ファイバや光導波路等の光導波体及び光素子(発光素子又は受光素子)などを配置して光学的に結合させるための光デバイス実装基板の作製方法及びその光デバイス実装基板から成る光モジュールの作製方法に関する。
【0002】
【従来の技術】
近年、光通信システムの大容量化及び多機能化が求められており、それに伴って光送信器や光受信器等の光デバイスの小型化、高集積化、及び低コスト化が要望されている。
特に、光デバイスの組み立てコストを削減する目的で、同一基板上に光ファイバや半導体光素子などの光部品を搭載する技術、いわゆる光ハイブリッド実装技術やシリコンプラットフォームなどの技術が注目されている。
【0003】
これらの技術によれば、例えば光ファイバと光素子とを同一基板上に形成されたV溝上及び導体パターン上のそれぞれに実装するだけで、無調心にて光モジュールの組み立てを実現することが可能であるとされている。
【0004】
ここで、基板上に無調心で上記光部品を実装するには、基板に形成した光ファイバ搭載用のV溝と光素子搭載用の電極、またはV溝と光素子搭載用の位置合わせマーカーとが各々高精度に形成され、且つそれぞれにおける両者の位置関係がサブミクロンオーダーの精度で形成されなければならない。
【0005】
図7に基づいて従来の方法について説明する。図7(a)〜(g)はそれぞれ、従来の光ハイブリッド実装基板の製作工程を説明する平面図である。まず、図7(a)に示すように、シリコン基板71上にシリコン酸化膜やシリコン窒化膜等の(シリコンのエッチング液に対して耐性を有する)膜を被着形成し、V溝形成用のフォトマスクを用いてフォトリソグラフィにより上記膜をパターニングして、V溝形成用パターン72を得る。
【0006】
次いで、図7(b)に示すように、V溝形成用パターン72をマスクとして、水酸化ナトリウム(NaOH)や水酸化カリウム(KOH)等のエッチング液により、シリコン基板71が露出している面71aをエッチングし、V溝73が形成される。
【0007】
次いで、図7(c)に示すように、上記表面層をいったん除去した後に、V溝73を含むシリコン基板71の表面全体に、熱酸化法もしくはスパッタ法やプラズマCVD法等により、シリコン酸化膜やシリコン窒化膜等の保護膜74を形成する。
【0008】
次いで、図7(d)に示すように、後記する電極や光素子実装用マーカーを形成するためのフォトマスクを用いて、電極形成領域75や光素子実装用マーカー領域76を除く領域にフォトレジスト77を被着形成し、しかる後に、図7(e)に示すように、その上から全面に電極材料となる金(Au)等の金属膜78を蒸着法等により被着形成する。
【0009】
次いで、図7(f)に示すように、リフトオフ法により光素子搭載部を含む電極パターン79及び光素子実装用マーカー80を形成する。
【0010】
そして、図7(g)に示すように、電極79の光素子搭載部に半田81を塗布形成し、ダイシングによりファイバストッパ溝82の形成、及びシリコン基板81の端面81aにおいて切断を行うことにより、光ファイバと光素子を実装するための光デバイスの実装基板Jが完成する。
【0011】
【発明が解決しようとする課題】
上記方法では、光ファイバ搭載用のV溝の形成時に、シリコン基板の端部等に設けられた位置合わせマーカー(不図示)と、電極及び光素子実装用のマーカー形成時に用いるフォトマスクのマーカーとで位置合せを行う。
【0012】
しかしながら、これまでコンタクト式等の露光装置自体がサブミクロンオーダーの位置合せが不可能な場合が多く、たとえそれが可能であったとしても、V溝が形成されたシリコン基板へフォトレジストを塗布する際に、V溝周辺のフォトレジストの膜厚分布により、基板に形成されたマーカーの判別が困難となる場合がある。また、そのような問題点をクリアしたとしても、シリコン基板側の位置合せマーカーが種々のプロセスを経ているため、シリコン基板がこれらプロセスの熱履歴により反ることがあり、この反りが原因で位置合わせマーカーが位置ずれを起こすことがあるのである。
【0013】
したがって、従来ではV溝と光素子搭載用のマーカーとの位置合せは非常に困難であったのであり、光ファイバと光素子とを無調心で精度良く実装することはできなかった。このため優れた光モジュールを提供することができなかった。
【0014】
なお、この問題点を解決するために、V溝形成時と同時にV溝マーカーを作製する方法が考えられているが、上記プロセスのもとではV溝形成後に再形成された絶縁膜がV溝マーカーを覆うため、V溝マーカーのエッジ部分の検出精度が悪くなり、光素子実装精度の向上は見込めない。また、酸化膜を再形成せずにV溝作製時のマスクを残す場合でも、シリコン基板のエッチングが、絶縁膜の下部に進行することから、やはり光素子の実装精度の向上は見込めない。
【0015】
そこで、本発明では上記事情に鑑みて完成されたものであり、その目的は光ファイバや光導波路等の光導波体搭載用のV溝等の搭載溝と光素子搭載用の電極、または搭載溝と光素子搭載用の位置合わせマーカーとの位置合せが精度よく作製され、かつ検出精度のよい位置合わせマーカー及び/又は位置合わせ可能な電極を有する光デバイス実装基板の作製方法及び信頼性の優れた光モジュールを提供することを目的とする。
【0016】
【課題を解決するための手段】
上記目的を達成するために、本発明の光デバイス実装基板の作製方法は、基板上に光導波体と発光または受光を行う光素子とを配置して光学的に結合させるための光デバイス実装基板の作製方法であって、前記光導波体の搭載溝を形成するための搭載溝形成部、および前記光素子搭載用の電極を形成するための第1の開口部を有する電極形成用パターンを第1のフォトマスクを用いたフォトリソグラフィにより形成する工程と、前記搭載溝形成部に前記搭載溝を形成した後に、第2のフォトマスクを用いたフォトリソグラフィにより、前記電極形成用パターンの前記第1の開口部の周辺部より広めの第2の開口部を有する電極パターンを前記電極形成用パターンの上に形成する工程と、前記電極パターンの上から電極材料の膜を被着形成した後、前記電極パターンおよび前記電極形成用パターンを除去することにより、前記第1の開口部内に形成された電極材料の膜を残して前記電極を形成する工程と、を有することを特徴とする。
【0017】
また、本発明の光モジュールの作製方法は、上記方法を用いて作製した光デバイス実装基板上に光導波体と光素子とを配置して成る。
【0018】
【発明の実施の形態】
以下に、本発明に係る実施形態について図面に基づき説明する。
【0019】
〔例1〕図1(a)〜(h)はそれぞれ光デバイス実装基板の作製工程を説明する平面図であり、図2(a)〜(h)は図1の各工程図における一部省略断面図(搭載される、光ファイバや光導波路等の光導波体の光軸(もしくは形成される搭載溝(V溝)の長手方向の中心線)を含み基板に垂直な面で切断した場合の断面図)である。なお、簡単のため図1(a)にのみii−ii断面線を記入しているが、図1(b)〜(h)についても同様な断面線における断面図が図2(b)〜(h)にあらわれているものとする。
【0020】
図1(a)及び図2(a)に示すように、まず、主面が(100)面の単結晶シリコンから成る基板1を用意し、熱酸化法、スパッタ法、プラズマCVD法等、もしくはそれらを組み合わせた成膜法により、基板1の全面に酸化シリコン(SiO2)膜を厚さ0.5〜60μmで形成し、その後、後記する光導波体を搭載させるための搭載溝であるV溝を、実際に形成させる領域よりも広い開口部2aを有したSiO2膜パターン2をフォトマスク1を用いてフォトリソグラフィにより形成する。なお、ここで、基板に所定形状のマーカー(不図示)を形成する。
【0021】
次いで、図1(b)及び図2(b)に示すように、プラズマCVD法等により窒化シリコン(Si3N4等のSiNX、以下、SiNXとする)膜を厚さ0.1〜2μmで形成し、基板1に光導波体を搭載するための搭載溝形成用パターンと、光素子搭載用の電極パターン及び(/又は)光素子搭載用の位置合わせマーカーパターンが形成された、1枚のフォトマスク(基準マスク:フォトマスク2(第1のフォトマスク))を用いて、V溝形成部3、電極形成用パターン4、及び光素子搭載用マーカー形成部5の開口部(第1の開口部)を有するSiNX膜パターン6を形成する。ここで、電極形成用パターン4、及び光素子搭載用マーカー形成部5はSiO2膜2が露出した領域となっている。また、このとき不図示の所定形状のマーカーを形成する。
【0022】
次いで、図1(c)及び図2(c)に示すように、溶液温度60〜80℃、30〜45重量%のKOH水溶液を用い、基板1の結晶面のエッチングレイトの差を利用して、エッチングレイトの小さい(111)面が溝の側面(基板1の表面に対して約55°の傾斜面)にあらわれたV溝7を形成させる。このとき、電極形成用パターン4、及び光素子搭載用マーカー形成部5は、SiO2膜が露出されているため、シリコンのエッチングは進行せず、SiO2が多少エッチングされるだけであり、SiNX6の下部にアンダーカット部6aが形成される。
【0023】
次いで、図1(d)及び図2(d)に示すように、図1(c)における電極形成用パターン4及び光素子搭載用マーカー形成部より広いパターンを有するフォトマスク3(第2のフォトマスク)を用い、このフォトマスク3を上記フォトマスク2で作製した領域に正確に位置合わせして、すなわち、フォトマスク2で形成した不図示のマーカーに正確に位置合わせして、電極形成用パターン、及び光素子搭載用マーカー形成部に開口部(第2の開口部)を有するフォトレジストパターン8を塗布し、さらに、電極形成用パターン4の上に電極材料であるAu/Pt/Ti、Au/Pt/TiN/Ti、Au/Ti、Au/Ni/Cr,Au/Crなどを電子ビーム蒸着法やスパッタ法などにより厚さ3000Å〜1μm程度に成膜する。
【0024】
次いで、図1(e)及び図2(e)に示すように、リフトオフ法にてフォトレジストパターン8を除去することにより、導体膜を周辺に残した電極パターン10及び光素子搭載用マーカー11を形成する。
【0025】
次いで、図1(f)及び図2(f)に示すように、ウエットエッチングもしくはドライエッチングによりSiNX膜6を除去することにより、すなわち電極パターン10の周辺部を電極形成用パターンにまで除去することにより、SiO2膜2上のパターンのみが形成され、最終形状の電極10及び光素子搭載用マーカー11が形成される。
【0026】
次いで、図1(g)及び図2(g)に示すように、電極10の上に半田12を形成し、図1(h)及び図2(h)に示すように、基板1の端部の切断や電極10とV溝7との間の溝切りをダイシングにより行い、端面13及びファイバストッパ用溝14を形成して、光デバイス実装基板Sが作製される。
【0027】
そして、図3に示すように、光デバイス実装基板Sに形成されたV溝7に光ファイバ15を搭載し、電極10に半導体レーザ素子等の光素子16を搭載するだけで精度よく光結合ができる、いわゆるパッシブアライメントが実現された光モジュールMが完成される。この場合の精度は従来の誤差(±0.2〜±1.5μm)に比して殆ど誤差の無い程の正確な位置合わせを実現することができた。なお、光モジュールMは不図示の蓋体を被せて全体を樹脂でモールドするか、蓋体を被せずに全体を樹脂でモールドするような構成であってもよい。
【0028】
なおまた、例えばフォトレジストは搭載溝形成前においてはスピンコートを行い、V溝形成後においてはスプレーコート法を用いることにより、フォトレジストを均一に塗布形成させることができる。また、光導波体の搭載溝はV字状に限定されるものではなく、また、光素子搭載用マーカーの形状は矩形に限定されるものではなく、十字形等種々の形状とすることが可能である。また、光ファイバの代わりに基板の表層に導波路が形成された光導波路等の光導波体を設けてもよく、また、光素子は半導体レーザ素子の代わりに、LED素子やPD素子等の発光素子及び/又は受光素子を設けてもよい。また、光デバイス実装基板Sはシリコン単結晶以外に、GaAs単結晶、水晶、樹脂、セラミックス等でも使用可能であるが、V溝を異方性エッチングにより位置精度良く形成しやすい点でシリコン単結晶が好ましい。
【0029】
〔例2〕図4(a)〜(h)は、図1と同様に光デバイス実装基板の作製工程を説明する平面図であり、図5(a)〜(i)は、図2と同様に各工程図における一部省略断面図である。なお、簡単のため図4(a)にのみV−V断面線を記入しているが、図5(b)〜(h)にも同様な断面図があらわれているものとする。
【0030】
図4(a)及び図5(a)に示すように、主面が(100)面の単結晶シリコンから成る基板21を用意し、熱酸化法、スパッタ法、プラズマCVD法等、もしくはそれらを組み合わせた成膜法により、基板21の全面に厚さ0.5〜60μmの酸化シリコン(SiO2)膜を形成し、次いでプラズマCVD法等により厚さ0.1〜2μmの窒化シリコン(SiNX)膜を積層する。そして、基板21に光導波体を搭載するための搭載溝形成用パターンと、光素子搭載用の電極パターン及び(/又は)光素子搭載用の位置合わせマーカーパターンとが形成されたフォトマスク(基準マスク:フォトマスク4(第1のフォトマスク))を用いて、後記するV溝を実際に形成させる開口部22a、電極形成用パターンを形成させる開口部22b、及び光素子搭載用マーカー形成部を形成させる開口部22cなどの開口部(第1の開口部)を有する、SiNX/SiO2膜のパターン22をフォトリソグラフィにより形成する。なお、このとき不図示の所定形状のマーカーを形成する。
【0031】
次いで、図4(b)及び図5(b)に示すように、4(a)における電極形成用パターンを形成させる開口部22b、及び光素子搭載用マーカー形成部を形成させる開口部22cを覆い、かつV溝形成部22aに接触しないように、SiO2、SiNX、TaOX等のV溝エッチング用の保護用マスクパターン23をフォトマスク5を用いて形成する。すなわち、このフォトマスク5(第2のフォトマスク)を上記フォトマスク4で作製した領域に正確に位置合わせして、すなわち、フォトマスク4で形成した不図示のマーカーに正確に位置合わせしてフォトリソグラフィにより保護用マスクパターン23を形成する。
【0032】
次いで、図4(c)及び図5(c)に示すように、溶液温度60〜80℃、30〜45重量%のKOH水溶液を用い、基板1の結晶面のエッチングレイトの差を利用して、エッチングレイトの小さい(111)面が溝の側面(基板1の表面に対して約55°の傾斜面)にあらわれたV溝24を形成させる。
【0033】
次いで、図4(d)及び図5(d)に示すように、電極形成用パターン25(第1の電極形成部)及び光素子搭載用マーカー形成部26を覆う保護用マスクパターンを除去し、基板全体を熱酸化させる。図中27は熱酸化膜(SiO2膜)である。
【0034】
次いで、図4(e)及び図5(e)に示すように、図4(a)における電極形成用パターン4及び光素子搭載用マーカー形成部より広いパターンを有する1枚のフォトマスク6を用い、このフォトマスク6(第2のフォトマスク)をフォトマスク5で作製した領域に正確に位置合わせして、すなわち、フォトマスク5で形成した不図示のマーカーに正確に位置合わせして、電極パターン部25及び光素子搭載用マーカー形成部26より広めに開口部(第2の開口部)を形成するようにフォトレジスト28で覆い、さらに、基板全面に、電極材料であるAu/Pt/Ti、Au/Pt/TiN/Ti、Au/Ti、Au/Ni/Cr,Au/Crなどの金属膜29を電子ビーム蒸着法やスパッタ法などにより厚さ3000〜1μm程度に成膜する。
【0035】
次いで、図4(f)及び図5(f)に示すように、リフトオフ法にてフォトレジストパターン28を除去することにより、導体膜を周辺に残した電極パターン30(第2の電極形成部)及び光素子搭載用マーカー31を形成する。
【0036】
次いで、図4(g)及び図5(g)に示すように、ウエットエッチングもしくはドライエッチングによりSiNX膜を除去することにより、基板上のパターンのみが形成され、最終形状の電極32及び光素子搭載用マーカー33が形成される。
【0037】
そして、図4(h)及び図5(h)に示すように、光素子搭載部にAuSn合金等の半田34を形成し、その後の工程は図1(h)及び図2(h)と同様であるので説明を省略するが、断面図を図5(i)に示す。
【0038】
この方法によっても例1と同様な効果を奏することができる。
【0039】
〔例3〕上記例1,例2においては、電極の形成前にV溝の作製を行った場合を示したが、先に電極パターンの形成を行い、次いでV溝の作製を行うようにしてもよい。以下に、この実施形態について説明する。
【0040】
図6(a)〜(k)は、それぞれ搭載される光導波体の光軸(もしくは、V溝の長手方向の中心線)で切った断面図とする。図6(a)に示すように、上記例2と同様に、主面が(100)面の単結晶シリコンから成る基板41を用意し、熱酸化法、スパッタ法、プラズマCVD法等、もしくはそれらを組み合わせた成膜法により、基板41の全面に厚さ0.5〜60μmの酸化シリコン(SiO2)膜42を形成し、次いでプラズマCVD法等により厚さ0.1〜2μmの窒化シリコン(SiNX)膜43を積層する。
【0041】
次いで、図6(b)に示すように、V溝パターン、電極パターン、及び光素子搭載用マーカーパターンが形成されたフォトマスク(基準マスク:フォトマスク7)を用い、フォトリソグラフィにより、所定領域にフォトレジスト44を塗布形成した後に、酸化シリコン膜42及び窒化シリコン膜43の不要部を除去する。このとき、不図示のマーカーが形成される。
【0042】
次いで、図6(c)に示すように、上記基準マスクで用いたフォトマスクと別のフォトマスク8(後記する電極形成用パターン及び光素子搭載用マーカー形成部の以外の領域にフォトレジストを塗布形成させるもの)を用いて、上記基準マスクで作製した領域に正確に位置合わせして、すなわち、基準マスクで形成した不図示のマーカーに正確に位置合わせして、電極形成用パターン及び光素子搭載用マーカー形成部を除いた領域に、フォトレジスト45を塗布し、さらに、図6(d)に示すように、上記例1,2と同様に金属膜46を被着形成する。
【0043】
次いで、図6(e)に示すように、フォトレジスト44,45をリフトオフ法により除去することでもって、所定形状の電極47,48を形成することができる。
【0044】
次いで、図6(f)に示すように、CVD法により基板全面に酸化シリコン膜49を形成し、さらに、図6(g)に示すように、さらに別のフォトマスク9(後記するV溝形成領域51以外の領域にフォトレジストを塗布形成させるもの)を用いて、上記基準マスクで作製した領域に正確に位置合わせして、すなわち、基準マスクで形成した不図示のマーカーに正確に位置合わせして、電極パターン及び光素子搭載用マーカー部にフォトレジスト50を塗布し、V溝形成領域51を開口させる。
【0045】
次いで、図6(h)に示すように、フォトレジスト50を所定の剥離液を用いて除去し、さらに、上記例1,2と同様に基板41をエッチングすることによって、所定形状のV溝52を形成する。
【0046】
そして、図6(j)に示すように、酸化シリコン膜をウエットエッチングもしくはドライエッチングにより除去し、さらに、図6(k)に示すように、例1,例2と同様にして基板41の切断や溝入れを行って光デバイス実装基板の作製を行う。
【0047】
この方法によっても例1,例2と同様な効果を奏することができる。なお、例3においては、図6(e)におけるリフトオフが容易かつ迅速に行えるという利点がある。
【0048】
なお、本発明は上述の実施形態に限定されるものではなく、本発明の要旨を逸脱しない範囲内で適宜変更することが可能である。
【0049】
【発明の効果】
以上詳述したように、本発明の光デバイス実装基板の作製方法によれば、従来のような搭載溝と光素子搭載用の電極、または搭載溝と位置合わせマーカーとの位置合わせを不要とし、且つその精度をサブミクロンオーダーで形成することが可能となり、光デバイス実装基板を迅速かつ高精度に提供することができ、ひいては信頼性の高い優れた光モジュールを提供することが可能となる。
【図面の簡単な説明】
【図1】 (a)〜(h)は、それぞれ本発明の光デバイス実装基板の作製工程を説明する平面図である。
【図2】 (a)〜(h)は、図1の各工程に対応する一部省略断面図である。
【図3】 光デバイス実装基板上に光導波体と光素子とを実装した様子を説明する斜視図である。
【図4】 (a)〜(h)は、それぞれ本発明の光デバイス実装基板の作製工程を説明する平面図である。
【図5】 (a)〜(i)は、図4の各工程に対応する一部省略断面図である。
【図6】 (a)〜(k)は、それぞれ本発明の光デバイス実装基板の作製工程を説明する一部省略断面図である。
【図7】 (a)〜(g)は、それぞれ従来の光デバイス実装基板の作製工程を説明する平面図である。
【符号の説明】
1、21、41:基板
7、24、52:V溝(搭載溝)
10、32、47、48:電極
11、33:光素子搭載用マーカー
S:光デバイス実装基板
M:光モジュール[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a method of manufacturing an optical device mounting substrate for optically coupling optical waveguides such as optical fibers and optical waveguides and optical elements (light-emitting elements or light-receiving elements) on a substrate and optically coupling them, and the optical device The present invention relates to a method for manufacturing an optical module including a mounting substrate.
[0002]
[Prior art]
In recent years, there has been a demand for an increase in capacity and functionality of an optical communication system, and accordingly, there has been a demand for downsizing, high integration, and cost reduction of optical devices such as an optical transmitter and an optical receiver. .
In particular, for the purpose of reducing the assembly cost of an optical device, a technique for mounting an optical component such as an optical fiber or a semiconductor optical element on the same substrate, a technique such as a so-called optical hybrid mounting technique or a silicon platform has attracted attention.
[0003]
According to these technologies, for example, an optical module and an optical element can be assembled without any alignment by simply mounting the optical fiber and the optical element on the V-groove and the conductor pattern formed on the same substrate. It is supposed to be possible.
[0004]
Here, in order to mount the optical component on the substrate in a non-aligned manner, the V-groove for mounting the optical fiber and the electrode for mounting the optical element formed on the substrate, or the alignment marker for mounting the V-groove and the optical element. Must be formed with high accuracy, and the positional relationship between them must be formed with submicron order accuracy.
[0005]
A conventional method will be described with reference to FIG. FIGS. 7A to 7G are plan views for explaining a process for manufacturing a conventional optical hybrid mounting substrate. First, as shown in FIG. 7A, a film (having resistance to a silicon etching solution) such as a silicon oxide film or a silicon nitride film is deposited on a
[0006]
Next, as shown in FIG. 7B, the
[0007]
Next, as shown in FIG. 7C, after removing the surface layer once, a silicon oxide film is formed on the entire surface of the
[0008]
Next, as shown in FIG. 7 (d), using a photomask for forming electrodes and optical element mounting markers, which will be described later, a photoresist is formed in a region excluding the
[0009]
Next, as shown in FIG. 7F, an
[0010]
Then, as shown in FIG. 7G, solder 81 is applied and formed on the optical element mounting portion of the
[0011]
[Problems to be solved by the invention]
In the above method, an alignment marker (not shown) provided at the end of a silicon substrate when forming a V-groove for mounting an optical fiber, and a photomask marker used when forming a marker for mounting electrodes and optical elements, Align with.
[0012]
However, until now, contact type exposure apparatuses themselves are often unable to perform sub-micron order alignment, and even if this is possible, a photoresist is applied to a silicon substrate on which a V-groove is formed. In some cases, it may be difficult to distinguish the marker formed on the substrate due to the film thickness distribution of the photoresist around the V-groove. Even if such problems are cleared, the alignment marker on the silicon substrate side undergoes various processes, so the silicon substrate may warp due to the thermal history of these processes, and this warpage causes the position The alignment marker may cause misalignment.
[0013]
Therefore, in the past, it was very difficult to align the V-groove and the marker for mounting the optical element, and it was not possible to mount the optical fiber and the optical element with no alignment and high accuracy. For this reason, an excellent optical module could not be provided.
[0014]
In order to solve this problem, a method for producing a V-groove marker at the same time as the formation of the V-groove has been considered. Under the above process, the insulating film re-formed after the formation of the V-groove is a V-groove. Since the marker is covered, the detection accuracy of the edge portion of the V-groove marker is deteriorated, and the improvement of the optical element mounting accuracy cannot be expected. Even when the mask for forming the V-groove is left without re-forming the oxide film, the etching of the silicon substrate proceeds under the insulating film, so that improvement in mounting accuracy of the optical element cannot be expected.
[0015]
Accordingly, the present invention has been completed in view of the above circumstances, and its purpose is to mount a mounting groove such as a V-groove for mounting an optical waveguide such as an optical fiber or an optical waveguide and an electrode for mounting an optical element, or a mounting groove. And an optical device mounting substrate having an alignment marker and / or an electrode that can be aligned with high accuracy in the alignment between the optical device and the alignment marker for mounting the optical element, and excellent in reliability. An object is to provide an optical module.
[0016]
[Means for Solving the Problems]
In order to achieve the above object, an optical device mounting substrate according to the present invention includes an optical device mounting substrate for optically coupling an optical waveguide and an optical element that emits or receives light on the substrate. The electrode forming pattern having a mounting groove forming portion for forming the mounting groove for the optical waveguide and a first opening for forming the electrode for mounting the optical element is provided in the first manufacturing method. A step of forming by photolithography using a first photomask; and after forming the mounting groove in the mounting groove forming portion, the first pattern of the electrode forming pattern is formed by photolithography using a second photomask . forming an electrode pattern on the electrode forming pattern having a second opening wider than the peripheral portion of the opening of, and the film of the electrode material from the top of the electrode pattern was deposited and formed , By removing the electrode pattern and the electrode formation pattern, and having a step of forming the electrode leaving the first film of the electrode material formed in the opening.
[0017]
The optical module manufacturing method of the present invention includes an optical waveguide and an optical element arranged on an optical device mounting substrate manufactured by using the above method .
[0018]
DETAILED DESCRIPTION OF THE INVENTION
Embodiments according to the present invention will be described below with reference to the drawings.
[0019]
[Example 1] FIGS. 1A to 1H are plan views for explaining a manufacturing process of an optical device mounting substrate, and FIGS. 2A to 2H are partially omitted in each process diagram of FIG. Sectional view (in the case of cutting along a plane perpendicular to the substrate including the optical axis (or the center line in the longitudinal direction of the mounting groove (V groove) to be formed) of an optical waveguide such as an optical fiber or an optical waveguide to be mounted) FIG. For simplification, the ii-ii cross-sectional line is shown only in FIG. 1A, but the cross-sectional views of the same cross-sectional line in FIGS. 1B to 1H are also shown in FIGS. h).
[0020]
As shown in FIGS. 1A and 2A, first, a
[0021]
Next, as shown in FIG. 1B and FIG. 2B, a silicon nitride (SiN X such as Si 3 N 4 , hereinafter referred to as SiN X ) film having a thickness of 0.1 to 0.1 is formed by plasma CVD or the like. 1. A mounting groove forming pattern for mounting an optical waveguide on the
[0022]
Next, as shown in FIG. 1C and FIG. 2C, a solution temperature of 60 to 80 ° C. and a 30 to 45 wt% KOH aqueous solution are used, and the difference in etching rate of the crystal plane of the
[0023]
Next, as shown in FIGS. 1D and 2D, a photomask 3 (second photo) having a pattern wider than the
[0024]
Next, as shown in FIGS. 1 (e) and 2 (e), the
[0025]
Next, as shown in FIGS. 1 (f) and 2 (f), the SiN X film 6 is removed by wet etching or dry etching, that is, the peripheral portion of the
[0026]
Next, as shown in FIG. 1 (g) and FIG. 2 (g),
[0027]
Then, as shown in FIG. 3, optical coupling can be performed with high accuracy simply by mounting the
[0028]
In addition, for example, the photoresist can be coated and formed uniformly by spin coating before forming the mounting groove and using the spray coating method after forming the V groove. Also, the mounting groove of the optical waveguide is not limited to a V-shape, and the shape of the optical element mounting marker is not limited to a rectangle, and can be various shapes such as a cross. It is. An optical waveguide such as an optical waveguide in which a waveguide is formed on the surface layer of the substrate may be provided instead of the optical fiber, and the optical element is a light emitting device such as an LED element or a PD element instead of the semiconductor laser element. An element and / or a light receiving element may be provided. In addition to the silicon single crystal, the optical device mounting substrate S can be made of GaAs single crystal, quartz, resin, ceramics, etc., but the silicon single crystal is easy in that the V-groove can be easily formed with anisotropic etching. Is preferred.
[0029]
[Example 2] FIGS. 4A to 4H are plan views for explaining a manufacturing process of an optical device mounting substrate as in FIG. 1, and FIGS. 5A to 5I are similar to FIG. FIG. 5 is a partially omitted cross-sectional view in each process diagram. For simplicity, the VV cross-sectional line is shown only in FIG. 4A, but the same cross-sectional view is also shown in FIGS. 5B to 5H.
[0030]
As shown in FIGS. 4A and 5A, a
[0031]
Next, as shown in FIGS. 4B and 5B, the opening 22b for forming the electrode forming pattern in 4 (a) and the
[0032]
Next, as shown in FIGS. 4C and 5C, a solution temperature of 60 to 80 ° C. and a 30 to 45 wt% KOH aqueous solution are used, and the difference in etching rate of the crystal plane of the
[0033]
Next, as shown in FIGS. 4D and 5D, the protective mask pattern covering the electrode forming pattern 25 (first electrode forming portion) and the optical element mounting
[0034]
Next, as shown in FIGS. 4E and 5E, a
[0035]
Next, as shown in FIGS. 4 (f) and 5 (f), the
[0036]
Next, as shown in FIGS. 4G and 5G, only the pattern on the substrate is formed by removing the SiN X film by wet etching or dry etching, and the
[0037]
Then, as shown in FIGS. 4 (h) and 5 (h), a
[0038]
Also by this method, the same effect as Example 1 can be produced.
[0039]
[Example 3] In Examples 1 and 2, the V-groove was formed before the electrode was formed. However, the electrode pattern was formed first, and then the V-groove was formed. Also good. Hereinafter, this embodiment will be described.
[0040]
6A to 6K are cross-sectional views taken along the optical axis (or the center line in the longitudinal direction of the V-groove) of the optical waveguide to be mounted. As shown in FIG. 6A, as in Example 2 above, a
[0041]
Next, as shown in FIG. 6B, a predetermined region is formed by photolithography using a photomask (reference mask: photomask 7) on which a V-groove pattern, an electrode pattern, and an optical element mounting marker pattern are formed. After the
[0042]
Next, as shown in FIG. 6C, a photoresist is applied to a region other than the
[0043]
Next, as shown in FIG. 6E, the
[0044]
Next, as shown in FIG. 6F, a
[0045]
Next, as shown in FIG. 6 (h), the
[0046]
Then, as shown in FIG. 6 (j), the silicon oxide film is removed by wet etching or dry etching. Further, as shown in FIG. 6 (k), the
[0047]
This method can provide the same effects as those of Example 1 and Example 2. In addition, in Example 3, there exists an advantage that the lift-off in FIG.6 (e) can be performed easily and rapidly.
[0048]
In addition, this invention is not limited to the above-mentioned embodiment, It can change suitably in the range which does not deviate from the summary of this invention.
[0049]
【The invention's effect】
As described in detail above, according to the method for producing an optical device mounting substrate of the present invention, it is not necessary to align the mounting groove and the electrode for mounting the optical element as in the prior art, or the alignment between the mounting groove and the alignment marker, In addition, the accuracy can be formed on the order of submicrons, and the optical device mounting substrate can be provided promptly and with high accuracy. As a result, an excellent optical module with high reliability can be provided.
[Brief description of the drawings]
FIGS. 1A to 1H are plan views for explaining a manufacturing process of an optical device mounting substrate according to the present invention.
2A to 2H are partially omitted cross-sectional views corresponding to the respective steps of FIG.
FIG. 3 is a perspective view illustrating a state where an optical waveguide and an optical element are mounted on an optical device mounting substrate.
FIGS. 4A to 4H are plan views for explaining a manufacturing process of an optical device mounting substrate according to the present invention.
5A to 5I are partially omitted cross-sectional views corresponding to the respective steps in FIG.
FIGS. 6A to 6K are partially omitted cross-sectional views illustrating a manufacturing process of an optical device mounting substrate according to the present invention.
FIGS. 7A to 7G are plan views for explaining a manufacturing process of a conventional optical device mounting substrate, respectively.
[Explanation of symbols]
1, 21, 41:
10, 32, 47, 48:
Claims (2)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP33430396A JP3838718B2 (en) | 1996-12-13 | 1996-12-13 | Optical device mounting substrate manufacturing method and optical module manufacturing method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP33430396A JP3838718B2 (en) | 1996-12-13 | 1996-12-13 | Optical device mounting substrate manufacturing method and optical module manufacturing method |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH10170773A JPH10170773A (en) | 1998-06-26 |
JP3838718B2 true JP3838718B2 (en) | 2006-10-25 |
Family
ID=18275848
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP33430396A Expired - Fee Related JP3838718B2 (en) | 1996-12-13 | 1996-12-13 | Optical device mounting substrate manufacturing method and optical module manufacturing method |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3838718B2 (en) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20000065884A (en) * | 1999-04-10 | 2000-11-15 | 이계철 | Apparatus and method of fabricating optical transceiver module |
KR100436778B1 (en) * | 2002-10-09 | 2004-06-23 | 한국전자통신연구원 | Optical module and method for fabricating the same |
KR100601033B1 (en) | 2004-12-29 | 2006-07-18 | (주)포토닉솔루션 | Optical Sub-AssemblyOSA module with passively aligned optical fibers |
EP3428957B1 (en) * | 2013-12-20 | 2021-12-08 | Huawei Technologies Co., Ltd. | Method for producing semiconductor device |
-
1996
- 1996-12-13 JP JP33430396A patent/JP3838718B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH10170773A (en) | 1998-06-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6256437B1 (en) | Optical device and its production method | |
JP3100584B2 (en) | Optoelectronic integrated circuit and method of manufacturing the same | |
KR0155508B1 (en) | Method for self-aligning between optical fiber and optic device | |
JP4796884B2 (en) | Manufacturing method of optical waveguide device | |
US6621961B2 (en) | Self-alignment hybridization process and component | |
KR100456672B1 (en) | Optical waveguide platform and manufacturing method thereof | |
US5907646A (en) | Optical coupling circuit and fabrication process therefor | |
US6839497B2 (en) | Optical waveguide platform and method of manufacturing the same | |
JP3838718B2 (en) | Optical device mounting substrate manufacturing method and optical module manufacturing method | |
JP2002169064A (en) | Substrate for mounting optical parts, its method of manufacture, and optical module | |
KR20020041755A (en) | Optical hybrid module and its optical device and semimanufactures for the optical device | |
KR100524672B1 (en) | Method of flip chip bonding utilizing slanted groove for optical passive alignment and optical module | |
EP1057060A1 (en) | On-chip alignment fiducials for surface emitting devices | |
JP4471508B2 (en) | Manufacturing method of optical component mounting substrate | |
JP2002107584A (en) | Optical part mounting substrate, its manufacturing method and optical module | |
JP4671480B2 (en) | Optical mounting substrate manufacturing method and optical module manufacturing method | |
JPH06160676A (en) | Manufacture of semiconductor laser module | |
CA2324675C (en) | A substrate for mounting an optical component, a method for producing the same, and an optical module using the same | |
KR0169838B1 (en) | Optical coupling device having self-aligned alignment marks and its fabrication method | |
JP2001044308A (en) | Substrate for mounting optical device, manufacture thereof, and optical module | |
JP3446949B2 (en) | Composite substrate and method of manufacturing the same | |
KR100527107B1 (en) | Optical waveguide platform and method for manufacturing the same | |
JP2001242349A (en) | Substrate for packaging optical parts and optical module using the same | |
JP2003114366A (en) | Optical component-mounting substrate and its manufacturing method, and optical module | |
JPH11311719A (en) | Optical component mount substrate, its manufacture, and optical module |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040203 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040405 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050614 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060320 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060519 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060613 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060623 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060718 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060801 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100811 Year of fee payment: 4 |
|
LAPS | Cancellation because of no payment of annual fees |