KR100442291B1 - 반사형 액정표시소자 및 그 제조방법 - Google Patents

반사형 액정표시소자 및 그 제조방법 Download PDF

Info

Publication number
KR100442291B1
KR100442291B1 KR10-2001-0077921A KR20010077921A KR100442291B1 KR 100442291 B1 KR100442291 B1 KR 100442291B1 KR 20010077921 A KR20010077921 A KR 20010077921A KR 100442291 B1 KR100442291 B1 KR 100442291B1
Authority
KR
South Korea
Prior art keywords
buffer layer
layer
interlayer insulating
insulating layer
impurity doped
Prior art date
Application number
KR10-2001-0077921A
Other languages
English (en)
Other versions
KR20030047431A (ko
Inventor
이상걸
Original Assignee
엘지.필립스 엘시디 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지.필립스 엘시디 주식회사 filed Critical 엘지.필립스 엘시디 주식회사
Priority to KR10-2001-0077921A priority Critical patent/KR100442291B1/ko
Publication of KR20030047431A publication Critical patent/KR20030047431A/ko
Application granted granted Critical
Publication of KR100442291B1 publication Critical patent/KR100442291B1/ko

Links

Classifications

    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/1335Structural association of cells with optical devices, e.g. polarisers or reflectors
    • G02F1/133553Reflecting elements
    • G02F1/133555Transflectors
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/1343Electrodes
    • G02F1/13439Electrodes characterised by their electrical, optical, physical properties; materials therefor; method of making
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Nonlinear Science (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Computer Hardware Design (AREA)
  • Mathematical Physics (AREA)
  • Liquid Crystal (AREA)
  • Ceramic Engineering (AREA)

Abstract

본 발명은 공정을 단순화하고 제조 비용을 절감할 수 있는 반사형 액정표시소자 및 그 제조방법에 관한 것으로, 본 발명의 반사형 액정표시소자는, 픽셀 영역이 정의된 기판상에 형성된 버퍼층과, 상기 버퍼층상에 형성된 불순물 도핑 영역을 포함한 반도체층과, 상기 반도체층의 소정 부위에 형성된 게이트 절연막 및 게이트 전극과, 상기 게이트 전극을 포함한 버퍼층 상에 형성된 층간절연층과, 상기 불순물 도핑 영역을 노출시키도록 상기 층간절연층이 식각되어 형성된 적어도 하나 이상의 콘택홀과 상기 픽셀 영역내에 형성된 다수개의 요철부와, 상기 콘택홀을 매립하며, 상기 불순물 도핑 영역과 접촉하여 형성된 소오스/드레인 전극 및 상기 드레인 전극에 연결되도록 상기 픽셀 영역의 요철부 표면에 형성한 반사판을 포함하여 이루어짐을 특징으로 한다.

Description

반사형 액정표시소자 및 그 제조방법 {Reflection Type Liquid Crystal Display Device And The Method for Fabricating The Same}
본 발명은 액정표시소자 및 그 제조방법에 관한 것으로, 특히 반사형 액정표시소자 및 그 제조방법에 관한 것이다.
최근 개인휴대단말기(PDA)나 휴대 컴퓨터(Mobile PC)에서 소비 전력을 감소시키고 경량성을 위해 백라이트를 제거한 반사형 액정표시소자를 표시장치로 이용하고 있다. 이와 같은 반사형 액정표시소자는 백라이트 대신에 자연광이나 전등의 입사광을 반사판에서 반사하여 액정의 전면으로 통과시키는 방법을 사용한다.
즉, 데이터 전압이 반사판에 인가되면 외부의 빛이 반사판에 반사된 후 액정 전면으로 통과하지 못하는 블랙 상태가 되고, 데이터 전압이 반사판에 인가되지 않으면 외부의 빛이 반사판에 반사된 후 액정의 전면으로 통과하는 화이트 상태가 된다.
따라서, 외부광을 이용하므로 광이용 효율이 증대되고 소비 전력이 줄어든다. 그러나, 밝은 화면을 얻기 위해서는 모든 방향의 입사광이 화면에서 수직한 방향으로 반사하는 빛의 강도를 증가시킬 필요성이 있으므로, 반사판의 표면에 요철부를 형성한다.
이와 같은 반사판을 만드는 종래의 방법으로 포토 아크릴(Photo Acryl, Acrylate)을 도포하고, 일정 부분 선택적으로 제거한 후 열처리하여 유기절연막의 흐름성에 의해 요철 부분을 형성하는 방법과, 건식 식각용 유기막(예. BCB)을 도포한 후 감광막(포토레지스터 PR)을 마스크로 하여 유기막을 소정 깊이로 식각하는 방법이 있다.
그 중 유기절연막을 도포하고, 유기절연막의 흐름성을 이용한 반사판 제조 방법을 일본 특개평 5-173158(JP05-173158)과 일본 특개평 5-281533 (JP05-281533)이 제시하였다.
이하, 첨부된 도면을 참조하여 종래 기술에 의한 반사형 액정표시소자 및 그 제조방법을 설명하면 다음과 같다.
도 1은 종래의 반사형 액정표시소자의 구조 단면도이고, 도 2a 내지 도 2h는 종래 기술에 따른 반사형 액정표시소자의 공정 단면도이다.
도 1과 같이, 하부 기판(100)위에 버퍼층(101)이 형성되고, 상기 버퍼층(101)의 박막트랜지스터 형성 영역에 섬모양으로 반도체층(105)이 형성된다. 그리고 상기 반도체층(105)의 중앙부분에 게이트 절연막(104)과 게이트 전극(103)이 차례로 형성되고, 상기 게이트 전극(103) 양측의 상기 반도체층(105)에는 불순물 도핑 영역(106) 이 형성된다.
그리고, 전면에 상기 불순물 도핑 영역(106)에 콘택홀을 갖는 층간절연층(109)이 형성되고, 상기 불순물 도핑 영역(106)에 콘택홀을 통해 전기적으로 연결되도록 소오스/드레인 전극(107,108)이 형성된다.
상기 드레인 전극(108)에 콘택홀을 갖고 표면 부위에 요철부(110)가 형성된유기 절연막(115)이 전면에 형성되고, 상기 콘택홀을 통해 드레인 전극(108)과 전기적으로 연결되도록 화소 영역에 반사판(111)이 형성된다.
도 2a와 같이, 하부 기판(100)위에 산화막 등의 버퍼층(101)을 증착하고, 상기 버퍼층(101) 위에 반도체층(105)을 증착하고 선택적으로 제거하여 섬모양으로 반도체층(105)을 형성한다.
즉, 상기 반도체층(105)을 형성하는 방법을 구체적으로 설명하면, 상기 버퍼층(101)위에 증착 온도가 낮은 플라즈마 CVD로 비정질실리콘을 증착하고 400℃ 정도의 열처리로 수소를 이탈시키거나 디사일렌(Si2H6)을 이용하여 400~450℃에서 LPCVD 방법으로 비정질실리콘을 증착한다.
그런 다음 기판 온도를 400℃ 정도로 유지하면서 레이저를 상기 비정질실리콘에 조사하여 폴리실리콘 결정을 만든 다음, 상기 폴리실리콘을 선택적으로 제거하여 섬모양의 반도체층(105)을 형성한다.
도 2b와 같이, 상기 반도체층(105)이 형성된 기판 전면에 게이트 절연막(104) 및 도전층(금속 또는 도핑된 반도체층, 103a)을 차례로 증착한다.
도 2c와 같이, 상기 게이트 절연막(104)과 도전층(103a)을 선택적으로 제거하여 게이트 전극(103)을 형성하고, 상기 게이트 전극(103)을 마스크를 이용하여 상기 반도체층(105)에 불순물 이온 주입하여 불순물 도핑 영역(106)을 형성한다.
즉, 게이트 전극(103)을 마스크로 이용하여 상기 게이트 전극(103) 양쪽의 반도체층(105)에 불순물 이온 주입 후 레이저를 이용하거나 450℃ 정도의 열처리등으로 주입된 이온을 활성화시켜 불순물 도핑 영역(106)을 형성한다.
도 2d와 같이, 기판 전면에 층간절연층(109)을 형성한다. 이때 상기 층간절연층(109)은 평탄화를 고려하여 테오스(Tetra Ethyl Ortho Silicate, TEOS) 기체를 이용한 PECVD 방법으로 형성한다. 상기 층간절연층(109)은 위쪽으로 금속 배선이 형성되므로 신뢰성 향상과 크로스 토크를 줄이기 위해 6000Å 이상 두껍게 증착된다.
그리고, 상기 불순물 도핑 영역(106)에 콘택홀(114)을 형성하기 위해 상기 층간절연층(109) 위에 제 1 감광막(112)을 이용한 사진 석판술로 상기 불순물 도핑 영역(106)의 상부의 층간절연층(109)을 선택적으로 제거하여 상기 불순물 도핑 영역(106)을 노출시키는 콘택홀(114)을 형성한다.
도 2e와 같이, 상기 제 1 감광막(112)을 제거한 뒤, 전면에 금속층을 증착하고 선택적으로 제거하여 상기 콘택홀(114)을 통해 각 불순물 도핑 영역(106)에 전기적으로 연결되도록 소오스 전극(107)과 드레인 전극(108)을 형성하여 박막트랜지스터를 형성한다. 이때, 상기 소오스 전극(107)은 데이터 배선에 연결되고 드레인 전극(108)은 화소 전극에 연결된다.
도 2f와 같이, 폴리이미드나 포토아크릴등의 유기절연막(115)을 전면에 형성한다. 이어, 상기 유기절연막(115) 위에 감광막을 도포한 후, 이를 노광 및 현상하여 요부(凹部)가 형성될 부위를 노출시키며, 철부(凸部)가 형성될 부위를 남기도록 제 2 감광막(112)을 패터닝한다. 이러한 제 2 감광막(112)의 패터닝은 상기 제 2 감광막(112) 상에 마스크(미도시)를 배치하여 이루어진다.
도 2g와 같이, 상기 제 2 감광막(112)을 마스크로 이용하여 상기 유기절연막(115)을 소정 두께로 식각하고 상기 드레인 전극(108)을 소정 부분 노출시키는 콘택홀을 형성한다. 이어, 상기 패터닝된 유기 절연막(115)을 열처리하여 상기 유기절연막(115) 표면에 요철부(110)를 형성한다. 이 때 요철부(110)는 단면 형상이 미세한 도넛 모양 또는 원형과 도넛 모양과의 혼합된 것, 배치가 불규칙한 것, 단순히 띠상태의 볼록부 모양이 있다. 단순한 띠상태의 볼록부를 예로 들겠다. 가열 조건은 100℃, 30분이고 열처리 조건으로 180℃, 30분을 사용하였다. 상기 열처리 과정전의 즉 식각 과정까지의 유기절연막(115)의 모양은 직사각형의 볼록부이다. 열처리 과정을 통하면 유기절연막(115)의 흐름성이 좋아지고 이 흐름성에 의해 직사각형의 볼록부가 반원이 위에 있는 모양의 매끄러운 볼록부로, 박막트랜지스터 및 픽셀 영역 상에 형성된다. 상기 볼록부들이 형성된 유기절연막(115)은 감광막(112)에 의해서 보호되고 식각되지 않는다.예를 들어, 상기 요철부(110)를 120~250℃에서 30분간 열처리하면 유기막의 흐름성에 의해 부드러운 볼록부가 형성된다. 이때 볼록부의 두께는 2 μm 이하이다.여기서, 상기 제 2 감광막(112)을 패터닝하는 마스크의 형상, 감광막(112)의 두께, 건식 식각 시간에 따라 유기 절연막(115)의 요철부(110)의 형상이 달라진다.
도 2h와 같이, 상기 요철부(110)를 갖는 유기절연막(115) 위에 반사형 금속인 알루미늄이나, 니켈, 크롬, 은, 동등 중 하나를 증착하고, 화소 영역에만 남고 상기 콘택홀을 통해 드레인 전극(108)과 전기적으로 연결되도록 상기 금속을 패터닝하여 볼록형의 반사판(111)을 형성한다. 상기한 반사판(111)은 유기절연막의 흐름성을 이용하여 제작한 것이다.
즉, 유기 절연막(115) 표면에 요철부를 형성한 후 반사형 금속으로 알루미늄, 니켈, 크롬, 동, 은 등과 같은 반사도가 뛰어난 금속(111)을 스퍼터링(sputtering)이나 MOCVD방법으로 증착한다. 상기 반사판(111)은 유기절연막(115)에 형성된 콘택홀(114)을 통해 박막트랜지스터의 드레인 전극(108)과 접속되어 있다.
이와 같이, 종래의 반사형 액정표시장치의 제조 방법은 박막트랜지스터 형성후 반사판(111)의 요철을 주는 유기 절연막(115)의 요철부(110)를 형성하기 위해 사진 식각, 식각 과정을 추가로 반복하게 된다.
그러나 상기와 같은 종래의 반사형 액정표시소자의 제조에는 다음과 같은 문제점들이 있다.
첫째, 요철부를 형성하기 위해 폴리이미드나 포토아크릴과 같은 유기절연막을 적용하는 경우, 유기절연막 도포후 추가적으로 포토레지스트 도포, 가열, 노광, 현상, 식각, 열처리를 거쳐야 한다. 그러므로 공정이 많이 추가되는 단점이 있다.
둘째, 건식각용 유기절연막인 비시비(BCB)를 사용할 경우에는 이를 식각하는 공정이 추가된다.
본 발명은 상기와 같은 문제점을 해결하기 위해 안출한 것으로, 유기절연막 형성을 형성하지 않고 포토 및 식각 공정등을 추가하지 않으면서 반사판에 요철부를 형성하여 공정을 단순화시키는 반사형 액정표시소자 및 그 제조방법을 제공하는 데 그 목적이 있다.
도 1은 종래의 반사형 액정표시소자의 구조 단면도.
도 2a 내지 도 2h는 종래 기술에 따른 반사형 액정표시소자의 공정 단면도.
도 3은 본 발명에 따른 반사판 형성시 픽셀 레이아웃.
도 4는 본 발명에 의한 반사형 액정표시소자의 구조 단면도.
도 5a 내지 도 5e는 본 발명에 따른 반사형 액정표시소자의 공정 단면도.
*도면의 주요 부분에 대한 부호설명
300 : 기판 301 : 버퍼층
303 : 게이트 전극 304 : 게이트 절연막
305 : 반도체층 306 : 불순물 도핑 영역
307 : 소오스 전극 308 : 드레인 전극
309 : 층간절연층 340 : 철부(凸部)
311 : 반사판 312 : 감광막
314 : 콘택홀 303a : 도전층
313 : 요부(凹部)
320 : 게이트 배선 321 : 데이터 배선
322 : 픽셀 박막트랜지스터 323 : 과식각영역
324 : 반사형 픽셀 금속 330 : 보호막
상기와 같은 목적을 달성하기 위한 본 발명의 반사형 액정표시소자는 픽셀 영역이 정의된 기판상에 형성된 버퍼층과, 상기 버퍼층상에 형성된 불순물 도핑 영역을 포함한 반도체층과, 상기 반도체층의 소정 부위에 형성된 게이트 절연막 및 게이트 전극과, 상기 게이트 전극을 포함한 버퍼층 상에 형성된 층간절연층과, 상기 불순물 도핑 영역을 노출시키도록 상기 층간절연층이 식각되어 형성된 적어도 하나 이상의 콘택홀과 상기 픽셀 영역내에 형성된 다수개의 요철부와, 상기 콘택홀을 매립하며, 상기 불순물 도핑 영역과 접촉하여 형성된 소오스/드레인 전극 및 상기 드레인 전극에 연결되도록 상기 픽셀 영역의 요철부 표면에 형성한 반사판을 포함하여 이루어짐을 특징으로 한다.또한, 동일한 목적을 달성하기 위한 본 발명의 반사형 액정표시소자의 제조방법은 픽셀 영역이 정의된 기판상에 버퍼층을 형성하는 단계와, 상기 버퍼층 상부의 소정 영역에 반도체층을 형성하는 단계와, 상기 버퍼층 상부의 소정 부위에 게이트 절연막 및 게이트 전극을 형성하는 단계와, 상기 게이트 전극을 마스크로 이용하여 상기 반도체층에 이온 주입하여 불순물 도핑 영역을 형성하는 단계와, 상기 게이트 전극을 포함하는 상기 버퍼층 전면에 층간절연층을 형성하는 단계와, 상기 층간절연층 및 버퍼층을 선택적으로 식각하여 상기 불순물 도핑 영역을 노출시키는 적어도 하나 이상의 콘택홀과 상기 픽셀 영역내에 다수개의 요철부를 형성하는 단계와, 상기 불순물 도핑 영역과 접촉하는 소오스/드레인 전극을 형성하는 단계 및 상기 드레인 전극에 연결되도록 상기 픽셀 영역의 요철부 표면에 반사판을 형성하는 단계를 포함하여 이루어짐을 특징으로 한다.상기와 같은 특징을 갖는 본 발명에 따른 반사형 액정표시소자 및 그 제조방법을 첨부된 도면을 참조하여 상세히 설명하면 다음과 같다.
도 3은 본 발명에 따른 반사판 형성시 픽셀 레이아웃이고, 도 4는 본 발명에 의한 반사형 액정표시소자의 구조 단면도이고, 도 5a 내지 도 5e는 본 발명에 따른 반사형 액정표시소자의 공정 단면도이다.
도 3과 같이, 박막트랜지스터를 제외한 픽셀은 과식각된 요철부로 이루어진다. 마스크를 적절히 사용하여 다양한 요철부의 모양, 분포, 배치를 형성할 수 있다. 도면 부호 306은 불순물 도핑 영역, 320은 게이트 배선, 321은 데이터 배선, 322는 픽셀 박막트랜지스터, 323은 과식각영역, 324는 반사형 픽셀 금속이다.
도 4와 같이, 본 발명의 반사형 액정표시소자는 픽셀 영역이 정의된 기판(300)과, 상기 기판(300) 전면에 형성된 버퍼층(301)과, 상기 버퍼층(301)상의 소정 부위에 형성되며 양측에 불순물 도핑 영역(306)을 포함한 반도체층(305)과, 상기 반도체층(305) 상의 소정 부위에 형성된 게이트 절연막(304) 및 게이트 전극(303)과, 상기 게이트 전극(303)을 포함한 상기 버퍼층(301) 상부에 형성된 층간절연층(309)과, 상기 층간절연층(309)의 소정 부분이 제거되어 상기 불순물 도핑 영역(306)을 노출시키는 적어도 하나 이상의 콘택홀(314)과 상기 픽셀 영역 내에 다수개의 요철부(313, 340)와, 상기 콘택홀(314)을 매립하며 상기 불순물 도핑 영역(306)과 접촉하는 소오스/드레인 전극(307, 308)과, 상기 소오스/드레인 전극(307, 308)을 덮으며 상기 요철부(313, 340)를 포함한 상기 기판(300) 전면에 형성된 보호막(330)과, 상기 드레인 전극(308)과 연결되도록 상기 픽셀 영역의 보호막(330) 상에 형성된 반사판(311)을 포함하여 이루어진다.여기서, 픽셀 박막 트랜지스터(도 3의 322 참조)는 상기 불순물 도핑 영역(306)을 양측에 포함한 반도체층(305)과, 상기 반도체층(305) 상부의 소정 부위에 형성딘 게이트 전극(303)과, 상기 반도체층(305)의 불순물 도핑 영역(306)과 접촉하는 소오스/드레인 전극(307, 308)으로 이루어진다.이하, 본 발명의 반사형 액정표시소자의 제조방법에 대해 살펴본다.
도 5a와 같이, 하부 기판(300) 위에 산화막 등의 버퍼층(301)을 증착하고, 상기 버퍼층(301)위에 반도체층(305)을 증착하고 이를 선택적으로 제거하여 픽셀 박막트랜지스터 형성 영역에 섬모양으로 반도체층(305)을 형성한다.
즉, 반도체층(305)을 형성하는 방법을 구체적으로 설명하면, 상기 버퍼층(301)위에 증착 온도가 낮은 플라즈마 CVD로 비정질실리콘을 증착하고 400℃ 정도의 열처리로 수소를 이탈시키거나 디사일렌(Si2H6)을 이용하여 400~450℃에서 LPCVD방법으로 비정질실리콘을 증착한다.
그런 다음 기판 온도를 400℃ 정도로 유지하면서 레이저를 상기 비정질실리콘에 조사하여 폴리실리콘 결정을 만든 다음, 상기 폴리실리콘을 선택적으로 제거하여 박막트랜지스터 형성 영역에 섬모양의 반도체층(305)을 형성한다.
도 5b와 같이, 상기 반도체층(305)이 형성된 기판 전면에 게이트 절연막(304) 및 도전층(금속 또는 도핑된 반도체층, 303a)을 차례로 증착한다.
도 5c와 같이, 상기 게이트 절연막(304)과 도전층(303a)을 선택적으로 제거하여 게이트 배선(도 3의 320 참조)과, 상기 게이트 배선에서 돌출된 게이트 전극(303) 및 게이트 배선을 형성한 후, 이어 상기 게이트 전극 및 게이트 배선과 동일 폭의 게이트 절연막(304)을 형성하고, 상기 게이트 전극(303)을 마스크로 이용하여 상기 게이트 전극(303) 양측의 노출된 반도체층(305)에 불순물 이온 주입하여 불순물 도핑 영역(306)을 형성한다.
즉, 게이트 전극(303)을 마스크를 이용하여 게이트 전극(303) 양쪽의 반도체층(305)에 불순물 이온 주입 후 레이저를 이용하거나 450℃ 정도의 열처리 등으로 주입된 이온을 활성화시켜 상기 불순물 도핑 영역(306)을 형성한다.
도 5d와 같이, 상기 게이트 전극(303)을 포함한 기판(300) 전면에 층간절연층(309)을 형성한다. 이때 상기 층간절연층(309)은 평탄화를 고려하여 테오스(Tetra Ethyl Ortho Silicate, TEOS) 기체를 이용한 PECVD 방법으로 형성한다. 상기 층간절연층(309)은 위쪽으로 금속 배선이 형성되므로 신뢰성 향상과 크로스 토크를 줄이기 위해 6000Å 이상 두껍게 증착된다.
그리고, 상기 층간절연층(309) 위에 감광막을 도포하고, 이를 노광 및 현상하여 소정 부위에 패터닝된 감광막(312)을 형성하고, 상기 감광막(312)을 마스크로 이용하여 상기 층간절연층(309) 및 버퍼층(301)을 선택적으로 제거하여, 상기 불순물 도핑 영역(306)을 노출시키는 콘택홀(314)을 형성하고 동시에 픽셀 영역 내에 요철부(313, 340)를 형성한다.
즉, 콘택홀(314) 및 요철부(313, 340)의 형성을 구체적으로 설명하면, 상기 층간절연층(309) 위에 감광막을 도포한 후, 노광 및 현상 공정으로 소오스 전극(307)과 드레인 전극(308)이 형성될 위치와 요부(凹部)(313)가 형성될 부분의 상기 층간절연층(309)이 노출되도록 상기 감광막(312)를 패터닝한다. 여기서, 상기 감광막(312)이 남아있어 식각이 이루어지지 않는 부위는 철부(凸部)로 남아있다. 이 때, 상기 층간절연층(309)의 식각 용액은, 사용 시간을 조절하여 산화막을 원하는 두께로 식각할 수 있는 식각 용액으로 HF와 NH4F 이 혼합되어 이루어진 BOE(Buffered Oxide Etchant)를 사용한다.여기서, 상기 층간절연층(309)의 식각 공정시 상기 요부(313)는 상기 층간절연층(309) 하부의 버퍼층(301)까지 과식각(over etch)하여 기판(300)이 노출될 정도로 식각하여 형성한다. 이 때, 상대적으로 콘택홀(314) 부위에 비해 상기 요부(313)에서 과식각이 이루어지는 이유는 상기 버퍼층(301)과 상기 층간절연층(309)은 동일한 산화막(oxide, SiO2) 재질이고, 상기 층간절연층(309)의 식각 용액이 바로 상기 산화막을 식각하는 BOE 용액이며, 또한, 상기 BOE 용액은 상기 반도체층(305)의 불순물 도핑 영역(306)에 비해 상대적으로 산화막(층간절연층 및 버퍼층)에 대한 식각비가 높은 특성을 지닌 화학 물질이기 때문이다.
그리고, 상기 요철부(313, 340)를 형성하는 공정에서, 상기 감광막(312)의 형상을 패터닝하는 다양한 마스크 사용으로 픽셀 영역내 요철부의 분포와 모양을 조절할 수 있고, 이후 BOE 식각 용액의 사용 시간을 조절하여 요부(313)의 깊이를 조절할 수 있으므로 제품 종류에 따라 다양한 성능의 반사판용 요철부들을 형성할 수 있다. 상기 요철부(313, 340)가 형성되는 영역은 가급적 화상 표시에 영향을 주는 부위인 반사판(311) 형성 영역, 즉, 픽셀 박막트랜지스터 영역(322), 데이터 배선(321), 게이트 배선(320)을 제외한 픽셀 영역이다.
도 5e와 같이, 상기 감광막(312)을 제거한 뒤, 전면에 금속층을 증착하고 선택적으로 제거하여 상기 콘택홀을 통해 각 불순물 도핑 영역(306)에 전기적으로 연결되도록 소오스 전극(307)과 드레인 전극(308)을 형성하여 박막트랜지스터를 형성한다. 이때, 상기 소오스 전극(307)은 데이터 배선으로부터 돌출된 형상이며, 상기 드레인 전극(308)은 반사판(311)에 연결된다.
그런 다음, 보호막(330)을 소오스 전극(307), 드레인 전극(308)및 요철부(311, 340)를 갖는 층간절연층(309) 전면에 증착한 후, 이를 선택적으로 제거하여 상기 드레인 전극(308)의 소정 부위가 노출되도록 한다.
그리고, 상기 보호막(330)위에 스퍼터링(sputtering)이나 MOCVD 방법으로 반사형 금속인 알루미늄, 니켈, 크롬, 동, 은 중 어느 하나를 증착하여 상기 드레인 전극(308)에 연결되고 픽셀 영역에만 남도록 상기 반사형 금속을 패터닝하여 반사판(311)을 형성한다.
상기한 반사형 액정표시소자 제조 방법은 별도의 유기절연막을 사용하지 않는다. 즉, 실제 요철부(313, 340)가 형성되는 층간절연층(309)과, 상기 층간절연층(309)의 요철부(313, 340)를 따라 그 표면에 형성되는 보호막(330)은 모두 산화막 등의 무기막이며, 상기 요철부(313, 340)는 층간절연층(309) 내에 콘택홀(314)을 형성시 동시에 형성되어 콘택홀(314) 형성 후, 요철부(313, 340)를 정의하기 위한 별도의 패터닝 공정이 요구되지 않는다.또한, 본 발명의 반사형 액정표시소자의 제조방법은 상기 픽셀 박막트랜지스터 형성 공정중의 상기 층간절연층(309) 식각시 반도체층(306)에 비해 층간절연층(309) 및 버퍼층(301)의 식각 선택비가 큰 식각용액(BOE)을 이용하여 요부(313)에서 버퍼층(301)을 더 식각할 수 있고, 또한, 상기 BOE 용액은 식각 시간을 자유롭게 조절할 수 있어 요부(313)의 깊이를 조절할 수 있다. 이와 같이, 요부(313)에서 선택적으로 과식각이 가능하므로, 픽셀내 균일한 분포의 상기 요철부(313, 340)를 만들고, 상기 요철부(313, 340)상에 상기 요철부(313, 340)를 따라 보호막(330), 반사판(311)을 형성할 수 있다.궁극적으로 본 발명의 반사형 액정표시소자 및 이의 제조방법은 픽셀 박막트랜지스터 형성 공정중 상기 반사판(311)을 위한 상기 요철부(340)를 만들 수 있어 공정이 줄어들고, 반사에 쓰이는 상기 요철부(313, 340)를 균일한 분포로 형성할 수 있고, 양호한 반사 특성을 얻을 수 있어, 저전력, 고품질의 화질을 얻을 수 있다.
상기에서 설명한 바와 같이, 반사판(311) 및 픽셀 박막트랜지스터(322)가 형성된 기판(300)과, 칼라필터가 형성된 기판을 일정 공간을 갖도록 합착한 후, 상기 두 기판 사이에 액정을 주입하여 LCD 모듈을 제조하고, 추가로 신호처리를 위한 회로부를 제작하고, TFT-LCD Panel과 신호처리 회로부를 실장기술을 통해 서로 연결한 후, 기구물을 부착하여 모듈을 제작하는 공정인 모듈 공정을 거쳐 반사형 액정표시소자가 완성된다.
첫째, 본 발명은 박막트랜지스터를 만드는 공정에서 반사판을 제조하므로 추가 공정이 없고, 유기절연막이나 추가 식각 용액을 사용하지 않으므로 경제적, 환경적으로 유리한 위치에 있다.
둘째, 반사판의 요철부를 형성을, 박막트랜지스터 제조 공정에 들어있는 층간절연층의 콘택홀 형성과 동시에 진행하여, 상기 요철부에 사진 식각과 식각 공정을 이용하여 과도 식각을 하는 것이므로, 따로 공정을 추가하지 않고 요철부의 분포와 높이도 박막트랜지스터 제조 공정내에서 조절할 수 있고, 그 결과 화질이 우수하고 밝은 반사형 액정표시소자를 제조할 수 있다.
셋째, 반사판이 요철부로 이루어져 입사광을 화면에 수직으로 반사하는 효율을 증대시킬 수 있어 저전력이 소모된다.
이상 설명한 내용을 통해 당업자라면 본 발명의 기술 사상을 이탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다.
따라서, 본 발명의 기술적 범위는 실시예에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의하여 정해져야 한다.

Claims (8)

  1. 픽셀 영역이 정의된 기판상에 형성된 버퍼층과,
    상기 버퍼층상에 형성된 불순물 도핑 영역을 포함한 반도체층과,
    상기 반도체층의 소정 부위에 형성된 게이트 절연막 및 게이트 전극과,
    상기 게이트 전극을 포함한 버퍼층 상에 형성된 층간절연층과,
    상기 불순물 도핑 영역을 노출시키도록 상기 층간절연층이 식각되어 형성된 적어도 하나 이상의 콘택홀과 상기 픽셀 영역내에 형성된 다수개의 요철부와,
    상기 콘택홀을 매립하며, 상기 불순물 도핑 영역과 접촉하여 형성된 소오스/드레인 전극과,
    상기 드레인 전극에 연결되도록 상기 픽셀 영역의 요철부 표면에 형성한 반사판을 포함하여 이루어짐을 특징으로 하는 반사형 액정표시소자.
  2. 제 1항에 있어서, 상기 픽셀 영역내에 형성된 다수개의 요철부는 상기 층간절연층 및 버퍼층은 과도 식각되어 형성된 것임을 특징으로 하는 반사형 액정표시소자.
  3. 픽셀 영역이 정의된 기판상에 버퍼층을 형성하는 단계와,
    상기 버퍼층 상부의 소정 영역에 반도체층을 형성하는 단계와,
    상기 버퍼층 상부의 소정 부위에 게이트 절연막 및 게이트 전극을 형성하는 단계와,
    상기 게이트 전극을 마스크로 이용하여 상기 반도체층에 이온 주입하여 불순물 도핑 영역을 형성하는 단계와,
    상기 게이트 전극을 포함하는 상기 버퍼층 전면에 층간절연층을 형성하는 단계와,
    상기 층간절연층 및 버퍼층을 선택적으로 식각하여 상기 불순물 도핑 영역을 노출시키는 적어도 하나 이상의 콘택홀과 상기 픽셀 영역내에 다수개의 요철부를 형성하는 단계와,
    상기 불순물 도핑 영역과 접촉하는 소오스/드레인 전극을 형성하는 단계와,
    상기 드레인 전극에 연결되도록 상기 픽셀 영역의 요철부 표면에 반사판을 형성하는 단계를 포함하여 이루어짐을 특징으로 하는 반사형 액정표시소자 제조방법.
  4. 제 3항에 있어서, 상기 콘택홀 및 다수개의 요철부는 층간절연층 및 버퍼층을 선택적으로 습식 식각하여 형성함을 특징으로 하는 반사형 액정표시소자 제조방법.
  5. 제 4항에 있어서, 상기 습식 식각은 상기 반도체층의 불순물 도핑 영역에 대하여 상기 층간절연층 및 버퍼층 식각선택비가 큰 식각 용액을 이용하여 이루어짐을 특징으로 하는 반사형 액정표시소자 제조방법.
  6. 제 5항에 있어서, 상기 식각 용액은 BOE(Buffered Oxide Etchant)를 사용함을 특징으로 하는 반사형 액정표시소자 제조방법.
  7. 제 3항에 있어서, 상기 반사판은 알루미늄, 니켈, 크롬, 동, 은 중 어느 하나를 증착하는 것을 특징으로 하는 반사형 액정표시소자 제조방법.
  8. 제 3항에 있어서, 상기 소오스/드레인 전극 형성후 상기 층간절연층 전면에 보호막을 증착하고 상기 드레인 전극이 노출되도록 콘택홀을 형성하는 단계를 더 포함함을 특징으로 하는 반사형 액정표시소자 제조방법.
KR10-2001-0077921A 2001-12-10 2001-12-10 반사형 액정표시소자 및 그 제조방법 KR100442291B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-2001-0077921A KR100442291B1 (ko) 2001-12-10 2001-12-10 반사형 액정표시소자 및 그 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2001-0077921A KR100442291B1 (ko) 2001-12-10 2001-12-10 반사형 액정표시소자 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR20030047431A KR20030047431A (ko) 2003-06-18
KR100442291B1 true KR100442291B1 (ko) 2004-07-30

Family

ID=29574049

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2001-0077921A KR100442291B1 (ko) 2001-12-10 2001-12-10 반사형 액정표시소자 및 그 제조방법

Country Status (1)

Country Link
KR (1) KR100442291B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101801349B1 (ko) 2011-09-06 2017-11-27 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19980046661A (ko) * 1996-12-13 1998-09-15 구자홍 반사형 액정표시장치 및 제조방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19980046661A (ko) * 1996-12-13 1998-09-15 구자홍 반사형 액정표시장치 및 제조방법

Also Published As

Publication number Publication date
KR20030047431A (ko) 2003-06-18

Similar Documents

Publication Publication Date Title
US7948570B2 (en) Thin film transistor array substrate and manufacturing method thereof
US8368856B2 (en) Transflective liquid crystal display device and method of fabricating the same
TW583456B (en) Reflective liquid crystal display device
US7141180B2 (en) Etchant for wire, method of manufacturing wire using etchant, thin film transistor array panel including wire and manufacturing method thereof
JPH10221717A (ja) 反射型表示装置および電子デバイス
CN102236230A (zh) 反射型或透反射型液晶显示设备的阵列基板及其制造方法
WO2014015617A1 (zh) 阵列基板及显示装置
KR20050104789A (ko) 폴리실리콘 액정표시소자 제조방법
US7125756B2 (en) Method for fabricating liquid crystal display device
JP2004264653A (ja) 電気光学基板及びその製造方法、電気光学装置、電子機器
KR100442291B1 (ko) 반사형 액정표시소자 및 그 제조방법
US6335781B2 (en) Method for manufacturing an LCD in which a photoresist layer is at least 1.2 times thicker than the passivation layer
KR100865258B1 (ko) 액정표시장치용 어레이 기판 제조방법
KR20010045446A (ko) 액정표시소자의 제조방법
KR100827856B1 (ko) 반투과형 프린지 필드 스위칭 모드 액정표시장치의어레이기판 및 그 제조방법
KR100487783B1 (ko) 반사판을 가진 액정표시장치용 어레이기판의 제조방법
JP4012405B2 (ja) 薄膜トランジスタ液晶表示装置の製造方法
JP3473514B2 (ja) 薄膜トランジスタアレイの製造方法、トランジスタの製造方法及び薄膜トランジスタの製造方法
JP2000241831A (ja) 反射型液晶表示装置およびその製造方法
KR100488927B1 (ko) 스테거드타입박막트렌지스터액정표시소자및그의제조방법
JP3941356B2 (ja) 電気光学装置の製造方法
KR100840323B1 (ko) 반사형 액정 표시 장치용 박막 트랜지스터 기판 및 그의제조 방법
KR100486492B1 (ko) Tft기판의제조방법및tft기판
KR100560639B1 (ko) 반사형 액정표시장치의 박막트랜지스터 및 그 형성방법
KR100817127B1 (ko) 반사형 액정 표시 소자의 반사막 구조 및 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130619

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20140630

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20150629

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20160630

Year of fee payment: 13