KR100440253B1 - Photoreceiver and method of manufacturing the same - Google Patents
Photoreceiver and method of manufacturing the same Download PDFInfo
- Publication number
- KR100440253B1 KR100440253B1 KR10-2002-0030540A KR20020030540A KR100440253B1 KR 100440253 B1 KR100440253 B1 KR 100440253B1 KR 20020030540 A KR20020030540 A KR 20020030540A KR 100440253 B1 KR100440253 B1 KR 100440253B1
- Authority
- KR
- South Korea
- Prior art keywords
- ingaas
- layer
- electrode
- photodetector
- predetermined region
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 13
- 229910000530 Gallium indium arsenide Inorganic materials 0.000 claims abstract description 154
- 230000003287 optical effect Effects 0.000 claims abstract description 23
- 239000000758 substrate Substances 0.000 claims abstract description 14
- 238000000034 method Methods 0.000 claims description 30
- 238000000206 photolithography Methods 0.000 claims description 10
- 238000005530 etching Methods 0.000 claims description 6
- 229920000642 polymer Polymers 0.000 claims description 6
- 239000002184 metal Substances 0.000 claims description 5
- 238000000151 deposition Methods 0.000 claims description 4
- 238000000059 patterning Methods 0.000 claims 1
- 239000012808 vapor phase Substances 0.000 claims 1
- 230000003321 amplification Effects 0.000 abstract description 14
- 238000003199 nucleic acid amplification method Methods 0.000 abstract description 14
- 230000035945 sensitivity Effects 0.000 abstract description 9
- 239000013078 crystal Substances 0.000 description 5
- 230000031700 light absorption Effects 0.000 description 5
- 230000005684 electric field Effects 0.000 description 4
- 239000013307 optical fiber Substances 0.000 description 4
- 230000005641 tunneling Effects 0.000 description 3
- 238000001947 vapour-phase growth Methods 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000002488 metal-organic chemical vapour deposition Methods 0.000 description 1
- 125000002524 organometallic group Chemical group 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B10/00—Transmission systems employing electromagnetic waves other than radio-waves, e.g. infrared, visible or ultraviolet light, or employing corpuscular radiation, e.g. quantum communication
- H04B10/60—Receivers
- H04B10/66—Non-coherent receivers, e.g. using direct detection
- H04B10/67—Optical arrangements in the receiver
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/73—Bipolar junction transistors
- H01L29/737—Hetero-junction transistors
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Electromagnetism (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Light Receiving Elements (AREA)
Abstract
본 발명은 광수신기 및 그 제조 방법에 관한 것으로, 1.55㎛ 파장의 빛을 검출하여 전기 신호로 변환시키는 광검출기를 누설 전류가 아주 작고 증폭 특성이 우수한 InAlAs에 pn 접합을 형성한 도파로형 광검출기로 형성하고, 상기 도파로형 광검출기에 의하여 변환된 전기 신호를 증폭시키는 n+InP/p+InGaAs/n-InGaAs/n+InGaAs 이종접합 바이폴라 트랜지스터를 반절연 InP 기판위에 단일칩 집적화하여 우수한 수신 감도 및 증폭 특성을 갖는 도파로형 광검출기와 이종 접합 바이폴라 트랜지스터가 집적된 광수신기 및 그 제조 방법이 제시된다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an optical receiver and a method of manufacturing the same. A photodetector for detecting light having a wavelength of 1.55 μm and converting it into an electrical signal includes a waveguide type photodetector in which pn junctions are formed in InAlAs with a small leakage current and excellent amplification characteristics. And a single chip integrated n + InP / p + InGaAs / n-InGaAs / n + InGaAs heterojunction bipolar transistor for amplifying the electric signal converted by the waveguide photodetector on a semi-insulated InP substrate, thereby providing excellent reception sensitivity and An optical receiver integrated with a waveguide-type photodetector having amplification characteristics and a heterojunction bipolar transistor and a method of manufacturing the same are provided.
Description
본 발명은 초고속 광통신 시스템에서 광신호의 검출 및 증폭 기능을 갖는 광수신기에 관한 것으로, 특히 고감도 및 사태형 증폭 특성을 갖는 도파로형 장파장 광검출기와 n+InP/p+InGaAs/n-InGaAs/n+InGaAs 이종 접합 바이폴라 트랜지스터를 단일 칩에 집적화하여 우수한 증폭 특성 및 수신 감도를 갖는 광수신기 및 그 제조 방법에 관한 것이다.The present invention relates to an optical receiver having a function of detecting and amplifying an optical signal in an ultrahigh-speed optical communication system. In particular, a waveguide type long-wavelength photodetector having high sensitivity and avalanche amplification characteristics and n + InP / p + InGaAs / n-InGaAs / n The present invention relates to an optical receiver having a high amplification characteristic and a reception sensitivity by integrating a + InGaAs heterojunction bipolar transistor on a single chip, and a method of manufacturing the same.
광통신 시스템에서 주로 사용하고 있는 기존의 광수신기는 도 1에 도시된 바와 같이 통상의 PiN 구조의 p+-InGaAs/i-InGaAs/n+-InGaAs 장파장 광검출기(10)와 n+InP/p+InGaAs/n-InGaAs/n+InGaAs 구조의 이종 접합 바이폴라 트랜지스터(20)를 반절연 InP 기판(101) 상부에 단일 집적화한 구조를 가지고 있다. 즉, 장파장 광검출기(10)는 반절연 InP 기판(101) 상부의 소정 영역에 n+InGaAs층(102A), n-InGaAs 광흡수층(103A) 및 p+InGaAs 오믹층(104A)이 적층되어 구성되는데, n-InGaAs 광흡수층(103A) 및 p+InGaAs 오믹층(104A)은 n+InGaAs층(102A) 상부의 소정 영역에 형성되고, p+InGaAs 오믹층(104A) 상부의 소정 영역에 p-전극(105)과 n+InGaAs층(102A) 상부의 소정 영역에 n-전극(106)이 형성된다. 또한, 이종 접합 바이폴라 트랜지스터(20)는 n+InGaAs 서브콜렉터(102B), n-InGaAs 콜렉터(103B), p+InGaAs 베이스(104B), n+InP 에미터(107) 및 n+InGaAs 오믹층(108)이 적층되어 구성되고, n-InGaAs 콜렉터(103B), p+InGaAs 베이스(104B)는 n+InGaAs 서브콜렉터(102B) 상부의 소정 영역에 형성되고. n+InP 에미터(108) 및 n+InGaAs 오믹층(108)은 p+InGaAs 베이스(104B) 상부의 소정 영역에 형성된다. 그리고, n+-InGaAs 오믹층(108) 상부에 에미터 전극(109)가 형성되고, p+InGaAs 베이스(104B) 상부의 소정 영역에 베이스 전극(110)이 형성되며, n+InGaAs 서브콜렉터(102B) 상부의 소정 영역 콜렉터 전극(111)이 형성된다. 한편, 전체 구조 상부에 장파장 광검출기(10)와 이종 접합 바이폴라 트랜지스터(20)의 표면 보호 및 전기적 연결을 위해 폴리머(112)를 형성한 후 각 전극이 노출되도록 패터닝하여 광검출기(10)의 p-전극(105)와 이종 접합 바이폴라 트랜지스터(20)의 베이스 전극(110) 사이를 연결하는 에어 브리지 금속 라인을 형성한다.Conventional optical receivers mainly used in optical communication systems are p + -InGaAs / i-InGaAs / n + -InGaAs long-wavelength photodetectors 10 and n + InP / p + having a conventional PiN structure as shown in FIG. The heterojunction bipolar transistor 20 having an InGaAs / n-InGaAs / n + InGaAs structure has a single integrated structure on the semi-insulated InP substrate 101. That is, the long wavelength photodetector 10 is formed by stacking an n + InGaAs layer 102A, an n-InGaAs light absorption layer 103A, and a p + InGaAs ohmic layer 104A in a predetermined region on the semi-insulated InP substrate 101. The n-InGaAs light absorbing layer 103A and the p + InGaAs ohmic layer 104A are formed in a predetermined region above the n + InGaAs layer 102A and p- in a predetermined region above the p + InGaAs ohmic layer 104A. The n− electrode 106 is formed in a predetermined region on the electrode 105 and the n + InGaAs layer 102A. The heterojunction bipolar transistor 20 also includes an n + InGaAs subcollector 102B, an n-InGaAs collector 103B, a p + InGaAs base 104B, an n + InP emitter 107 and an n + InGaAs ohmic layer ( 108 is laminated, and the n-InGaAs collector 103B and the p + InGaAs base 104B are formed in a predetermined region above the n + InGaAs subcollector 102B. The n + InP emitter 108 and the n + InGaAs ohmic layer 108 are formed in a predetermined region above the p + InGaAs base 104B. The emitter electrode 109 is formed on the n + -InGaAs ohmic layer 108, and the base electrode 110 is formed on a predetermined region on the p + InGaAs base 104B, and the n + InGaAs sub-collector ( A predetermined region collector electrode 111 is formed on the upper portion 102B. Meanwhile, the polymer 112 is formed on the entire structure to protect the surface of the long wavelength photodetector 10 and the heterojunction bipolar transistor 20 and to make electrical connections, and then pattern each of the electrodes to be exposed to expose the p of the photodetector 10. Forming an air bridge metal line connecting the electrode 105 and the base electrode 110 of the heterojunction bipolar transistor 20.
상기와 같이 구성되는 단순한 PiN 구조의 p+-InGaAs/i-InGaAs/n+-InGaAs 장파장 광검출기 결정 구조는 이종 접합 바이폴라 트랜지스터의 베이스와 서브 컬렉터의 결정층과 동일함으로써 집적되는 광검출기를 위한 별도의 결정 성장이 필요없어서 지금까지 많이 이용되어 왔다.The p + -InGaAs / i-InGaAs / n + -InGaAs long-wavelength photodetector crystal structure of the simple PiN structure constructed as described above is separate from the crystal layer of the base and sub-collector of the heterojunction bipolar transistor. It has been used so far because no crystal growth is needed.
그러나, 이러한 집적형 구조에서는 빛을 흡수하는 밴드 갭이 아주 작은 InGaAs층에 인가되는 바이어스 전압에 의하여 터널링에 의한 누설 전류가 발생함으로써 인가되는 전장의 크기가 제한된다. 이에 따라, 광신호의 전기적인 변환에 있어서 이득을 원천적으로 가질 수가 없기 때문에 수신 감도가 우수한 광 검출기가 집적된 광수신기를 제작하기 힘든 단점이 있다. 따라서, 1.55㎛ 파장의 광 흡수가 일어나는 밴드 갭이 아주작은 InGaAs층에 인가되는 전장의 크기를 줄여주어서 터널링이 일어나지 않고 전하의 이동만을 쉽게 하는 반면에 이득을 키워주는 증폭층에는 큰 전장이 발생하도록 충분한 전압이 인가되는 분리된 빛 흡수층과 전하 증폭층의 결정 구조를 갖는 도파로형 광검출기를 전치 증폭기와 함께 단일 칩으로 집적화하는 방법이 우수한 광수신기를 제작하기 위해서는 아주 필수적이다. 또한, 종래의 구조에서 발생하는 또 하나의 문제점은 빛을 흡수하는 층이 표면 입사형이기 때문에 광섬유를 결합하여 모듈을 만들 경우 광섬유의 단면이 넓어서 집적화된 칩의 면적 전체를 덮음으로써 모듈화에 큰 어려움을 가져오게 되는 주요인이 되고 있다.However, in such an integrated structure, the magnitude of the electric field applied due to the tunneling leakage current caused by the bias voltage applied to the InGaAs layer having a very small band gap for absorbing light is limited. Accordingly, there is a disadvantage in that it is difficult to fabricate an optical receiver integrated with an optical detector having excellent reception sensitivity because it cannot have a gain in the electrical conversion of the optical signal. Therefore, the band gap where the light absorption of 1.55 탆 wavelength is reduced reduces the size of the electric field applied to the very small InGaAs layer, thereby making it possible to easily move charges without tunneling and to generate a large electric field in the gain-amplifying layer. A method of integrating a waveguide photodetector having a crystal structure of a separate light absorbing layer and a charge amplifying layer to which a sufficient voltage is applied together with a preamplifier in a single chip is essential for fabricating an excellent optical receiver. In addition, another problem that occurs in the conventional structure is that since the light absorbing layer is a surface incident type, when the optical fiber is combined to make a module, the cross section of the optical fiber is wide, which covers the entire area of the integrated chip, which makes it difficult to modularize. It is becoming the main cause brought.
본 발명의 목적은 수신 감도 및 증폭 특성이 우수한 단일 칩 집적 장파장 광수신기 및 그 제조 방법을 제공하는데 있다.An object of the present invention is to provide a single chip integrated long-wavelength optical receiver excellent in reception sensitivity and amplification characteristics and a method of manufacturing the same.
본 발명의 다른 목적은 밴드 갭이 커서 누설 전류가 아주 작고 증폭 특성이 우수한 InAlAs에 pn 접합을 형성한 도파로형 광검출기와 도파로형 광검출기에 의하여 변환된 전기 신호를 증폭시키는 n+InP/p+InGaAs/n-InGaAs/n+InGaAs 이종 접합바이폴라 트랜지스터를 반절연 InP 기판 상부에 단일 칩으로 집적화하여 수신 감도 및 증폭 특성이 우수한 단일 칩 집적 장파장 광수신기 및 그 제조 방법을 제공하는데 있다.Another object of the present invention is n + InP / p + for amplifying an electric signal converted by a waveguide-type photodetector and a waveguide-type photodetector in which pn junctions are formed in InAlAs having a small leakage current and excellent amplification characteristics due to a large band gap. An InGaAs / n-InGaAs / n + InGaAs heterojunction bipolar transistor is integrated on a semi-insulated InP substrate as a single chip to provide a single chip integrated long-wavelength optical receiver having excellent reception sensitivity and amplification, and a method of manufacturing the same.
본 발명에서는 초고속 장거리 광통신에서 사용되는 1.55㎛ 파장의 빛을 검출하여 전기 신호로 변환시키는 광검출기의 증폭층을 InGaAs 광흡수층과 InP와 격자 정합되는 밴드 갭이 큰 InAlAs에 pn 접합을 형성하여 증폭층을 형성하여 InGaAs 광흡수층에 인가되는 전장의 세기를 터널링에 의한 누설전류가 일어나지 않을 정도로 낮게 하고, 도파로형 광검출기에 의하여 변환된 전기 신호를 증폭시키는 n+InP/p+InGaAs/n-InGaAs/n+InGaAs 이종 접합 바이폴라 트랜지스터와 함께 반절연 InP 기판위에 단일 칩 집적화한다.In the present invention, an amplification layer is formed by forming a pn junction between an InGaAs light absorbing layer and InAlAs having a lattice match with InP and lattice matched with InP. N + InP / p + InGaAs / n-InGaAs / to reduce the intensity of the electric field applied to the InGaAs light absorption layer so that leakage current due to tunneling does not occur, and to amplify the electric signal converted by the waveguide photodetector. Single chip integration on a semi-insulated InP substrate with n + InGaAs heterojunction bipolar transistors.
도 1은 일반적인 PiN 구조의 평면형 장파장 광검출기 및 n+InP/p+InGaAs/n-InGaAs/n+InGaAs 이종 접합 바이폴라 트랜지스터가 집적된 광수신기의 단면도.1 is a cross-sectional view of a planar long-wavelength photodetector of a typical PiN structure and an optical receiver incorporating n + InP / p + InGaAs / n-InGaAs / n + InGaAs heterojunction bipolar transistors.
도 2는 본 발명에 따른 고감도 및 사태형 증폭 특성을 갖는 도파로형 장파장 광검출기 및 n+InP/p+InGaAs/n-InGaAs/n+InGaAs 이종 접합 바이폴라 트랜지스터가 집적된 광수신기의 단면도.2 is a cross-sectional view of a waveguide type long wavelength photodetector having a high sensitivity and avalanche amplification characteristics and an optical receiver in which n + InP / p + InGaAs / n-InGaAs / n + InGaAs heterojunction bipolar transistors are integrated.
<도면의 주요 부분에 대한 부호의 설명><Explanation of symbols for the main parts of the drawings>
A : 광검출기 영역 B : 이종 접합 바이폴라 트랜지스터 영역A: photodetector region B: heterojunction bipolar transistor region
201 : 반절연 InP 기판 202 : p+InGaAs층201: semi-insulated InP substrate 202: p + InGaAs layer
203 : p+InAlAs층 204 : n+InAlAs층203: p + InAlAs layer 204: n + InAlAs layer
205 : n+InGaAs층 206 : n-InGaAs층205: n + InGaAs layer 206: n-InGaAs layer
207 : p+InGaAs층 208 : n+InP층207: p + InGaAs layer 208: n + InP layer
209 : n+InGaAs층 210 : n-전극209: n + InGaAs layer 210: n-electrode
211 : p-전극 212 : 에미터 전극211 p-electrode 212 emitter electrode
213 : 베이스 전극 214 : 콜렉터 전극213: base electrode 214: collector electrode
215 : 폴리머215 polymer
본 발명에 따른 광수신기는 반절연 InP 기판 상부의 소정 영역에 형성된 p+InGaAs 오믹 전극, 상기 p+InGaAs 오믹 전극 상부의 소정 영역에 적층된 p+InAlAs 전류 증폭층, n+InAlAs 전류 증폭층, n+InGaAs 광흡수층 및 n-InGaAs층, 상기 n-InGaAs층 상부의 소정 영역 및 상기 p+InGaAs 오믹 전극의 소정 영역 상부에 각각 형성된 n-전극 및 p-전극으로 이루어진 도파로형 광검출기와, 상기 반절연 InP 기판 상부의 다른 소정 영역에 적층된 p+InGaAs층, p+InAlAs층, n+InAlAs층 및 n+InGaAs 서브콜렉터층, n+InGaAs 서브콜렉터층 상부의 소정 영역에 적층된 고속 전류 이동을 위한 n-InGaAs층 및 p+InGaAs 베이스층, 상기 p+InGaAs 베이스층 상부의 소정 영역에 적층된 n+InP 에미터층 및 n+InGaAs 오믹층, 상기 n+InGaAs 오믹층 상부에 형성된 에미터 전극, 상기 p+InGaAs 베이스층 상부의 소정 영역에 형성된 베이스 전극, n+InGaAs 서브콜렉터층 상부의 소정 영역에 형성된 콜렉터 전극으로 이루어진 이종 접합 바이폴라 트랜지스터를 포함하여 이루어진 것을 특징으로 한다.The photoreceiver according to the present invention includes a p + InGaAs ohmic electrode formed on a predetermined region on the semi-insulated InP substrate, a p + InAlAs current amplifying layer, n + InAlAs current amplifying layer, stacked on a predetermined region on the p + InGaAs ohmic electrode, a waveguide type photodetector comprising an n + InGaAs light absorption layer and an n-InGaAs layer, an n-electrode and a p-electrode respectively formed on a predetermined region over the n-InGaAs layer and on a predetermined region of the p + InGaAs ohmic electrode; Fast current movements stacked on top of semi-insulated InP substrates on p + InGaAs layers, p + InAlAs layers, n + InAlAs layers, n + InGaAs subcollector layers, and n + InGaAs subcollector layers An n-InGaAs layer and a p + InGaAs base layer, an n + InP emitter layer and an n + InGaAs ohmic layer stacked on a predetermined region on the p + InGaAs base layer, and an emitter electrode formed on the n + InGaAs ohmic layer And a base formed in a predetermined region on the p + InGaAs base layer. Electrode, characterized by comprising an heterojunction bipolar transistor comprising a collector electrode formed on the n + InGaAs sub predetermined area of the collector layer above.
또한, 본 발명에 따른 광수신기 제조 방법은 반절연 InP 기판 상부에 p+InGaAs층, p+InAlAs층, n+InAlAs층, n+InGaAs층, n-InGaAs층, p+InGaAs층, n+InP층 및 n+InGaAs층을 순차적으로 형성하는 단계와, 광검출기 영역 및 이종 접합 바이폴라 트랜지스터 영역을 정의한 후 상기 광검출기 영역의 상기 n+InGaAs층, n+InP층 및 p+InGaAs층을 제거하는 단계와, 상기 광검출기 영역의 상기 n-InGaAs층, n+InGaAs층, n+InAlAs층 및 p+InAlAs층의 소정 영역을 제거하여 상기 p+InGaAs층을 노출시켜 도파로형 광검출기를 확정하는 단계와, 상기 n-InGaAs층 상부의 소정 영역에 n-전극을 형성한 후 상기 p+InGaAs층 상부의 소정 영역에 p-전극을 형성하여 도파로형 광검출기를 제조하는 단계와, 상기 n+InGaAs층부터 상기 p+ InGaAs의 소정 영역을 제거하여 상기 반절연 InP 기판의 소정 영역을 노출시켜 상기 광검출기 영역 및 상기 이종 접합 바이폴라 트랜지스터 영역을 격리시키는 단계와, 상기 이종 접합 바이폴라 트랜지스터 영역의 상기 n+InGaAs층 및 상기 n+InP층을 선택적으로 식각하여 메사형의 에미터 전극을 형성하는 단계와, 상기 노출된 p+InGaAs층 상부의 소정 영역에 베이스 전극을 형성하는 단계와, 상기 n-InGaAs층을 선택적으로 제거하고 노출된 상기 n+InGaAs층 상부의 소정 영역에 콜렉터 전극을 형성하여 이종 접합 바이폴라 트랜지스터를 제조하는 단계를 포함하여 이루어진 것을 특징으로 한다.In addition, the optical receiver manufacturing method according to the present invention includes a p + InGaAs layer, a p + InAlAs layer, an n + InAlAs layer, an n + InGaAs layer, an n-InGaAs layer, a p + InGaAs layer, and an n + InP layer. Sequentially forming a layer and an n + InGaAs layer, defining a photodetector region and a heterojunction bipolar transistor region, and then removing the n + InGaAs layer, n + InP layer, and p + InGaAs layer of the photodetector region. And determining a waveguide photodetector by exposing the p + InGaAs layer by removing predetermined regions of the n-InGaAs layer, n + InGaAs layer, n + InAlAs layer, and p + InAlAs layer in the photodetector region. And forming a waveguide photodetector by forming an n-electrode in a predetermined region on the n-InGaAs layer and then forming a p-electrode in a predetermined region on the p + InGaAs layer, and starting from the n + InGaAs layer. The photodetector region is removed by exposing a predetermined region of the semi-insulated InP substrate by removing a predetermined region of the p + InGaAs. And isolating the heterojunction bipolar transistor region, selectively etching the n + InGaAs layer and the n + InP layer of the heterojunction bipolar transistor region to form a mesa-type emitter electrode; Forming a base electrode on a predetermined region over the p + InGaAs layer, and selectively removing the n-InGaAs layer and forming a collector electrode on the exposed region over the n + InGaAs layer to form a heterojunction bipolar transistor. Characterized in that it comprises a manufacturing step.
이하, 첨부된 도면을 참조하여 본 발명을 상세히 설명하기로 한다.Hereinafter, with reference to the accompanying drawings will be described in detail the present invention.
도 2는 본 발명에 따른 고감도 및 사태형 증폭 특성을 갖는 도파로형 장파장 광검출기 및 n+InP/p+InGaAs/n-InGaAs/n+InGaAs 이종 접합 바이폴라 트랜지스터가 집적된 광수신기의 단면도로서, 그 제조 방법을 설명하면 다음과 같다.2 is a cross-sectional view of a waveguide type long wavelength photodetector having a high sensitivity and avalanche amplification characteristics and an optical receiver in which n + InP / p + InGaAs / n-InGaAs / n + InGaAs heterojunction bipolar transistors are integrated. The manufacturing method is as follows.
반절연 InP 기판(201) 상부에 광검출기 오믹 전극을 형성하기 위한 p+InGaAs층(202), 광증폭기 전류 증폭층을 위한 p+InAlAs층(203) 및 n+InAlAs층(204), 광검출기의 광 흡수 및 이종 접합 바이폴라 트랜지스터의 서브 콜렉터층을 위한 n+InGaAs층(205), 이종 접합 바이폴라 트랜지스터의 고속 전류 이동을 위한 n-InGaAs층(206), 베이스층을 위한 p+InGaAs층(207), 에미터층을 위한 n+InP층(208), 그리고 트랜지스터의 오믹 특성을 향상시키기 위한 n+InGaAs층(209)을 유기 금속 기상 성장 방법인 MOCVD 방법을 이용하여 순차적으로 형성한다.P + InGaAs layer 202 for forming the photodetector ohmic electrode on the semi-insulated InP substrate 201, p + InAlAs layer 203 and n + InAlAs layer 204 for the photo amplifier current amplification layer, photodetector N + InGaAs layer 205 for light absorption and sub-collector layer of heterojunction bipolar transistor, n-InGaAs layer 206 for fast current transfer of heterojunction bipolar transistor, p + InGaAs layer for base layer 207 ), An n + InP layer 208 for the emitter layer, and an n + InGaAs layer 209 for improving the ohmic characteristics of the transistor are sequentially formed using the MOCVD method, which is an organometallic vapor phase growth method.
그리고 난 후 광검출기 영역(A) 및 이종 접합 바이폴라 트랜지스터 영역(B)을 확정한다. 이종 접합 바이폴라 트랜지스터 영역(B)을 폐쇄하고 광검출기 영역(A)을 노출시키는 식각 마스크를 절연막으로 형성한 후 광검출기 영역(A)에 형성된 n+InGaAs층(209), n+InP층(208) 및 p+InGaAs층(207)을 완전히 제거한다. 포토 리소그라피 공정 및 식각 공정으로 광검출기 영역(A)의 n-InGaAs층(206), n+InGaAs층(205), n+InAlAs층(204) 및 p+InAlAs층(203)의 소정 영역을 제거하여 p+InGaAs층(202)을 노출시킨다. 이에 의해 광검출기 영역(A)은 도파로형으로 형성된다. 포토 리소그라피 공정 및 리프트 오프(lift-off) 공정을 이용하여 소정 영역에 Ti/Pt/Au를 증착하여 n-전극(210)을 형성한다. 또한, 포토 리소그라피 공정 및 리프트 오프를 이용하여 소정 영역에 Ti/Pt/Au를 증착하여 p-전극(211)을 형성한 후 열처리 공정을 실시하여 광검출기를 완성한다.The photodetector region A and the heterojunction bipolar transistor region B are then determined. An n + InGaAs layer 209 and an n + InP layer 208 formed in the photodetector region A after forming an etch mask for closing the heterojunction bipolar transistor region B and exposing the photodetector region A with an insulating film. ) And p + InGaAs layer 207 are completely removed. Photolithography and etching remove the n-InGaAs layer 206, n + InGaAs layer 205, n + InAlAs layer 204, and p + InAlAs layer 203 in the photodetector region A. To expose the p + InGaAs layer 202. As a result, the photodetector region A is formed in a waveguide shape. The n-electrode 210 is formed by depositing Ti / Pt / Au in a predetermined region by using a photolithography process and a lift-off process. Further, the photodetector is completed by depositing Ti / Pt / Au in a predetermined region using a photolithography process and a lift-off to form a p-electrode 211 and then performing a heat treatment process.
이후 n+InGaAs층(209)부터 p+ InGaAs(202)의 소정 영역을 제거하고 반절연 InP 기판(201)의 소정 영역을 노출시켜 광검출기(A) 및 이종 접합 바이폴라 트랜지스터(B)를 격리시킨다.Thereafter, a predetermined region of the p + InGaAs 202 is removed from the n + InGaAs layer 209, and a predetermined region of the semi-insulated InP substrate 201 is exposed to isolate the photodetector A and the heterojunction bipolar transistor B.
그리고 난 후 광검출기 영역(A)을 폐쇄시키고 이종 접합 바이폴라 트랜지스터 영역(B)을 노출시키는 에칭 마스크를 절연막으로 형성한 후 포토 리소그라피 공정 및 리프트 오프 공정을 이용하여 n+InGaAs층(209) 위에 에미터 전극(212)을 형성한다. n+InGaAs층(209) 및 n+InP층(208)을 선택적으로 식각하고 포토 리소그라피 공정 및 리프트 오프 공정을 이용하여 노출된 p+InGaAs층(207) 상부에 포토 리소그라피 공정 및 리프트 오프 공정을 이용하여 Ti/Pt/Au를 증착하여 베이스 전극(213)을 형성한다. n-InGaAs층(206)을 선택적으로 제거하고 노출된 n+InGaAs층(205) 상부에 포토 리소그라피 공정 및 리프트 오프 공정을 이용하여 Ti/Pt/Au를 증착하여 콜렉터 전극(214)을 형성한다.Then, an etching mask is formed of an insulating film that closes the photodetector region A and exposes the heterojunction bipolar transistor region B, and then, on the n + InGaAs layer 209 using a photolithography process and a lift-off process. The electrode electrode 212 is formed. Selectively etching the n + InGaAs layer 209 and n + InP layer 208 and using a photolithography process and a lift off process on top of the exposed p + InGaAs layer 207 using a photolithography process and a lift off process Ti / Pt / Au is deposited to form the base electrode 213. The n-InGaAs layer 206 is selectively removed, and Ti / Pt / Au is deposited on the exposed n + InGaAs layer 205 using a photolithography process and a lift-off process to form a collector electrode 214.
그리고, 광검출기(A)와 이종 접합 바이폴라 트랜지스터(B)의 표면 보호 및 전기적 연결을 위하여 폴리머(215)를 도포하고 포토리소그라피 공정 및 식각 공정을 이용하여 각 전극을 노출시키는데, 이로 인해 광검출기의 p-전극(211)과 이종 접합 바이폴라 트랜지스터의 베이스 전극(213) 사이에 에어브리지 금속 라인을 형성한다. 이에 의해 도파로형 광검출기 및 n+InP/p+InGaAs/n-InGaAs/n+InGaAs 이종 접합 바이폴라 트랜지스터가 집적된 단일칩 집적형 광수신기가 제조된다.In order to protect the surface of the photodetector (A) and the heterojunction bipolar transistor (B) and to electrically connect the polymer (215), the photolithography process and the etching process are used to expose each electrode. An air bridge metal line is formed between the p-electrode 211 and the base electrode 213 of the heterojunction bipolar transistor. As a result, a single-chip integrated optical receiver in which a waveguide photodetector and an n + InP / p + InGaAs / n-InGaAs / n + InGaAs heterojunction bipolar transistor is integrated is manufactured.
상술한 바와 같이 본 발명에 의하면 낮은 누설 전류 및 높은 전류 증폭 특성을 갖는 장파장 도파로형 광검출기에서 생성된 초고속의 광전류를 전류 이득 증폭율이 가장 큰 n+InP/p+InGaAs/n-InGaAs/n+-InGaAs 이종 접합 바이폴라 트랜지스터의 베이스에 주입시킬 경우 증폭도가 우수하고 높은 수신 감도의 장파장 광수신기를 제작할 수 있다. 또한 집적되는 광검출기의 구조를 도파로형으로 제작함으로써 광섬유가 측면에서 정렬되기 때문에 광섬유와 광검출기의 정렬이 매우 쉽게 된다. 그리고, 이러한 구조의 광검출기 및 이종 접합 바이폴라 트랜지스터를 단일 칩으로 집적화할 경우 수직 방향으로 광검출기 및 이종 접합 바이폴라 트랜지스터를 성장하기 때문에 한번의 유기 금속 기상 성장법을 이용하여 제작이 가능하게 되어 여러 번의 결정 성장이 필요한 다른 소자의 단일 칩 제작 공정에 비해서 제작 공정의 단순화를 이룰 수 있다.As described above, according to the present invention, n + InP / p + InGaAs / n-InGaAs / n having the highest current gain amplification ratio for the ultra-fast photocurrent generated in the long wavelength waveguide photodetector having low leakage current and high current amplification characteristics. When injected into the base of the + -InGaAs heterojunction bipolar transistor, it is possible to fabricate a long wavelength optical receiver with excellent amplification and high reception sensitivity. In addition, since the structure of the integrated photodetector is manufactured in a waveguide shape, the alignment of the optical fiber and the photodetector is very easy because the optical fibers are aligned on the side. When the photodetector and the heterojunction bipolar transistor of such a structure are integrated into a single chip, the photodetector and the heterojunction bipolar transistor are grown in the vertical direction, so that it can be manufactured using one organic metal vapor phase growth method. The fabrication process can be simplified compared to the single chip fabrication process of other devices requiring crystal growth.
Claims (8)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2002-0030540A KR100440253B1 (en) | 2002-05-31 | 2002-05-31 | Photoreceiver and method of manufacturing the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2002-0030540A KR100440253B1 (en) | 2002-05-31 | 2002-05-31 | Photoreceiver and method of manufacturing the same |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20030092748A KR20030092748A (en) | 2003-12-06 |
| KR100440253B1 true KR100440253B1 (en) | 2004-07-15 |
Family
ID=32385302
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR10-2002-0030540A KR100440253B1 (en) | 2002-05-31 | 2002-05-31 | Photoreceiver and method of manufacturing the same |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100440253B1 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8183612B2 (en) | 2008-12-08 | 2012-05-22 | Electronics And Telecommunications Research Institute | Optical receiver and method of forming the same |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5001534A (en) * | 1989-07-11 | 1991-03-19 | At&T Bell Laboratories | Heterojunction bipolar transistor |
| JPH07226372A (en) * | 1994-02-10 | 1995-08-22 | Fujitsu Ltd | Semiconductor device |
| KR970004082A (en) * | 1995-06-02 | 1997-01-29 | InAlAs-InGaAlAs Heterojunction Bipolar Transistor Semiconductor Devices | |
| KR19990048599A (en) * | 1997-12-10 | 1999-07-05 | 정명식 | Improved Structure and Manufacturing Method of Heterojunction Bipolar Transistors |
| KR20020069087A (en) * | 2001-02-23 | 2002-08-29 | 가부시키가이샤 히타치세이사쿠쇼 | Semiconductor device and the mothod of producing the same |
-
2002
- 2002-05-31 KR KR10-2002-0030540A patent/KR100440253B1/en not_active IP Right Cessation
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5001534A (en) * | 1989-07-11 | 1991-03-19 | At&T Bell Laboratories | Heterojunction bipolar transistor |
| JPH07226372A (en) * | 1994-02-10 | 1995-08-22 | Fujitsu Ltd | Semiconductor device |
| KR970004082A (en) * | 1995-06-02 | 1997-01-29 | InAlAs-InGaAlAs Heterojunction Bipolar Transistor Semiconductor Devices | |
| KR19990048599A (en) * | 1997-12-10 | 1999-07-05 | 정명식 | Improved Structure and Manufacturing Method of Heterojunction Bipolar Transistors |
| KR20020069087A (en) * | 2001-02-23 | 2002-08-29 | 가부시키가이샤 히타치세이사쿠쇼 | Semiconductor device and the mothod of producing the same |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8183612B2 (en) | 2008-12-08 | 2012-05-22 | Electronics And Telecommunications Research Institute | Optical receiver and method of forming the same |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20030092748A (en) | 2003-12-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4220688B2 (en) | Avalanche photodiode | |
| US5063426A (en) | InP/InGaAs monolithic integrated photodetector and heterojunction bipolar transistor | |
| KR100698829B1 (en) | Method for manufacturing a photo-receiver | |
| US5185272A (en) | Method of producing semiconductor device having light receiving element with capacitance | |
| EP0452801B1 (en) | Semiconductor device having light receiving element and method of producing the same | |
| US8105866B2 (en) | Method of making PIN-type photo detecting element with a controlled thickness of window semiconductor layer | |
| KR100469642B1 (en) | Photoreceiver of wavelength selective detection and method of manufacturing the same | |
| JP4861887B2 (en) | Semiconductor light receiving device, light receiving module, and method of manufacturing semiconductor light receiving device | |
| JP4861388B2 (en) | Avalanche photodiode | |
| KR100303471B1 (en) | Avalanche photodetector device and method for manufacturing the same | |
| KR100440253B1 (en) | Photoreceiver and method of manufacturing the same | |
| JP4109159B2 (en) | Semiconductor photo detector | |
| JP3589390B2 (en) | Optoelectronic integrated circuits and heterojunction phototransistors | |
| KR100444820B1 (en) | Long wavelength optical receiver chip with optical detector and heterojunction bipolar transistor integrated therein | |
| KR100262409B1 (en) | Method of manufacturing optoelectronic integrated circuit | |
| KR100249785B1 (en) | Semiconductor device integrating heterojunction bipolar transistor and lateral pin photo-diode and its fabricating method | |
| KR100593304B1 (en) | Method of fabrication optoelectronic integrated circuit chip | |
| JP3074606B2 (en) | Semiconductor light receiving device | |
| JP3247552B2 (en) | Light receiving element | |
| US7264987B2 (en) | Method of fabricating optoelectronic integrated circuit chip | |
| JPH08264741A (en) | Photoelectric integrated element | |
| JPH1050971A (en) | Photoelectronic integrated circuit and fabrication, thereof | |
| JPH08186240A (en) | Compound semiconductor integrated circuit device | |
| JPH09205188A (en) | Manufacture of optical electronic integrated circuit | |
| JP2004179404A (en) | Semiconductor light receiving device and its manufacturing method |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20090702 Year of fee payment: 6 |
|
| LAPS | Lapse due to unpaid annual fee |