KR100438963B1 - Lcd capable of minimizing flicker using polarity difference of delta vp - Google Patents

Lcd capable of minimizing flicker using polarity difference of delta vp Download PDF

Info

Publication number
KR100438963B1
KR100438963B1 KR1019960040794A KR19960040794A KR100438963B1 KR 100438963 B1 KR100438963 B1 KR 100438963B1 KR 1019960040794 A KR1019960040794 A KR 1019960040794A KR 19960040794 A KR19960040794 A KR 19960040794A KR 100438963 B1 KR100438963 B1 KR 100438963B1
Authority
KR
South Korea
Prior art keywords
thin film
film transistor
liquid crystal
pixel
signal
Prior art date
Application number
KR1019960040794A
Other languages
Korean (ko)
Other versions
KR19980021816A (en
Inventor
박재덕
Original Assignee
엘지.필립스 엘시디 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지.필립스 엘시디 주식회사 filed Critical 엘지.필립스 엘시디 주식회사
Priority to KR1019960040794A priority Critical patent/KR100438963B1/en
Publication of KR19980021816A publication Critical patent/KR19980021816A/en
Application granted granted Critical
Publication of KR100438963B1 publication Critical patent/KR100438963B1/en

Links

Classifications

    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611Control of matrices with row and column drivers
    • G09G3/3614Control of polarity reversal in general
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/13624Active matrix addressed cells having more than one switching element per pixel
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/1368Active matrix addressed cells in which the switching element is a three-electrode device
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00Control of display operating conditions
    • G09G2320/02Improving the quality of display appearance
    • G09G2320/0247Flicker reduction other than flicker reduction circuits used for single beam cathode-ray tubes

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Mathematical Physics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Optics & Photonics (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Liquid Crystal (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

PURPOSE: An LCD(Liquid Crystal Display) is provided to minimize flicker by using polarity difference of delta Vp(data voltage - pixel electrode voltage) according to kinds of TFTs(Thin Film Transistor). CONSTITUTION: Plural signal lines and scan lines are crossed, so that plural pixels with a matrix shape are formed. At each pixel region, a pair of scan lines(G1 and G2, G3 and G4, G5 and G6,...) are crossed with the signal lines(D1,D2,D3,D4,...). A TFT is formed at the portion crossed by the scan and signal lines. N-type TFTs are connected to odd number scan lines(G1,G3,G5,G7,...) and P-type TFTs are connected to even number scan lines(G2,G4,G6,...). Plural pixel electrodes are formed on pixels and connected to the TFTs, individually. A gate signal supply member supplies gate signals to the scan line pair so that the TFTs are turned on/off simultaneously.

Description

액정표시장치LCD Display

본 발명은 액정표시장치(Liquid Crystal Display)에 관한 것으로 특히, 폴리커(flicker)를 감소시키는데 적당한 화소 어레이를 가지는 액정표시장치에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to liquid crystal displays and, more particularly, to liquid crystal displays having pixel arrays suitable for reducing flicker.

일반적으로 사용되는 액정표시장치는 능동매트릭스 액정표시장치(AMLCD Active Matrix Liquid Crystal Display)로, 다이나믹(dynamic) 구동방식을 취하고 있다. 즉, 매트릭스(matrix) 구조를 가지는 화소마다 박막트랜지스터를 형성시켜 개개의 화소를 별도로 제어할 수 있도록 하였다.A commonly used liquid crystal display is an active matrix liquid crystal display (AMLCD), which has a dynamic driving method. That is, a thin film transistor is formed for each pixel having a matrix structure so that individual pixels can be controlled separately.

데이타 출력 표시부가 형성된 화소어레이부의 주변부에는 게이트 구동회로와 데이타 구동회로가 내장 또는 별도의 회로판으로 부착되어 있다. 이때 데이터 구동회로와 게이트 구동회로는 고전압에 적당하도록 하기 위하여 상보형 구조를 가지는 박막트랜지스터로 이루어진다. 게이트 구동회로는 화소어레이부의 주사선에 연결되어 있고, 데이타 구동회로는 화소어레이부의 각 신호선에 연결되어 있다.A gate driving circuit and a data driving circuit are built in or attached to a peripheral portion of the pixel array portion where the data output display portion is formed. In this case, the data driving circuit and the gate driving circuit are formed of a thin film transistor having a complementary structure in order to be suitable for high voltage. The gate driving circuit is connected to the scanning line of the pixel array portion, and the data driving circuit is connected to each signal line of the pixel array portion.

신호선에 인가된 데이타 신호는 게이트 구동회로에서 발생한 게이트 신호에 의해 턴온(turn on)된 박막트랜지스터를 통하여 화소의 액정 및 보조용량 캐패시터 등으로 전달된다. 이때, 보조용량 캐패시터는 박막트랜지스터가 턴온될 때 액정과 동시에 신호를 인가받아 다음 신호의 입력이 있을때까지 액정용량이 일정한 신호를 유지할 수 있도록 보조하는 역할을 한다.The data signal applied to the signal line is transferred to the liquid crystal and the storage capacitor of the pixel through the thin film transistor turned on by the gate signal generated by the gate driving circuit. In this case, the auxiliary capacitance capacitor serves to assist the liquid crystal capacitance to maintain a constant signal until the next signal input when the thin film transistor is turned on and receives a signal simultaneously with the liquid crystal.

일반적으로 액정표시장치는 액정의 열화를 방지하기 위하여 데이타 신호를 교류로 인가하는데, 임의의 주기에 따라 포지티브 필드(positive field; 화소전극에 공통 전극 전압보다 큰 전압이 걸리도록 데이타 신호가 인가되는 주기)와 네거티브 필드(negative field; 액정에 공통전극 전압보다 낮은 전압이 걸리도록 데이타신호가 인가되는 주기)의 데이터 신호가 액정에 번갈아 걸리게 하는 구동방식을 취하고 있다. 그런데 액정에 걸리는 실효전압은 화소에 인가되는 데이타 신호가 포지티브 필드일 경우와 네거티브 필드일 경우에 다르게 걸린다. 액정에 투과되는 광량은 액정의 실효전압에 비례하기 때문에 이러한 데이터 신호의 교류적인 인가방식은 화면이 깜박이는 폴리커를 야기시킨다.In general, a liquid crystal display applies a data signal to an alternating current to prevent deterioration of the liquid crystal, and a period in which the data signal is applied such that a positive field is applied to the pixel electrode at a voltage greater than the common electrode voltage. ) And a negative field (a period in which the data signal is applied to the liquid crystal so that a voltage lower than the common electrode voltage is applied) are applied to the liquid crystal alternately. However, the effective voltage applied to the liquid crystal is different when the data signal applied to the pixel is the positive field and the negative field. Since the amount of light transmitted through the liquid crystal is proportional to the effective voltage of the liquid crystal, such an alternating application of the data signal causes the screen to flicker.

데이터 신호의 인가방식의 종류를 간단하게 나열하면 다음과 같다.The types of data signal application methods are briefly listed as follows.

프레임에 따라 번갈아 인가되어, 화면이 바뀔 때마다 화소어레이부 전체의 광투과율을 전환시키는 프레임 인버젼(frame inversion) 방식, 주사선의 라인 즉, 화면의 라인에 따라 번갈아 인가되어 화소어레이부 각 라인에 따라 교대로 광투과율을 전환시키는 라인 인버젼(line inversion) 방식, 신호선의 라인 즉, 컬럼에 따라 번갈아 인가되어 하소어레이부의 각 컬럼에 따라 교대로 광투과율을 전환시키는 컬럼 인버젼(column inversion) 방식, 라인 인버젼 방식과 컬럼 인버젼 방식을 합친 인가 방법으로 수평 및 수직 방향으로 인접한 화소영역의 극성이 반대가 되도록 번갈아 인가되어 소정의 화소영역과 수직 및 수평 방향으로 이웃한 화소의 광투과율을 전환시키는 도트 인버젼(dot inversion) 방식이 있다. 이중에서 도트 인버젼 방식에 의한 데이터 신호의 인가는 각각의 화소마다 광투과율이 번갈아 전환됨으로써, 각 화소간의 깜박임이 교대로 일어나, 화면전체의 공간 에버리징(spatial averaging)에 의하여 플리커를 최소로 감소시킬 수 있다.It is applied alternately according to the frame, and the frame inversion method for switching the light transmittance of the entire pixel array unit whenever the screen is changed, and alternately applied along the lines of the scanning lines, that is, the lines of the screen, to each line of the pixel array unit. A line inversion method of alternately switching light transmittance, and a column inversion method of alternately applying light lines according to each column of the calcined array part by being alternately applied according to a line of a signal line, that is, a column. Is a combination of the line inversion method and the column inversion method, which are alternately applied so that the polarities of adjacent pixel areas in the horizontal and vertical directions are reversed, thereby switching the light transmittance of pixels adjacent to the predetermined pixel areas in the vertical and horizontal directions. There is a dot inversion method. In the application of the data signal by the dot inversion method, light transmittance is alternately switched for each pixel, so that flickering occurs alternately between pixels, thereby minimizing flicker due to spatial averaging of the entire screen. You can.

제1도는 종래의 액정표시장치의 등가회로도를 나타낸 것이다.1 shows an equivalent circuit diagram of a conventional liquid crystal display device.

복수개의 신호선(D1,D2,D3,D4, …)과 주사선(G1,G2,G3,G4, …)이 각각 교차하여 매트릭스 형태의 화소어레이부를 형성하고 있다. 각 화소에는 신호선과 주사선에 연결된 박막트랜지스터와 이에 연결된 화소전극이 형성되어 있다. 따라서 화소전극은 매트릭스 형태의 어레이를 이루고 있다. 이때 형성되는 박막트랜지스터는 전 화소에 걸쳐서 한 종류만이 일체로하여 형성되어 있다. 도면에는 n형 박막트랜지스터만이 전 화소에 형성되어 있다. 화소어레이부 주변에는 각 주사선에 연결된 박막트랜지스터를 구동시키기 위한 게이트 구도회로와 각 신호선에 연결된 박막트랜지스터에 데이터신호를 입력하기 위한 데이터 구동회로가 위치하고 있다.A plurality of signal lines D1, D2, D3, D4, ... and the scanning lines G1, G2, G3, G4, ... cross each other to form a pixel array portion in a matrix form. Each pixel includes a thin film transistor connected to a signal line and a scan line and a pixel electrode connected thereto. Therefore, the pixel electrodes form an array in matrix form. At this time, only one type of thin film transistor is integrally formed over all pixels. In the figure, only the n-type thin film transistor is formed in all the pixels. A gate composition circuit for driving the thin film transistors connected to each scan line and a data driving circuit for inputting a data signal to the thin film transistors connected to each signal line are positioned around the pixel array unit.

언급한 종래의 액정표시장치를 구동하기 위해서 주사선에 공급되어야 하는 게이트 신호는 제2 도에 보인 바와 같은 전압 파형을 가진다. 라인 인버젼(line inversion) 방식으로 신호가 인가되는 경우를 예를 들어 제1도에 나타낸 종래의 박막트랜지스터 액정표시장치의 작동을 설명하면 다음과 같다.The gate signal to be supplied to the scan line in order to drive the conventional liquid crystal display mentioned above has a voltage waveform as shown in FIG. The operation of the conventional thin film transistor liquid crystal display device shown in FIG. 1, for example, when a signal is applied in a line inversion method is as follows.

우선, t1 부터 t2 시간 동안, 제1주사선에는 하이(high) 상태의 게이트전압이 공급되어 제1주사선(G1)에 연결된 모든 박막트랜지스터가 온(on)된다. 이때 데이터 구동회로를 통하여 직렬전송방식으로 데이터 신호가 각 신호선(D1,D2,D3,D4,…)을 따라서 인가된다. 라인 인버젼 방식에 의하여 포지티브 필드의 데이타 신호가 인가되므로, 제1 라인에 위치한 화소의 화소전극에는 공통전극보다 큰 전압이 걸린다. 이때, 액정은 공통전극전압과 화소전극전압 차이 만한 크기의 실효전압을 가지게 되어 그 만큼의 광투과율을 가지게 된다.First, during the time t1 to t2, a gate voltage of a high state is supplied to the first scan line so that all thin film transistors connected to the first scan line G1 are turned on. At this time, the data signal is applied along the signal lines D1, D2, D3, D4, ... in a serial transmission manner through the data driving circuit. Since the data signal of the positive field is applied by the line inversion method, a voltage greater than that of the common electrode is applied to the pixel electrode of the pixel located on the first line. In this case, the liquid crystal has an effective voltage having a magnitude equal to the difference between the common electrode voltage and the pixel electrode voltage, and thus has a light transmittance corresponding to that.

t2 이후, 제1 주사선에 공급되는 게이트 전압은 로우(low) 상태로 되어 제1주사선(G1)에 연결된 모든 박막트랜지스터가 오프(off) 된다.After t2, the gate voltage supplied to the first scan line becomes low, and all the thin film transistors connected to the first scan line G1 are turned off.

그다음 t2 부터 t3 시간 동안, 제2주사선에는 하이(high) 상태의 게이트 전압이 공급되어 제2주사선(G2)에 연결된 모든 박막트랜지스터가 온(on)된다. 이때 데이터 구동회로를 통하여 직렬전송방식으로 데이터 신호가 각 신호선(D1,D2,D3,D4, …)을 따라서 인가된다. 라인 인버젼 방식에 의하여 데이타 신호가 인가되므로, 이때는 네거티브 필드의 데이타 신호가 인가된다. 따라서 제2 라인에 위치한 화소의 화소 전극에는 공통전극보다 작은 전압이 걸리고, 액정은 공통전극전압과 화소전극전압차이 만한 크기의 실효전압을 가지게 되어 그 만큼의 광투과율을 가지게 된다.Then, during the time t2 to t3, the second scan line is supplied with a high gate voltage to turn on all the thin film transistors connected to the second scan line G2. At this time, the data signal is applied along the signal lines D1, D2, D3, D4, ... in the serial transmission method through the data driving circuit. Since the data signal is applied by the line inversion method, the data signal of the negative field is applied at this time. Accordingly, the pixel electrode of the pixel positioned in the second line is applied with a smaller voltage than the common electrode, and the liquid crystal has an effective voltage having a magnitude equal to the difference between the common electrode voltage and the pixel electrode voltage, and thus has a light transmittance corresponding to that.

t3 이후, 제2주사선에 공급되는 게이트 전압은 로우(low) 상태로 되어 제2주사선(G2)에 연결된 모든 박막트랜지스터가 오프(off) 된다.After t3, the gate voltage supplied to the second scan line becomes low, and all the thin film transistors connected to the second scan line G2 are turned off.

그런데 제2 라인에 위치한 액정의 실효전압은 포지티브 필드의 데이터 신호가 인가된 제1라인에 위치한 액정의 실효전압보다 크다.(아래에서 이를 자세히 설명한다.) 따라서 제1라인에 위치하는 화소의 광투과율과 제2라인에 위치하는 화소의 광투과율이 달라서 라인간의 깜박임이 일어난다.However, the effective voltage of the liquid crystal located in the second line is larger than the effective voltage of the liquid crystal located in the first line to which the data signal of the positive field is applied. The transmittance and light transmittance of the pixels positioned in the second line are different so that flickering between lines occurs.

홀수라인에 위치한 화소는 제1라인에 위치한 화소와 조건이 같고, 짝수라인에 위치한 화소는 제2라인에 위치한 화소와 조건이 같으므로, 같은 결과를 얻게 되어 이같은 라인간의 깜박임은 전 화면에 걸쳐서 일어난다.Pixels on odd lines have the same conditions as pixels on the first line, and pixels on even lines have the same conditions as pixels on the second line, so the same result is obtained. Such flicker between lines occurs across the entire screen. .

위의 예는 데이타 신호가 라인 인버젼 방식에 의해 인가된 경우를 예를들어 설명된 것이나, 프레임 인버젼 방식이나 컬럼 인버젼 방식에 의하여 데이타 신호가인가된 경우에도 같은 원리로 설명될 수 있다. 그런데 프레임 인버젼 방식으로 데이터 신호를 인가한 경우에는 화면이 바뀔 때마다 화면자체의 깜박임이 일어나며, 컬럼 인버젼 방식으로 데이터 신호를 인가한 경우에는 컬럼마다 깜박임이 일어난다.The above example has been described in the case where the data signal is applied by the line inversion method, but the same principle can be explained even when the data signal is applied by the frame inversion method or the column inversion method. However, when the data signal is applied in the frame inversion method, the screen itself flickers whenever the screen is changed, and when the data signal is applied in the column inversion method, flicker occurs for each column.

일반적으로 액정표시장치는 박막트랜지스터의 게이트전극과 소오스전극, 게이트전극과 드레인전극 사이에 중첩부분이 존재하여 각각 Cgs, Cgd의 기생용량을 갖게 된다. Cgd는 박막트랜지스터가 턴오프될 때 유도정전용량에 의해 화소전극전압에 ΔVp 만큼 변동(이 때 ΔVp는 데이타 전압 - 화소전극전압을 나타낸다.)을 주는데, 이는 화질에 중요한 영향을 끼친다. 이 변동은 액정의 실효전압에 똑같은 크기만큼 변동을 주기 때문이다. ΔVp는 근사적으로 다음과 같은 식으로 표현된다.In general, an LCD has an overlapping portion between a gate electrode, a source electrode, a gate electrode, and a drain electrode of a thin film transistor, and thus has parasitic capacitances of Cgs and Cgd, respectively. Cgd varies the pixel electrode voltage by ΔVp by the inductive capacitance when the thin film transistor is turned off (where ΔVp represents the data voltage-the pixel electrode voltage), which has a significant effect on image quality. This variation is caused by the same magnitude of variation in the effective voltage of the liquid crystal. ΔVp is approximately expressed by the following equation.

이때 Cgd는 게이트 전극과 소오스 전극의 중첩부분에 의한 기생용량을, CLC는 액정 용량을, Cstc는 보조용량을, ΔVg는 주사선에 인가되는 게이트전압 변화를 나타낸다.In this case, Cgd represents a parasitic capacitance due to the overlapping portion of the gate electrode and the source electrode, CLC represents a liquid crystal capacitance, Cstc represents an auxiliary capacitance, and ΔVg represents a change in the gate voltage applied to the scan line.

이상적인 액정표시장치일 경우, 화소전극에 걸리는 전압이 데이타 전압과 같아서, 인가되는 데이타 신호가 포지티브 필드거나 네거티브 필드이거나 관계없이 액정실효전압은 같아야 한다. 그러나 언급한 바와 같이, 일반적인 액정표시장치는 자체내의 기생용량으로 인해 박막트랜지스터가 턴오프되어 데이타 신호가 인가될 때 화소전극전압에 ΔVp 만큼 변동을 준다.In the case of an ideal liquid crystal display device, the voltage across the pixel electrode is equal to the data voltage, so the liquid crystal effective voltage must be the same regardless of whether the applied data signal is a positive field or a negative field. However, as mentioned above, the general liquid crystal display device varies the pixel electrode voltage by ΔVp when the thin film transistor is turned off due to its parasitic capacitance and the data signal is applied.

ΔVp는 제3 도에 보인 바와 같이, 데이타 전압과 함수관계를 나타내며, 박막트랜지스터의 종류에 따라 극성이 다르다. n형 박막트랜지스터는 ΔVp의 극성이 양이고, p형 박막트랜지스터는 ΔVp의 극성이 음이다. ΔVp는 언급한 바와 같이, "데이타 전압 - 화소전극전압"이므로, ΔVp의 극성이 양이라는 것은 화소전극에 걸리는 전압이 데이타 전압보다 ΔVp만큼 내려간다는 의미이며, ΔVp의 극성이 음이라는 것은 화소전극에 걸리는 전압이 데이타 전압보다 ΔVp만큼 올라간다는 의미이다.As shown in FIG. 3, ΔVp has a functional relationship with the data voltage, and polarity varies depending on the type of thin film transistor. The n-type thin film transistor has a positive polarity of ΔVp, and the p-type thin film transistor has a negative polarity of ΔVp. Since ΔVp is a "data voltage-pixel electrode voltage", the positive polarity of ΔVp means that the voltage across the pixel electrode is lowered by ΔVp than the data voltage, and the negative polarity of ΔVp is applied to the pixel electrode. This means that the voltage applied will rise by ΔVp above the data voltage.

ΔVp의 극성이 액정실효전압에 주는 영향을, 액정표시장치에 n형 박막트랜지스터를 형성할 경우를 예를 들어 제4도를 참조하여 설명한다.The influence of the polarity of ΔVp on the liquid crystal effective voltage will be described with reference to FIG. 4, for example, when the n-type thin film transistor is formed in the liquid crystal display device.

제4도는 액정표시장치의 화소영역에 n형 박막트랜지스터를 형성할 경우, 게이트전압 및 데이타전압의 파형, 화소전극전압의 파형의 개략도를 나타낸 것이다. VG는 주사선에 인가되는 게이트전압을, VD는 신호선에 인가되는 데이타전압을, VP는 화소전극에 걸리는 화소전극전압을, Vcom은 공통전극전압을, ΔVp는 화소전극전압의 변동량을 나타낸다. 빗금친 부분은 공통전극 전압과 데이타 전압의 차이인 액정 실효전압을 나타낸다.4 shows a schematic diagram of waveforms of gate voltage and data voltage and waveforms of pixel electrode voltage when an n-type thin film transistor is formed in a pixel region of a liquid crystal display device. VG denotes a gate voltage applied to the scan line, VD denotes a data voltage applied to the signal line, VP denotes a pixel electrode voltage applied to the pixel electrode, Vcom denotes a common electrode voltage, and ΔVp denotes an amount of change in the pixel electrode voltage. The hatched portion represents the liquid crystal effective voltage which is the difference between the common electrode voltage and the data voltage.

도면에 보인 바와 같이, 화소전극전압은 데이타 전압보다 ΔVp만큼 낮다. 이는 언급한 바와 같이 n형 박막트랜지스터의 ΔVp극성이 양이기 때문이다. 그 결과, 액정 실효전압은 포지티브 필드의 데이터 신호가 인가되는 경우에는 데이타전압의 크기보다 ΔVp만큼 작고, 네거티브 필드의 데이터 신호가 인가되는 경우에는 데이타전압의 크기보다 ΔVp만큼 크다. 이러한 액정실효전압의 변동은 액정의 광투과율에 그 만큼 변동을 준다. 따라서 액정표시장치에서는 데이타 신호의 인가가 포지티브 필드에서 네거티브 필드로, 네거티브 필드에서 포지티브 필드로 전환될 때마다 액정의 광투과율이 전환되면서 화면이 깜박이는 플리커 현상이 일어나는 것이다.As shown in the figure, the pixel electrode voltage is lower by ΔVp than the data voltage. This is because, as mentioned, the ΔVp polarity of the n-type thin film transistor is positive. As a result, the liquid crystal effective voltage is ΔVp smaller than the magnitude of the data voltage when the positive field data signal is applied, and ΔVp greater than the magnitude of the data voltage when the negative field data signal is applied. Such fluctuations in the liquid crystal effective voltage cause variations in the light transmittance of the liquid crystal. Accordingly, in the liquid crystal display device, flicker occurs when the data signal is changed from the positive field to the negative field and the light transmittance of the liquid crystal is changed every time the negative field is changed from the negative field to the positive field.

화소영역에 p형 박막트랜지스터를 형성할 경우에도 이와 같은 원리로 액정의 광투과율 변동을 설명할 수 있다. 다만, p형 박막트랜지스터는 ΔVp극성이 음이므로, 액정실효전압의 크기가 n형 박막트랜지스터와는 반대이다.Even when the p-type thin film transistor is formed in the pixel region, the light transmittance variation of the liquid crystal can be explained by the same principle. However, since the p-type thin film transistor has a negative ΔVp polarity, the magnitude of the liquid crystal effective voltage is opposite to that of the n-type thin film transistor.

즉, p형 박막트랜지스터는 ΔVp의 극성이 음이기 때문에 화소전극전압은 데이타전압 보다 ΔVp만큼 높게 나타난다. 따라서 이때의 액정실효전압은 포지티브 필드의 데이터 신호가 인가되는 경우엔 데이타전압의 크기보다 ΔVp만큼 크고, 네거티브 필드의 데이터 신호가 인가되는 경우엔 데이타전압의 크기보다 ΔVp만큼 작다. 따라서 화소의 깜박임이 같은 필드의 데이타 신호가 인가되는 경우에 있어서, n형 박막트랜지스터가 형성된 화소와는 반대로 일어난다.That is, since the p-type thin film transistor has a negative polarity of ΔVp, the pixel electrode voltage is higher by ΔVp than the data voltage. Therefore, the liquid crystal effective voltage at this time is larger by ΔVp than the magnitude of the data voltage when the positive field data signal is applied, and smaller by ΔVp than the magnitude of the data voltage when the negative field data signal is applied. Therefore, in the case where the blinking of the pixel is applied to the data signal of the same field, the pixel blinks opposite to the pixel on which the n-type thin film transistor is formed.

이와 같이 박막트랜지스터에서의 ΔVp의 극성은 액정실효전압을 불균형 상태로 만든다. 이러한 전압불균형은 언급한 바와 같이, 데이타신호의 필드극성이 바뀔때마다 액정의 광투과율을 전환시킴으로써, 플리커 현상을 일으킨다. 액정에 걸리는 실효전압의 불균형을 해결하기 위해 공통전극전압을 소정의 위치로 이동시켜 조정한다 하더라도, 제3도에 보인 바와 같이, 데이타신호에 따른 ΔVp의 크기가 다르기 때문에 각각의 데이타신호에 맞추어 공통전극전압을 조정해야 하는 어려움이 있다. 그렇다고 플리커의 최소화를 위해 도트 인버젼 방식의 데이터 신호를 인가하려고 한다면, 데이터 구동회로부의 회로자체를 복잡하게 형성해야 하기 때문에 공정상 생산수율이 떨어지는 문제점이 있다.As such, the polarity of ΔVp in the thin film transistor causes the liquid crystal effective voltage to be unbalanced. As mentioned above, this voltage imbalance causes a flicker phenomenon by switching the light transmittance of the liquid crystal every time the field polarity of the data signal changes. In order to solve the imbalance of the effective voltage applied to the liquid crystal, even if the common electrode voltage is moved to a predetermined position and adjusted, as shown in FIG. 3, since the magnitude of ΔVp differs according to the data signal, it is common to each data signal. There is a difficulty in adjusting the electrode voltage. However, if a dot inversion type data signal is to be applied to minimize the flicker, there is a problem in that the production yield decreases in the process because the circuit itself of the data driving circuit part needs to be complicated.

본 발명은 이와 같은 문제점을 해결하기 위해 안출된 것으로, 박막트랜지스터의 종류에 따른 ΔVp의 극성 차이를 이용하여 플리커를 최소화할 수 있는 액정표시장치를 제공하려 하는 것이다.The present invention has been made to solve the above problems, and to provide a liquid crystal display device that can minimize the flicker by using the polarity difference of ΔVp according to the type of thin film transistor.

이를 위하여 본 발명은 복수의 주사선들이 횡방향으로 평행하게 배열되고, 복수의 신호선들이 종방향으로 배열되며, 한 쌍의 주사선과 신호선이 교차되는 영역에 각 화소가 형성되어 복수의 화소들이 매트릭스 형태로 배열되는 액정표시장치에 있어서, 상기 매트릭스 형태로 배열된 화소들의 각 화소행들을 이루는 화소들에 교번하여 개별적으로 구비되고, 상기 한 쌍의 주사선 중에 하나의 주사선과 홀수번째 신호선에 연결된 제1박막트랜지스터들 및 상기 한 쌍의 주사선 중에 다른 하나의 주사선과 짝수번째 신호선에 연결된 제2박막트랜지스터들과, 상기 매트릭스 형태로 배열된 화소들에 개별적으로 구비되어 상기 제1박막트랜지스터들 또는 상기 제2박막트랜지스터들과 개별적으로 접속된 복수의 화소전극들과, 상기 한 쌍의 주사선에 게이트신호를 동시에 공급하여 제1박막트랜지스터 및 제2박막트랜지스터를 동시에 온/오프시키는 게이트신호 공급수단을 포함하여 이루어진다.To this end, in the present invention, a plurality of scan lines are arranged in parallel in the lateral direction, a plurality of signal lines are arranged in the longitudinal direction, and each pixel is formed in an area where a pair of scan lines and a signal line intersect to form a plurality of pixels in a matrix form. In a liquid crystal display device arranged in a row, a first thin film transistor which is separately provided to the pixels forming the pixel rows of the pixels arranged in the matrix form and connected to one scan line and an odd number signal line among the pair of scan lines. And the second thin film transistors connected to the other scan line and the even-numbered signal line among the pair of scan lines and the pixels arranged in the matrix form, respectively, the first thin film transistors or the second thin film transistors. And a plurality of pixel electrodes individually connected to the plurality of pixels and gate pairs of the pair of scan lines. And at the same time the supply comprises a gate signal supply means for turning on / off the first thin film transistor and the second thin film transistor at the same time.

이하 첨부된 도면을 참조하여 본 발명을 자세히 설명하면 다음과 같다.Hereinafter, the present invention will be described in detail with reference to the accompanying drawings.

본 발명의 실시예를 설명하기 전에 본 발명의 구현원리를 데이타 전압에 따른 ΔVp의 관게를 나타낸 제3도를 다시 참조하여 설명한다.Before describing an embodiment of the present invention, the implementation principle of the present invention will be described with reference again to FIG. 3 showing the relationship of ΔVp according to the data voltage.

n형 박막트랜지스터를 화소에 형성하고 공통전극전압을 0V로 정한 액정표시장치를 예를 들어 설명하면, 다음표와 같은 각각의 전압을 얻는다.For example, a liquid crystal display device in which an n-type thin film transistor is formed in a pixel and a common electrode voltage is set to 0 V will be described.

(이때 ΔVp는 제3도를 이용하여 얻은 개략적인 값이다.)(DELTA Vp is an approximate value obtained using FIG. 3)

표에서 알 수 있듯이, n형 박막트랜지스터에 포지티브 필드의 데이타 신호가 인가되는 경우의 액정실효전압과 p형 박막트랜지스터에 네거티브 필드의 데이타 신호가 인가되는 경우의 액정실효전압은 그 크기가 비슷하다.As can be seen from the table, the liquid crystal effective voltage when the positive field data signal is applied to the n-type thin film transistor and the liquid crystal effective voltage when the negative field data signal is applied to the p-type thin film transistor are similar in magnitude.

마찬가지로, n형 박막트랜지스터에 네거티브 필드의 데이타 신호가 인가되는 경우의 액정실효전압과 p형 박막트랜지스터에 포지티브 필드의 데이타 신호가 인가되는 경우의 액정실효전압은 그 크기가 비슷하다.Similarly, the liquid crystal effective voltage when the negative field data signal is applied to the n-type thin film transistor and the liquid crystal effective voltage when the positive field data signal is applied to the p-type thin film transistor are similar in magnitude.

따라서 위 자료를 이용하여 매트릭스 형태로 구성된 화소어레이부의 각 라인에 n형 박막트랜지스터와 p형 박막트랜지스터를 교대로 위치시키고, 소정의 방식으로 데이타 신호를 인가한다면, 도트 인버젼 방식으로 데이터 신호를 인가하는 경우에 얻을 수 있는 화소들의 깜박임 상태를 얻을 수 있다.Therefore, if the n-type thin film transistor and the p-type thin film transistor are alternately positioned on each line of the pixel array part formed in the matrix form using the above data, and the data signal is applied in a predetermined manner, the data signal is applied in the dot inversion method. In this case, the flickering state of the obtained pixels can be obtained.

즉, 화면 전체의 공간 에버리징(spatial averaging)에 의하여 플리커를 감소시킬 수 있는 것이다. 이는 언급한 바와 같이, 박막트랜지스터의 종류에 따른 ΔVp극성의 차이를 이용한 것으로 데이타 구동회로를 복잡하게 설계하지 않아도 박막트랜지스터의 어레이를 변화시킴으로써 동일효과를 얻을 수 있는 것이다. 이와 같은 본 발명을 실시예를 통하여 자세히 설명하면, 다음과 같다.That is, flicker can be reduced by spatial averaging of the entire screen. As mentioned above, the difference of ΔVp polarity according to the type of thin film transistor is used, and the same effect can be obtained by changing the array of thin film transistors without complicated data driving circuit design. The present invention will be described in detail with reference to the following Examples.

제5도는 본 발명의 액정표시장치의 제1 실시예를 나타낸 등가회로도이다.5 is an equivalent circuit diagram showing a first embodiment of the liquid crystal display device of the present invention.

액정표시장치는 다수의 신호선과 주사선이 교차하여 매트릭스 형태로 다수의 화소를 형성하고 있다. 이때 각 화소영역은 종래와는 달리 두 개의 주사선이 한 쌍(G1과 G2, G3와 G4, G5와 G6, …)을 이루어 신호선(D1,D2,D3,D4,D5, …)과 교차하여 형성된다. 즉, 주사선 G1과 G2가 신호선 각각에 교차하여 첫째 라인에 위치하는 화소 영역을 형성하고, 주사선 G3와 G4가 신호선 각각에 교차하여 두번째 라인에 위치하는 화소영역을 형성한다. 이와 같은 방법으로 전 화소영역을 정의한다. 따라서 종래와 같은 크기로 화면표시부를 형성하려면 2배의 주사선이 필요하다.In the LCD, a plurality of signal lines and a scan line cross each other to form a plurality of pixels in a matrix form. At this time, each pixel area is formed by crossing two signal lines (G1 and G2, G3 and G4, G5 and G6, ...) to cross the signal lines D1, D2, D3, D4, D5, ... unlike the related art. do. That is, scan lines G1 and G2 intersect each of the signal lines to form a pixel region located on the first line, and scan lines G3 and G4 intersect each of the signal lines to form a pixel region located on the second line. In this way, all pixel areas are defined. Therefore, in order to form the screen display part with the same size as the conventional one, twice the scanning lines are required.

박막트랜지스터는 주사선과 신호선의 교차부에 형성되는데, 홀수번째 주사선 (G1,G3,G5,G7, …)에는 n형 박막트랜지스터가, 짝수번째 주사선(G2,G4,G6, …)에는 p형 박막트랜지스터가 연결되되, 매트릭스 형태에서 각 라인에 위치한 화소영역에는 n형 박막트랜지스터와 p형 박막트랜지스터가 교대로 위치하여 있고, 각 컬럼에 위치한 화소영역에는 동일 종류의 박막트랜지스터가 형성되어 있다. 즉, 홀수번째 주사선(G1,G3,G5,G7, …)과 홀수번째 신호선(D1,D3,D5, …)이 교차하여 형성된 화소영역, 예를 들어, (1,1),(1,3),(1,5), …, (3,1),(3,3),(3,5), …, (5,1),(5,3),(5,5), …, (7,1),(7,3),(7,5), …에 위치하는 화소영역에는 n형 박막트랜지스터가 홀수번째 주사선(G1, G3, G5, G7, …)에 연결되어 있고, 짝수번째 주사선(G2,G4,G6 …)과 짝수번째 신호선(D2,D4,D6)이 교차하여 형성된 화소영역, 예를 들어, (2,2),(2,4),(2,6) …, (4,2),(4,4),(4,6), …, (6,2),(6,4),(6,6), …에 위치하는 화소영역에는 p형 박막트랜지스터가 짝수번째 주사선(G2,G4,G6 …)에 연결되어 있다. 그리고 각 박막트랜지스터에는 그에 연결된 화소전극이 접속되어 매트릭스 형태의 어레이를 이루고 있다. 액정표시장치 화소어레이부 주위에는 각 주사선을 구동시키는 게이트 구동회로부와 신호선에 신호를 입력하는 데이터 구동회로부가 위치하여 주변부를 이루고 있다.The thin film transistor is formed at the intersection of the scan line and the signal line. An n-type thin film transistor is formed in the odd scan lines (G1, G3, G5, G7, ...), and a p-type thin film is formed in the even scan lines (G2, G4, G6, ...). Transistors are connected, but n-type thin film transistors and p-type thin film transistors are alternately positioned in pixel regions located in each line in a matrix form, and thin film transistors of the same type are formed in pixel regions located in each column. That is, a pixel region formed by crossing the odd-numbered scanning lines G1, G3, G5, G7, ... and the odd-numbered signal lines D1, D3, D5, ..., for example, (1,1), (1,3 ), (1,5),... , (3,1), (3,3), (3,5),... , (5,1), (5,3), (5,5),... , (7,1), (7,3), (7,5),... An n-type thin film transistor is connected to the odd scan lines G1, G3, G5, G7, ... in the pixel region located in the pixel region, and the even scan lines G2, G4, G6 ... and the even signal lines D2, D4, Pixel areas formed by crossing D6), for example, (2, 2), (2, 4), (2, 6). , (4,2), (4,4), (4,6),... , (6,2), (6,4), (6,6),... The p-type thin film transistor is connected to the even scan lines G2, G4, G6, ... in the pixel region located at. Each thin film transistor is connected to a pixel electrode connected thereto to form a matrix array. A gate driving circuit portion for driving each scan line and a data driving circuit portion for inputting a signal to the signal line are positioned around the liquid crystal display pixel array portion to form a peripheral portion.

상기와 같이 구성되는 액정표시장치는 제6도에 보인 바와 같은 전압 파형을 가지는 게이트 신호를 보냄으로써 같은 라인에 위치하는 각 화소를 구동시킬 수 있다. 즉, 홀수번째 주사선에 연결된 n 형 박막트랜지스터를 턴온시키기 위해서는 게이트 전압을 하이(high) 상태로, 짝수번째 주사선에 연결된 p 형 박막트랜지스터를 턴온시키기 위해서는 게이트 전압을 로우(low) 상태로 하여 동시에 인가하여야, 같은 라인에 위치하는 각 박막트랜지스터를 동시에 턴온시킬 수 있는 것이다.The liquid crystal display device configured as described above can drive each pixel positioned on the same line by sending a gate signal having a voltage waveform as shown in FIG. That is, the gate voltage is applied to the high state to turn on the n-type thin film transistor connected to the odd scan line, and the gate voltage is applied to the low state to turn the p-type thin film transistor connected to the even scan line. In this case, each thin film transistor positioned on the same line can be turned on at the same time.

제5도에 예시된 화소어레이부를 가지는 액정표시장치를 이용하여 본 발명의 목적하는 결과를 얻기 위해서는 데이타신호를 라인 인버젼 방식으로하여 인가하여야 하는데, 이때의 작동을 설명하면, 다음과 같다.In order to obtain the desired result of the present invention by using the liquid crystal display having the pixel array unit illustrated in FIG. 5, data signals should be applied in a line inversion manner.

우선 t1 부터 t2 시간 동안, 제1주사선에 하이 상태의 전압이 인가되고, 제2주사선에는 로우 상태의 전압이 인가되어 제1 라인에 위치하는 모든 박막트랜지스터가 턴온 된다. 이때 데이터 구동회로를 통하여 직렬전송방식으로 데이터 신호가각 신호선(D1,D2,D3,D4 …)을 따라서 인가된다. 라인 인버젼 방식에 의하여 포지티브 필드의 데이타 신호가 인가되므로, 제1라인에 위치한 화소전극에는 공통전극보다 큰 전압이 걸린다. 이때, 액정은 공통전극전압과 화소전극전압 차이 만한 크기의 실효전압을 가지게 되어 그만큼의 광투과율을 가지게 된다. 위에서 언급한 자료를 예를 들면, 제(1,1) 번째 화소의 액정에는 3.85V의 실효전압이, 제(1,2) 번째 화소의 액정에는 4.28V의 실효전압이, 제(1,3) 번째 화소의 액정에는 3.85V의 실효전압이, 제(1,4) 번째 화소의 액정에는 4.28V의 실효전압이 걸린다. 즉, 제1라인에 위치한 화소는 각 화소마다 n형 박막트랜지스터와 p형 박막트랜지스터가 번갈아 형성되어 있으므로, 액정실효전압이 각 화소마다 교대로 변동된다. 그 결과 제1라인에 위치한 화소는 연속적으로 밝고 어두운 상태를 보여준다.First, during the time t1 to t2, a high voltage is applied to the first scan line, and a low voltage is applied to the second scan line, thereby turning on all the thin film transistors positioned in the first line. At this time, the data signal is applied along the signal lines D1, D2, D3, D4 through the data driving circuit in the serial transmission method. Since the data signal of the positive field is applied by the line inversion method, a voltage greater than that of the common electrode is applied to the pixel electrode positioned in the first line. In this case, the liquid crystal has an effective voltage having a magnitude equal to the difference between the common electrode voltage and the pixel electrode voltage, and thus has a light transmittance corresponding thereto. Using the above-mentioned data, for example, an effective voltage of 3.85 V is applied to the liquid crystal of the (1,1) th pixel, an effective voltage of 4.28 V is applied to the liquid crystal of the (1,2) th pixel, and (1,3). The effective voltage of 3.85 V is applied to the liquid crystal of the first pixel, and the 4.28 V effective voltage is applied to the liquid crystal of the (1,4) th pixel. That is, since the n-type thin film transistor and the p-type thin film transistor are alternately formed for each pixel in the pixel located in the first line, the liquid crystal effective voltage is alternately changed for each pixel. As a result, the pixels located in the first line continuously display the bright and dark states.

t2 이후, 제1주사선에 공급되는 게이트 전압은 로우상태가 되고, 제2주사선에 공급되는 게이트전압은 하이 상태가 되어 제1라인에 위치한 화소의 모든 박막트랜지스터가 오프된다.After t2, the gate voltage supplied to the first scan line becomes low and the gate voltage supplied to the second scan line becomes high to turn off all the thin film transistors of the pixel located in the first line.

그 다음, t2 부터 t3 시간 동안, 제3주사선에 하이 상태의 전압이 인가되고, 제4주사선에는 로우 상태의 전압이 인가되어 제2라인에 위치하는 모든 박막트랜지스터가 턴온 된다. 이때 데이터 구동회로를 통하여 직렬전송방식으로 데이터 신호가 각 신호선(D1, D2, D3, D4 …)을 따라서 인가된다. 라인 인버젼 방식에 의하여 데이타 신호가 인가되므로, 이때는 네거티브 필드의 데이타 신호가 인가된다. 따라서 제2라인에 위치한 화소전극에는 공통전극보다 작은 전압이 걸리고, 액정은 공통전극전압과 화소전극전압 차이 만한 크기의 실효전압을 가지게 되어 그 만큼의 광투과율을 가지게 된다.Then, during the time t2 to t3, a high voltage is applied to the third scan line, and a low voltage is applied to the fourth scan line, thereby turning on all the thin film transistors positioned in the second line. At this time, the data signal is applied along the signal lines D1, D2, D3, D4 ... in a serial transmission manner through the data driving circuit. Since the data signal is applied by the line inversion method, the data signal of the negative field is applied at this time. Accordingly, the pixel electrode positioned in the second line is applied with a smaller voltage than the common electrode, and the liquid crystal has an effective voltage having a magnitude equal to the difference between the common electrode voltage and the pixel electrode voltage, and thus has a light transmittance corresponding to that.

위에서 언급한 자료를 예를 들어 설명하면, 제(2,1) 번째 화소영역의 액정에는 4.23V의 실효전압이, 제(2,2)번째 화소영역의 액정에는 3.85V의 실효전압이, 제(2,3) 번째 화소영역의 액정에는 4.23V의 실효전압이, 제(4,4)번째 화소영역의 액정에는 3.85V의 실효전압이 걸린다. 즉, 제2 라인에 위치한 화소는 각 화소마다 n형 박막트랜지스터와 p형 박막트랜지스터가 번갈아 형성되어 있으므로, 액정실효전압은 각 화소마다 교대로 변동된다. 그 결과 제2 라인에 위치한 각 화소는 연속적으로 어둡고 밝은 상태를 보여주게 되는 것이다. 이때 제1라인과 제2라인에 위치한 화소는 컬럼방향으로도 화소간 광투과율이 달라 깜박임이 일어난다.Referring to the above-mentioned data, for example, an effective voltage of 4.23 V is applied to the liquid crystal of the (2,1) th pixel region, and an effective voltage of 3.85 V is applied to the liquid crystal of the (2,2) th pixel region. The effective voltage of 4.23 V is applied to the liquid crystal in the (2,3) th pixel region, and the 3.85 V effective voltage is applied to the liquid crystal in the (4,4) th pixel region. That is, since the n-type thin film transistor and the p-type thin film transistor are alternately formed for each pixel in the pixel located in the second line, the liquid crystal effective voltage varies alternately for each pixel. As a result, each pixel positioned in the second line continuously shows a dark and bright state. In this case, the pixels positioned in the first and second lines may flicker because the light transmittance between the pixels is different in the column direction.

t3 이후, 제3주사선에 공급되는 게이트 전압은 로우상태가 되고, 제4주사선에 공급되는 게이트전압은 하이 상태가 되어 제2라인에 위치한 화소의 모든 박막트랜지스터가 오프된다.After t3, the gate voltage supplied to the third scan line becomes low and the gate voltage supplied to the fourth scan line becomes high to turn off all the thin film transistors of the pixel located in the second line.

홀수라인에 위치한 화소는 제1라인에 위치한 화소와 조건이 같고, 짝수라인에 위치한 화소는 제2라인에 위치한 화소와 조건이 같으므로, 같은 결과를 얻게 된다. 그 결과 데이터신호가 화소간에 광투과율이 전환되는 도트 인버젼 방식으로 인가되는 경우와 같은 효과를 얻게 되어 화면전체의 공간 에버리징에 의하여 플리커가 감소된다.Pixels positioned on odd lines have the same conditions as pixels positioned on first lines, and pixels positioned on even lines have the same conditions as pixels positioned on second lines, thereby obtaining the same result. As a result, the same effect as in the case where the data signal is applied in a dot inversion method in which light transmittance is switched between pixels is reduced, and flicker is reduced by spatial averaging of the entire screen.

제7도는 본 발명의 액정표시장치의 제2 실시예를 나타낸 등가회로도이다.7 is an equivalent circuit diagram showing a second embodiment of the liquid crystal display device of the present invention.

액정표시장치는 다수의 신호선과 주사선이 교차하여 매트릭스 형태로 다수의 화소 영역을 형성하고 있다. 이때 각 화소영역은 두 개의 주사선이 한 쌍(G1과 G2,G3와 G4, G5와 G6, …)을 이루어 신호선(D1,D2,D3,D4,D5, …)에 교차하여 형성된다. 즉, 주사선 G1과 G2가 신호선 각각에 교차하여 첫째 라인에 위치하는 화소영역을 형성하고, 주사선 G3와 G4가 신호선 각각이 교차하여 두번째 라인에 위치하는 화소영역을 형성한다. 따라서 종래와 같은 크기로 화면표시부를 형성하려면 2배의 주사선이 필요하다.In the LCD, a plurality of signal lines and a scan line cross each other to form a plurality of pixel regions in a matrix form. In this case, each pixel area is formed by crossing two scan lines in pairs (G1 and G2, G3 and G4, G5 and G6, ...) and crossing the signal lines D1, D2, D3, D4, D5, .... That is, the scan lines G1 and G2 intersect each of the signal lines to form pixel regions positioned on the first line, and the scan lines G3 and G4 cross each of the signal lines to form pixel regions positioned on the second line. Therefore, in order to form the screen display part with the same size as the conventional one, twice the scanning lines are required.

박막트랜지스터는 주사선과 신호선의 교차부에 형성되는데, 홀수번째 주사선(G1,G3,G5,G7 …)에는 n형 박막트랜지스터가, 짝수번째 주사선(G2,G4,G6, …)에는 p형 박막트랜지스터가 연결되되, 화소의 각 라인을 따라 n형 박막트랜지스터와 p형 박막트랜지스터가 교대로 위치하여 있고, 화소의 각 컬럼을 따라 n형 박막트랜지스터와 p형 박막트랜지스터가 교대로 위치하고 있다. 즉, n형 박막트랜지스터와 p형 박막트랜지스터가 라인 방향으로나 컬럼방향으로 번갈아 형성되어 있다. 예를 들어, (2,2)번째 화소에 n형 박막트랜지스터가 위치하면, 이웃한 네 화소인 (1,2),(2,1),(2,3),(3,2)번째 화소에는 P형 박막트랜지스터가 위치한다. 각 박막트랜지스터에는 그에 연결된 화소전극이 접속되어 매트릭스 형태의 어레이를 이루고 있다. 그리고 각 주사선을 구동시키는 게이트 구동회로부와 신호선에 신호를 입력하는 데이터 구동회로부가 위치하여 주변부를 이루고 있다.The thin film transistor is formed at the intersection of the scan line and the signal line. An n-type thin film transistor is formed at the odd scan lines G1, G3, G5, G7 ..., and a p-type thin film transistor is formed at the even scan lines G2, G4, G6, ... The n-type thin film transistor and the p-type thin film transistor are alternately positioned along each line of the pixel, and the n-type thin film transistor and the p-type thin film transistor are alternately positioned along each column of the pixel. That is, the n-type thin film transistor and the p-type thin film transistor are alternately formed in the line direction or the column direction. For example, when an n-type thin film transistor is positioned at a (2,2) pixel, the (4, 2), (2, 1), (2, 3), and (3, 2) pixels that are four neighboring pixels In the P-type thin film transistor is located. Each thin film transistor is connected to a pixel electrode connected thereto to form an array in a matrix form. The gate driving circuit portion for driving each scan line and the data driving circuit portion for inputting a signal to the signal line are positioned to form a peripheral portion.

상기와 같이 구성되는 액정표시장치 또한, 제1 실시예에서 설명된 바와 같이 제6도에 보인 바와 같은 전압 파형을 가지는 게이트 신호를 공급해야 같은 라인에 연결된 박막트랜지스터가 온상태가 되어 작동된다. 그리고 이 실시예와 같은 화소어레이 구조를 가지는 액정표시장치는 도면에 보인 바와 같이 n형 박막트랜지스터와 p형 박막트랜지스터가 전 화소에 교대로 위치하므로, ΔVp의 극성을 고려하면, 데이타 인버젼을 프레임 인버젼 방식으로 하여야 본 발명이 목적하는 효과를 얻을 수 있다. 즉, 언급한 바와 같이, 같은 필드의 데이타 신호가 인가되는 경우, n형 박막트랜지스터가 형성된 화소와 p형 박막트랜지스터가 형성된 화소는 광투과율이 다르므로, 라인 방향 및 컬럼 방향으로 서로 이웃하도록 형성하고 프레임 인버젼의 방식으로 데이타 신호를 인가하면, 화소간 깜박임을 얻을 수 있다, 따라서 데이터신호가 소정의 화소영역과 이웃 화소영역과의 광투과율이 바뀌는 도트 인버젼 방식으로 인가되는 경우와 같은 효과를 얻게 됨으로써, 화면전체의 공간 에버리징에 의하여 폴리커를 감소시킬 수 있다.In the liquid crystal display device configured as described above, the thin film transistor connected to the same line is turned on only when the gate signal having the voltage waveform as shown in FIG. 6 is supplied as described in the first embodiment. In the liquid crystal display device having the pixel array structure as in the present embodiment, as shown in the drawing, since the n-type thin film transistor and the p-type thin film transistor are alternately positioned in all pixels, considering the polarity of ΔVp, the data inversion is framed. The inversion method can achieve the desired effect of the present invention. That is, as mentioned, when the data signal of the same field is applied, the pixel on which the n-type thin film transistor and the pixel on which the p-type thin film transistor are formed have different light transmittances and are formed to be adjacent to each other in the line direction and the column direction. When the data signal is applied in the frame inversion method, flickering between pixels can be obtained. Therefore, the same effect as in the case where the data signal is applied in the dot inversion method in which the light transmittance between a predetermined pixel area and a neighboring pixel area is changed is achieved. As a result, the polyker can be reduced by spatial averaging of the entire screen.

이 실시예의 작동원리는 제1 실시예에서 설명한 바와 같다.The operating principle of this embodiment is as described in the first embodiment.

제8도는 본 발명의 액정표시장치의 제3 실시예를 나타낸 등가회로도이다.8 is an equivalent circuit diagram showing a third embodiment of the liquid crystal display of the present invention.

액정표시장치는 다수의 신호선과 주사선이 교차하여 매트릭스 형태로 다수의 화소부를 형성하고 있다. 이때 각 화소는 두 개의 주사선이 한 쌍(G1과 G2, G3와 G4, G5와 G6, …)을 이루어 신호선(D1,D2,D3,D4,D5, …)과 교차하여 현성된다. 즉, 주사선 G1과 G2가 신호선 각각에 교차하여 첫째 라인에 위치하는 화소를 형성하고, 주사선 G3와 G4가 신호선 각각이 교차하여 두번째 라인에 위치하는 화소를 형성한다. 이와 같은 방법으로 전 화소를 형성한다. 따라서 종래와 같은 크기로 화면표시부를 형성하려면 2배의 주사선이 필요하다. 그러나 각각의 화소에는 종류가 다른 두 개의 박막트랜지스터와 화소전극이 형성되어 있다. 따라서 화소전극을 종전의 액정표시장치보다 2배로 형성할 수 있어서, 이 실시예에서는 훨씬 정밀한 상을 얻을 수 있다.In the LCD, a plurality of signal lines and a scan line cross each other to form a plurality of pixel parts in a matrix form. In this case, each pixel is formed by crossing two signal lines (G1 and G2, G3 and G4, G5 and G6, ...) and crossing the signal lines (D1, D2, D3, D4, D5, ...). That is, the scan lines G1 and G2 intersect each of the signal lines to form a pixel located on the first line, and the scan lines G3 and G4 cross each of the signal lines to form a pixel located on the second line. In this manner, all pixels are formed. Therefore, in order to form the screen display part with the same size as the conventional one, twice the scanning lines are required. However, each pixel includes two thin film transistors and pixel electrodes. Therefore, the pixel electrode can be formed twice as much as the conventional liquid crystal display device, and thus a much more precise image can be obtained in this embodiment.

홀수번째 주사선(G1,G3,G5,G7 …)에는 n형 박막트랜지스터가, 짝수번째 주사선(G2,G4,G6, …)에는 p형 박막트랜지스터가 연결되어 형성되되, 도면에 보인 바와 같이, 이웃하는 박막트랜지스터는 서로 다른 종류의 박막트랜지스터가 위치하고 있다. 그리고 각 박막트랜지스터에는 그에 연결된 화소전극이 접속되어 매트릭스 형태의 어레이를 이루고 있다. 화소어레이부의 주변에는 각 주사선을 구동시키는 게이트 구동회로부와 신호선에 신호를 입력하는 데이터 구동회로부가 위치하고 있다. 즉, 본 발명의 제2 실시예와 거의 같은 구조를 가지고 있고, 단지 하나의 화소에 두개의 서브 박막트랜지스터와 이에 연결되는 화소전극이 있다는 것만이 다르다. 따라서 제2 실시예와 같이, 프레임 인버젼 방식으로 데이타 신호를 인가함으로써 동일 목적을 성취할 수 있다. 더욱이 동일한 하나의 화소에 두개의 화소전극이 형성되어 있기 때문에 앞에서 제시한 실시예 보다 두배의 정밀한 화면을 보여준다. 상술한 바와 같이 본 발명은 화소어레이에 형성되는 박막트랜지스터를 n형과 p형으로 구성하고, 그 배열구조에 의해 적절하게 라인 인버젼 방식 혹은 프레임 인버젼 방식으로 데이타 신호를 인가함으로써, 도트 인버젼 방식으로 데이터 신호를 인가한 경우에 얻을 수 있는 효과를 볼 수 있다. 즉, 본 발명에 따른 액정표시장치는 데이터 구동회로부를 도트 인버젼 방식으로 데이터 신호가 인가되도록 복잡하게 회로로 구성하지 않아도, ΔVp에 기인하여 야기되는 라인간 혹은 프레임간의 광투과율 차이를 인접 화소간의 광투과율 차이로 전환시킴으로써 화면전체의 공간 에버리징에 의한 플리커 감소효과를 얻을 수 있다.An n-type thin film transistor is connected to the odd-numbered scan lines G1, G3, G5, G7, ..., and a p-type thin film transistor is connected to the even-numbered scan lines G2, G4, G6, ..., as shown in the drawing. In the thin film transistor, different types of thin film transistors are located. Each thin film transistor is connected to a pixel electrode connected thereto to form a matrix array. The gate driving circuit portion for driving each scan line and the data driving circuit portion for inputting a signal to the signal line are positioned around the pixel array portion. That is, the structure is substantially the same as the second embodiment of the present invention, except that there are only two sub thin film transistors and one pixel electrode connected thereto in one pixel. Thus, as in the second embodiment, the same object can be achieved by applying the data signal in a frame inversion manner. Furthermore, since two pixel electrodes are formed in the same pixel, the screen is twice as precise as in the above-described embodiment. As described above, in the present invention, the thin film transistor formed on the pixel array is composed of n-type and p-type, and the data structure is applied in the line inversion method or the frame inversion method according to the arrangement structure, thereby providing dot inversion. The effect obtained when the data signal is applied in this manner can be seen. That is, in the liquid crystal display device according to the present invention, even if the data driver circuit is not complicated in a circuit so that the data signal is applied in a dot inversion manner, the difference in light transmittance between lines or frames caused by ΔVp between adjacent pixels By switching to the light transmittance difference, the flicker reduction effect by spatial averaging of the entire screen can be obtained.

제1도는 종래의 액정표시장치의 등가회로도1 is an equivalent circuit diagram of a conventional liquid crystal display device.

제2도는 종래의 액정표시장치를 구동하기 위한 게이트전압 파형도2 is a gate voltage waveform diagram for driving a conventional liquid crystal display device.

제3도는 데이터 전압에 따른 n형 박막트랜지스터와 p형 박막트랜지스터의 액정전압 변화를 나타낸 그래프3 is a graph showing the liquid crystal voltage change of n-type thin film transistor and p-type thin film transistor according to data voltage

제4도는 게이트전압, 데이타전압 및 화소전극전압의 개략적인 파형도4 is a schematic waveform diagram of gate voltage, data voltage and pixel electrode voltage.

제5도는 본 발명에 따른 박막트랜지스터 액정표시장치의 제1 실시예를 나타낸 등가회로도5 is an equivalent circuit diagram showing a first embodiment of a thin film transistor liquid crystal display device according to the present invention.

제6도는 본 발명에 따른 박막트랜지스터 액정표시장치를 구동하기 위한 게이트전압 파형도6 is a gate voltage waveform diagram for driving a thin film transistor liquid crystal display device according to the present invention.

제7도는 본 발명에 따른 박막트랜지스터 액정표시장치의 제2 실시예를 나타낸 등가회로도7 is an equivalent circuit diagram showing a second embodiment of a thin film transistor liquid crystal display device according to the present invention.

제8도는 본 발명에 따른 박막트랜지스터 액정표시장치의 제3 실시예를 나타낸 등가회로도8 is an equivalent circuit diagram showing a third embodiment of a thin film transistor liquid crystal display device according to the present invention.

Claims (10)

복수의 주사선들이 횡방향으로 평행하게 배열되고, 복수의 신호선들이 종방향으로 배열되며, 한 쌍의 주사선과 신호선이 교차되는 영역에 각 화소가 형성되어 복수의 화소들이 매트릭스 형태로 배열되는 액정표시장치에 있어서, 상기 매트릭스 형태로 배열된 화소들의 각 화소행들을 이루는 화소들에 교번하여 개별적으로 구비되고, 상기 한 쌍의 주사선 중에 하나의 주사선과 홀수번째 신호선에 연결된 제1박막트랜지스터들 및 상기 한 쌍의 주사선 중에 다른 하나의 주사선과 짝수번째 신호선에 연결된 제2박막트랜지스터들과, 상기 매트릭스 형태로 배열된 화소들에 개별적으로 구비되어 상기 제1박막트랜지스터들 또는 상기 제2박막트랜지스터들과 개별적으로 접속된 복수의 화소전극들과, 상기 한 쌍의 주사선에 게이트신호를 동시에 공급하여 제1박막트랜지스터 및 제2박막트랜지스터를 동시에 온/오프시키는 게이트신호 공급수단을 구비하여 구성되는 것을 특징으로 하는 액정표시장치.A plurality of scan lines are arranged in parallel in the horizontal direction, a plurality of signal lines are arranged in the longitudinal direction, each pixel is formed in an area where the pair of scan lines and the signal line intersect, the plurality of pixels are arranged in a matrix form The first thin film transistors and the pair, which are provided separately in alternating pixels of each pixel row of the pixels arranged in the matrix form, and are connected to one scan line and an odd-numbered signal line among the pair of scan lines. Second thin film transistors connected to the other scan line and the even-numbered signal line among the scan lines of the first and second thin film transistors and the pixels arranged in the matrix form to be individually connected to the first thin film transistors or the second thin film transistors. A plurality of pixel electrodes and a pair of gate lines to simultaneously supply a gate signal And a gate signal supply means for simultaneously turning on / off the one thin film transistor and the second thin film transistor. 제1항에 있어서, 상기 신호선에 라인 인버젼 방식으로 데이타 신호를 공급하는 데이타신호 공급수단을 더 구비하여 구성되는 것을 특징으로 하는 액정표시장치.The liquid crystal display device according to claim 1, further comprising data signal supply means for supplying a data signal to the signal line in a line inversion manner. 제1항에 있어서, 상기 제1박막트랜지스터들과 제2박막트랜지스터들은 상기 매트릭스 형태로 배열된 화소들의 각 화소열들을 이루는 화소들에 교번하여 구비되는 것을 특징으로 하는 액정표시장치.The liquid crystal display of claim 1, wherein the first thin film transistors and the second thin film transistors are alternately provided to pixels forming respective pixel columns of the pixels arranged in the matrix form. 복수의 주사선들이 횡방향으로 평행하게 배열되고, 복수의 신호선들이 열방향으로 평행하게 배열되며, 한 쌍의 주사선과 신호선이 교차되는 영역에 각 화소가 형성되어 복수의 화소들이 매트릭스 형태로 배열되는 액정표시장치에 있어서, 상기 매트릭스 형태로 배열된 각 화소들에 구비된 한 쌍의 화소전극과; 상기 화소 전극과 개별적으로 접속되고, 상기 한 쌍의 주사선 중에 하나의 주사선과 신호선에 연결된 제1박막트랜지터들 및 상기 한 쌍의 주사선 중에 다른 하나의 주사선과 신호선에 연결된 제2박막트랜지스터들과; 상기 한 쌍의 주사선에 게이트신호를 동시에 공급하여 제1박막트랜지스터 및 제2박막트랜지스터를 동시에 온/오프시키는 게이트신호 공급수단을 구비하여 구성되는 것을 특징으로 하는 액정표시장치.Liquid crystals in which a plurality of scan lines are arranged in parallel in the lateral direction, a plurality of signal lines are arranged in parallel in the column direction, and each pixel is formed in an area where a pair of scan lines and the signal line intersect to form a plurality of pixels in a matrix form. A display device comprising: a pair of pixel electrodes provided in each pixel arranged in the matrix form; First thin film transistors individually connected to the pixel electrode and connected to one scan line and a signal line of the pair of scan lines, and second thin film transistors connected to the other scan line and a signal line of the pair of scan lines; And gate signal supply means for simultaneously supplying a gate signal to the pair of scan lines to simultaneously turn on / off the first thin film transistor and the second thin film transistor. 제3항에 있어서, 상기 화소들에 프레임 인버젼 방식으로 데이타 신호를 공급하는 데이타신호 공급수단을 더 구비하여 구성되는 것을 특징으로 하는 액정표시 장치.4. The liquid crystal display device according to claim 3, further comprising data signal supply means for supplying a data signal to the pixels in a frame inversion manner. 제1항에 있어서, 상기 제1박막트랜지스터는 n형 박막트랜지스터인 것을 특징으로 하는 액정표시장치.The liquid crystal display of claim 1, wherein the first thin film transistor is an n-type thin film transistor. 제1항에 있어서, 상기 제2박막트랜지스터는 p형 박막트랜지스터인 것을 특징으로 하는 액정표시장치.The liquid crystal display of claim 1, wherein the second thin film transistor is a p-type thin film transistor. 제4항에 있어서, 상기 신호선에 프레임 인버젼 방식으로 데이타 신호를 공급하는 데이타신호 공급수단을 더 구비하여 구성되는 것을 특징으로 하는 액정표시장치.The liquid crystal display device according to claim 4, further comprising data signal supply means for supplying a data signal to the signal line in a frame inversion manner. 제4항에 있어서, 상기 제1박막트랜지스터는 n형 박막트랜지스터인 것을 특징으로 하는 액정표시장치.The liquid crystal display device according to claim 4, wherein the first thin film transistor is an n-type thin film transistor. 제4항에 있어서, 상기 제2박막트랜지스터는 p형 박막트랜지스터인 것을 특징으로 하는 액정표시장치.The liquid crystal display device according to claim 4, wherein the second thin film transistor is a p-type thin film transistor.
KR1019960040794A 1996-09-19 1996-09-19 Lcd capable of minimizing flicker using polarity difference of delta vp KR100438963B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019960040794A KR100438963B1 (en) 1996-09-19 1996-09-19 Lcd capable of minimizing flicker using polarity difference of delta vp

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960040794A KR100438963B1 (en) 1996-09-19 1996-09-19 Lcd capable of minimizing flicker using polarity difference of delta vp

Publications (2)

Publication Number Publication Date
KR19980021816A KR19980021816A (en) 1998-06-25
KR100438963B1 true KR100438963B1 (en) 2005-01-13

Family

ID=37349013

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960040794A KR100438963B1 (en) 1996-09-19 1996-09-19 Lcd capable of minimizing flicker using polarity difference of delta vp

Country Status (1)

Country Link
KR (1) KR100438963B1 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106098708B (en) 2014-06-05 2019-02-05 厦门天马微电子有限公司 A kind of thin-film transistor array base-plate, display panel and display device

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02141725A (en) * 1988-11-24 1990-05-31 Hitachi Ltd Active matrix type liquid crystal display device
KR930008707A (en) * 1991-10-05 1993-05-21 세끼자와 다다시 Active matrix display device with reduced number of data bus lines and no shift voltage
JPH05289107A (en) * 1992-04-14 1993-11-05 Casio Comput Co Ltd Active matrix liquid crystal display device
JPH06242418A (en) * 1992-12-30 1994-09-02 Gold Star Co Ltd Active matrix of liquid crystal display

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02141725A (en) * 1988-11-24 1990-05-31 Hitachi Ltd Active matrix type liquid crystal display device
KR930008707A (en) * 1991-10-05 1993-05-21 세끼자와 다다시 Active matrix display device with reduced number of data bus lines and no shift voltage
JPH05289107A (en) * 1992-04-14 1993-11-05 Casio Comput Co Ltd Active matrix liquid crystal display device
JPH06242418A (en) * 1992-12-30 1994-09-02 Gold Star Co Ltd Active matrix of liquid crystal display

Also Published As

Publication number Publication date
KR19980021816A (en) 1998-06-25

Similar Documents

Publication Publication Date Title
KR100895303B1 (en) Liquid crystal display and driving method thereof
US7319448B2 (en) Liquid crystal display device and method for driving the same
KR100204794B1 (en) Thin film transistor liquid crystal display device
JP3960780B2 (en) Driving method of active matrix display device
KR100750916B1 (en) Liquid Crystal Display device using a swing common electrode voltage and driving method therefor
KR20100075023A (en) Display apparatus
KR20030005448A (en) Liquid Crystal Display Device and Driving Method for the same
KR101026802B1 (en) Liquid crystal display and driving method thereof
JP4420620B2 (en) Image display device
JP3960781B2 (en) Active matrix display device
JP4583044B2 (en) Liquid crystal display
KR20050082651A (en) Lcd and driving method thereof
KR20040041812A (en) Liquid crystal display panel
JPH07318901A (en) Active matrix liquid crystal display device and its driving method
KR100783701B1 (en) Liquid crystal display device and a driving method thereof
US7463232B2 (en) Thin film transistor LCD structure and driving method thereof
KR20020045017A (en) Liquid Crystal Display Panel, Liquid Crystal Display Apparatus with the same and Driving method for therefor
JP2007079529A (en) Pixel matrix and pixel unit thereof
KR20070039759A (en) Liquid crystal display
KR100220435B1 (en) Driving method of active matrix liquid crystal display and liquid crystal display using its method
KR101108155B1 (en) Liquid crystal display and driving method the same
JP4975322B2 (en) Active matrix liquid crystal display device and control method thereof
KR100438963B1 (en) Lcd capable of minimizing flicker using polarity difference of delta vp
JP5418388B2 (en) Liquid crystal display
KR100885018B1 (en) Liquid crystal display and driving method thereof

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120330

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20130329

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20140328

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20150528

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20160530

Year of fee payment: 13

EXPY Expiration of term