KR100434463B1

KR100434463B1 - 부호분할다중접속 통신시스템의 데이터 통신 장치 및 방법

Info

Publication number: KR100434463B1
Application number: KR10-1999-0000873A
Authority: KR
Inventors: 장훈; 강희원; 박소민
Original assignee: 삼성전자주식회사
Priority date: 1999-01-07
Filing date: 1999-01-07
Publication date: 2004-06-05
Also published as: AU757327B2; KR20000050784A; AU3079300A; CN1336041A; WO2000041329A1; EP1145455A1; CA2355826A1; CA2355826C; EP1145455A4; CN1128507C; US6594244B1

Abstract

본 발명에 따른, 일열로 배치된 복수개의 논리전송단위들과 이후에 배치된 CRC 및 테일비트들로 구성된 하나의 물리 프레임을 구비하고, 상기 각 논리전송단위는 데이터 열을 가지는 페이로드와 상기 데이터를 정정하기 위한 CRC들로 구성되는 부호분할다중접속 통신시스템에서 상기 논리전송단위들내의 CRC들의 배치방법에 있어서, 상기 복수의 논리전송단위들중 홀수번째 논리전송단위들의 각각에 있는 CRC들은 상기 페이로드 다음에 배치하고, 상기 복수의 논리전송단위들중 짝수번째 논리전송단위들의 각각에 있는 CRC들은 상기 페이로드 앞에 배치하여 홀수번째의 논리전송단위들의 각각과 이와 연접하는 짝수번째의 논리전송단위의 CRC들을 순차로 배치함을 특징으로 한다.

Description

부호분할다중접속 통신시스템의 데이터 통신장치 및 방법{DATA COMMUNICATION APPARATUS AND METHOD IN CDMA COMMUNICATION SYSTEM}

본 발명은 부호 분할 다중 접속 방식(Code Division Multiple Access: 이하 CDMA라 칭한다)의 통신 시스템에 관한 것으로, 특히 무선 환경에서 데이터의 효율적 전송을 위해 사용되는 논리 전송 단위 (Logical Transmission Unit; 이하 LTU)의 생성 및 분해하기 위한 장치 및 방법에 관한 것이다.

일반적으로, cdma2000 시스템은 고속의 부가 채널(Supplemental Channel)을 가지고 있다. 도 1은 cdma2000 시스템에서 부가채널의 프로토콜 계층구조를 도시하고 있다. CDMA2000 시스템은 다수의 서로 다른 상위계층 엔터티들(entities)을 가지지만, 도 1은 예들들어 상기 상위 계층 엔터티로 RLP(Radio Link Protocol)계층 111을 보여준다. 상기 RLP계층111은 상위 계층에서 전달받은 데이터를 RLP프레임으로 만든다. 다중화부계층112는 상기 RLP계층111로부터 RLP프레임을 수신하고, 상기 RLP 프레임을 다중화유닛들(MuxPDUs : Multiplex sublayer Protocol Data Units)로 조립한다. 그리고 부가채널 엘리먼트113은 상기 다중화부계층112로부터 다중화유닛들을 수신하고, 상기 다중화유닛들을 부가채널 프레임으로 조립하여 물리채널에 통해 전송하다. 상기 부가채널 엘리먼트(Supplemental Channel Element)113은 상기 부가채널의 물리채널이고, 부가채널이 갖는 하드웨어 구조를 말한다. 상기 부가채널 엘리먼트113은 상위에 존재하는 상기 다중화 부계층(multiplex sublayer controller)112에서 전송된 데이터를 받아서 부가채널 프레임의 페이로드(payload) 부분에 넣고 CRC(Cyclic Redundancy Check)를 생성하고, 상기 CRC와 8개의 제로(0) 비트들의 테일(tail)을 부가채널 프레임의 끝에 붙인다. 그런 다음 상기 부가채널 엘리먼트113은 만들어진 부가채널 프레임에 대해서 부호화 작업을 수행하고 수신측으로 전송한다.

상기 도 1에서 상기 다중화 부계층112는 상위에 존재하는 엔터티(예 : RLP)로부터 전송할 데이터를 받고 이것을 다중화 유닛 (이하 MuxPDU)에 넣는다. 상기 다중화 부계층112는 수신측의 다중화 부계층이 어떤 상위 계층 엔터티에게 이 다중화 유닛의 데이터 부분을 전달해야하는지 알 수 있도록 다중화 유닛 헤더(header) 부분에 필요한 정보를 기록한다. 만일 여러 개의 다중화 유닛으로도 부가 채널 프레임의 페이로드를 채울 수 없다면 특별한 다중화 유닛을 사용하여 나머지 물리 프레임을 채운다. 이하 상기 특별한 다중화 유닛을 본 발명에서는 채움 다중화 유닛(Fill MuxPDU) 또는 패딩 비트(padding bit)라고 칭한다.

상기 상위 계층 엔티티는 cdma2000 시스템에서 여러 가지 엔티티들이 올 수 있지만 상기 도 1에서는 대표적으로 라디오 링크 프로토콜 (Radio Link Protocol; RLP)111를 예로 들었다.

상기 과정은 전송 시에 발생하는 동작이다. 상기 과정에서 발생된 부가 채널 프레임을 수신할 때의 동작은 다음과 같다.

먼저 부가채널 엘리먼트113에 부가채널 프레임이 수신되면 복호화 작업이 진행된다. 상기 복호화 작업을 마치면 상기 부가채널 엘리먼트113은 CRC를 계산하고 송신측 부가채널 엘리먼트가 보낸 CRC와 비교한다. 만일 상기 CRC 값이 같으면 상기 부가채널 엘리먼트113은 CRC가 통과되었다는 사실과 함께 수신된 부가채널 프레임의 페이로드 부분을 상기 다중화 부계층112에게 전달한다. 만일 상기 두 개의 CRC 값이 상이하면 상기 부가 채널 엘리먼트113은 CRC 검사가 실패했다는 사실과 함께 수신된 부가 채널 프레임의 페이로드 부분을 상기 다중화 부계층113에게 전달한다.

그러면, 상기 다중화 부계층112는 CRC가 통과되었으면 전달받은 페이로드 부분을 앞에서부터 검사하여 다중화 유닛들을 분리해낸다. 만일 CRC가 통과되지 않았다면 전달받은 페이로드 부분을 버리고 각각의 상위 계층 엔티티에게 깨진 프레임이(error frame) 수신되었음을 알린다.

도 2는 부가채널로 전송되는 부가채널 프레임의 구조를 도시하고 있다. 상기 도 2를 참조하면, 부가 채널 프레임은 데이터를 포함하는 페이로드와 16 비트의 물리 계층 CRC, 그리고 부호화를 위한 8 비트의 테일(tail)을 가지고 있다. 상기 페이로드 부분은 상기 전송 절차에서 알 수 있듯이 여러 개의 다중화 유닛을 채우고 나머지는 채움 다중화 유닛(또는 패딩 비트)이 채우게 된다.

일반적으로, 무선 전송 시스템(radio transmission system)에서, 데이터 스트림에 버스트 에러(burst errors)가 발생한다. 상기 cdma2000 시스템에서 상기 부가 채널 프레임을 컨볼루션(convolutional) 부호화 방법을 사용하여 전송하는 경우, 긴 길이를 갖는 부가 채널 프레임의 페이로드에 버스트 에러(burst error)들이 군데군데 나타나는 경우가 많다. 이런 경우 오류를 일으킨 비트가 속한 다중화 유닛 이외의 다른 다중화 유닛들은 오류가 없으므로 이러한 다중화 유닛들은 버리지 않고 추출하여 올바르게 수신된 데이터로 상위 계층에 전달하는 것이 훨씬 효율적일 것이다.

여기서, 상기 다중화 유닛들의 모임을 논리 전송 단위(LTU : logical transmission unit)라고 한다. 상기 LTU들은 일정한 크기를 가지며 LTU 상에 오류가 발생했는지 알려주는 CRC를 가진다. 따라서 상기 다중화 부계층 112는 수신된 부가 채널 프레임의 페이로드 부분에서 각각의 LTU를 구분하고 CRC를 검사하여 LTU에 오류가 발생했는지 알아보고, 오류가 발생했으면 상기 LTU를 버리지만 오류가 발생하지 않았으면 정상적으로 수신된 것으로 판단하여 상기 LTU에 포함된 다중화 유닛들에 대해서 정상적인 동작을 수행하게 된다.

이러한 LTU 기능을 사용할 때는 CRC가 LTU마다 하나씩 추가적으로 들어가게 된다. 이것은 다중화 유닛이 들어갈 수 있는 크기가 CRC가 차지하는 크기만큼 줄어드는 것을 의미한다. 따라서 기존의 다중화 유닛의 크기를 유지하면서 수율(throughput)을 위해 전송 다중화유닛의 개수를 최대화하는 방법이 요구되고 있다. 또한, 현재 물리채널 프레임의 페이로드에 논리전송단위를 배치함에 있어 바이트 정열을 위해 16비트 CRC를 사용하는 것이 제안되어 있다. 본 발명에서는 물리채널 프레임에 더 많은 다중화유닛을 싣기 위해 12비트 CRC를 제안하고, 상기 12비트 CRC를 사용할 경우 바이트 정열을 하기 위한 해결책을 제안한다.

따라서 상기한 문제점을 해결하기 위한 본 발명의 목적은 통신시스템에서 논리전송단위(LTU)의 CRC를 효과적으로 배열하기 위한 장치 및 방법을 제공함에 있다.

본 발명의 다른 목적은 부호분할다중접속 통신시스템에서 다중화 유닛의 크기를 줄이지 않으면서 바이트 정열(배열)을 유지하는 LTU을 생성하기 위한 장치 및 방법을 제공함에 있다.본 발명의 또 다른 목적은 하나의 물리 프레임에서 적어도 2개의 논리 CRC들을 이용하여 바이트 정열하기 위한 장치 및 방법을 제공함에 있다.

상기 목적들을 달성하기 위한 본 발명은, 일열로 배치된 복수개의 논리전송단위들과 이후에 배치된 CRC 및 테일비트들로 구성된 하나의 물리 프레임을 구비하고, 상기 각 논리전송단위는 데이터 열을 가지는 페이로드와 상기 데이터를 정정하기 위한 CRC들로 구성되는 부호분할다중접속 통신시스템에서 상기 논리전송단위들내의 CRC들의 배치방법이, 상기 복수의 논리전송단위들중 홀수번째 논리전송단위들의 각각에 있는 CRC들은 상기 페이로드 다음에 배치하고, 상기 복수의 논리전송단위들중 짝수번째 논리전송단위들의 각각에 있는 CRC들은 상기 페이로드 앞에 배치하여 홀수번째의 논리전송단위들의 각각과 이와 연접하는 짝수번째의 논리전송단위의 CRC들을 순차로 배치함을 특징으로 한다.

도 1은 부호분할다중접속 통신시스템의 구조를 도시하는 도면.

도 2는 부호분할다중접속 통신시스템의 물리채널 프레임 구조를 도시하는 도면.

도 3은 본 발명에 따른 부호분할다중접속 통신시스템에서 논리전송단위(LTU) 생성 및 분해 기능이 추가된 다중화 부계층을 도시하는 도면.

도 4는 본 발명에 따른 부호분할다중접속 통신시스템에서 부가채널 프레임 페이로드 생성 절차를 도시하는 도면.

도 5는 본 발명에 따른 부호분할다중접속 통신시스템에서 논리전송단위(LTU) 생성 절차를 도시하는 도면.

도 6은 본 발명에 따른 부호분할다중접속 통신시스템에서 생성된 홀수번째 논리전송단위 구조를 도시하는 도면.

도 7은 본 발명에 따른 부호분할다중접속 통신시스템에서 생성된 짝수번째 논리전송단위 구조를 도시하는 도면.

도 8은 본 발명에 따른 부호분할다중접속 통신시스템에서 부가채널 프레임페이로드 분해 절차를 도시하는 도면.

도 9는 본 발명에 따른 부호분할다중접속 통신시스템에서 논리전송단위 분해 절차를 도시하는 도면.

이하 본 발명의 바람직한 실시예를 첨부된 도면의 참조와 함께 상세히 설명한다.

도 3은 본 발명에 따른 부호분할다중접속 통신시스템에서 논리전송단위(LTU) 생성 및 분해 기능이 추가된 다중화 부계층을 도시하는 도면이다. 또한, 상기 도 3은 단말기와 기지국 모두 공통 구조이다.

상기 도 3을 참조하면, 부가 채널 엘리먼트313과 라디오 링크 프로토콜로 표시된 상위 계층 엔티티311은 상기 도 1과 동일하며 동일한 동작을 수행한다. 나머지 6개의 구성요소들은 본 발명의 실시 예에 따라 상기 다중화 부계층에 포함된다. 본 발명에서 필요한 기능은 모두 상기 도 3의 다중화 부계층 콘트롤러312가 수행한다. 상기 도 3에서는 새로 추가된 다섯 개의 장치를 보여주고 있다. LTU 테이블314는 부가채널의 서로 다른 전송 속도에 따라서 부가 채널 프레임의 페이로드에 들어가는 LTU의 개수가 저장된다. 예를들어, 상기 LTU 테이블 314는 하기 표 1과 같은 테이블을 저장한다. 만일 LTU 기능을 지원하지 않고 이전과 같이 동작하기 위해서는 부가 채널 프레임의 페이로드에 들어가는 LTU 개수를 0으로 하면 된다. LTU 카운터315는 LTU 생성 및 분해 작업에서 현재의 LTU가 몇 번째 LTU인지 기억한다. 제1레지스터316은 현재의 전송 또는 수신하는 부가 채널의 전송 속도에 따라서 부가 채널 프레임의 페이로드에 들어가는 LTU의 개수를 기억한다. CRC생성기317은 LTU의 페이로드에 들어가는 비트열(bit string)을 받아서 12 비트 CRC를 생성한다. 여기서 상기 다중화 계층 콘트롤러312는 LTU를 생성하거나 분해할 때 상기 LTU에 들어가는 비트열에 대해서 상기 CRC생성기317에게 CRC를 생성하도록 명령한다. 제2레지스터318은 상기 부가 채널 엘리먼트312에서 보내온 물리 계층에서의 CRC 검사가 성공했는지 실패했는지의 여부를 기억한다. 즉, 상기 부가 채널 엘리먼트312가 CRC 검사가 성공했다고 하면 상기 제2레지스터 318은 '1'을 저장하고 그렇지 않으면 '0'으로 저장하며, CRC검사 결과를 다중화 부계층 콘트롤러312에게 알려준다.

이하 본 발명의 실시 예에 따른 동작을 설명한다.

도 4는 본 발명의 실시 예에 따라 상기 다중화 부계층에서 부가채널 프레임의 페이로드를 생성하는 절차를 도시하고 있다.

상기 도 4를 참조하면, 먼저 다중화 부계층 콘트롤러312는 411단계에서 LTU 테이블314로부터 현재 부가채널의 전송속도에 해당하는 LTU의 개수를 독출하고, 상기 독출된 LTU의 개수를 상기 제1레지스터316에 저장한다.

여기서 상기 LTU 테이블은 하기 표 1과 같다.

부가채널 전송속도(bps)	LTU 개수
9600	0
19200	0
38400	2
76800	4
153600	8
14400	0
28800	0
57600	2
115200	4

상기 표 1에서, 예를들면 전송속도가 9600bps 일 때는 LTU개수가 0이고, 전송속도가 38400bps일 때는 LTU개수가 2이다. 상기 9600bps에서 LTU개수가 0인 것은 LTU를 사용하지 않고, 즉, CRC를 붙이지 않고 다중화 유닛들만으로 부가채널 프레임의 페이로드를 채우는 것을 의미한다. 상기 76800bps에서 LTU개수가 2인 것은 다중화 유닛들과 CRC로 이루어진 LTU를 2개 생성하는 것을 의미한다.

이후, 413단계에서 상기 제1레지스터 316에 저장된 값이 '0'인지를 검사한다. 만일 상기 제1레지스터316 저장된 값이 0이면 LTU를 생성하지 않는 것이므로 415단계로 진행하여 기존의 부가 채널 프레임 페이로드 생성 방법과 같이 페이로드를 생성한다. 그리고, 상기다중화 부계층 콘트롤러312는 423단계로 진행하여 상기 생성된 부가 채널 프레임 페이로드를 부가 채널 엘리먼트313에게 전달한다.

만일 상기 제1레지스터316 저장된 값이 0이 아니면, 상기 다중화 부계층 콘트롤러312는 417단계로 진행하여 본 발명에 따른 부가채널 페이로드 생성과정을 수행한다. 여기서 부가채널 프레임의 페이로드 상에 LTU를 채운후, 상기 다중화 부계층 콘트롤러312는 419단계로 진행하여 부가 채널 프레임의 페이로드가 모두 채워졌는지 확인한다. 만일 모두 채워지지 않았다면, 421단계로 진행하여 나머지 부분을 '0'으로 채우고 상기 423단계로 진행하고, 모두 채워졌다면 상기 423단계에서 생성된 부가채널 프레임의 페이로드를 상기 부가채널 엘리먼트313에게 전달한다.

상기 도 4의 상기 417단계의 LTU 생성 과정은 도 5에 도시되어 있다.

상기 도 5를 참조하면, 상기 다중화 부계층 콘트롤러312는 511단계에서 LTU 카운터315를 '1'로 설정한다. 그리고 상기 다중화 부계층 콘트롤러312는 513단계에서 상기 LTU 카운터315의 값이 홀수인가를 검사한다. 만일, 홀수이면 상기 다중화 부계층은 517단계로 진행하여 홀수번째 LTU를 생성하는 과정을 수행하고, 상기 LTU 카운터315의 값이 짝수이면 상기 다중화 부계층 콘트롤러312는 523단계로 진행하여 짝수번째 LTU를 생성하는 과정을 수행한다.

상기 홀수번째 LTU를 생성하는 과정은 다음과 같다. 상기 다중화 부계층 콘트롤러312는 상기 517단계에서 LTU가 시작되는 곳에서부터 다중화 유닛을 채워나간다. 다중화 유닛은 생성되는 다중화 유닛의 크기에 따라서 각 LTU에 적어도 하나 이상이 들어간다. 즉, 상기 LTU의 크기에 따라 다중화유닛의 개수가 결정된다. 그리고 다중화 유닛을 생성하여 LTU의 페이로드를 채우면 상기 다중화 부계층312는 519단계에서 상기 LTU의 페이로드를 상기 CRC 생성기317에게 주어서 상기 LTU 페이로드에 대한 CRC를 계산하도록 한다. 이후, 상기 CRC 생성기317가 상기 LTU 페이로드에 대한 CRC를 생성하면 상기 다중화 부계층 콘트롤러312는 521단계에서 상기 LTU 페이로드 다음에 상기 CRC생성기317에서 생성된 12 비트 CRC를 붙인후 529단계로 진행한다.

상기 짝수번째 LTU를 생성하는 과정은 다음과 같다. 상기 다중화 부계층 콘트롤러312는 상기 523단계에서 LTU가 시작되는 곳에서 12 비트의 공간을 남기고 그 다음부터 다중화 유닛을 채워나간다. 여기서 상기 12 비트 공간은 생성되는 LTU 페이로드에 대한 12 비트 CRC가 들어갈 자리이다. 다중화 유닛을 생성하여 LTU의 페이로드를 채우면, 상기 다중화 부계층 콘트롤러312는 525단계에서 상기 LTU의 페이로드를 상기 CRC 생성기317에게 입력으로 주어서 상기 LTU 페이로드에 대한 CRC를 계산하도록 한다. 이후, 상기 CRC 생성기317가 상기 LTU 페이로드에 대한 CRC를 생성하면 상기 다중화 부계층 콘트럴러312는 527단계에서 상기 LTU 페이로드 앞에, 즉 앞서 비워둔 12 비트의 공간에 CRC를 붙인후 상기 529단계로 진행한다.

상기 과정들을 통해 생성된 홀수번째 LTU와 짝수번째 LTU의 예가 도 6과 7에 도시되어 있다. 상기 도 6에 도시된 바와 같이, 상기 홀수번째 LTU는 LTU 페이로드의 뒤에 12 비트 CRC를 가지며, 상기 도 7에 도시된 바와 같이 상기 짝수번째 LTU는 LTU 페이로드 앞에 12 비트 CRC를 가진다. 상기 부가채널 프레임내의 LTU의 개수는 상기 표 1에서 보여지는 바와 같이, 2n의 형태로 표현된다. 상기 홀수번째 LTU의 CRC 필드는 상기 짝수번째 LTU의 CRC 필드와 항상 쌍을 이룬다. 이렇게 하면 홀수번째 LTU의 CRC와 짝수번째 LTU의 CRC가 연이어 순차로 배치되는데, 이럴 경우 각각의 CRC는 모두 12 비트이므로 두 개의 CRC가 3 바이트(byte)를 채우게 된다. 즉, 상기 다중화 유닛은 모두 바이트 단위의 길이를 가지므로 12비트 CRC 두 개를 연접하여 순차로 배치하게 되면, 비록 CRC필드들이 바이트 단위가 아니어도 다중화 유닛의 시작점을 바이트 정렬(byte-alignment)시킬수가 있어 다중화 유닛들을 모두 바이트 정렬시킬수 있다.

다시 상기 도 5를 참조하면, 상기 LTU를 생성하는 과정이 끝나면 상기 다중화 부계층 콘트롤러312는 상기 529단계에서 필요한 개수의 LTU를 생성했는지 알아본다. 즉, 상기 LTU 카운터315의 값이 상기 제1레지스터316에 저장된 값과 같다면 상기 다중화 부계층 콘트롤러312는 LTU 생성 작업을 종료하고, 상기 도 4의 419단계로 진행한다. 그렇지 않다면 상기 다중화 부계층 콘트롤러312는 515단계로 진행하여 LTU 카운터 값을 하나 증가시키고 상기 513단계로 되돌아가 다음 LTU 생성 과정을 수행한다.

도 8은 본 발명의 실시 예에 따라, 상기 다중화 부계층에서 부가 채널 프레임의 페이로드를 수신하는 과정을 도시하고 있다.

상기 도 8을 참조하면, 우선 다중화 부계층 콘트롤러312는 811단계에서 부가 채널 엘리먼트313이 전달한 CRC 검사의 성공 여부를 제2레지스터318에 저장하고, LTU 테이블314에서 현재 부가채널 전송 속도에 맞는 LTU의 개수를 읽어와 제1레지스터316에 저장한다. 그런 다음 상기 다중화 부계층 콘트롤러312는 813단계에서 상기 제1레지스터316에 저장된 값이 '0'인지를 검사한다. 만일 상기 제1레지스터316N에 저장된 값이 '0'이면 LTU를 생성하지 않는 것이므로, 상기 다중화 부계층 콘트롤러312는 815단계로 진행하여 기존의 부가 채널 프레임 페이로드 분해 방법과 같이, 상기 제2레지스터318이 CRC 검사의 성공을 알리면 수신된 부가 채널 프레임 페이로드에서 다중화 유닛들을 분리하고 각각의 다중화 유닛에서 데이터 블록들을 분리한다. 이후, 상기 다중화 부계층 콘트롤러312는 분리된 데이터 블록들을 목적지에 해당하는 상위 계층 엔터티(예:RLP계층)에게 전달한다. 만일 상기 제2레지스터318이 CRC 검사의 실패를 알리면 상기 다중화 부계층 콘트롤러312는 기존의 부가 채널 프레임 페이로드 분해 방법과 같이 깨진 프레임이 수신되었음을 상위 계층 엔티티에게 통보한다.

한편, 상기 제1레지스터316에 저장된 값이 '0'이 아니면 상기 다중화 부계층 콘트롤러312는 817단계로 진행하여 본 발명에 따른 LTU 분해 과정을 수행한다. 여기서 상기 LTU를 분해하는 과정은 첨부된 도면 도 9에 상세히 도시되어 있다.

상기 도 9를 참조하면, 우선 다중화 부계층 콘트롤러312는 911단계에서 LTU 카운터315를 '1'로 설정한다. 그리고, 상기 다중화 부계층 콘트롤러312는 913단계에서 상기 LTU 카운터315가 홀수인지 검사한다. 만일, 상기 LTU 카운터315의 값이 홀수이면 상기 다중화 부계층 콘트롤러312는 917단계로 진행하여 홀수번째 LTU를 분해하는 과정을 수행하고, 상기 LTU 카운터의 값이 짝수이면 상기 다중화 부계층 콘트롤러312는 929단계로 진행하여 짝수번째 LTU를 분해하는 과정을 수행한다.

상기 홀수번째 LTU를 분해하는 과정은 다음과 같다. 상기 다중화 부계층 콘트롤러312는 상기 917단계에서 LTU가 시작되는 곳에서부터 LTU 페이로드의 크기만큼의 부분을 LTU 페이로드로 잡는다. 그런 다음 상기 다중화 부계층 콘트롤러312는 919단계에서 제2레지스터318의 내용을 보고 물리 계층에서 CRC 검사가 성공했는지 알아본다. 만일 성공했으면 상기 다중화 부계층 콘트롤러312는 927단계로 진행하여 LTU의 CRC를 검사하지 않고 바로 다중화 유닛 분해 과정을 수행한다. 상기 다중화 유닛 분해과정은 다음과 같다. 다중화 유닛의 크기가 일정하므로 수신된 LTU 페이로드에서 다중화 유닛들을 분리하고 각각의 다중화 유닛에서 데이터 블록들을 분리하여 상위 계층 엔터티(예 : RLP)에게 전달한다. 여기서 상기 상위 계층 엔터티는 예를들어, 라디오 링크 프로토콜이 될 수 있다.

만일 물리 계층에서 CRC 검사가 실패하였다면 상기 다중화 부계층 콘트롤러312는 921단계로 진행하여 LTU의 CRC를 검사한다. 즉 상기 다중화 부계층 콘트롤러312는 CRC 생성기317에게 상기 LTU 페이로드를 입력으로 주어 12 비트 CRC를 생성하도록 한다. 그리고 상기 다중화 부계층 콘트롤러312는 923단계에서 상기 생성된 12 비트 CRC와 LTU 페이로드 바로 다음에 붙은 12 비트 CRC가 서로 동일한지 검사한다. 만일 서로 동일하다면 상기 다중화 부계층 콘트롤러312는 상기 927단계로 진행하여 LTU 페이로드에서 다중화 유닛을 분해하는 과정을 수행한다. 만일 그렇지 않다면 상기 다중화 부계층 콘트롤러312는 925단계로 진행하여 상기 LTU를 버리고 다음 LTU를 분해할 준비를 한후 939단계로 진행한다.

상기 짝수번째 LTU를 분해하는 과정은 다음과 같다. 상기 다중화 부계층 콘트롤러312는 상기 929단계에서 LTU가 시작되는 곳에서12 비트를 비우고, 그 다음부터 LTU 페이로드의 크기만큼의 부분을 LTU 페이로드로 잡는다. 그런 다음 상기 다중화 부계층 콘트롤러312는 931단계에서 상기 제2레지스터318의 내용을 보고 물리 계층에서 CRC 검사가 성공했는지 검사한다. 만일 성공했으면 상기 다중화 부계층 콘트롤러312는 상기 927단계로 진행하여 LTU의 CRC를 검사하지 않고 바로 다중화 유닛 분해 과정을 수행한다.

만일 물리 계층에서 CRC 검사가 실패하였다면 상기 다중화 부계층 콘트롤러312는 933단계로 진행하여 LTU의 CRC를 검사하는 과정으로 넘어간다. 즉 상기 다중화 부계층 콘트롤러312는 CRC 생성기317에게 상기 LTU 페이로드를 입력으로 주어 12 비트 CRC를 생성하도록 한다. 그리고, 상기 생성된 12 비트 CRC와 LTU 페이로드 바로 앞에 붙은, 즉 앞서 비워두었던 12 비트 영역에 저장된 12 비트 CRC와 서로 동일한지 검사한다. 만일 서로 동일하다면, 상기 다중화 부계층 콘트롤러312는 상기 927단계에서 상기 LTU 페이로드에서 다중화 유닛을 분해하는 과정을 수행한다. 만일 그렇지 않다면 상기 다중화 부계층 콘트롤러312는 937단계로 진행하여 상기 LTU를 버리고 다음 LTU를 분해할 준비를 한후 상기 939단계로 진행한다.

한편, 상기 다중화 부계층 콘트롤러312는 상기 939단계에서 필요한 개수의 LTU를 분해했는지 알아본다. 여기서, 상기 LTU 카운터315의 값이 상기 제1레지스터316에 저장된 값과 동일하다면 상기 다중화 부계층 콘트롤러312는 LTU 분해 작업을 종료하고, 그렇지 않다면 상기 다중화 부계층 콘트롤러312는 915단계로 진행하여 LTU 카운터 값을 하나 증가시키고 상기 913단계로 되돌아가 다음 LTU 분해 과정을 수행한다.

상기한 바와 같이 본 발명에서는 12 비트 CRC를 사용한 LTU 생성 및 분해 방법을 제안하여 CRC가 차지하는 부분을 줄임으로서 데이터를 보다 많이 보낼수 있고, 또한 바이트 정렬을 맞춤으로써 보다 효과적인 전송 및 수신이 가능하도록 하였다.

Claims

삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
복수개의 논리전송단위들로 구성된 하나의 물리 프레임을 구비하는 통신시스템에서 상기 논리전송단위들내의 CRC 필드들을 배치하기 위한 방법에 있어서,

상기 복수의 논리전송단위들의 각각의 페이로드를 위한 CRC필드를 계산하는 과정과,

상기 복수의 논리전송단위들중 홀수번째 논리전송단위들의 각각에 대한 CRC들은 상기 페이로드 다음에 배치하는 과정과,

상기 복수의 논리전송단위들중 짝수번째 논리전송단위들의 각각에 대한 CRC들은 상기 페이로드 앞에 배치하여 홀수번째의 논리전송단위들의 각각과 이와 연접하는 짝수번째의 논리전송단위의 CRC들을 순차로 배치하는 과정을 포함하는 것을 특징으로 하는 방법.
제9항에 있어서, 상기 논리전송단위의 CRC는 12비트임을 특징으로 하는 방법.
복수의 논리전송단위들과 이후에 배치된 CRC 및 테일비트들로 구성된 물리채널 프레임을 구비하는 통신시스템에서 상기 논리전송단위들을 생성하는 방법에 있어서,

상기 논리전송단위의 페이로드에 적어도 하나의 다중화유닛을 삽입하는 과정과,

상기 복수의 논리전송단위들의 각각의 페이로드를 대한 에러를 검출하기 위한 CRC 필드를 생성하는 과정과,

상기 복수의 논리전송단위들중 홀수번째 논리전송단위들의 각각에 대한 CRC들은 상기 페이로드 다음에 배치하는 과정과,

상기 복수의 논리전송단위들중 짝수번째 논리전송단위들의 각각에 대한 CRC들은 상기 페이로드 앞에 배치하는 과정과,

상기 생성된 홀수번째의 논리전송단위들의 각각과 이와 인접하는 상기 생성된 짝수번째의 논리전송단위의 CRC들이 순차로 배치되도록 상기 복수의 논리전송단위들을 상기 물리채널 프레임의 페이로드에 삽입하는 과정을 포함하는 것을 특징으로 하는 방법.
제11항에 있어서, 상기 홀수번째 논리전송단위 생성과정은,

상기 논리전송단위의 페이로드 크기에 따라 상기 다중화유닛들을 상기 논리전송단위의 시작으로부터 삽입하는 과정과,

상기 삽입된 다중화유닛들에 해당하는 CRC를 생성하는 과정과,

상기 생성된 CRC를 상기 삽입된 다중화유닛들 다음에 삽입하는 과정을 포함하는 것을 특징으로 하는 방법.
제11항에 있어서, 상기 짝수번째 논리전송단위 생성과정은,

상기 논리전송단위의 페이로드 앞에 소정의 공백을 예약하는 과정과,

상기 논리전송단위의 페이로드 크기에 따라 다중화유닛들을 상기 공백 뒤에 삽입하는 과정과,

상기 삽입된 다중화유닛들에 해당하는 CRC를 생성하는 과정과,

상기 생성된 CRC를 상기 삽입된 다중화유닛들 앞에 삽입하는 과정을 포함하는 것을 특징으로 하는 방법.
제11항에 있어서,

상기 논리전송단위의 CRC가 12비트임을 특징으로 하는 데이터 통신방법.
통신시스템에서 데이터 통신 방법에 있어서,

현재 데이터전송율에 따른 물리채널 프레임의 페이로드에 삽입될 논리전송단위의 개수를 정하는 과정과,

상기 논리전송단위의 카운트를 '1'부터 시작하는 과정과,

현재의 카운트가 홀수인지 혹은 짝수인지를 판단하는 과정과,

상기 논리전송단위의 카운트가 홀수일 경우, 상기 논리전송단위의 시작시점으로부터 상기 논리전송단위의 페이로드에 다중화유닛들을 채우고, 상기 페이로드에 채워진 다중화유닛의 데이터열을 가지고 CRC를 계산하여 상기 페이로드의 다음에 붙이는 과정과,

상기 논리전송단위의 카운트가 짝수일 경우, 상기 논리전송단위의 시작시점으로부터 CRC크기에 해당하는 공백을 예약한후 상기 공배 다음부터 시작하는 페이로드에 다중화유닛들을 채우고, 상기 페이로드에 채워진 다중화유닛의 데이터 열을 가지고 CRC를 계산하여 상기 페이로드 앞의 상기 공백에 삽입하는 과정을 포함하는 것을 특징으로 하는 방법.
복수의 논리전송단위들과 이후에 배치된 CRC로 구성된 물리채널 프레임을 구비하고, 상기 각 논리전송단위는 데이터 열을 가지는 페이로드와 상기 페이로드의 에러를 검출하기 위한 CRC로 구성되는 통신시스템에서 상기 논리전송단위들을 분해하는 방법에 있어서,

상기 복수의 논리전송단위들중 홀수번째 논리전송단위일 경우, 상기 논리전송단위의 시작시점부터 페이로드를 정하고, 상기 페이로드 다음에 붙은 CRC를 가지고 데이터 오류여부를 검사하는 제1과정과,

상기 복수의 논리전송다위들중 짝수번째 논리전송단위일 경우, 상기 논리전송단위의 시작시점부터 소정의 CRC크기만큼을 비우고 그 다음부터 상기 논리전송단위의 페이로드를 정하고, 상기 페이로드 앞에 붙은 CRC를 가지고 데이터 오류여부를 검사하는 제2과정과,

상기 제1과정 및 제2과정의 CRC검사로부터 데이터 오류가 검사되지 않을 시 해당 논리전송단위의 페이로드에서 다중화유닛을 분리하고 각각의 다중화유닛에서 데이터블럭을 분리하여 상위 계층 엔터티로 전달하는 과정을 포함하는 것을 특징으로 하는 방법.
제16항에 있어서, 상기 제1과정은,

물리계층의 CRC검사가 성공했는지 검사하는 과정과,

상기 물리계층의 CRC검사가 성공했을 경우 상기 제3과정을 수행하는 과정과,

상기 물리계층의 CRC검사가 실패했을 경우 상기 페이로드를 가지고 CRC를 생성하고, 상기 생성된 CRC와 상기 페이로드 뒤에 붙은 CRC를 비교하는 과정과,

상기 두 개의 CRC가 동일할 경우 상기 제3과정을 수행하고, 상기 두 개의 CRC가 상이할 경우 상기 논리전송단위를 버리는 과정을 포함하는 것을 특징으로 하는 방법.
제16항에 있어서, 상기 제2과정은,

물리계층의 CRC검사가 성공했는지 검사하는 과정과,

상기 물리계층의 CRC검사가 성공했을 경우 상기 제3과정을 수행하는 과정과,

상기 물리계층의 CRC검사가 실패했을 경우 상기 페이로드를 가지고 CRC를 생성하고, 상기 생성된 CRC와 상기 페이로드 뒤에 붙은 CRC를 비교하는 과정과,

상기 두 개의 CRC가 동일할 경우 상기 제3과정을 수행하고, 상기 두 개의 CRC가 상이할 경우 상기 논리전송단위를 버리는 과정을 포함하는 것을 특징으로 하는 방법.
제16항에 있어서, 상기 논리전송단위의 CRC가 12비트임을 특징으로 하는 방법.
복수의 논리전송단위들과 이후에 배치된 CRC 및 테일비트들로 구성된 물리채널 프레임을 구비하고, 상기 각 논리전송단위는 데이터 열을 가지는 페이로드와 상기 페이로드의 에러를 검출하기 위한 CRC로 구성되는 통신시스템에서 상기 논리전송단위들을 생성하는 장치에 있어서,

상기 복수개의 논리전송단위들중 홀수번째 논리전송단위들의 각각에 있는 CRC는 페이로드 뒤에 배치하고, 짝수번째 논리전송단위들의 각각에 있는 CRC는 페이로드 앞에 배치하여, 홀수번째의 논리전송단위들의 각각과 이와 인접하는 짝수번째의 논리전송단위의 CRC들을 순차로 배치하여 물리채널 프레임의 페이로드를 생성하는 다중화 부계층과,

상기 다중화 부계층으로부터 전달받은 상기 물리채널 프레임의 페이로드에 CRC를 계산하여 붙이고, 소정의 테일비트를 붙인후 부호화하여 물리채널을 통해 송신하는 부가채널 엘리먼트로 구성되는 것을 특징으로 하는 장치.
제20항에 있어서, 상기 논리전송단위의 CRC는 12비트임을 특징으로 하는 장치.
제20항에 있어서, 상기 다중화 부계층은,

각각의 데이터전송율에 따른 상기 물리채널의 페이로드에 실리는 상기 논리전송단위의 개수를 저장하는 테이블과,

상기 논리전송단위의 페이로드에 대한 CRC를 계산하는 CRC생성기와,

상기 부가채널 엘리먼트에서의 CRC검사 성공여부를 저장하는 레지스터를 포함하는 것을 특징으로 하는 장치.
부호분할다중접속 통신시스템에서 데이터 전송시 논리전송단위(LTU)을 생성하기 위한 장치에 있어서,

데이터 전송율에 따른 논리전송단위 개수를 저장하는 제1메모리와,

상기 제1메모리로부터 독출된 생성할 논리전송단위 개수를 저장하는 제2메모리와,

생성되는 논리전송단위의 순서를 카운트하는 카운터와,

상기 논리전송단위의 에러검출을 위한 CRC를 생성하는 CRC생성기와,

상기 제1메모리로부터 현재 전송 속도에 따른 논리전송단위 개수를 독출해서 상기 제2메모리에 저장하고, 상기 저장된 논리전송단위 개수에 해당하는 논리전송단위들을 생성하며, 상기 생성되는 논리전송단위들중 홀수번째 논리전송단위들의 각각의 페이로드에 따른 CRC는 해당 페이로드의 뒤에 붙이고, 짝수번째 논리전송단위들의 각각의 페이로드에 따른 CRC는 해당 페이로드 앞에 붙이는 콘트롤로를 포함하는 것을 특징으로 하는 장치.
제23항에 있어서,

상기 논리전송단위의 페이로드에 적어도 하나의 다중화유닛(MuxPDU)이 삽입됨을 특징으로 하는 장치.
제23항에 있어서, 상기 논리전송단위의 CRC는 12비트임을 특징으로 하는 장치.