KR100433228B1 - 플라즈마 디스플레이 패널 - Google Patents

플라즈마 디스플레이 패널 Download PDF

Info

Publication number
KR100433228B1
KR100433228B1 KR10-2002-0001196A KR20020001196A KR100433228B1 KR 100433228 B1 KR100433228 B1 KR 100433228B1 KR 20020001196 A KR20020001196 A KR 20020001196A KR 100433228 B1 KR100433228 B1 KR 100433228B1
Authority
KR
South Korea
Prior art keywords
electrode
electrodes
bus
display panel
partition wall
Prior art date
Application number
KR10-2002-0001196A
Other languages
English (en)
Other versions
KR20030060477A (ko
Inventor
신영교
Original Assignee
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사 filed Critical 엘지전자 주식회사
Priority to KR10-2002-0001196A priority Critical patent/KR100433228B1/ko
Publication of KR20030060477A publication Critical patent/KR20030060477A/ko
Application granted granted Critical
Publication of KR100433228B1 publication Critical patent/KR100433228B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J11/00—Gas-filled discharge tubes with alternating current induction of the discharge, e.g. alternating current plasma display panels [AC-PDP]; Gas-filled discharge tubes without any main electrode inside the vessel; Gas-filled discharge tubes with at least one main electrode outside the vessel
    • H01J11/20—Constructional details
    • H01J11/22—Electrodes, e.g. special shape, material or configuration
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J11/00—Gas-filled discharge tubes with alternating current induction of the discharge, e.g. alternating current plasma display panels [AC-PDP]; Gas-filled discharge tubes without any main electrode inside the vessel; Gas-filled discharge tubes with at least one main electrode outside the vessel
    • H01J11/10—AC-PDPs with at least one main electrode being out of contact with the plasma
    • H01J11/12—AC-PDPs with at least one main electrode being out of contact with the plasma with main electrodes provided on both sides of the discharge space
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J11/00—Gas-filled discharge tubes with alternating current induction of the discharge, e.g. alternating current plasma display panels [AC-PDP]; Gas-filled discharge tubes without any main electrode inside the vessel; Gas-filled discharge tubes with at least one main electrode outside the vessel
    • H01J11/20—Constructional details
    • H01J11/34—Vessels, containers or parts thereof, e.g. substrates
    • H01J11/36—Spacers, barriers, ribs, partitions or the like

Abstract

본 발명은 발광휘도를 향상시킬 수 있도록 한 플라즈마 디스플레이 패널에 관한 것이다.
본 발명의 플라즈마 디스플레이 패널은 다수의 제 1 및 제 2버스전극과, 상기 제 1버스전극으로부터 교번적으로 신장되는 다수의 제 1전극과, 상기 제 2버스전극으로부터 상기 제 1전극과 마주보도록 신장되는 다수의 제 2전극과, 상기 제 1 및 제 2버스전극과 교차되도록 형성되는 제 1격벽과, 상기 제 1 및 제 2버스전극과 나란하게 형성됨과 아울러 상기 제 1전극 및 제 2전극과 중첩되도록 다수의 홈이 형성된 제 2격벽을 구비한다.

Description

플라즈마 디스플레이 패널{PLASMA DISPLAY PANEL}
본 발명은 플라즈마 디스플레이 패널에 관한 것으로 특히, 발광휘도를 향상시킬 수 있도록 한 플라즈마 디스플레이 패널에 관한 것이다.
최근, 음극선관(Cathode Ray Tube)의 단점인 무게와 부피를 줄일 수 있는 각종 평판 표시장치들이 개발되고 있다. 이러한 평판표시장치는 액정표시장치(Liquid Crystal Display : LCD), 전계 방출 표시장치(Field Emission Display : FED), 플라즈마 디스플레이 패널(Plasma Display Panel : PDP) 및 일렉트로 루미네센스(Electro-Luminescence : EL) 표시장치 등이 있다.
이중 PDP는 기체방전을 이용한 표시소자로서 대형패널의 제작이 용이하다는 장점이 있다. PDP로는 도 1에 도시된 바와 같이 3전극을 구비하고 교류전압에 의해 구동되는 3전극 교류 면방전형 PDP가 대표적이다.
도 1을 참조하면, 3전극 교류 면방전형 PDP의 방전셀은 상부기판(10) 상에 형성되어진 제 1전극(12Y) 및 제 2전극(12Z)과, 하부기판(18) 상에 형성되어진 어드레스전극(20X)을 구비한다.
제 1 및 제 2전극(12Y,12Z)은 방전셀로부터 공급되는 빛을 투과하기 위하여 투명물질로 형성된다. 제 1전극(12Y)과 제 2전극(12Z)의 배면에는 금속물질로 형성된 버스전극(13Y,13Z)이 제 1 및 제 2전극(12Y,12Z)과 나란하게 형성된다. 이와 같은 버스전극(13Y,13Z)은 높은 저항값을 가지는 제 1 및 제 2전극(12Y,12Z)에 구동신호를 공급하기 위하여 이용된다.
제 1전극(12Y)과 제 2전극(12Z)이 나란하게 형성된 상부기판(10)에는 상부 유전층(14)과 보호막(16)이 적층된다. 상부 유전층(14)에는 플라즈마 방전시 발생된 벽전하가 축적된다. 보호막(16)은 플라즈마 방전시 발생된 스퍼터링에 의한 상부 유전층(14)의 손상을 방지함과 아울러 2차 전자의 방출 효율을 높이게 된다. 보호막(16)으로는 통상 산화마그네슘(MgO)이 이용된다.
어드레스전극(20X)이 형성된 하부기판(18) 상에는 하부 유전층(22) 및 격벽(24)이 형성되며, 하부 유전층(22)과 격벽(24) 표면에는 형광체(26)가 도포된다. 어드레스전극(20X)은 제 1전극(12Y) 및 제 2전극(12Z)과 교차되는 방향으로 형성된다. 격벽(24)은 어드레스전극(20X)과 나란하게 형성되어 방전에 의해 생성된 자외선 및 가시광이 인접한 방전셀에 누설되는 것을 방지한다.
형광체(26)는 플라즈마 방전시 발생된 자외선에 의해 여기되어 적색, 녹색 또는 청색 중 어느 하나의 가시광선을 발생하게 된다. 상/하판과 격벽 사이에 마련된 방전공간에는 가스방전을 위해 He+Ne, He+Xe 또는 He+Ne+Xe 등의 불활성 가스가 주입된다.
이와 같은 종래의 PDP에서 제 1전극(12Y) 및 제 2전극(12Z)은 도 2와 같이 방전셀들(1) 각각에서 서로 나란하게 설치된다. 제 1전극(12Y)에는 리셋펄스, 스캔펄스 및 제 1서스테인펄스가 공급된다. 제 2전극(12Y)에는 제 2서스테인펄스가 공급된다.
제 1전극(12Y)에 리셋펄스가 공급될 때 방전셀들이 초기화된다. 제 1전극(12Y)에 스캔펄스가 공급될 때 어드레스전극(20X)에는 스캔펄스에 동기되는 데이터펄스가 공급된다. 이때, 스캔펄스 및 데이터펄스가 공급된 방전셀들에서는 어드레스 방전이 일어난다.
방전셀들에서 어드레스 방전이 발생된 후 제 1전극(12Y) 및 제 2전극(12Z)에 교번적으로 제 1 및 제 2서스테인펄스가 공급된다. 제 1전극(12Y) 및 제 2전극(12Z)에 제 1 및 제 2서스테인펄스가 공급되면 어드레스 방전이 일어난 방전셀들에서 서스테인 방전이 일어난다. 이와 같은 서스테인 방전은 계조값에 따라 방전횟수가 결정되고, 이에 따라 계조값에 따른 화상이 표시된다.
한편, 종래의 제 1전극(12Y) 및 제 2전극(12Z)은 방전셀들에서 넓은 면적을 가지고 서로 나란하게 형성된다. 이와 같이, 제 1전극(12Y) 및 제 2전극(12Z)이 넓은 면적을 가지면 많은 전력이 소비되고, 이에 따라 PDP의 방전효율이 저하된다. 또한, 불투명의 버스전극(13Y,13Z)은 방전에 의해 발생된 가시광선을 차단하고, 이에 따라 버스전극(13Y,13Z)의 폭만큼 휘도가 저하되는 문제점이 있다.
이와같은 단점을 극복하기 위하여 도 3과 같은 PDP가 제안되었다.
도 3을 참조하면, 종래의 다른 실시예에 의한 PDP는 상/하로 서로 인접되게 위치되어 있는 방전셀들이 하나의 픽셀을 형성하는 델타형 구조를 갖는다. 다시말하여, 종래의 다른 실시에에 의한 PDP는 제 n(n은 1이상의 자연수)라인에 위치되는 R 서브픽셀 및 B서브픽셀과 제 n+1 또는 n-1라인과 위치되는 G서브픽셀이 하나의 픽셀을 형성한다.
이와 같은 종래의 다른 실시예에 의한 PDP는 어드레스전극(30X)과, 어드레스전극과(30X)과 교차되는 방향으로 설치되는 제 1 및 제 2버스전극(32Y,32Z)과, 제 1버스전극(32Y)으로부터 신장되는 제 1전극(34Y)과, 제 2버스전극(32Z)으로부터 신장되는 제 2전극(34Z)을 구비한다.
제 1전극(34Y)은 제 1버스전극(32Y)의 제 1 및 제 2측에서 교번적으로 신장된다. 다시 말하여, n번째 어드레스전극(30X)과 교차되는 제 1전극(34Y)이 제 1버스전극(32Y)의 제 1측에서 신장되었다면, n+1번째 어드레스전극(30X)과 교차되는 제 1전극(34Y)은 제 1버스전극(32Y)의 제 2측에서 신장된다.
제 2전극(34Z)은 제 1전극(34Y)과 마찬가지로 제 2버스전극(32Z)의 제 1 및 제 2측에서 교번적으로 신장되어 형성된다. 이때, 제 2전극(34Z)은 제 1전극(34Y)과 대향되도록 형성된다. 다시 말하여, n번째 어드레스전극(30X)과 교차되는 제 1전극(34Y)이 제 1버스전극(32Y)의 제 1측에서 신장되었다면, n번째 어드레스전극(30X)과 교차되는 제 2전극(34Z)은 제 2버스전극(32Z)의 제 2측에서 신장된다.
이와 같은 종래의 다른 실시예에 의한 PDP는 방전셀이 형성되는 부분에만 제 1 및 제 2전극(34Y,34Z)이 형성되기 때문에 전극의 총 면적을 줄일 수 있다. 따라서, 제 1 및 제 2전극(34Y,34Z)의 면적이 줄어드는 만큼 소비전력이 감소하고, 이에 따라 방전효율이 향상된다.
도 4는 도 3에 도시된 PDP에 사용되는 격벽 구조를 나타내는 도면이다.
도 4를 참조하면, 본 발명의 다른 실시예에 의한 PDP에 사용되는 격벽(42)은 버스전극들(32Y,32Z)과 나란하게 형성되는 다수의 제 1격벽(36)과, 제 1격벽(36)들의 사이에 어드레스전극(30X)과 나란하게 형성되는 제 2격벽(38)을 구비한다.
버스전극들(32Y,32Z)은 방전셀(40)들에서 생성된 가시광선을 차단하지 않도록 제 1격벽(36)과 중첩되게 설치된다. 버스전극들(32Y,32Z)들로부터 신장된 제 1 및 제 2전극(34Y,34Z)은 제 1 및 제 2격벽(36,38)에 의하여 형성된 홀에 설치된다. 이때, 제 1 및 제 2전극(34Y,34Z)이 설치된 홀들이 방전셀(40)로 이용된다.
이와 같은 종래의 다른 실시예에 의한 격벽(42)에 의하여 형성된 방전셀(40)의 가로:세로의 비는 4:3으로 설정된다. 따라서, 방전셀(40)의 세로 방향으로 형성되는 제 1 및 제 2전극(34Y,34Z)의 길이가 스트라이프(Stripe) 타입의 격벽(방전셀의 가로:세로의 비 1:3)을 가지는 PDP의 전극들보다 짧게 형성된다. 이와 같이 제 1 및 제 2전극(34Y,34Z)의 길이가 짧게 형성되면 제 1 및 제 2전극(34Y,34Z)의 길이에 비례하는 휘도가 저하된다.
따라서, 본 발명의 목적은 발광휘도를 향상시킬 수 있도록 한 플라즈마 디스플레이 패널을 제공하는데 있다.
도 1은 종래의 3전극 교류 면방전형 플라즈마 디스플레이 패널을 나타내는 사시도.
도 2는 도 1에 도시된 플라즈마 디스플레이 패널의 전극구조를 상세히 나타내는 도면.
도 3은 종래의 다른 실시예에 의한 플라즈마 디스플레이 패널의 전극구조를 나타내는 도면.
도 4는 도 3에 도시된 플라즈마 디스플레이 패널의 전극구조에 적용되는 격벽을 나타내는 도면.
도 5 및 도 6은 본 발명의 실시예에 의한 플라즈마 디스플레이 패널을 나타내는 도면.
< 도면의 주요 부분에 대한 부호의 설명 >
10 : 상부기판 12Y,34Y,60Y : 제 1전극
12Z,34Z,60Z : 제 2전극 13Y,13Z,32Y,32Z,58Y,58Z : 버스전극
14,22 : 유전체층 16 : 보호막
18 : 하부기판 20X,30X,62X : 어드레스전극
24,36,38,42,50,52,55 : 격벽 26 : 형광체층
40,54 : 방전셀 56 : 홈
상기 목적을 달성하기 위하여 본 발명의 플라즈마 디스플레이 패널은 다수의 제 1 및 제 2버스전극과, 상기 제 1버스전극으로부터 교번적으로 신장되는 다수의 제 1전극과, 상기 제 2버스전극으로부터 상기 제 1전극과 마주보도록 신장되는 다수의 제 2전극과, 상기 제 1 및 제 2버스전극과 교차되도록 형성되는 제 1격벽과, 상기 제 1 및 제 2버스전극과 나란하게 형성됨과 아울러 상기 제 1전극 및 제 2전극과 중첩되도록 다수의 홈이 형성된 제 2격벽을 구비한다.
상기 홈은 상기 제 1 및 제 2버스전극과 중첩되게 형성된다.
상기 홈은 상기 제 2격벽의 30% 내지 70%정도의 깊이로 형성된다.
상기 홈의 제 2격벽 방향으로의 길이는 제 1전극 및 제 2전극 중 어느 하나의 길이의 10% 내지 200% 사이에서 설정된다.
상기 목적 외에 본 발명의 다른 목적 및 특징들은 첨부도면을 참조한 실시예에 대한 설명을 통하여 명백하게 드러나게 될 것이다.
이하 도 5 내지 도 6을 참조하여 본 발명의 바람직한 실시예에 대하여 설명하기로 한다.
도 5 및 도 6은 본 발명의 실시예에 의한 플라즈마 디스플레이 패널을 나타내는 도면이다.
도 5 및 도 6을 참조하면, 본 발명의 실시예에 의한 PDP는 상/하로 서로 인접되게 위치되어 있는 방전셀들이 하나의 픽셀을 형성하는 델타형 구조를 갖는다.
이와 같은 본 발명의 실시예에 의한 PDP는 어드레스전극(62X)과, 어드레스전극(62X)과 교차되는 방향으로 설치되는 제 1 및 제 2버스전극(58Y,58Z)과, 제 1버스전극(58Y)으로부터 신장되는 제 1전극(60Y)과, 제 2버스전극(58Z)으로부터 신장되는 제 2전극(60Z)을 구비한다.
제 1전극(60Y)은 제 1버스전극(58Y)의 제 1 및 제 2측에서 교번적으로 신장된다. 제 2전극(60Z)은 제 2버스전극(58Z)의 제 1 및 제 2측에서 교번적으로 신장된다. 이때, 제 1 및 제 2전극(60Y,60Z)은 동일 방전셀에서 서로 대향되도록 배치된다.
이와 같은 본 발명의 PDP에서 격벽(55)은 버스전극들(58Y,58Z)과 나란하게 형성되는 다수의 제 1격벽(50)과, 제 1격벽(50)들 사이에 어드레스전극(62X)과 나란하게 형성되는 다수의 제 2격벽(52)을 구비한다.
제 1 및 제 2전극(60Y,60Z)은 제 1 및 제 2격벽(50,52)에 의하여 형성된 홀(54)에 설치된다. 이때, 제 1 및 제 2격벽(50,52)에 의해 형성된 홀(54)들이 방전셀(54)로 이용된다.
제 1격벽(50)에는 제 1 및 제 2전극(60Y,60Z)이 중첩되는 부분에 소정의 홈(56)이 형성된다. 다시 말하여, 제 1버스전극(58Y)과 중첩되는 제 1격벽(50)은 제 1전극(60Y)과 중첩될 수 있도록 제 1 및 제 2측에 교번적으로 형성된 홈(56)을 구비한다. 마찬가지로, 제 2버스전극(58Z)과 중첩되는 제 1격벽(50)은 제 2전극(60Z)과 중첩될 수 있도록 제 1 및 제 2측에 교번적으로 형성된 홈(56)을 구비한다.
여기서, 제 1격벽(50)들에 형성된 홈(56)은 방전셀(54) 내에서 서로 마주보도록 배치된다. 이때, 홈(56)의 깊이는 제 1격벽(50)의 30% 내지 70% 사이에서 설정된다. 또한, 홈(56)의 길이는 제 1전극(60Y) 및 제 2전극(60Z) 중 어느 하나의 길이의 10% 내지 200% 사이에서 결정된다.
이와 같이 홈(56)들이 제 1격벽(50)에 형성되면 방전셀의 면적이 홈(56)의 면적만큼 넓어지게 된다. 즉, 홈(56)의 면적만큼 방전공간이 넓어지고, 이에 따라 PDP의 휘도가 향상된다. 또한, 홈(56)이 형성된 폭만큼 제 1 및 제 2전극(60Y,60Z)의 길이가 길어지고, 이에 따라 PDP의 휘도가 향상된다.
상술한 바와 같이, 본 발명에 따른 플라즈마 디스플레이 패널에 의하면 가로격벽에 제 1 및 제 2전극들과 중첩되는 홈들이 형성된다. 이와 같은 홈들은 방전셀에서 서로 마주보도록 형성되어 방전공간이 넓어지고, 이에 따라 플라즈마 디스플레이 패널의 휘도가 향상된다. 아울러, 홈이 형성된 깊이만큼 제 1 및 제 2전극들이 길게 형성되고, 이에 따라 플라즈마 디스플레이 패널의 휘도를 향상시킬 수 있다.
이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여져야만 할 것이다.

Claims (4)

  1. 다수의 제 1 및 제 2버스전극과,
    상기 제 1버스전극으로부터 교번적으로 신장되는 다수의 제 1전극과,
    상기 제 2버스전극으로부터 상기 제 1전극과 마주보도록 신장되는 다수의 제 2전극과,
    상기 제 1 및 제 2버스전극과 교차되도록 형성되는 제 1격벽과,
    상기 제 1 및 제 2버스전극과 나란하게 형성됨과 아울러 상기 제 1전극 및 제 2전극과 중첩되도록 다수의 홈이 형성된 제 2격벽을 구비하는 것을 특징으로 하는 플라즈마 디스플레이 패널.
  2. 제 1항에 있어서,
    상기 홈은 상기 제 1 및 제 2버스전극과 중첩되게 형성되는 것을 특징으로 하는 플라즈마 디스플레이 패널.
  3. 제 1항에 있어서,
    상기 홈은 상기 제 2격벽의 30% 내지 70%정도의 깊이로 형성되는 것을 특징으로 하는 플라즈마 디스플레이 패널.
  4. 제 3항에 있어서,
    상기 홈의 제 2격벽 방향으로의 길이는 상기 제 1전극 및 제 2전극 중 어느하나의 길이의 10% 내지 200% 사이에서 설정되는 것을 특징으로 하는 플라즈마 디스플레이 패널.
KR10-2002-0001196A 2002-01-09 2002-01-09 플라즈마 디스플레이 패널 KR100433228B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-2002-0001196A KR100433228B1 (ko) 2002-01-09 2002-01-09 플라즈마 디스플레이 패널

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2002-0001196A KR100433228B1 (ko) 2002-01-09 2002-01-09 플라즈마 디스플레이 패널

Publications (2)

Publication Number Publication Date
KR20030060477A KR20030060477A (ko) 2003-07-16
KR100433228B1 true KR100433228B1 (ko) 2004-05-27

Family

ID=32217435

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2002-0001196A KR100433228B1 (ko) 2002-01-09 2002-01-09 플라즈마 디스플레이 패널

Country Status (1)

Country Link
KR (1) KR100433228B1 (ko)

Also Published As

Publication number Publication date
KR20030060477A (ko) 2003-07-16

Similar Documents

Publication Publication Date Title
JP3641240B2 (ja) プラズマディスプレイパネルとその駆動方法
KR100453163B1 (ko) 플라즈마 디스플레이 패널
KR100700516B1 (ko) 플라즈마 디스플레이 패널
KR100433228B1 (ko) 플라즈마 디스플레이 패널
KR100433226B1 (ko) 플라즈마 디스플레이 패널
US6940224B2 (en) Plasma display panel having specifically spaced holes formed in the electrodes
KR100438912B1 (ko) 플라즈마 디스플레이 패널의 구동방법
KR100315125B1 (ko) 플라즈마 디스플레이 패널
KR100456142B1 (ko) 플라즈마 디스플레이 패널 및 그 제조방법
KR100480168B1 (ko) 플라즈마 디스플레이 패널의 구동방법
KR100482339B1 (ko) 플라즈마 디스플레이 패널의 구동방법
KR100421496B1 (ko) 플라즈마 디스플레이 패널
KR100366939B1 (ko) 플라즈마 디스플레이 패널의 전극
KR100452698B1 (ko) 플라즈마 디스플레이 패널
KR20020001181A (ko) 사다리 패턴 형태의 전극을 가지는 플라즈마 디스플레이패널
KR100452694B1 (ko) 플라즈마 디스플레이 패널
KR20030026777A (ko) 플라즈마 디스플레이 패널
KR100421490B1 (ko) 3전극 트리거-유지 전극구조를 가지는 플라즈마디스플레이 패널
KR100844837B1 (ko) 플라즈마 디스플레이 패널
KR100581938B1 (ko) 플라즈마 디스플레이 패널
KR100452696B1 (ko) 플라즈마 디스플레이 패널
JP4262648B2 (ja) プラズマディスプレイパネル
KR100444511B1 (ko) 플라즈마 디스플레이 패널
KR100400373B1 (ko) 플라즈마 디스플레이 패널
KR100421488B1 (ko) 플라즈마 디스플레이 패널

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20070404

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee