KR100429875B1 - 트레이 내에 수납된 반도체 칩들의 수납 상태를 검사하는방법 - Google Patents

트레이 내에 수납된 반도체 칩들의 수납 상태를 검사하는방법 Download PDF

Info

Publication number
KR100429875B1
KR100429875B1 KR10-2001-0044205A KR20010044205A KR100429875B1 KR 100429875 B1 KR100429875 B1 KR 100429875B1 KR 20010044205 A KR20010044205 A KR 20010044205A KR 100429875 B1 KR100429875 B1 KR 100429875B1
Authority
KR
South Korea
Prior art keywords
semiconductor chip
tray
image
semiconductor chips
semiconductor
Prior art date
Application number
KR10-2001-0044205A
Other languages
English (en)
Other versions
KR20030009656A (ko
Inventor
임성묵
채효근
방정호
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR10-2001-0044205A priority Critical patent/KR100429875B1/ko
Publication of KR20030009656A publication Critical patent/KR20030009656A/ko
Application granted granted Critical
Publication of KR100429875B1 publication Critical patent/KR100429875B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Packaging Frangible Articles (AREA)

Abstract

트레이(tray) 내에 수납된 반도체 칩들의 수납 상태를 검사하는 방법을 개시한다. 본 발명의 일 관점에 따른 검사 방법은, 반도체 칩들이 수납 배열된 트레이를 준비하는 단계와, 반도체 칩의 어느 하나를 포함하는 영역에 대한 1차 영상을 취득하는 단계와, 1차 영상으로부터 반도체 칩의 외곽선을 구분하여 기준점을 설정하는 단계와, 기준점에서 반도체 칩의 영역으로만 확장된 일정 범위를 찾기 영역으로 설정하는 단계와, 1차 영상을 취득하는 단계에서와 다른 조명 조건을 사용하여 반도체 칩을 포함하는 영역에 대한 2차 영상을 취득하는 단계와, 2차 영상의 찾기 영역 범위에서 반도체 칩에 구비되어 있는 표식이 존재하는지의 여부를 검사하는 단계, 및 표식의 존재 여부에 따라 반도체 칩의 수납 상태의 양호를 판단하는 단계를 포함하여 수행된다.

Description

트레이 내에 수납된 반도체 칩들의 수납 상태를 검사하는 방법{Method of inspecting collection states of semiconductor chips collected in tray}
본 발명은 반도체 장치 검사 방법에 관한 것으로, 특히, 반도체 칩의 표면에 존재하는 표식(index mark)을 검출하여 트레이(tray) 내에 수납된 반도체 칩들의 수납 상태를 검사하는 방법에 관한 것이다.
반도체 장치 제조 공정을 통해서 제조된 반도체 칩 표면에는 반도체 칩의 위치 인식을 위해서 표식이 형성된다. 반도체 칩에는 다수의 외부 단자들이 구비되어 있으며, 이러한 반도체 칩을 사용하기 위해서는 이러한 단자들의 각각의 기능에 맞도록 배열을 인식할 필요가 있다. 반도체 칩들의 단자 배열 또는 반도체 칩들의 외관상의 방향성을 인식하기 위해서는 이러한 단자들(예컨대, 리드(lead) 또는 솔더볼(solder ball) 형태를 가진다) 각각의 위치를 인식해야하며, 이를 위해서 반도체 칩의 표면 어느 한 부분, 예컨대, 반도체 칩의 어느 한 모서리 부분의 표면에는 표식이 구비되게 된다.
이러한 표식은 각각의 단자들의 배열을 인식하는 기준점으로 이용되며, 인덱스 홀(index hole) 또는 핀_1(Pin_1) 등으로 불려지기도 한다. 이러한 표식은 일반적으로 원형으로 사용되며 미리 약속된 지정된 영역 내에 표시하게 되어 있다. 이러한 표식이 없다면 각각의 단자들의 정확한 방향을 알 수 없어 반도체 칩을 실제 사용에 혼선을 초래하게 될 수 있다. 또한, 이러한 표식은 제품 출하 직전이나 사용자가 제품을 실장하는 과정에서 취급용기 내에 제품의 수납 방향이 제대로 되어 있는지를 검사하는 과정에서 유용하게 사용된다.
이러한 제품, 즉, 반도체 칩들의 수납 상태를 검사하는 방법은, 트레이(tray)와 같은 용기에 반도체 칩들이 담겨져 있는 상태를 화상 처리 기술로 판정하는 방법으로 수행된다. 예를 들어, 트레이에 수납된 반도체 칩들을 CCD(Charge Coupled Device) 카메라 등을 이용하여 제품 표면의 표식에 대한 화상 이미지(image)를 얻어서 수납이 제대로 된 방향으로 되었는지 여부를 판정하는 방식으로 수납 상태를 검사하고 있다.
도 1은 트레이(100)에 수납된 반도체 칩(200)들을 CCD 카메라(300)가 검사하는 상태를 나타낸다. 트레이(100)에 수반된 제품들, 즉, 반도체 칩(200)들의 표면을 CCD 카메라(300)가 이동하며 검사하게 된다. 이때, CCD 카메라는 반도체 칩(200)들 표면에 각각 구비된 표식을 검출하여, 표식의 존재 유무를 판별하게 된다. 이에 따라, 수납 용기, 즉, 트레이(100)의 각 홈에 들어있는 반도체 칩(200)들 각각의 수납 상태가 제대로 되어 있는지를 판정하게 된다.
도 2는 트레이(100)에 반도체 칩(200)들이 수납된 상태의 예를 나타낸다. 반도체 칩(200)들은 트레이(100)의 각 홈(110)에 수납되게 되며, 이들이 정상적으로수납되었는지, 즉, 제대로 된 일정 방향으로 배열되었는지는 반도체 칩(200)들의 표면에 구비된 표식(210)들을 검출함으로써 판정될 수 있다. 예를 들어, A로 지칭되는 반도체 칩(200)들의 수납 상태를 정상으로 가정하면, B로 지칭되는 반도체 칩(200)의 수납 상태는 비정상으로 분류될 수 있다.
CCD 카메라(도 1의 300)에서 얻어지는 화상 이미지로 이러한 반도체 칩(200)들의 수납 상태를 판정하는 기준은, 얻어지는 화상 이미지에 표식(210)이 검출되는 지 아니면 검출되지 않는지의 여부가 된다. 따라서, CCD 카메라(300)가 화상 이미지를 얻는 찾기 영역(searching region)은 반도체 칩(200) 표면 전체로 설정되기보다는 표식(210)이 정상적으로 위치해야될 영역으로 설정된다.
도 3은 트레이(100)에 반도체 칩(200)이 정상적으로 수납된 상태를 나타내고, 도 4는 트레이(100)에 반도체 칩(200)이 비정상적으로 수납된 상태를 나타낸다. 도 3에서와 같이 정상적으로 반도체 칩(200)이 트레이(100)에 수납되었을 경우, CCD 카메라(도 1의 300)의 찾기 영역(310) 내에 표식(210)이 검출되나, 도 4에서와 같이 비정상적으로 반도체 칩(200)이 트레이(100)에 수납되었을 경우, CCD 카메라(300)의 찾기 영역(310) 내에 표식(210)이 검출되지 않는다.
이와 같이 CCD 카메라(300)가 얻는 화상 이미지에서 표식(210)에 연관되는 화상 신호가 얻어질 경우 정상적인 수납 상태로 판정하게 되고, 반대로, 화상 이미지에서 표식(210)에 연관된 화상 신호가 얻어지지 않을 경우에는 비정상적인 수납 상태로 판정하게 된다.
그런데, 이러한 표식 검출 방법에 의한 반도체 칩들의 수납 상태 검사 방법은 트레이(100) 표면의 빛 반사 등의 외부 환경에 의한 영향으로 표식(210)을 오인식할 수 있는 문제가 발생할 수 있다.
도 5는 화상 이미지를 얻을 때 설정되는 찾기 영역(310)을 나타낸다. 찾기 영역(310)은 반도체 칩(200) 상에 존재하는 표식(210)이 위치할 수 있는 허용될 수 있는 범위로 설정된다. 반도체 칩(200)의 표면에 형성되는 표식(210)은 개개 반도체 칩(200)들에 따라 약간씩 그 위치가 변동될 수 있고, 반도체 칩(200)들이 트레이(도 1의 100)에 수납될 때 수납 홈(도 2의 110)에 약간씩의 여유 공간이 있어 그 위치가 약간씩 변동될 수 있다. 따라서, 항상 같거나 고정된 위치에 수납 홈(110)에 대해서 표식(210)이 존재하기는 기대하기 어렵다. 이를 보정하기 위해서, 화상 이미지를 얻을 때 설정되는 찾기 영역(310)은 도 5에 도시된 바와 같이 표식(210)이 위치하는 반도체 칩(200)의 모서리 부분을 포함하는 일정한 범위로 설정된다.
이에 따라, 찾기 영역(310) 내에는 반도체 칩(200)에서 표식(210)이 위치할 부분뿐만 아니라, 수납된 반도체 칩(200)의 외곽을 벗어나 트레이(도 3의 100)의 표면 등도 포함될 수 있다. 그런데, 이러한 찾기 영역(310) 내의 트레이(100) 표면에 표식(210)과 유사한 밝기로 화상 신호를 발생시킬 수 있는 어떤 이미지가 존재하면, 표식 인식에 오류가 발생할 수 있다.
도 6은 표식 인식 오류의 일례를 나타낸다. 도 6에서와 같이 트레이(100) 내에 반도체 칩(100)이 비정상적으로 수납되어, 표식(210)이 찾기 영역(310) 내에 위치하지 않을 경우에, 정상적으로 화상 인식이 이루어질 경우에는 찾기 영역(310) 내에 표식 인식이 없어야 한다. 그런데, 찾기 영역(310) 내의 제품, 즉, 반도체칩(200)의 외관의 트레이(100)의 표면에 표식(210)과 유사한 밝기의 어떤 오류 이미지(350)가 존재한다면, 표식(210)이 존재하는 것으로 잘못 인식될 수 있다. 이러한 오인식된 화상 신호에 의해서, 실질적으로 비정상적으로 반도체 칩(200)이 수납되었더라도 정상적으로 수납된 것으로 잘못 판정될 수 있다. 이러한 오인식되는 화상 신호는 상기한 오류 이미지(350)의 존재에 기인할 수도 있고, 트레이(100) 표면으로부터의 반사되는 빛의 간섭으로부터 기인할 수도 있다.
이와 같은 오인식에 의한 검사 오류 또는 표식 검출 오류를 방지하기 위해서 보다 효과적인 표식 검출 방법이 요구되고 있다.
본 발명이 이루고자 하는 기술적 과제는, 트레이에 수납된 반도체 칩들의 상태를 검사하기 위해서 보다 정확하게 반도체 칩의 표면에 존재하는 표식을 검출하여 트레이 내에 수납된 반도체 칩들의 수납 상태를 검사하는 방법을 제공하는 데 있다.
도 1은 트레이에 수납된 반도체 칩들을 CCD(Charge Coupled Device) 카메라가 검사하는 상태를 설명하기 위해서 개략적으로 도시한 도면이다.
도 2는 트레이에 반도체 칩들이 수납된 상태의 일례를 설명하기 위해서 개략적으로 도시한 도면이다.
도 3은 트레이에 반도체 칩이 정상적으로 수납된 상태를 설명하기 위해서 개략적으로 도시한 도면이다.
도 4는 트레이에 반도체 칩이 비정상적으로 수납된 상태를 설명하기 위해서 개략적으로 도시한 도면이다.
도 5는 종래의 검사 방법에서의 화상 이미지를 얻을 때 설정되는 찾기 영역을 설명하기 위해서 개략적으로 도시한 도면이다.
도 6은 종래의 검사 방법에서 발생될 수 있는 표식 인식 오류의 일례를 설명하기 위해서 개략적으로 도시한 도면이다.
도 7은 본 발명의 실시예에 의한 트레이 내에 수납된 반도체 칩들의 수납 상태를 검사하는 방법을 설명하기 위해서 개략적으로 도시한 공정 흐름도이다.
도 8은 본 발명의 실시예에 의한 트레이 내에 수납된 반도체 칩들의 수납 상태를 검사하는 방법의 1차 영상 취득 단계에서의 피검사체의 상태를 설명하기 위해서 개략적으로 도시한 도면이다.
도 9는 본 발명의 실시예에 의한 트레이 내에 수납된 반도체 칩들의 수납 상태를 검사하는 방법의 피검사체의 1차 영상을 취득하는 단계에서의 조명 상태를 설명하기 위해서 개략적으로 도시한 도면이다.
도 10은 본 발명의 실시예에 의한 트레이 내에 수납된 반도체 칩들의 수납 상태를 검사하는 방법의 피검사체의 1차 영상을 취득하는 단계에서 실제 취득된 화상의 일례를 설명하기 위해서 제시한 사진이다.
도 11은 본 발명의 실시예에 의한 트레이 내에 수납된 반도체 칩들의 수납 상태를 검사하는 방법의 기준점으로 설정하는 일례를 설명하기 위해서 개략적으로 도시한 도면이다.
도 12는 본 발명의 실시예에 의한 트레이 내에 수납된 반도체 칩들의 수납 상태를 검사하는 방법의 찾기 영역을 설정하는 일례를 설명하기 위해서 개략적으로 도시한 도면이다.
도 13은 본 발명의 실시예에 의한 트레이 내에 수납된 반도체 칩들의 수납 상태를 검사하는 방법의 피검사체의 2차 영상을 취득하는 단계에서의 조명 상태를 설명하기 위해서 개략적으로 도시한 도면이다.
도 14는 본 발명의 실시예에 의한 트레이 내에 수납된 반도체 칩들의 수납 상태를 검사하는 방법의 피검사체의 2차 영상을 취득하는 단계에서 실제 취득된 화상의 일례를 설명하기 위해서 제시한 사진이다.
<도면의 주요 부호에 대한 간략한 설명>
1000: 트레이(tray), 2000: 반도체 칩,
2500: 표식(index mark),
3000; CCD(Charge Coupled Device) 카메라,
3500; 찾기 영역.
상기의 기술적 과제를 달성하기 위한 본 발명의 일 관점은 트레이 내에 수납된 반도체 칩들의 수납 상태를 검사하는 방법을 제공한다. 이러한 검사 방법은 반도체 칩들이 수납 배열된 트레이를 준비하는 단계와, 상기 반도체 칩의 어느 하나를 포함하는 영역에 대한 1차 영상을 취득하는 단계와, 상기 1차 영상으로부터 상기 반도체 칩의 외곽선을 구분하여 기준점을 설정하는 단계와, 상기 기준점에서 상기 반도체 칩의 영역으로만 확장된 일정 범위를 찾기 영역으로 설정하는 단계와,상기 1차 영상을 취득하는 단계에서와 다른 조명 조건을 사용하여 상기 반도체 칩을 포함하는 영역에 대한 2차 영상을 취득하는 단계와, 상기 2차 영상의 상기 찾기 영역 범위에서 상기 반도체 칩에 구비되어 있는 표식이 존재하는지의 여부를 검사하는 단계, 및 상기 표식의 존재 여부에 따라 상기 반도체 칩의 수납 상태의 양호를 판단하는 단계를 포함하여 수행된다.
이때, 상기 1차 영상을 취득하는 단계는 상기 반도체 칩의 표면에 대해서 수직한 방향으로 입사되는 수직 조명을 사용하여 수행된다.
상기 기준점은 상기 반도체 칩의 어느 한 모서리로 설정되며, 상기 어느 한 모서리는 상기 외곽선을 연장하여 상기 외곽선이 교차되는 지점으로 설정된다.
상기 2차 영상을 취득하는 단계는 상기 반도체 칩의 측 방향으로부터 상기 표면으로 입사되는 측면 조명을 사용하여 수행된다.
본 발명에 따르면, 트레이에 수납된 반도체 칩들의 상태를 검사할 때 수납된 반도체 칩들에 인근하는 트레이 표면 등과 같은 외부 환경에 의한 간섭을 배제할 수 있어, 보다 정확하게 반도체 칩의 표면에 존재하는 표식을 검출할 수 있다. 이에 따라, 트레이 내에 수납된 반도체 칩들의 수납 상태를 보다 정확하게 검사하는 방법을 제공할 수 있다.
이하, 첨부 도면을 참조하여 본 발명의 실시예를 상세히 설명한다. 그러나, 본 발명의 실시예들은 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 아래에서 상술하는 실시예들로 인해 한정되어지는 것으로 해석되어져서는 안된다. 본 발명의 실시예들은 당업계에서 평균적인 지식을 가진 자에게 본 발명을 보다 완전하게 설명하기 위해서 제공되어지는 것이다. 따라서, 도면에서의 요소의 형상 등은 보다 명확한 설명을 강조하기 위해서 과장되어진 것이며, 도면 상에서 동일한 부호로 표시된 요소는 동일한 요소를 의미한다.
본 발명의 실시예에서는 트레이와 같은 수납 용기에 수납된 제품들, 즉, 반도체 칩들의 수납 상태를 판별하기 위해서, 반도체 칩들의 표면 각각에 존재하는 표식을 보다 정확하게 오인식 없이 검출하는 방법을 제공한다. 표식을 검출하기 위해서 표식이 위치하여야할 위치에 설정되는 찾기 영역 설정을 보다 효과적으로 하여, 주변 환경에 의한 오인식 화상 신호의 발생 또는 표식 오인식 등이 발생되는 것을 방지한다.
도 7은 본 발명의 실시예에 의한 트레이 내에 수납된 반도체 칩들의 수납 상태를 검사하는 방법을 설명하기 위해서 개략적으로 도시한 공정 흐름도이다. 도 8 내지 도 14는 도 7의 트레이 내에 수납된 반도체 칩들의 수납 상태를 검사하는 방법을 단계별로 설명하기 위해서 개략적으로 도시한 도면들이다.
본 발명의 실시예에 의한 반도체 칩의 표식을 검출하여 트레이 내에 수납된 반도체 칩들의 수납 상태를 검사하는 방법은 표식 검출을 위한 화상을 얻을 찾기 영역을 설정하기 위한 피검사체, 즉, 트레이에 수납된 반도체 침을 포함하는 영역을 대상으로 하여 1차 영상을 취득하는 단계(710)를 포함한다. 피검사체의 1차 영상을 취득하는 단계(710)는 표식 인식을 위한 화상을 얻을 범위를 설정하기 위해서 수행된다.
도 8은 1차 영상 취득 단계(도 7의 710)에서의 피검사체를 개략적으로 나타내고, 도 9는 피검사체의 1차 영상을 취득하는 단계(710)에서의 조명 상태를 개략적으로 나타내며, 도 10은 피검사체의 1차 영상을 취득하는 단계에서 실제 취득된 화상의 일례를 나타낸다.
도 7의 피검사체의 1차 영상을 취득하는 단계(710)는, 도 8에 도시된 바와 같이, 트레이(1000)에 수납된 반도체 칩(2000)과 트레이(1000)를 포함하는 범위를 화상을 얻는 영역으로 설정한다. 이는 반도체 칩(2000)의 외곽을 뚜렷하게 인식할 수 있는 영상을 얻기 위해서이다. 이때, CCD 카메라(3000)가 피검사체, 즉, 트레이(1000) 및 반도체 칩(2000)의 표면 영상을 얻기 위해서 피검사체의 표면에 조사하는 조명은 도 9에 도시된 바와 같이 수직 조명을 이용하는 것이 바람직하다. 이러한 수직 조명은 반도체 칩(2000)의 표면에 존재하는 표식이 보이지 않을 정도로 강한 조명인 것이 바람직하다. 즉, 이러한 수직 조명은 취득되는 1차 영상에서 트레이(1000)와 반도체 칩(2000)간의 경계, 보다 바람직하게는 반도체 칩(2000)의 외곽만이 뚜렷하게 구분되도록 유도하기 위해서 도입된다.
이와 같은 1차 영상 취득 단계(도 7의 710)에서 실제 얻어지는 영상의 실제 일례는 도 10과 같다. 도 10의 사진에서 인식되는 바와 같이, 반도체 칩의 표면은 매우 밝게 나타나게 되어 반도체 칩의 에지(edge)부분, 즉, 외곽선이 명확하게 인식될 수 있다. 이와 같은 영상을 얻기 위해서, 본 발명에서의 표식 검출의 대상이 되는 반도체 칩은, 웨이퍼로부터 절단(sawing)된 웨이퍼 칩(wafer chip)이 노출된 형태로 패키지(package)된 제품인 것이 바람직하다. 이는 웨이퍼 칩의 표면이 노출된 상태이어야 상기한 도 10의 영상에서와 같이 수직 조명 하에서 반도체 칩 표면이 매우 밝게 인식될 수 있기 때문이다. 따라서, 본 발명의 실시예에서의 반도체 칩은 도 9에 도시된 바와 같이 μBGA와 같이 웨이퍼 칩 형태로 패키지된 반도체 칩인 것이 적절하다.
이후에, 표식을 검출할 때의 검출 대상 영역을 설정하는 기준으로 이용되는 기준점을 설정한다(도 7의 720). 예를 들어, 도 10과 같이 취득된 1차 영상에서 반도체 칩(2000) 표면의 가장 자리가 뚜렷이 인식될 수 있으므로, 이러한 가장 자리를 연장하여 반도체 칩(2000)의 모서리를 찾아 이를 이후 단계의 기준점(0, 0)으로 설정한다(720).
도 11은 반도체 칩(2000)의 모서리를 기준점으로 설정하는 일례를 나타낸다. 예를 들어, 반도체 칩(2000)의 모서리, 즉, 외곽선을 연장하여 기준이 되는 반도체 칩(2000)의 좌측 하단 모서리의 위치를 기준점(0, 0)으로 결정한다.
다음에, 기준점(0, 0)에서 확장된 값으로 찾기 영역을 설정한다(도 7의 730).
도 12는 찾기 영역(3500)을 설정하는 일례를 나타낸다. 구체적으로, 반도체 칩(2000)의 모서리로 설정된 기준점(0, 0)을 기준으로 반도체 칩(2000) 영역으로만 X방향 및 Y방향으로 ΔX 및 ΔY 만큼 확장하여 표식을 찾기 위한 찾기 영역(3500)을 설정한다. 즉, 기준점(0, 0)으로부터의 ΔX 및 ΔY로 입력되는 범위 내의 영역을 찾기 영역(350)으로 설정한다. 이러한 ΔX 및 ΔY의 값은 반도체 칩(2000) 상에 표식이 구비되는 범위를 포함하도록 설정될 수 있으며, 또한, 반도체 칩(2000)이 트레이(1000)에 수납될 때의 여유 마진(margin)을 고려하여 표식이 위치할 범위를포함하도록 임의로 미리 설정될 수 있다.
이러한 찾기 영역(3500)은 반도체 칩(2000)의 어느 한 모서리를 기준점(0, 0)으로 설정하여 이로부터 확장된 범위로 지정되므로, 반도체 칩(2000) 영역 내에만 해당되게 된다. 따라서, 찾기 영역(3500)에 트레이(1000) 영역 등과 같이 반도체 칩(2000) 영역이 아닌 부분은 자동적으로 배제되게 된다.
이후에, 이러한 설정된 찾기 영역(3500)에서 피검사체의 2차 영상을 취득한다(도 7의 740).
도 13은 피검사체의 2차 영상을 취득하는 단계(740)에서의 조명 상태를 개략적으로 나타내며, 도 14는 피검사체의 2차 영상을 취득하는 단계에서 실제 취득된 화상의 일례를 나타낸다.
피검사체의 2차 영상을 취득하는 단계740)는 표식이 인식될 수 있는 화상을 얻는 것이 목적이므로, 도 13에 도시된 바와 같이 측면 조명을 사용하여 CCD 카메라(3000)로 2차 영상을 취득한다. 이와 같이 얻어진 2차 영상의 일례는 도 14에 도시된 바와 같다.
이후에, 이러한 취득된 2차 영상에서 앞서 설정된 찾기 영역(3500) 내에서 표식 찾기 검사를 수행한다(도 7의 750). 예를 들어, 도 14의 C로 표시된 영역이 앞서 설정된 찾기 영역(3500)이라면, 이 영역 내에 표식이 인식되는 지를 검사한다.
찾기 영역(3500) 내에서 표식이 인식되면 양호한 상태로, 표식이 인식되지 않으면 불량의 상태로 판정한다(도 7의 760). 불량한 상태로 판정될 경우에는 반도체 칩(2000)의 위치를 바로잡도록 교정하게 한다(도 7의 770). 양호 상태로 판정될 경우에는 해당 반도체 칩(2000)에 대한 검사를 종료한다(780). 이후에, 피검사체, 즉, 반도체 칩(2000)을 변경하고(790), 도 7의 피검사체의 1차 영상 취득 단계(710)에서부터 표식 검출 단계들을 순차적으로 수행한다.
본 발명의 실시예에 따른 반도체 칩의 표식을 검출하여 트레이 내에 수납된 반도체 칩들의 수납 상태를 검사하는 방법은, 반도체 칩들이 담긴 트레이의 표면으로부터의 영향 등과 같은 외부 영향에 의해서 표식을 오인식하는 것을 방지할 수 있다. 구체적으로, 본 발명의 실시예에서는 표식을 찾는 찾기 영역(도 12의 3500)이 반도체 칩(2500)의 모서리로부터 반도체 칩(2500) 영역으로 확장된 영역으로 설정되므로, 외부 영향으로부터의 오인식이 발생할 가능성을 최소화하거나 방지할 수 있다. 즉, 찾기 영역(3500)에 트레이(1000) 표면 또는 트레이(1000)의 수납 홈 등과 같이 반도체 칩(2000) 영역에 해당되지 않는 부분은 절대적으로 배제되게 된다.
도 6에 도시된 찾기 영역(도 6의 310)의 경우에는 트레이(100) 표면 등을 내포하고 있으나, 도 12 또는 도 14에 제시된 본 발명의 실시예에서 설정되는 찾기 영역(3500)은 반도체 칩(2000) 영역에만 위치하도록 설정된다. 따라서, 찾기 영역(3500) 내에서 표식을 인식하고자 검사할 때, 표식 인식에 영향을 미칠 수 있는 외부적인 요소는 모두 배제될 수 있다. 따라서, 외부 노이즈(noise)에 의한 영향 또는 오인식 등이 표식을 검출하는 과정에서 발생하는 것을 방지할 수 있다.
이상, 본 발명을 구체적인 실시예를 통하여 상세히 설명하였으나, 본 발명은 이에 한정되지 않고, 본 발명의 기술적 사상 내에서 당 분야의 통상의 지식을 가진자에 의해 그 변형이나 개량이 가능함이 명백하다.
상술한 본 발명에 따르면, 트레이에 수납된 반도체 칩들에 존재하는 표식을 정확하게 검출할 수 있어, 트레이에 수납된 반도체 칩들의 수납 상태를 정확하게 검출할 수 있다.

Claims (11)

  1. 반도체 칩들이 수납 배열된 트레이를 준비하는 단계;
    상기 반도체 칩의 표면에 대해서 수직한 방향으로 입사되는 수직 조명을 사용하여 상기 반도체 칩의 어느 하나를 포함하는 영역에 대한 1차 영상을 취득하는 단계;
    상기 1차 영상으로부터 상기 반도체 칩의 외곽선을 구분하여 상기 반도체 칩의 어느 한 모서리로 설정되는 기준점을 설정하는 단계;
    상기 기준점에서 상기 반도체 칩의 영역으로만 확장된 일정 범위를 찾기 영역으로 설정하는 단계;
    상기 1차 영상을 취득하는 단계에서와 다른 상기 반도체 칩의 측 방향으로부터 상기 반도체 칩의 표면으로 입사되는 측면 조명을 사용하여 상기 반도체 칩을 포함하는 영역에 대한 2차 영상을 취득하는 단계;
    상기 2차 영상의 상기 찾기 영역 범위에서 상기 반도체 칩에 구비되어 있는 표식이 존재하는지의 여부를 검사하는 단계; 및
    상기 표식의 존재 여부에 따라 상기 반도체 칩의 수납 상태의 양호를 판단하는 단계를 포함하는 것을 특징으로 하는 트레이 내에 수납된 반도체 칩들의 수납 상태를 검사하는 방법.
  2. 제1항에 있어서, 상기 반도체 칩은
    웨이퍼로부터 절단된 낱개의 웨이퍼 칩이 외부로 노출된 형태로 패키지(package)된 것을 특징으로 하는 트레이 내에 수납된 반도체 칩들의 수납 상태를 검사하는 방법.
  3. 삭제
  4. 제1항에 있어서, 상기 수직 조명에 의해서
    획득되는 상기 1차 영상은 상기 반도체 칩의 표면과 상기 트레이 표면의 명암을 나타내게 되고,
    상기 반도체 칩의 외곽선은
    상기 명암에 의해서 구분되는 것을 특징으로 하는 트레이 내에 수납된 반도체 칩들의 수납 상태를 검사하는 방법.
  5. 제1항에 있어서, 상기 1차 영상은
    CCD 카메라(Charge Coupled Device camera)에 의해서 얻어지는 것을 특징으로 하는 트레이 내에 수납된 반도체 칩들의 수납 상태를 검사하는 방법.
  6. 삭제
  7. 제1항에 있어서, 상기 어느 한 모서리는
    상기 외곽선을 연장하여 상기 외곽선이 교차되는 지점으로 설정되는 것을 특징으로 하는 트레이 내에 수납된 반도체 칩들의 수납 상태를 검사하는 방법.
  8. 삭제
  9. 제1항에 있어서, 상기 2차 영상은
    CCD 카메라(Charge Coupled Device camera)에 의해서 얻어지는 것을 특징으로 하는 트레이 내에 수납된 반도체 칩들의 수납 상태를 검사하는 방법.
  10. 제1항에 있어서, 상기 표식은
    상기 2차 영상에서만 구별되는 것을 특징으로 하는 트레이 내에 수납된 반도체 칩들의 수납 상태를 검사하는 방법.
  11. 제1항에 있어서, 상기 반도체 칩의 수납 상태의 양호를 판단하는 단계 이후에
    상기 반도체 칩의 인근에 수납된 다른 어느 하나의 반도체 칩에 대해서 상기 1차 영상을 취득하는 단계 내지 상기 수납 상태의 양호를 판단하는 단계를 순차적으로 수행하는 것을 특징으로 하는 트레이 내에 수납된 반도체 칩들의 수납 상태를 검사하는 방법.
KR10-2001-0044205A 2001-07-23 2001-07-23 트레이 내에 수납된 반도체 칩들의 수납 상태를 검사하는방법 KR100429875B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-2001-0044205A KR100429875B1 (ko) 2001-07-23 2001-07-23 트레이 내에 수납된 반도체 칩들의 수납 상태를 검사하는방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2001-0044205A KR100429875B1 (ko) 2001-07-23 2001-07-23 트레이 내에 수납된 반도체 칩들의 수납 상태를 검사하는방법

Publications (2)

Publication Number Publication Date
KR20030009656A KR20030009656A (ko) 2003-02-05
KR100429875B1 true KR100429875B1 (ko) 2004-05-04

Family

ID=27716188

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2001-0044205A KR100429875B1 (ko) 2001-07-23 2001-07-23 트레이 내에 수납된 반도체 칩들의 수납 상태를 검사하는방법

Country Status (1)

Country Link
KR (1) KR100429875B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101287583B1 (ko) * 2008-10-01 2013-07-19 삼성테크윈 주식회사 카메라의 인식에 따른 부품공급방향 적합성 여부 판단방법

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100796736B1 (ko) * 2007-02-26 2008-01-22 (주)제이티 반도체디바이스의 검사방법
KR100838265B1 (ko) * 2007-03-09 2008-06-17 한미반도체 주식회사 반도체 패키지 핸들링장치
KR102053082B1 (ko) * 2014-02-17 2020-01-08 (주)테크윙 반도체소자 테스트용 핸들러 및 반도체소자 테스트용 핸들러의 작동 방법

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57147247A (en) * 1981-03-06 1982-09-11 Hitachi Ltd Automatic inspecting device for semiconductor chip
JPH04115544A (ja) * 1990-09-05 1992-04-16 Fujitsu Ltd 半導体試験装置とその試験方法
KR960006425U (ko) * 1994-07-15 1996-02-17 엘지정보통신 주식회사 콘넥터 고정용 브라켓트 장치
KR19990060086A (ko) * 1997-12-31 1999-07-26 윤종용 마크 카메라를 이용한 트레이 피더의 틀어짐 보정방법
KR100281160B1 (ko) * 1993-11-05 2001-03-02 로버트에이치.워커 다수-포켓 트레이내 다수 소자들로부터 3차원 자료를 획득하기 위한 방법

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57147247A (en) * 1981-03-06 1982-09-11 Hitachi Ltd Automatic inspecting device for semiconductor chip
JPH04115544A (ja) * 1990-09-05 1992-04-16 Fujitsu Ltd 半導体試験装置とその試験方法
KR100281160B1 (ko) * 1993-11-05 2001-03-02 로버트에이치.워커 다수-포켓 트레이내 다수 소자들로부터 3차원 자료를 획득하기 위한 방법
KR960006425U (ko) * 1994-07-15 1996-02-17 엘지정보통신 주식회사 콘넥터 고정용 브라켓트 장치
KR19990060086A (ko) * 1997-12-31 1999-07-26 윤종용 마크 카메라를 이용한 트레이 피더의 틀어짐 보정방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101287583B1 (ko) * 2008-10-01 2013-07-19 삼성테크윈 주식회사 카메라의 인식에 따른 부품공급방향 적합성 여부 판단방법

Also Published As

Publication number Publication date
KR20030009656A (ko) 2003-02-05

Similar Documents

Publication Publication Date Title
JP3051279B2 (ja) バンプ外観検査方法およびバンプ外観検査装置
CN108802046B (zh) 一种混合集成电路组件缺陷光学检测装置及其检测方法
EP3234861B1 (en) Screening of electronic components for detection of counterfeit articles using automated inspection system
CN108648175B (zh) 一种检测方法和装置
CN108700531B (zh) 缺陷检查装置
JP2009016455A (ja) 基板位置検出装置及び基板位置検出方法
JP2004340832A (ja) 回路基板の外観検査方法及び回路基板の外観検査装置
US20090080762A1 (en) Appearance for inspection method
KR100429875B1 (ko) 트레이 내에 수납된 반도체 칩들의 수납 상태를 검사하는방법
US20080205746A1 (en) Method of inspecting an identification mark, method of inspecting a wafer using the same, and apparatus for performing the method
JP4403777B2 (ja) 配線パターン検査装置及び方法
US7024031B1 (en) System and method for inspection using off-angle lighting
KR20090018835A (ko) 전자 부품의 장착 상태의 검사 방법
JPH08210820A (ja) 部品実装基板の外観検査装置における被検査部の認識方法及び装置
EP1020702B1 (en) Judging whether bump height is proper or not
US20050269713A1 (en) Apparatus and method for wire bonding and die attaching
KR101126759B1 (ko) 칩 마운터의 부품 정보 티칭방법
KR100648942B1 (ko) 웨이퍼의 패턴검사방법
TW201637736A (zh) 發光二極體晶圓分選方法
JP2003240730A (ja) 半導体チップ検査装置
JP2006250610A (ja) 回路基板の外観検査方法
CN111106025B (zh) 边缘缺陷检查方法
JPH0875432A (ja) 切断ライン測定装置
KR100259568B1 (ko) 테이프 캐리어 팩키지의 검사 장치 및 그 검사 방법
JP7158901B2 (ja) 位置決め方法及び位置決め装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20070327

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee