KR100425828B1 - 반도체소자의 제조방법 - Google Patents
반도체소자의 제조방법 Download PDFInfo
- Publication number
- KR100425828B1 KR100425828B1 KR1019970044613A KR19970044613A KR100425828B1 KR 100425828 B1 KR100425828 B1 KR 100425828B1 KR 1019970044613 A KR1019970044613 A KR 1019970044613A KR 19970044613 A KR19970044613 A KR 19970044613A KR 100425828 B1 KR100425828 B1 KR 100425828B1
- Authority
- KR
- South Korea
- Prior art keywords
- wafer
- amphoteric surfactant
- semiconductor device
- manufacturing
- hydrophobic
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 60
- 239000004065 semiconductor Substances 0.000 title claims abstract description 29
- 238000004140 cleaning Methods 0.000 claims abstract description 26
- 239000002184 metal Substances 0.000 claims abstract description 6
- 239000002280 amphoteric surfactant Substances 0.000 claims description 23
- 230000002209 hydrophobic effect Effects 0.000 claims description 12
- 238000004519 manufacturing process Methods 0.000 claims description 11
- 125000001165 hydrophobic group Chemical group 0.000 claims description 9
- 150000001768 cations Chemical class 0.000 claims description 5
- 239000002002 slurry Substances 0.000 claims description 5
- 239000008367 deionised water Substances 0.000 claims description 4
- 229910021641 deionized water Inorganic materials 0.000 claims description 4
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Chemical compound O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 claims description 4
- BDHFUVZGWQCTTF-UHFFFAOYSA-M sulfonate Chemical compound [O-]S(=O)=O BDHFUVZGWQCTTF-UHFFFAOYSA-M 0.000 claims description 3
- KWIUHFFTVRNATP-UHFFFAOYSA-N glycine betaine Chemical compound C[N+](C)(C)CC([O-])=O KWIUHFFTVRNATP-UHFFFAOYSA-N 0.000 claims description 2
- -1 sulfuric acid ester Chemical class 0.000 claims description 2
- IUCJMVBFZDHPDX-UHFFFAOYSA-N tretamine Chemical compound C1CN1C1=NC(N2CC2)=NC(N2CC2)=N1 IUCJMVBFZDHPDX-UHFFFAOYSA-N 0.000 claims description 2
- 239000000203 mixture Substances 0.000 claims 1
- 238000005507 spraying Methods 0.000 claims 1
- QAOWNCQODCNURD-UHFFFAOYSA-N sulfuric acid Substances OS(O)(=O)=O QAOWNCQODCNURD-UHFFFAOYSA-N 0.000 claims 1
- 239000002245 particle Substances 0.000 abstract description 25
- 239000000126 substance Substances 0.000 abstract description 8
- 239000000758 substrate Substances 0.000 abstract description 6
- 238000005498 polishing Methods 0.000 abstract description 4
- 239000003093 cationic surfactant Substances 0.000 abstract 2
- 235000012431 wafers Nutrition 0.000 description 46
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 24
- 229920005591 polysilicon Polymers 0.000 description 14
- 238000007517 polishing process Methods 0.000 description 10
- 239000004094 surface-active agent Substances 0.000 description 6
- 239000000693 micelle Substances 0.000 description 3
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 239000011229 interlayer Substances 0.000 description 2
- 238000005406 washing Methods 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 150000001412 amines Chemical class 0.000 description 1
- 125000003178 carboxy group Chemical group [H]OC(*)=O 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 238000011109 contamination Methods 0.000 description 1
- 235000013399 edible fruits Nutrition 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 239000004744 fabric Substances 0.000 description 1
- 125000001183 hydrocarbyl group Chemical group 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 230000006641 stabilisation Effects 0.000 description 1
- 238000011105 stabilization Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/7684—Smoothing; Planarisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02041—Cleaning
- H01L21/02057—Cleaning during device manufacture
- H01L21/02068—Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
- H01L21/32115—Planarisation
- H01L21/3212—Planarisation by chemical mechanical polishing [CMP]
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Cleaning Or Drying Semiconductors (AREA)
Abstract
본 발명은 반도체소자의 제조방법에 관한 것으로, 화학적 기계적 연마공정으로 드러난 다결정실리콘으로 인해 소수성을 띠는 반도체기판의 전면을 친수기와 소수기를 동시에 가지며 친수기가 한 분자내에 음, 양이온을 함께 갖는 양성 계면활성제로 처리하여 반도체기판의 특성을 친수성으로 변화시켜 후속 브러시에 의한 세정능력을 향상시킴으로써 반도체기판 상부의 입자를 완전히 제거하여 별도의 세정공정을 하지 않으므로 공정을 간단하게 하고 그에 따른 반도체소자의 특성 및 신뢰성을 향상시키는 기술이다.
Description
본 발명은 반도체소자의 제조방법에 관한 것으로써, 특히 평탄화 공정 후 드러난 다결정실리콘으로 인해 소수성을 띠는 웨이퍼 전면을 친수기 및 소수기를 가지며, 친수기가 한분자내에 음, 양이온을 함께 갖는 양성 계면활성제로 처리함으로써 웨이퍼의 특성을 친수성으로 변화시켜 브러시에 의한 세정능력을 향상시키고 그에 따른 반도체소자의 특성 및 신뢰성을 향상시킬 수 있는 기술에 관한 것이다.
일반적으로 반도체소자 제조시 평탄화 공정 방법으로 에치백 식각 공정을 이용하였으나, 소자가 고집적화됨에 따라 단차가 심하게 발생되고 그로 인하여 에치백 공정으로 완전한 평탄화 작업이 어렵게 된다. 그로 인해 평탄화 공정을 용이하게 실시하기 위해 화학적 기계적 연마공정 방법이 대두되었다.
상기 화학적 기계적 연마공정 방법은 연마포인 패드를 회전시키고 실리카 콜로이드(colloidal) 용액인 pH 10 ~ 11 의 슬러리를 공급하면서 웨이퍼 상부면이 상기 패드에 마찰이 되도록 하여 웨이퍼 상부면을 일정 두께 제거하는 것이다.
그러나, 종래의 화학적 기계적 연마공정에서 산화막을 평탄화할 때, 산화막의 제타 포텐셜(zeta potential)은 음성이고, 브러시의 제타 포텐셜 역시 음성이기 때문에 상기 연마공정에서 발생한 입자는 상기 산화막과 브러시의 반발력을 이용해서 제거해 왔다.
한편, 다결정실리콘의 평탄화 공정에서 셀지역에 드러나는 다결정실리콘으로 인해 웨이퍼 전면이 소수성을 띠는데 상기 다결정실리콘의 제타 포텐셜은 양성이므로 브러시에 의한 세정공정을 실시하면 다결정실리콘상의 입자들이 브러시에 붙게 되는 현상이 발생하게 된다.
여기서, 상기 브러시에 부착된 입자들은 이후 브러시 세정되는 친수성 웨이퍼 전면에 입자의 수를 증가시키고, 이렇게 형성된 입자들은 반도체소자의 쇼트 또는 브리지(bridge)를 발생시켜 소자특성을 악화시킨다.
그리고, 대머신(damascene) 공정을 적용한 다결정실리콘 콘택 및 배선 평탄화 공정진행후 셀지역의 다결정실리콘에 의해 소수성을 띠게 되고, 웨이퍼 상의 입자들은 이후 브러시 세정공정에 의해 제거되지 않는다.
또한, 현재 연마패드 안정화 목적으로 사용되는 더미(dummy) 웨이퍼의 과도 연마시 웨이퍼 가장자리에 드러나는 실리콘이 갖는 소수성때문에 브러시가 오염되고, 이로 인해 소자가 형성된 웨이퍼를 평탄화한 후 상기 웨이퍼를 오염시키게 되어 소자의 특성을 나쁘게 한다.
그리고, 상기 브러시 세정공정으로 제거되지 않은 입자를 제거하기 위해 브러시 세정공정 진행시 과수를 첨가하거나 이후 불산 세정공정이나 SC-2 세정공정을 추가하기 때문에 브러시의 사용주기를 단축시키는 결과를 낳게되어 소모재 비용을 증가시킨다.
상기와 같이 종래기술에 따른 반도체소자의 평탄화방법은, 완전히 제거되지 않은 입자와 브러시에 부착된 입자들에 의해서 후속 세정공정시 소자가 형성되어 있는 웨이퍼를 오염시켜 반도체소자의 특성을 악화시키고, 상기 입자들을 제거하기 위한 별도의 세정공정을 추가해야하므로 공정을 복잡하게 하고 비용을 증가시키는 문제점이 있다.
본 발명은 상기한 종래기술의 문제점을 해결하기 위하여, 다결정실리콘 평탄화 공정후 셀지역에 드러난 다결정실리콘으로 인해 소수성을 띠는 웨이퍼의 전표면을 친수기와 소수기를 동시에 가지며 친수기가 한 분자내에 음, 양이온을 함께 갖는 양성 계면활성제로 처리함으로써 웨이퍼의 표면을 친수성으로 변화시켜 브러시에 의한 세정능력을 향상시킴으로써 후속공정을 용이하게 하고 그에 따른 반도체소자의 특성 및 신뢰성을 향상시키는 반도체소자의 평탄화방법을 제공하는데 그 목적이 있다.
도 1a 내지 도 1b 는 본 발명의 제 1 실시예에 따른 반도체소자의 제조방법을 도시한 단면도.
도 2a 내지 도 2d 는 본 발명의 제 2 실시예에 따른 반도체소자의 제조방법을 도시한 단면도.
<도면의 주요 부분에 대한 부호의 설명>
11, 21 : 웨이퍼 13 : 층간 절연막
15 : 콘택홀 17, 23 : 다결정실리콘
19, 25 : 입자 20, 27 : 미셀
22 : 대머신 공정을 위한 다결정실리콘 콘택
30, 40 : 세정공정에 의해 입자가 제거된 계면
이상의 목적을 달성하기 위하여 본 발명에 따른 반도체소자의 평탄화방법은,
웨이퍼 상부에 금속 배선 및 평탄화막을 형성하는 공정과,
상기 평탄화막의 상부를 CMP처리하여 평탄화함으로서 금속배선의 일부가 드러나게 하는 공정과,
상기 웨이퍼를 양성 계면활성제로 처리하는 공정과,
상기 웨이퍼를 브러시 세정하는 공정을 포함하는 것을 특징으로 한다.
한편, 이상의 목적을 달성하기 위한 본 발명의 원리는, 화학적 기계적 연마공정으로 다결정실리콘 평탄화 공정을 할 경우 많은 양의 입자가 발생하는데 상기 입자를 제거하기 위해 후속 공정으로 브러시 세정공정을 실시한다. 그래서, 상기 평탄화 공정으로 웨이퍼 표면에 드러난 다결정실리콘의 소수성 때문에 변화된 웨이퍼의 표면을 소수기 및 친수기를 가지며 친수기가 한 분자내에 음, 양이온을 함께 갖는 양성 계면활성제를 사용하여 처리함으로써 웨이퍼의 표면을 친수성으로 변화시켜 후속 세정공정에서 상기 입자들에 의해 소자들이 형성된 웨이퍼를 오염시키는 것을 방지하는 것이다.
이하에 첨부된 도면을 참조하여 본 발명을 상세하게 설명한다.
도 1a 내지 도 1d 는 본 발명에 따른 제 1 실시예에 따른 반도체 소자의 평탄화 방법을 나타낸 단면도로서, 다결정실리콘 평탄화 공정 후 셀부분에 드러난 다결정실리콘으로 인해 소수성을 띠는 웨이퍼의 전면을 양성 계면 활성제로 처리하고, 브러시 세정하는 것을 나타낸다.
도 1a 에 도시된 바와 같이, 반도체 기판 상에 다결정실리콘 콘택 및 배선을 위한 다결정실리콘을 형성한다.
먼저, 층간절연막(13) 및 콘택홀(15)을 구비하는 웨이퍼(11) 표면에 다결정실리콘(17)을 증착한다 (도 1a).
다음, 상기 다결정실리콘(17)은 화학적 기계적 연마공정을 실시하여 평탄화시킨다.
그 다음, 상기 연마공정으로 인해 발생한 입자(19)를 제거하기 위해 세정공정을 실시한다. 이때, 상기 입자(19)는 완전히 제거되지 않고 잔류하게 된다 (도 1b).
그 후, 상기 웨이퍼(11) 표면을 친수기와 소수기를 함께 가지면서 친수기로서 한개의 분자내에 음, 양의 양이온으로 하전된 양성 계면활성제로 처리한다. 여기서 소수기란 탄화수소기를 말하며, 친수기란 -OH, -COOH, -NO2, -NH2, -COONa, -OSO3Na 를 말한다. 그리고, 상기 양성 계면활성제는 Am-1 Betain형, Am-3 Persistol KF형, Am-3 Tege형, 이외에 황산 에스테르형, 설포네이트(sulfonate) 형등을 사용하여 웨이퍼를 브러시 세정한다. 상기 세정공정은 양성 계면활성제에 연마소모제인슬러리를 혼합하여 실시한다.
그 결과, 소수성을 갖는 웨이퍼 전면의 가장자리와 후면에서 소수기는 웨이퍼 계면으로 향하고 친수기는 웨이퍼 바깥쪽으로 배향하여 친수성 웨이퍼로 변화시키게 되고, 이와 같이 배향된 친수기 위에 입자를 중심으로 미셀을 형성함으로써 이후 브러시 세정능력을 향상시킨다.
또한, 친수성을 띠는 웨이퍼(11) 중심부에서는 입자를 중심으로 미셀(20)이 형성됨으로써 브러시 세정을 원활하게 한다 (도 1c).
그 후, 상기 슬러리는 탈이온수와 양성 계면활성제를 혼합하여 소수성 웨이퍼의 전면을 처리함으로써 제거한다.
그리고, 연마된 상기 웨이퍼를 후세정장치로 이동대기할 때 양성 계면활성제를 분사하여 상기 소수성 웨이퍼의 후면을 처리하고, 후세정장치로 이동할 때 상기 양성 계면활성제를 분사하거나 상기 계면활성제가 있는 용기에 담궈서 상기 소수성 웨이퍼의 전·후면을 처리한다. 그리고, 상기 계면활성제와 탈이온수를 혼합하여 상기 소수성 웨이퍼를 처리하는 방법도 있다.
상기 양성 계면활성제를 사용하여 소수성 웨이퍼를 처리하는 시간은 10 초 내지 10 분 정도 이다. 또한, 상기 양성 계면활성제를 사용하여 소수성 웨이퍼를 처리하는 온도는 10 ℃ 내지 100 ℃ 정도이다.
그 결과, 상기 웨이퍼(11) 표면의 입자는 완전히 제거된다 (도 1d).
도 2a 내지 도 2d 는 본 발명의 제 2 실시예에 따른 반도체소자의 평탄화방법을 나타낸 단면도로서, 대머신 공정으로 형성된 다결정실리콘을 평탄화시키고,양성 계면활성제를 이용하여 세정하는 것을 나타낸다.
먼저, 대머신 공정에 의해 형성된 다결정실리콘 콘택(6) 및 배선을 형성하기 위해 웨이퍼 표면에 다결정실리콘(23)을 증착한다 (도 2a).
다음, 상기 다결정실리콘(23)은 화학적 기계적 연마공정을 실시하여 평탄화시킨다.
그 다음, 상기 연마공정으로 인해 발생한 입자를 제거하기 위해 세정공정을 실시한다. 이때, 상기 입자는 완전히 제거되지 않고 잔류하게 된다. (도 2b)
그 후, 상기 웨이퍼(21) 표면을 친수기와 소수기를 함께 가지면서 친수기로서 한개의 분자내에 음, 양의 양이온으로 하전된 양성 계면활성제로 처리한다.
그로 인해 소수성을 갖는 웨이퍼 전면의 가장자리와 후면에서 소수기는 웨이퍼 계면으로 향하고 친수기는 웨이퍼 바깥쪽으로 배향하여 친수성 웨이퍼로 변화시키게 되고, 이와 같이 배향된 친수기 위에 입자를 중심으로 미셀을 형성함으로써 이후 브러시 세정능력을 향상시킨다.
또한, 친수성을 띠는 웨이퍼 중심부에서는 입자를 중심으로 미셀(27)이 형성됨으로써 브러시 세정을 원활하게 한다. (도 2c)
그 결과, 상기 웨이퍼 표면의 입자는 완전히 제거된다. (도 2d)
상기한 바와같이 본 발명에 따른 반도체 소자의 평탄화 방법은, 화학적 기계적 연마공정으로 드러난 다결정실리콘으로 인해 소수성을 띠는 반도체 기판의 전면을 친수기와 소수기를 함께 가지면서 친수기로서 한개의 분자내에 음, 양의 양이온으로 하전된 양성 계면활성제로 처리하여 반도체 기판의 특성을 친수성으로 변화시켜 후속 브러시에 의한 세정능력을 향상시킴으로써 반도체 기판 상부의 입자를 완전히 제거하여 별도의 세정공정을 하지 않으므로 공정을 간단하게 하고, 그에 따른 반도체 소자의 특성 및 신뢰성을 향상시킬 수 있다.
Claims (10)
- 웨이퍼 상부에 금속 배선 및 평탄화막을 형성하는 공정과,상기 평탄화막의 상부를 CMP처리하여 평탄화함으로서 금속배선의 일부가 드러나게 하는 공정과,상기 웨이퍼를 양성 계면활성제로 처리하는 공정과,상기 웨이퍼를 브러시 세정하는 공정을 포함하는 것을 특징으로 하는 반도체 소자의 제조방법.
- 제 1 항에 있어서,상기 양성 계면 활성제는 친수기와 소수기를 동시에 가지며, 친수기가 한 분자내에 음, 양이온을 함께 갖는 것을 특징으로 하는 반도체 소자의 제조방법.
- 제 1 항 또는 제 2 항에 있어서,상기 양성 계면활성제는 Am-1 Betain형, Am-3 Persistol KF형, Am-3 Tege형, 이외에 황산 에스테르형, 설포네이트 (sulfonate) 형 중 하나를 사용하는 것을 특징으로 하는 반도체 소자의 제조방법.
- 제 1 항에 있어서,상기 양성 계면활성제 처리공정은 상기 양성 계면활성제와 슬러리를 혼합하여 웨이퍼의 전면을 처리하는 것을 특징으로 하는 반도체소자의 제조방법.
- 제 4 항에 있어서,상기 슬러리의 제거공정은 상기 양성 계면활성제와 탈이온수를 혼합하여 소수성 웨이퍼의 전면을 처리하는 것을 특징으로 하는 반도체소자의 제조방법.
- 제 1 항에 있어서,상기 웨이퍼는 후세정장치로 이동중 상기 양성 계면활성제를 상기 웨이퍼의 전면과 후면에 분사하여 처리되는 것을 특징으로 하는 반도체소자의 제조방법.
- 제 1 항에 있어서,상기 웨이퍼는 상기 양성 계면활성제가 담긴 용기에 담궈서 상기 웨이퍼의 전면과 후면을 처리하는 것을 특징으로 하는 반도체소자의 제조방법.
- 제 1 항에 있어서,상기 브러시 세정공정은 상기 양성 계면활성제와 탈이온수의 혼합물질로 상기 소수성 웨이퍼의 전면과 후면을 처리하여 실시하는 것을 특징으로 하는 반도체소자의 제조방법.
- 제 1 항에 있어서,상기 양성 계면활성제 처리공정은 10초 내지 10분 정도의 시간 동안 실시하는 것을 특징으로 하는 반도체소자의 제조방법.
- 제 1 항에 있어서,상기 양성 계면활성제 처리공정은 10 ℃ 내지 100 ℃ 의 온도에서 실시하는 것을 특징으로 하는 반도체소자의 제조방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019970044613A KR100425828B1 (ko) | 1997-08-30 | 1997-08-30 | 반도체소자의 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019970044613A KR100425828B1 (ko) | 1997-08-30 | 1997-08-30 | 반도체소자의 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR19990021108A KR19990021108A (ko) | 1999-03-25 |
| KR100425828B1 true KR100425828B1 (ko) | 2004-06-12 |
Family
ID=37329287
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019970044613A KR100425828B1 (ko) | 1997-08-30 | 1997-08-30 | 반도체소자의 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100425828B1 (ko) |
-
1997
- 1997-08-30 KR KR1019970044613A patent/KR100425828B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR19990021108A (ko) | 1999-03-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6099662A (en) | Process for cleaning a semiconductor substrate after chemical-mechanical polishing | |
| TWI409862B (zh) | 在單晶圓製程中用於潔淨晶圓之潔淨方法及溶液 | |
| US6145148A (en) | Method and apparatus for cleaning of semiconductor substrates using hydrofluoric acid (HF) | |
| US20090056744A1 (en) | Wafer cleaning compositions and methods | |
| JP4891475B2 (ja) | エッチング処理した基板表面の洗浄方法 | |
| US6265781B1 (en) | Methods and solutions for cleaning polished aluminum-containing layers, methods for making metallization structures, and the structures resulting from these methods | |
| JPH09251969A (ja) | 研磨処理後の洗浄用洗浄液及び研磨処理方法 | |
| US6988936B2 (en) | Surface preparation for receiving processing treatments | |
| US6100198A (en) | Post-planarization, pre-oxide removal ozone treatment | |
| CN105817991A (zh) | 化学机械研磨方法 | |
| JP4317759B2 (ja) | Ｃｏｒａｌフィルムにおいてエッチングおよび剥離工程後の残留物を除去するための方法 | |
| KR100425828B1 (ko) | 반도체소자의 제조방법 | |
| KR20020029795A (ko) | 화학적, 기계적 연마 후 반도체 웨이퍼를 세정 및가공하기 위한 방법 | |
| JP3324181B2 (ja) | ウエハの洗浄方法 | |
| KR19990003044A (ko) | 반도체소자의 평탄화방법 | |
| KR19980073947A (ko) | 웨이퍼 세정방법 | |
| KR100677034B1 (ko) | 반도체 소자의 세정방법 및 그 장치 | |
| WO2001054181A2 (en) | Process and apparatus for cleaning silicon wafers | |
| KR100713345B1 (ko) | 반도체 소자의 샐로우 트렌치 분리 구조 제조방법 | |
| KR100224723B1 (ko) | 웨이퍼 세정액 및 이를 이용한 웨이퍼 세정 방법 | |
| KR20020003250A (ko) | 웨이퍼의 세정방법 | |
| KR19990048785A (ko) | 반도체 소자의 세정방법 | |
| KR100526483B1 (ko) | 반도체 기판의 세정방법 | |
| KR19990004568A (ko) | 반도체 소자의 평탄화 방법 | |
| KR20020048647A (ko) | 반도체소자의 세정 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20110222 Year of fee payment: 8 |
|
| LAPS | Lapse due to unpaid annual fee |