KR100425062B1 - 데이터 교환 장치용 내부 통신 프로토콜 - Google Patents

데이터 교환 장치용 내부 통신 프로토콜 Download PDF

Info

Publication number
KR100425062B1
KR100425062B1 KR10-2001-0061077A KR20010061077A KR100425062B1 KR 100425062 B1 KR100425062 B1 KR 100425062B1 KR 20010061077 A KR20010061077 A KR 20010061077A KR 100425062 B1 KR100425062 B1 KR 100425062B1
Authority
KR
South Korea
Prior art keywords
data
data frame
exchange
encapsulated
component
Prior art date
Application number
KR10-2001-0061077A
Other languages
English (en)
Other versions
KR20020025847A (ko
Inventor
제임스칭-샤우이크
링샤오왕
Original Assignee
잘링크 세미콘덕터 브이.엔. 아이엔씨.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 잘링크 세미콘덕터 브이.엔. 아이엔씨. filed Critical 잘링크 세미콘덕터 브이.엔. 아이엔씨.
Publication of KR20020025847A publication Critical patent/KR20020025847A/ko
Application granted granted Critical
Publication of KR100425062B1 publication Critical patent/KR100425062B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L45/00—Routing or path finding of packets in data switching networks
    • H04L45/56—Routing software
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1605—Handling requests for interconnection or transfer for access to memory bus based on arbitration
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4004—Coupling between buses
    • G06F13/4027—Coupling between buses using bus bridges

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)
  • Multi Processors (AREA)

Abstract

본 발명은 데이터 교환 방법에 대한 것으로, 특히 데이터 서비스를 제공하기 위한 데이터 교환 노드에서의 내부 정보를 교환하는 방법에 관한 것이다. 상기 데이터 교환 노드에서의 내부 정보 교환방법은 일련의 과정들로 구성된다. 교환되는 정보는 데이터 교환 노드의 제1 구성요소에서 데이터 프레임으로 인캡슐레이트(encapsulate) 된다. 상기 데이터 프레임은 데이터 교환 매체를 통해 상기 제1 구성요소와 제2 구성요소의 사이에서 전달된다. 상기 정보는 제2 구성요소에 의해 디캡슐레이트(decapsulate) 된다.

Description

데이터 교환 장치용 내부 통신 프로토콜{INTERNAL COMMUNICATION PROTOCOL FOR DATA SWITCHING EQUIPMENT}
본 발명은 데이터 교환 방법에 대한 것으로, 특히 데이터 서비스를 제공하기 위한 데이터 교환 장치에서의 내부 정보를 교환하는 방법에 관한 것이다.
데이터 전송 네트워크에서의 데이터 교환 노드의 성능은 데이터 교환 기술에 있어서 매우 중요한 사항이며, 지원되는 데이터의 범위와 적합한 서비스의 배열도 매우 중요하다.
도 1은 데이터 교환 노드 100의 일반적인 구성요소들을 도시하는 도면이다. 도 1을 참조하면, 데이터 교환 노드 100은 다중 포트를 가지는 장치로서 공유 메모리 102를 구비하며 지원되는 데이터 전송 프로토콜에 따라 N 개의 물리포트 104 사이에서 PDU(Protocol Data Units)을 전송하는 역할을 한다. 참고적으로 본 발명은 공유 메모리를 구비하는 데이터 교환 장치에만 국한되지 않는다.
PDU들은 셀(cell), 프레임, 패킷(packet) 등을 포함하지만 이들에 국한되지는 않는다. 각 PDU는 크기를 가진다. 프레임과 패킷은 크기가 변하지만 셀은 고정된 크기를 가진다. 각 PDU는 관련된 데이터 전송 네트워크에서 PDU를 수신측 데이터 네트워크 노드로 전송하는데 이용되는 관련된 헤더(header) 정보를 가지고 있다. 상기 헤더 정보는 PDU를 수신측 데이터 네트워크 노드로 전송하기 위한 출력포트를 결정하기 위해 데이터 교환 노드들에서 조사되어 진다. PDU들이 일단의 데이터 네트워크 노드들로 다중 전송되는 경우에는 PDU를 전송하기 위해 하나 이상의 출력포트가 결정될 수 있다.
각 물리포트 104는 참조번호 108과 같이 관련된 물리 링크 106을 통해 데이터를 송수신 한다. 각 물리포트 104는 관련된 물리적 데이터 전송률을 가진다. 조정 가능한 물리적 데이터 전송률을 가지는 물리포트 104의 디자인도 존재한다. 물리포트 104는 하나 이상의 데이터 전송 프로토콜에 따라 데이터를 전송하는 데에도 이용될 수 있다. 모든 물리포트 104가 그들의 최대 물리 데이터 전송률로 데이터를 동시에 송수신할 수 있게끔 데이터 교환 노드 100은 PDU들을 처리하고 전송할 수 있어야 한다. 각 물리포트 104의 동작은 관련된 물리 포트 작동 변수들을 통해 제어된다.
데이터 교환 노드 100의 전체 동작은 입력포트 104를 통해 적어도 하나의 PDU를 수신하는 과정과, 상기 PDU를 전송할 적절한 출력포트 104를 결정하는 과정과, 상기 PDU의 전송을 스케줄링(scheduling)하는 과정과, 상기 PDU를 상기 결정된 출력포트 104를 통해 전송하는 과정으로 구성된다. 상기 적절한 출력포트를 결정함에 있어서 PDU들은 공유 메모리 102의 처리 큐(queue)들에 저장될 수 있다. 각 물리포트 104는 데이터 버스(bus) 110을 통해 공유 메모리 102에 접속된다. 상기 처리 큐들은 데이터 전송률들을 정합하고 데이터 전송률들을 처리율들에 정합하며 데이터 전송률을 추정하고 처리율을 추정하며 스터티스틱스 게더링 기능(Statistics Gathering Function)을 수행하는데 이용된다.
데이터 교환 노드 100의 동작은 이론상으로는 간단하지만 그런 데이터 교환 장치를 구현하는 것은 쉽지가 않다. 데이터 교환 노드 100의 효율적인 동작은 자원의 효율적 관리와 서비스의 효율적인 배치 여하에 달려있다.
헤더 정보는 데이터 교환 노드 100의 동작을 조정할 때와, 데이터 교환 노드 100에서의 자원과 이와 관련된 데이터 네트워크 자원을 관리할 때와, 데이터 서비스를 제공할 때에도 조회된다.
교환 프로세서 120에 의한 데이터 교환을 효율적으로 수행하기 위해서는 데이터 교환 노드 100의 동작을 조정하는 것과 데이터 교환 노드 100에서의 자원을 관리하는 것이 필수적이다. PDU들을 전송함에 있어서, 교환 프로세서 120은 PDU 분류기 122를 이용해서 PDU의 대기 처리과정을 조사하고 출력포트 104를 결정하는 수신측 어드레스 분석 기능부 124에 의해 제공되는 라우팅(routing) 정보를 조사한다. PDU 분류기 122는 PDU들이 단일하게 전송되는지 다중으로 전송되는지의 여부도 판단한다.
PDU들을 처리함에 있어서, 상기 라우팅 정보는 변경될 수 있다. 이러한 라우팅 정보의 변경은 데이터 전송 네트워크에서 새로운 데이터 전송경로를 형성할 때 필요하다. 상기 헤더 정보가 처리됨에 따라 데이터 전송 노드 100은 새로운 데이터 네트워크 노드들을 알게 된다. PDU들을 전송하는 출력포트 104를 결정할 때 데이터 교환 노드 100은 수신측 데이터 네트워크 노드들로의 새로운 경로들을 알게 된다.
상기 라우팅 정보는 공유 메모리 102에 저장될 수 있다. PDU 버퍼링(buffering)과 라우팅 정보를 위한 데이터 저장 자원을 공유하게 되면, 데이터 교환 노드 100에서의 메모리 저장 요구조건들을 통합할 수 있으며 데이터 교환 노드 100을 간편하게 설계할 수 있게 되어 시스템을 구현하는데 소요되는 비용을 감소시킬 수 있게 된다.
전형적인 자원관리 기능은 데이터 전송률 제어부 130과 관련된다. 다른 자원관리 기능과 데이터 교환 노드 100의 동작관리 기능은 데이터 전송률 스터티스틱스 게더링 기능부 132를 통해 제공된다. 링크 레이어(layer) 동작은 포트 감시 기능부 140을 통해 제어된다.
서비스의 일례로는 가상 네트워킹 기능부 150을 통해 데이터 교환 노드 100에서 지원되는 가상 네트워킹 서비스가 있다. 새로운 서비스를 배치함으로써 상기 데이터 교환 노드는 새로운 VLAN(Virtual Local Area Network)들을 알게된다. PDU 헤더 정보를 통하여 PDU 처리 특성을 결정하게 되는데, 이러한 PDU 처리 특성에는 가상 네트워킹 기능부 150을 지원하는 VLAN 관련성, SLA(Service Level Agreement) 기능부 160을 지원하여 QoS(Quality-of-Service)를 보장할 때의 CoS(Class-of-Service) 관련성, 데이터 스트리밍(streaming) 기능을 지원하는 PDU 전송 우선순위 등이 있다.
데이터 교환 노드의 학습 능력은 주로 데이터 전송 네트워크 터팔러지 디스커버리(topology discovery) 특성들을 일괄적으로 제공하는 학습 프로토콜들에 의해 제어된다. 또한 이러한 데이터 교환 노드의 학습 기능은 데이터 교환 노드에서 이용 가능한 처리전원, 메모리 저장자원, 처리 대역폭 등과 같은 처리자원들에 의해 제한된다.
시장의 경쟁이 커짐에 따라 데이터 교환 장치들은 그 구성요소들의 수를 줄이기 위해 매입형(embedded)으로 설계되어지고 있다. 데이터 교환 노드에 의해 사용되는 학습 프로토콜들은 일반적으로 매입되어서 데이터 교환 노드의 동작 중에 수행되는 펌웨어/하드웨어(firmware/hardware)의 필수적인 부분을 형성한다.
도 2는 자원 관리와 데이터 서비스를 수행하기 위한 전형적인 데이터 교환 노드를 개략적으로 도시하는 도면이다.
데이터 교환 장치의 전형적인 매입형 디자인은 그것의 비 관리적 동작을 가능하게 하는 마이크로컨트롤러(microcontroller) 200을 사용한다. 마이크로컨트롤러 200은 데이터 교환 노드를 자동으로 동작하게 하는 특성들을 지원하도록 획일적으로 프로그램 된다.
마이크로컨트롤러 200은 공유 메모리 102에 접속되어 PDU 데이터와, 상기 라우팅 정보 등과 같은 PDU들을 처리하는데 사용되는 다른 데이터에 접근하게 된다.
수신측 어드레스 분석 기능 124를 수행할 때, 마이크로컨트롤러 200은 각 물리포트 104를 통해 도달될 수 있는 수신측 데이터 노드 식별자를 규정하는 테이블들을 저장하는 MAC(Media Access Control) 제어 데이터베이스 210에 접속한다. 포트 감시 기능부 140도 MAC 제어 데이터베이스 210을 이용해서 데이터 전송률, 지원되는 데이터 전송 프로토콜, 데이터 네트워크 topology discovery 기능과 관련된 변수, 링크 상태 등을 포함하는 각 물리포트 104의 동작변수들을 저장한다. 포트 감시 기능부 140을 지원하기 위해 마이크로컨트롤러 200은 각 물리포트 104에 접속하여 정보를 획득하고 그것의 동작 변수들을 감시하고 변경한다.
데이터 전송률 제어 기능 130을 수행할 때, 마이크로컨트롤러 200은 PDU 처리 큐 제어 블록 220과 전송률 제어 블록 222에 접속한다. PDU 처리 큐 제어 블록 220은 큐 사이즈 값과 공유 메모리 102에서의 큐의 위치 값 등을 보유하는 레지스터들을 통해 공유 메모리 102에서의 메모리 버퍼 공간의 사용상태를 추적한다. 전송률 제어 블록 222는 큐의 낮은 워터마크(watermark) 점유레벨, 큐의 높은 워터마크 점유레벨, 각 처리 큐에 대한 현재 큐 점유 상태, 각 처리 큐에 대한 현재 데이터 처리율, 각 처리 큐에 대한 현재 데이터 처리상태, 데이터 전송 변수, 전송 제어의 동작 여부 등을 규정하는 레지스터 값들을 저장한다.
가상 네트워킹 기능 150을 수행할 때, 마이크로컨트롤러 200은 VLAN 인덱스 테이블 230과 VLAN 스패닝 트리(spanning tree) 데이터베이스 232에 접속한다. VLAN 인덱스 데이블 230은 데이터 네트워크 노드 식별자들과 가상 네트워크 식별자들 사이의 관련성, 가상 네트워크 관련 데이터에 대한 데이터 전송 우선순위, 대역폭과 같은 데이터 전송 변수 등을 저장한다. VLAN 스패닝 트리 데이터베이스 232는 가상 네트워크들 사이의 계층적 관련성과 관련 변수들을 저장한다.
스터티스틱스 게더링 기능 132를 수행할 때, 마이크로컨트롤러 200은 스터티스틱스 카운터의 값들을 보유하고 있는 레지스터 240의 스터티스틱스 카운터 블록에 접속한다. 스터티스틱스 카운터 값들의 예로는 수신된 PDU들의 수, 전송된 PDU들의 수, 비트 에러의 수 등이 있다. 카운터에는 포괄적 스터티스틱스 카운터, 포트 스터티스틱스 카운터, 서비스 특성 스터티스틱스 카운터 등이 있다.
데이터 교환 노드는 단일한 실리콘 칩 상에서 매입형으로 설계할 수 있다.매입형 방식으로 데이터 교환 노드를 소형으로 구현할 수 있으나, 이런 매입형 방식의 데이터 교환 노드는 개량과 측정이 용이하지 않다. 따라서 지원되는 서비스들은 개발 당시의 데이터 교환 장치들의 특성에 의해 제한되게 된다.
제어 모드 동작의 경우, 제어 프로세서 250은 주로 상태 보고와 상위 레벨 기능들을 위해 사용된다. 데이터 교환 노드의 동작 상태는 애플리케이션(application) 레이어를 통해 데이터 교환 노드 100과는 떨어져 있는 네트워크 관리 애플리케이션과 같은 감시 소프트웨어 애플리케이션으로 전달된다. 프러프라이어테리 데이터 접속부 260이 마이크로컨트롤러 200과 제어 프로세서 250 사이에 제공된다.
마이크로컨트롤러 200과 제어 프로세서 250은 시스템 동작 시에 자원을 관리하고 서비스를 전달하기 위해 함께 사용된다. 마이크로컨트롤러 200은 내부 및 외부 메모리 레지스터들을 초기화하고, 제어 프로세서 250을 포함하는 상기 구성요소들간의 정보 동기화를 일원화하며, 구성요소들에 처리명령들을 전송하고, 구성요소들로부터의 요구들을 수신하며, 제어 프로세서 250에게 다른 구성요소들에 의해 검출된 중요한 사건들을 알리는 기능들을 수행한다. 정보의 교환 시에 상이한 메모리 위치들을 참조하기 위하여 다수의 메모리 접근 레지스터들을 이용해서 현재의 디자인이 구현되어 왔다. 중요한 사건들을 보고하기 위해 물리포트 104 당 20개나 되는 소스(source)들이 사용되어졌으며, 상기 레지스터들을 통한 엑세스를 제공함에 있어서 제어 프로세서 250은 인터럽트 소스를 결정하기 위해 다중의 계층적 레지스터들을 참조해야만 한다.
마이크로컨트롤러 200은 각각의 기능을 실행할 수 있게 하는 각 구성요소를 위한 특정 정보 교환 프로토콜들로 프로그램 된다. 부가적인 기능을 개발하고 새로운 서비스를 지원하는 새로운 기능을 추가하기 위해서는 마이크로컨트롤러 200을 다시 코딩해야 한다. 제어 프로세서 250을 포함하는 어떠한 구성요소들을 개량하는 데에도 마이크로컨트롤러 200의 재 코딩이 필요하다.
따라서 데이터 교환 노드 100의 성능을 개선하기 위해서는 서비스 전송을 지원할 뿐만 아니라 데이터 교환 노드들의 성능을 감시하는 개선된 방법이 필요하다.
본 발명의 일 실시예에 따라 데이터 교환 노드에서 내부 정보들을 교환하는 방법이 제공된다. 상기 데이터 교환 노드에서의 내부 정보 교환방법은 일련의 과정들로 구성된다. 교환되는 정보는 데이터 교환 노드의 제1 구성요소에서 데이터 프레임으로 인캡슐레이트(encapsulate) 된다. 상기 데이터 프레임은 데이터 교환 매체를 통해 상기 제1 구성요소와 제2 구성요소의 사이에서 전달된다. 상기 정보는 제2 구성요소에 의해 디캡슐레이트(decapsulate) 된다.
본 발명의 다른 실시예에 따르면 상기 교환 정보는 데이터 스트림을 포함한다.
본 발명의 또 다른 실시예에 따르면 상기 교환 정보는 요구 정보를 포함한다.
본 발명의 또 다른 실시예에 따르면 상기 교환 정보는 인터럽트 요구 정보를포함한다.
상기 인캡슐레이트된 정보를 데이터 교환 장치의 내부 구성요소들 사이에서 전달하게 되면, 데이터 교환 환경에서 서비스와 특성들을 용이하게 확장 개량하고 재 배치할 수 있게 되며, 특히 구성요소, 기능 및 서비스를 독립적으로 개발할 수 있게 된다.
도 1은 데이터 교환 노드의 일반적인 구조를 개략적으로 도시하는 도면.
도 2는 자원 관리와 데이터 서비스를 수행하기 위한 종래의 전형적인 데이터 교환 노드를 개략적으로 도시하는 도면.
도 3은 본 발명의 일 실시예에 따른 자원 관리와 데이터 서비스를 수행하기 위한 데이터 교환 노드의 일례를 개략적으로 도시하는 도면.
도 4는 본 발명의 일 실시예에 따른 데이터 교환 노드의 내부 구성요소들과 이와 관련된 정보교환 프로토콜을 실행하기 위한 요구 및 응답 메시지의 일례를 개략적으로 도시하는 도면.
도 5는 본 발명의 일 실시예에 따른 데이터 교환 노드의 내부 구성요소들과 이와 관련된 정보 교환 프로토콜을 실행하기 위한 요구 및 응답 메시지의 일례를 개략적으로 도시하는 다른 도면.
도 6은 본 발명의 일 실시예에 따른 데이터 교환 노드의 내부 구성요소들과 이와 관련된 정보 교환 프로토콜을 실행하기 위한 인터럽트(Interrupt) 요구 메시지의 일례를 개략적으로 도시하는 또 다른 도면.
도 7 내지 11은 본 발명의 일 실시예에 따른 정보 교환 프로토콜을 수행할 시의 제어 프로세서(processor)와 교환하게 되는 데이터 프레임 포맷의 구성도.
이하 본 발명의 바람직한 실시 예들을 첨부한 도면을 참조하여 상세히 설명한다. 도면들 중 동일한 구성요소들은 가능한 한 어느 곳에서든지 동일한 부호들로 나타내고 있음에 유의해야 한다. 또한 본 발명의 요지를 불필요하게 흐릴 수 있는 공지 기능 및 구성에 대한 상세한 설명은 생략한다.
본 발명의 바람직한 실시예에 따르면 애플리케이션(application) 코드의 개발과 데이터 교환 노드의 하드웨어 구성요소들의 개발은 구분되어 진다. 이러한 구분은 제어 프로세서를 하드웨어 세부 구성요소들로부터 보호해주는 통합된 정보교환 프로토콜을 통해 가능해 진다.
상기 통합된 정보교환 프로토콜은 데이터 교환 노드 자원의 관리와 서비스 전송을 가능하게 해주는 데이터 프레임으로 인캡슐레이트된 일단의 인터럽트 요구, 요구 및 응답을 포함한다.
도 3은 본 발명의 일 실시예에 따른 자원 관리와 데이터 서비스를 수행하기 위한 데이터 교환 노드의 일례를 개략적으로 도시하는 도면이다.
도 3을 참조하면, 통합된 정보교환 프로토콜은 데이터 교환 매체 320를 통해 제어 프로세서 300과 프레임 트랜스레이터(translator) 310 사이에서 교환되는 데이터 프레임들을 이용한다. 데이터 교환 매체 320은 직렬 링크뿐만 아니라 8, 16 또는 32 비트의 데이터 버스를 포함할 수 있다. 데이터 교환 매체 320을 통해 정보를 교환하기 위해, 교환되는 데이터 프레임들은 데이터 교환 매체 320의 폭에 대응되는 길이를 가지는 데이터 조각들로 분리된다.
프레임 트랜스레이터 310은 데이터 교환 노드의 관련 기능들을 실행하는 상이한 구성요소들과 직접 통신을 하는 인터페이스 330과 결합된다. 인터페이스 330, 프레임 트랜스레이터 310 및 통합된 정보교환 프로토콜은 제어(처리) 프로세서 300과 같은 서비스 가능 구성요소들로부터 서비스 전달 구성요소들의 저 레벨 정보교환 세부 구성요소를 보호한다.
제어(처리) 프로세서 300만이 단일한 서비스 가능 구성요소로서 도시되고 있지만, 통합된 정보교환 프로토콜을 통해 본 발명은 다중의 서비스 가능 구성요소들로 확장될 수 있다. 상기 다중 서비스 가능 구성요소들의 각각은 특정 서비스를 제공할 때 최적화 된다.
도 4는 본 발명의 일 실시예에 따른 데이터 교환 노드의 내부 구성요소들과 이와 관련된 정보교환 프로토콜을 실행하기 위한 요구 및 응답 메시지의 일례를 개략적으로 도시하는 도면이다.
도 4를 참조하면, 제어(처리) 프로세서 400은 데이터 교환 노드의 서비스 전송 구성요소들로 데이터 스트림과 같은 정보를 교환하도록 적응된다. 데이터 스트림 정보의 교환을 통해 시스템의 시동 시에 서비스 전송 구성요소들을 초기화 할 수 있으며 저장된 정보를 제어 프로세서 400에 동기화 시킬 수 있다.
본 발명의 바람직한 실시예에 따르면, 전송된 데이터 스트림들은 최대 32 바이트의 데이터 성분(granule)들로 구분되어 진다. 본 발명은 32 바이트의 데이터 성분들에 국한되지 않으며 이러한 성분의 크기는 설계상의 선택사항이 된다. 각 데이터 성분은 데이터 프레임의 페이로드(payload)로 인캡슐레이트 된다. 8 바이트의 헤더가 데이터 프레임에 포함되어 전송된다.
상기 헤더는 전송되는 데이터 성분과 데이터 프레임 유형들 중의 하나와의 관련성을 나타낸다. 데이터 프레임의 유형들은 제어(처리) 프로세서 400으로부터의 데이터 기록 요구(메모리라이트 요구) 메시지 410 및 메모리 독출 요구(메모리리드 요구) 메시지 420과 제어 프로세서 400으로 전송되는 독출 완료 응답(리드 완료 응답) 메시지 430을 포함한다. 독출 완료 응답 메시지 430의 페이로드는 제어 프로세서 400으로 전송되는 데이터 스트림의 데이터 성분과 대응될 수도 있다.
상기의 요구 메시지 410 및 420과 응답 메시지 430에 대응되는 데이터 프레임 포맷들은 도 7에 도시되어 있다.
도 5는 본 발명의 다른 실시예에 따른 데이터 교환 노드의 내부 구성요소들과 이와 관련된 정보 교환 프로토콜을 실행하기 위한 요구 및 응답 메시지의 일례를 개략적으로 도시하는 도면이다.
전형적인 어드레스 분석 기능 124와 가상 네트워킹 기능 150을 지원하도록, MAC 제어 데이터베이스 210의 서비스 전송 구성요소를 유지하고 PDU 분류기 122의서비스 전송 구성요소의 성능을 최적화 할 때 제어 프로세서 500은 MAC 어드레스 탐지 요구 메시지, MAC 어드레스 삭제 요구 메시지, MAC 어드레스 탐색 요구 메시지, 다중 전송 어드레스 탐지 요구 메시지, 다중 전송 어드레스 삭제 요구 메시지, 다중 전송 어드레스 탐색 요구 메시지 등과 같은 데이터 프레임으로 인캡슐레이트된 요구 메시지들 510을 출력한다.
상기 MAC 어드레스 탐색 요구 메시지 및 다중전송 어드레스 탐색 요구 메시지에 응답하여, 제어 프로세서 500은 MAC 어드레스 탐색 요구 메시지에 대한 응답 메시지와 다중전송 어드레스 탐색 요구 메시지에 대한 응답 메시지를 포함하는 응답 메시지들 520을 인캡슐레이트하는 데이터 프레임들을 수신한다.
상기 서비스 전송 구성요소들은 각자의 기능을 수행할 때 MAC 어드레스 탐지 요구 메시지, MAC 어드레스 삭제 요구 메시지, 다중 전송 어드레스 삭제 요구 메시지, 새로운 VLAN 포트 요구 메시지, 기존 VLAN 포트 요구 메시지 등과 같은 제어 프로세서에 대한 요구 메시지들 530을 출력한다. 상기 기존 특성들은 일반적으로 안정된 정보를 삭제해서 메모리 저장 요구사항을 감소할 때 이용되며 장시간 동안 이용되지는 않는다.
상기의 요구 메시지 510 및 530과 응답 메시지 520에 대응되는 데이터 프레임 포맷들은 도 8 내지 10에 도시되어 있다.
도 6은 본 발명의 또 다른 실시예에 따른 데이터 교환 노드의 내부 구성요소들과 이와 관련된 정보 교환 프로토콜을 실행하기 위한 인터럽트(Interrupt) 요구 메시지의 일례를 개략적으로 도시하는 도면이다.
포트 감시 기능 140과 스터티스틱스 게더링 기능 132를 지원하도록, 제어(처리) 프로세서 600은 인캡슐레이트된 인터럽트 요구 메시지 610을 통해 검출된 중요 사건들을 통보 받게 된다. 물리포트 104는 물리링크 상태변화에 대한 인터럽트 요구 메시지를 출력해서 제어 프로세서 600에게 링크의 작동 여부를 통지한다. 누적 스터티스틱 카운터의 값이 이러한 카운터 값을 보유하는 레지스터의 최대 표현 가능 값을 초과하게 되면, 스터티스틱 카운터 롤-오버(roll-over)에 대한 인터럽트 요구 메시지가 제어 프로세서 600으로 전송된다. 스터티스틱 카운터 롤-오버(roll-over) 인터럽트 요구 메시지를 출력함과 동시에 스터티스틱 카운터와 관련된 레지스터의 값이 소정의 값(일반적으로 0)을 재 설정된다.
상기 인터럽트 요구 메시지 610에 대응되는 데이터 프레임 포맷은 도 11에 도시되어 있다.
상술한 바와 같이 8 바이트 헤더가 데이터 프레임들을 전송하는 데 사용된다. 상기 헤더는 데이터 프레임 유형 식별자, 데이터 프레임 시퀀스 번호, 독출 및 기록을 위한 메모리 어드레스 등을 나타내는 데이터 필드들을 포함한다. 본 발명은 상기의 데이터 필드들에 국한되지 않으며 다른 필드들이 상이한 기능들을 수행하는데 이용될 수 있다. 적어도 데이터 프레임 유형 식별자 데이터 필드는 필수적인 사항이다. 상기 헤더의 데이터 필드들은 데이터 프레임의 시작점에 대해서 일정한 위치에 존재한다. 일례로 상기 데이터 유형 식별자는 첫 번째 데이터 필드인 첫 번째 바이트의 최초 4 비트들(우측 상단)에서 규정된다. 최소한 상기 데이터 프레임 유형 식별자들은 데이터 교환 매체 320을 통해 하나의 방향으로 전송되는 데이터 프레임들에 대해 독자성을 가져야 한다. 즉, 반대 방향으로의 데이터 프레임 전송을 위해 데이터 프레임 유형 식별자들을 재 사용될 수 있다.
데이터 필드들은 정보를 교환할 때도 이용된다. 다양한 데이터 필드들이 도면들에 도시되어 있으며 각 데이터 필드는 데이터 프레임의 시작점에 대해서 일정한 위치에 존재한다. 본 발명에 따라 정보를 전송함에 있어서, 각 데이터 프레임의 전체 페이로드 모두가 이용되지는 않는다. 데이터 교환 매체 320은 각 데이터 프레임에 있는 관련 정보 전송의 시말을 규정하는 하드웨어 핸드쉐이킹(handshaking) 데이터 흐름 제어를 이용한다. 하드웨어 핸드쉐이킹을 이용해서 부분적인 데이터 프레임들을 전송하게 되면 데이터 교환 매체 320의 대역폭을 최적으로 사용할 수 있게 된다.
상술한 본 발명의 설명에서는 구체적인 실시 예에 관해 설명하였으나, 여러 가지 변형이 본 발명의 범위에서 벗어나지 않고 실시할 수 있다. 따라서 본 발명의 범위는 설명된 실시 예에 의하여 정할 것이 아니고 특허청구범위와 특허청구범위의 균등한 것에 의해 정해 져야 한다.
상술한 바와 같이 본 발명에 따라 인캡슐레이트된 정보를 데이터 교환 장치의 내부 구성요소들 사이에서 전달하게 되면, 데이터 교환 환경에서 서비스와 특성들을 용이하게 확장 개량하고 재 배치할 수 있게 되며, 특히 구성요소, 기능 및 서비스를 독립적으로 개발할 수 있게 된다.

Claims (34)

  1. 데이터 교환 노드의 적어도 두 개의 내부 구성요소들 사이에서 내부 정보를 교환하는 방법에 있어서,
    교환될 정보를 제1 구성요소에서 데이터 프레임으로 인캡슐레이트 (encapsulate) 하는 과정과,
    데이터 교환 매체를 통해 상기 제1 구성요소와 제2 구성요소 사이에서 상기 데이터 프레임을 전송하는 과정과,
    상기 제2 구성요소에서 상기 교환된 정보를 선택적으로 디캡슐레이트 (decapsulate) 하는 과정을 포함하여 구성되며,
    상기와 같이 정보를 데이터 프레임으로 인캡슐레이트하여 전송하게 되면, 데이터 교환 환경에서 데이터 서비스 및 특성을 용이하게 확장, 개량 및 새로이 배치할 수 있게 됨을 특징으로 하는 데이터 교환 노드의 내부 정보 교환 방법.
  2. 제 1항에 있어서,
    상기 교환 정보를 인캡슐레이트하는 과정에 있어서, 데이터 스트림(stream)을 인캡슐레이트하는 과정을 추가로 포함하는 데이터 교환 노드의 내부 정보 교환 방법.
  3. 제 2항에 있어서,
    상기 데이터 스트림을 인캡슐레이트하는 과정에 있어서, 상기 데이터 스트림을 데이터 스트림 성분들로 분할하는 과정을 추가로 포함하며, 각 데이터 프레임은 하나의 데이터 성분을 인캡슐레이트하는 데이터 교환 노드의 내부 정보 교환 방법.
  4. 제 3항에 있어서,
    상기 데이터 스트림을 데이터 스트림 성분들로 분할하는 과정에 있어서, 상기 데이터 스트림을 고정된 크기의 데이터 스트림 성분들로 분할하는 과정을 포함하는 데이터 교환 노드의 내부 정보 교환 방법.
  5. 제 3항에 있어서,
    상기 데이터 스트림을 데이터 스트림 성분들로 분할하는 과정에 있어서, 상기 데이터 스트림을 최대 32 바이트의 데이터 성분들로 분할하는 과정을 포함하는 데이터 교환 노드의 내부 정보 교환 방법.
  6. 제 3항에 있어서,
    상기 각 데이터 성분에 보유된 교환 정보를 인캡슐레이트하는 과정에 있어서, 헤더(header)를 각 데이터 성분에 결합하는 과정을 추가로 포함하며, 상기 인캡슐레이트된 데이터 성분은 상기 해당 데이터 프레임의 페이로드(payload)를 나타내는 데이터 교환 노드의 내부 정보 교환 방법.
  7. 제 6항에 있어서,
    상기 헤더를 각 데이터 성분에 결합하는 과정에 있어서, 고정된 크기의 헤더를 각 데이터 성분에 결합하는 과정을 추가로 포함하는 데이터 교환 노드의 내부 정보 교환 방법.
  8. 제 6항에 있어서,
    고정된 크기의 헤더를 인캡슐레이트된 각 데이터 성분에 결합하는 과정에 있어서, 8 바이트의 헤더를 인캡슐레이트된 각 데이터 성분에 결합하는 과정을 추가로 포함하는 데이터 교환 노드의 내부 정보 교환 방법.
  9. 제 6항에 있어서,
    헤더를 각 데이터 성분에 결합하는 과정에 있어서, 데이터 포맷을 가지는 헤더를 결합하는 과정을 추가로 포함하는 데이터 교환 노드의 내부 정보 교환 방법.
  10. 제 9항에 있어서,
    포맷을 가지는 헤더를 인캡슐레이트된 각 데이터 성분에 결합하는 과정에 있어서, 데이터 필드들을 가지는 헤더를 결합하는 과정을 추가로 포함하는 데이터 교환 노드의 내부 정보 교환 방법.
  11. 제 10항에 있어서,
    데이터 필드들을 가지는 헤더를 인캡슐레이트된 데이터 성분에 결합하는 과정에 있어서, 각 데이터 프레임 유형에 독자적인 데이터 프레임 유형 식별자를 규정하는 과정을 추가로 포함하며, 상기 데이터 프레임 유형 식별자는 특정 데이터 필드에서 규정되는 데이터 교환 노드의 내부 정보 교환 방법.
  12. 제 10항에 있어서,
    데이터 필드들을 가지는 헤더를 인캡슐레이트된 데이터 성분에 결합하는 과정에 있어서, 데이터 프레임 시퀀스 번호를 규정하는 과정을 추가로 포함하며, 상기 데이터 프레임 시퀀스 번호는 데이터 필드에서 규정되는 데이터 교환 노드의 내부 정보 교환 방법.
  13. 제 10항에 있어서,
    데이터 필드들을 가지는 헤더를 인캡슐레이트된 데이터 성분에 결합하는 과정에 있어서, 데이터 필드에서 인캡슐레이트 데이터 프레임을 인터럽트 데이터 프레임, 요구 데이터 프레임, 및 응답 데이터 프레임 중의 하나로 규정하는 과정을 추가로 포함하는 데이터 교환 노드의 내부 정보 교환 방법.
  14. 제 1항에 있어서,
    제1 구성요소와 제2 구성요소 사이에서 데이터 프레임을 전송하는 과정에 있어서, 인캡슐레이트된 요구 메시지를 전송하는 과정을 추가로 포함하는 데이터 교환 노드의 내부 정보 교환 방법.
  15. 제 1항에 있어서,
    제1 구성요소와 제2 구성요소 사이에서 데이터 프레임을 전송하는 과정에 있어서, 인캡슐레이트된 응답 메시지를 전송하는 과정을 추가로 포함하는 데이터 교환 노드의 내부 정보 교환 방법.
  16. 제 13항에 있어서,
    인캡슐레이트된 요구 메시지를 전송한 후 이어서, 이러한 요구 메시지에 의해 발생된 적어도 하나의 인캡슐레이트된 응답 메시지를 전송하는 과정을 추가로 포함하는 데이터 교환 노드의 내부 정보 교환 방법.
  17. 제 16항에 있어서,
    상기 응답 메시지를 인캡슐레이트하는 데이터 프레임에 데이터 프레임 시퀀스 번호를 할당하는 과정을 추가로 포함하며, 상기 데이터 프레임 시퀀스 번호는 상기 해당 요구 메시지를 인캡슐레이트하는 데이터 프레임의 데이터 프레임 시퀀스 번호와 동일한 값을 가지는 데이터 교환 노드의 내부 정보 교환 방법.
  18. 제 1항에 있어서,
    제1 구성요소와 제2 구성요소 사이에서 데이터 프레임을 전송하는 과정에 있어서, 인캡슐레이트된 인터럽트 요구 메시지를 전송하는 과정을 추가로 포함하는 데이터 교환 노드의 내부 정보 교환 방법.
  19. 제 18항에 있어서,
    인캡슐레이트된 인터럽트 요구 메시지를 전송한 후 이어서, 이러한 인터럽트 요구 메시지에 의해 발생된 적어도 하나의 인캡슐레이트된 요구 메시지를 전송하는 과정을 추가로 포함하는 데이터 교환 노드의 내부 정보 교환 방법.
  20. 제 19항에 있어서,
    상기 요구 메시지를 인캡슐레이트하는 데이터 프레임에 데이터 프레임 시퀀스 번호를 할당하는 과정을 추가로 포함하며, 상기 데이터 프레임 시퀀스 번호는 상기 인터럽트 요구 메시지를 인캡슐레이트하는 데이터 프레임의 데이터 프레임 시퀀스 번호와 동일한 값을 가지는 데이터 교환 노드의 내부 정보 교환 방법.
  21. 제 18항에 있어서,
    인캡슐레이트된 인터럽트 요구 메시지를 전송한 후 이어서, 이러한 인터럽트 요구 메시지에 의해 발생된 적어도 하나의 인캡슐레이트된 응답 메시지를 전송하는 과정을 추가로 포함하는 데이터 교환 노드의 내부 정보 교환 방법.
  22. 제 21항에 있어서,
    상기 응답 메시지를 인캡슐레이트하는 데이터 프레임에 데이터 프레임 시퀀스 번호를 할당하는 과정을 추가로 포함하며, 상기 데이터 프레임 시퀀스 번호는 상기 인터럽트 요구 메시지를 인캡슐레이트하는 데이터 프레임의 데이터 프레임 시퀀스 번호와 동일한 값을 가지는 데이터 교환 노드의 내부 정보 교환 방법.
  23. 제 10항에 있어서,
    데이터 필드들을 가지는 헤더를 인캡슐레이트된 데이터 성분에 결합하는 과정에 있어서, 규정된 메모리 어드레스로 데이터를 전송하는데 사용되는 데이터 필드 메모리 어드레싱을 데이터 필드에서 식별하는 과정을 추가로 포함하는 데이터 교환 노드의 내부 정보 교환 방법.
  24. 제 10항에 있어서,
    데이터 필드들을 가지는 헤더를 인캡슐레이트된 데이터 성분에 결합하는 과정에 있어서, 규정된 메모리 어드레스로부터의 데이터를 전송하는데 사용되는 데이터 필드 메모리 어드레싱을 데이터 필드에서 식별하는 과정을 추가로 포함하는 데이터 교환 노드의 내부 정보 교환 방법.
  25. 제 1항에 있어서,
    상기 교환 정보를 인캡슐레이트하는 과정에 있어서, 상기 교환 정보를 데이터 포맷을 가지는 데이터 프레임의 페이로드 부분에 인캡슐레이트하는 과정을 추가로 포함하는 데이터 교환 노드의 내부 정보 교환 방법.
  26. 제 1항에 있어서,
    상기 교환 정보를 인캡슐레이트하는 과정에 있어서, 상기 교환 정보를 데이터 프레임페이로드 부분의 적어도 하나의 데이터 필드에 인캡슐레이트하는 과정을 추가로 포함하며, 상기 적어도 하나의 데이터 필드는 상기 데이터 프레임내에 고정된 위치를 가지는 데이터 교환 노드의 내부 정보 교환 방법.
  27. 제 26항에 있어서,
    상기 데이터 프레임을 전송하는 과정에 있어서, 빈 필드들을 데이터 패딩(padding)으로서 전송하는 과정을 추가로 포함하는 데이터 교환 노드의 내부 정보 교환 방법.
  28. 제 1항에 있어서,
    상기 데이터 프레임을 전송하는 과정에 있어서, 데이터 프레임 전송의 시작을 알리는 과정을 추가로 포함하는 데이터 교환 노드의 내부 정보 교환 방법.
  29. 제 1항에 있어서,
    상기 데이터 프레임을 전송하는 과정에 있어서, 데이터 프레임 전송의 종료를 알리는 과정을 추가로 포함하는 데이터 교환 노드의 내부 정보 교환 방법.
  30. 제 29항에 있어서,
    상기 데이터 프레임을 전송하는 과정에 있어서, 관련된 모든 교환 정보들이 전송되자마자 곧 데이터 프레임의 끝을 알리는 과정을 추가로 포함하며, 이러한 과정을 통해 가변 길이를 가지는 데이터 프레임들이 전송되어 데이터 교환 매체의 대역폭을 효율적으로 사용할 수 있게 되는 데이터 교환 노드의 내부 정보 교환 방법.
  31. 제 1항에 있어서,
    상기 데이터 프레임을 전송하는 과정에 있어서, 상기 데이터 프레임을 데이터 교환 매체를 통해 전송하기 위해 데이터 조각들로 분할하는 과정을 추가로 포함하는 데이터 교환 노드의 내부 정보 교환 방법.
  32. 제 31항에 있어서,
    상기 데이터 프레임을 데이터 조각들로 분할하는 과정에 있어서, 상기 데이터 프레임을 8 비트 데이터 버스를 포함하는 데이터 교환 매체를 통해 전송하기 위해 8 비트의 데이터 조각들로 분할하는 과정을 추가로 포함하는 데이터 교환 노드의 내부 정보 교환 방법.
  33. 제 31항에 있어서,
    상기 데이터 프레임을 데이터 조각들로 분할하는 과정에 있어서, 상기 데이터 프레임을 16 비트 데이터 버스를 포함하는 데이터 교환 매체를 통해 전송하기 위해 16 비트의 데이터 조각들로 분할하는 과정을 추가로 포함하는 데이터 교환 노드의 내부 정보 교환 방법.
  34. 제 31항에 있어서,
    상기 데이터 프레임을 데이터 조각들로 분할하는 과정에 있어서, 상기 데이터 프레임을 직렬 링크를 포함하는 데이터 교환 매체를 통해 전송하기 위해 비트들로 분할하는 과정을 추가로 포함하는 데이터 교환 노드의 내부 정보 교환 방법.
KR10-2001-0061077A 2000-09-29 2001-09-29 데이터 교환 장치용 내부 통신 프로토콜 KR100425062B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US23616500P 2000-09-29 2000-09-29
US60/236,165 2000-09-29

Publications (2)

Publication Number Publication Date
KR20020025847A KR20020025847A (ko) 2002-04-04
KR100425062B1 true KR100425062B1 (ko) 2004-03-30

Family

ID=22888392

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2001-0061077A KR100425062B1 (ko) 2000-09-29 2001-09-29 데이터 교환 장치용 내부 통신 프로토콜

Country Status (5)

Country Link
US (2) US20020062415A1 (ko)
KR (1) KR100425062B1 (ko)
CN (1) CN1171429C (ko)
CA (1) CA2357688A1 (ko)
TW (1) TW533718B (ko)

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7213075B2 (en) * 2000-12-15 2007-05-01 International Business Machines Corporation Application server and streaming server streaming multimedia file in a client specific format
DE10065115A1 (de) * 2000-12-28 2002-07-04 Bosch Gmbh Robert Verfahren und Kommunikationssystem zum Datenaustausch zwischen mehreren über ein Bussystem miteinander in Verbindung stehenden Teilnehmern
JP2003060662A (ja) * 2001-08-21 2003-02-28 Sony Corp 通信装置及び通信方法、並びにプログラム及び記録媒体
US7539185B2 (en) * 2002-10-07 2009-05-26 Broadcom Corporation Fast-path implementation for an uplink double tagging engine
GB0226249D0 (en) * 2002-11-11 2002-12-18 Clearspeed Technology Ltd Traffic handling system
US7397809B2 (en) * 2002-12-13 2008-07-08 Conexant Systems, Inc. Scheduling methods for combined unicast and multicast queuing
US7583607B2 (en) * 2003-03-06 2009-09-01 Hewlett-Packard Development Company, L.P. Method and apparatus for designating and implementing support level agreements
US7054968B2 (en) * 2003-09-16 2006-05-30 Denali Software, Inc. Method and apparatus for multi-port memory controller
KR100520146B1 (ko) * 2003-12-22 2005-10-10 삼성전자주식회사 고속 순방향 패킷 접속 통신 시스템에서 데이터 처리장치및 방법
US7457241B2 (en) * 2004-02-05 2008-11-25 International Business Machines Corporation Structure for scheduler pipeline design for hierarchical link sharing
US7486688B2 (en) * 2004-03-29 2009-02-03 Conexant Systems, Inc. Compact packet switching node storage architecture employing Double Data Rate Synchronous Dynamic RAM
KR100578655B1 (ko) * 2005-03-09 2006-05-11 주식회사 팬택앤큐리텔 패킷 전송 시점을 인터럽트로 알리는 무선통신 단말기 및그 방법
US8885634B2 (en) * 2007-11-30 2014-11-11 Ciena Corporation Systems and methods for carrier ethernet using referential tables for forwarding decisions
CN101197959B (zh) * 2007-12-29 2010-12-08 北京创毅视讯科技有限公司 一种终端的控制方法、系统和设备
US9032113B2 (en) 2008-03-27 2015-05-12 Apple Inc. Clock control for DMA busses
CN101572690B (zh) * 2008-04-30 2012-07-04 十堰科纳汽车电器有限公司 发送、接收、网络适配器以及lin帧的发送、接收方法
US8295287B2 (en) * 2010-01-27 2012-10-23 National Instruments Corporation Network traffic shaping for reducing bus jitter on a real time controller
US8493983B2 (en) * 2010-06-02 2013-07-23 Cisco Technology, Inc. Virtual fabric membership assignments for fiber channel over Ethernet network devices
US8856415B2 (en) * 2012-02-01 2014-10-07 National Instruments Corporation Bus arbitration for a real-time computer system
CN103678199B (zh) * 2012-09-26 2017-05-10 深圳市中兴微电子技术有限公司 一种传输数据的方法和设备
KR101502147B1 (ko) * 2013-03-08 2015-03-13 김대환 네트워크 상에서 ｕｓｂ 호스트와 ｕｓｂ 디바이스 간의 통신 방법, 장치 및 기록매체
WO2014174044A1 (en) 2013-04-24 2014-10-30 Nec Europe Ltd. Method and system for encrypting data
IN2013MU04016A (ko) * 2013-12-23 2015-08-07 Tata Consultancy Services Ltd
US10404449B2 (en) 2014-11-24 2019-09-03 Nec Corporation Method for encrypting data for distributed storage

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR970056389A (ko) * 1995-12-22 1997-07-31 양승택 에이티엠(atm) 스위치를 이용한 아이피(ip) 라우터 기능 수용을 위한 이더넷 접속 장치
US5742604A (en) * 1996-03-28 1998-04-21 Cisco Systems, Inc. Interswitch link mechanism for connecting high-performance network switches
JPH1141246A (ja) * 1997-07-22 1999-02-12 Fujitsu Ltd ネットワーク接続装置の二重化システム

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4864558A (en) * 1986-11-29 1989-09-05 Nippon Telegraph And Telephone Corporation Self-routing switch
DE68929288T2 (de) * 1988-12-19 2001-11-15 Nec Corp., Tokio/Tokyo Datenübertragungsvorrichtung
JPH0697449B2 (ja) * 1989-09-20 1994-11-30 株式会社日立製作所 多重化共有メモリ制御方法、多重化共有メモリシステムおよび共有メモリ拡張方法
JP2580849B2 (ja) * 1990-07-16 1997-02-12 日本電気株式会社 宛先アドレス変更ルーティング制御方式
JPH04119445A (ja) * 1990-09-11 1992-04-20 Canon Inc 計算機システム
US5440752A (en) * 1991-07-08 1995-08-08 Seiko Epson Corporation Microprocessor architecture with a switch network for data transfer between cache, memory port, and IOU
US5490252A (en) * 1992-09-30 1996-02-06 Bay Networks Group, Inc. System having central processor for transmitting generic packets to another processor to be altered and transmitting altered packets back to central processor for routing
US5634060A (en) * 1994-08-09 1997-05-27 Unisys Corporation Method and apparatus for high-speed efficient bi-directional communication between multiple processor over a common bus
US5644733A (en) * 1995-05-18 1997-07-01 Unisys Corporation Dual coupled partitionable networks providing arbitration logic for managed access to commonly shared busses
US5935232A (en) * 1995-11-20 1999-08-10 Advanced Micro Devices, Inc. Variable latency and bandwidth communication pathways
AU7627798A (en) * 1996-12-04 1998-06-29 Dsc Telecom L.P. Distributed telecommunications switching system and method
US5862338A (en) * 1996-12-30 1999-01-19 Compaq Computer Corporation Polling system that determines the status of network ports and that stores values indicative thereof
US6269098B1 (en) * 1997-02-14 2001-07-31 Advanced Micro Devices, Inc. Method and apparatus for scaling number of virtual lans in a switch using an indexing scheme
US5983303A (en) * 1997-05-27 1999-11-09 Fusion Micromedia Corporation Bus arrangements for interconnection of discrete and/or integrated modules in a digital system and associated method
US6563821B1 (en) * 1997-11-14 2003-05-13 Multi-Tech Systems, Inc. Channel bonding in a remote communications server system
US6175887B1 (en) * 1998-10-21 2001-01-16 Sun Microsystems, Inc. Deterministic arbitration of a serial bus using arbitration addresses
US6618777B1 (en) * 1999-01-21 2003-09-09 Analog Devices, Inc. Method and apparatus for communicating between multiple functional units in a computer environment
US6904062B1 (en) * 1999-04-23 2005-06-07 Waytech Investment Co. Ltd. Method and apparatus for efficient and flexible routing between multiple high bit-width endpoints
GB9915341D0 (en) * 1999-06-30 1999-09-01 Nortel Networks Corp Multiple access parallel memory and method
EP1236295B1 (en) * 1999-12-08 2005-08-17 Broadcom Corporation Synchronized transport across non-synchronous networks

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR970056389A (ko) * 1995-12-22 1997-07-31 양승택 에이티엠(atm) 스위치를 이용한 아이피(ip) 라우터 기능 수용을 위한 이더넷 접속 장치
KR0153944B1 (ko) * 1995-12-22 1998-11-16 양승택 에이티엠 스위치를 이용한 아이피 라우터 기능 수용을 위한 이더넷 접속 장치
US5742604A (en) * 1996-03-28 1998-04-21 Cisco Systems, Inc. Interswitch link mechanism for connecting high-performance network switches
JPH1141246A (ja) * 1997-07-22 1999-02-12 Fujitsu Ltd ネットワーク接続装置の二重化システム

Also Published As

Publication number Publication date
CN1171429C (zh) 2004-10-13
US20020062415A1 (en) 2002-05-23
US7082138B2 (en) 2006-07-25
TW533718B (en) 2003-05-21
CN1348290A (zh) 2002-05-08
KR20020025847A (ko) 2002-04-04
CA2357688A1 (en) 2002-03-29
US20020093964A1 (en) 2002-07-18

Similar Documents

Publication Publication Date Title
KR100425062B1 (ko) 데이터 교환 장치용 내부 통신 프로토콜
KR102317523B1 (ko) 패킷 제어 방법 및 네트워크 기기
US20210051045A1 (en) Communication switching apparatus for switching data in multiple protocol data frame formats
CN101325551B (zh) 一种报文处理方法和报文处理装置
US8325716B2 (en) Data path optimization algorithm
CN1879361B (zh) 自适应网桥
US6571291B1 (en) Apparatus and method for validating and updating an IP checksum in a network switching system
US7106751B2 (en) Apparatus for linking a SAN with a LAN
US7830892B2 (en) VLAN translation in a network device
US10530673B2 (en) Telemetry for servers and devices using a link-layer protocol
CN105052081A (zh) 通信流量处理架构和方法
US8451730B2 (en) Apparatus and method for implementing multiple high speed switching fabrics in an ethernet ring topology
CN107920059A (zh) 车辆网络中发送和接收数据的方法及其装置
US6807183B1 (en) Arrangement for reading a prescribed location of a FIFO buffer in a network switch port
GB2532054A (en) NC-SI port controller
US8218440B2 (en) High speed transmission protocol
US9548929B2 (en) Frame transfer apparatus and frame transfer method
JPWO2013047355A1 (ja) 通信装置、通信方法及びプログラム
US6785734B1 (en) System and method for processing control information from a general through a data processor when a control processor of a network processor being congested
CN109286564B (zh) 一种报文转发方法及装置
US20070171906A1 (en) Apparatus and method for extending functions from a high end device to other devices in a switching network
US7324438B1 (en) Technique for nondisruptively recovering from a processor failure in a multi-processor flow device
US7969994B2 (en) Method and apparatus for multiple connections to group of switches
US20070274330A1 (en) Network Bridge
KR100755978B1 (ko) 단일 ｃｐｕ에 의한 적층된 스위치 그룹의 대역내 관리

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120308

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20130308

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee