KR100422277B1 - 화상처리방법 및 장치 - Google Patents

화상처리방법 및 장치 Download PDF

Info

Publication number
KR100422277B1
KR100422277B1 KR10-2001-0083178A KR20010083178A KR100422277B1 KR 100422277 B1 KR100422277 B1 KR 100422277B1 KR 20010083178 A KR20010083178 A KR 20010083178A KR 100422277 B1 KR100422277 B1 KR 100422277B1
Authority
KR
South Korea
Prior art keywords
lead
leads
image
imaging
view
Prior art date
Application number
KR10-2001-0083178A
Other languages
English (en)
Other versions
KR20020063103A (ko
Inventor
야마자키노부토
바바신이치
스가와라겐지
Original Assignee
가부시키가이샤 신가와
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 신가와 filed Critical 가부시키가이샤 신가와
Publication of KR20020063103A publication Critical patent/KR20020063103A/ko
Application granted granted Critical
Publication of KR100422277B1 publication Critical patent/KR100422277B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/78—Apparatus for connecting with wire connectors
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01B—MEASURING LENGTH, THICKNESS OR SIMILAR LINEAR DIMENSIONS; MEASURING ANGLES; MEASURING AREAS; MEASURING IRREGULARITIES OF SURFACES OR CONTOURS
    • G01B11/00—Measuring arrangements characterised by the use of optical techniques
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T7/00—Image analysis
    • G06T7/70—Determining position or orientation of objects or cameras
    • G06T7/73—Determining position or orientation of objects or cameras using feature-based methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07 e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T2207/00—Indexing scheme for image analysis or image enhancement
    • G06T2207/30—Subject of image; Context of image processing
    • G06T2207/30108—Industrial image inspection
    • G06T2207/30148—Semiconductor; IC; Wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/78—Apparatus for connecting with wire connectors
    • H01L2224/7825—Means for applying energy, e.g. heating means
    • H01L2224/783—Means for applying energy, e.g. heating means by means of pressure
    • H01L2224/78301—Capillary
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01039—Yttrium [Y]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED

Landscapes

  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Vision & Pattern Recognition (AREA)
  • Theoretical Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Image Processing (AREA)
  • Length Measuring Devices By Optical Means (AREA)
  • Closed-Circuit Television Systems (AREA)
  • Studio Devices (AREA)
  • Image Analysis (AREA)

Abstract

(개요) 절대격자나 교정용 샘플에 의하지 않고, 제품의 생산시의 위치검출을 고속화·고정밀도화한다.
리드를 하나씩 카메라의 시야의 중앙에 위치시켜서 개별로 촬상하여 리드의 위치좌표(Lax, Lay)를 얻는다(S104). 시야내의 모든 리드(L)를 일괄하여 촬상하여 각 리드(L)의 위치좌표(Lbx, Lby)를 얻는다(S106). 전자와 후자와의 차이분을 교정량(Ldx, Ldy)=(Lax-Lbx, Lay-Lby)으로서 기억한다(S108). 제품의 생산시에는 검출대상의 반도체 디바이스의 일괄촬상에 의해 얻어진 각 리드의 위치좌표에 교정량(Ldx, Ldy)을 가산한다. 일괄촬상에 의하므로 촬상시간이 짧고, 교정량(Ldx, Ldy)에 의해 광학계의 왜곡이나 조명지향성에 기인하는 오차를 배제할 수 있다.

Description

화상처리방법 및 장치{IMAGE PROCESSING METHOD AND APPARATUS}
본 발명은 화상처리방법 및 장치에 관한 것이며, 특히 화상처리에 의해 검출대상의 위치를 검출하는 방법 및 장치에 관한 것이다.
화상처리기술을 이용한 위치검출은 반도체 조립장치 등의 전자부품의 제조의 분야에서 널리 사용되고 있다. 예컨대 와이어 본딩장치에서는, 반도체 칩상의 알루미늄 등으로 이루어진 복수의 본딩패드와, 반도체 칩을 둘러싸도록 형성된 도체로 이루어진 복수의 리드를 하나씩 연결하도록 금선 등으로 된 와이어를 본딩하는데 이 본딩동작에 앞서서, 본딩을 실행하는 점인 본딩점의 위치를 패턴매칭 등의 화상처리기술을 이용하여 검출한다.
종래의 장치에 있어서 본딩점의 위치의 검출에 대하여 설명한다. 우선 예컨대 도 1에 도시한 것과 마찬가지의 구조의 와이어 본딩장치, 즉, XY테이블(1)의 동작에 의해 이것에 고정된 카메라(7)를 반도체 디바이스(14)에 대하여 상대적으로 수평방향으로 이동가능케 한 구조의 와이어 본딩장치에 있어서, 반도체디바이스(14)를 촬상하고 있는 카메라(7)로부터 화상을 모니터(39)의 표시화면(22)(도 4 참조)에 표시시키면서, 카메라(7)를 고정하고 있는 XY테이블(1)을 이동시킴에 의해서 시야를 이동시켜, 도 4에 도시한 바와 같이, 표면화면(22)에 표시되어 있는 시야의 중심을 나타내는 크로스마크(32)의 중심점(32a)을 리드(L)의 폭방향의 대략 중앙이며 리드(L)의 선단으로부터 소정거리의 점에 맞춘다. 그리고 수동입력수단(33)의 입력스위치를 누르는 등의 입력동작을 행하여, 그때의 중심점(32a)을 중심으로 하는 직사각형의 레티클마크(42)에 둘러싸인 영역의 화상으로부터 화상정보(리드의 폭 등)를 취득하여 기억하는 동시에, 그때의 XY테이블(1)위의 좌표를, 그 리드(L)의 위치로서 데이터 메모리(36)에 기억한다. 이 동작을 모든 리드(L) 및 패드(P)에 대하여 실행한다. 또한 패드(P)에 대하여는, 그 대략 중앙의 점에 크로스마크(32)의 중심점(32a)을 맞추어 상기 입력동작을 행한다. 또 대략 직사각형인 반도체칩(14a)위의 대각으로 있는 패드(P) 또는 그 근방으로부터 2점(예컨대, 반도체칩(14a)의 구석부에 위치하는 패드(P)의 중심점 (Pg)), 및 그 근방의 리드(L)또는 이것과 일체적으로 형성된 유니크한 형상의 패턴으로 이루어진 2점(예컨대, 리드(L)에서 뻗어 설치된 기준패턴(Ls)의 중심점(Lg))을 얼라인먼트점으로서 선택하고, 마찬가지의 입력동작을 실행하므로서 화상의 취득과 얼라인먼트점의 좌표의 등록을 행한다.
그리고 런타임(즉, 제품의 생산시)의 처리로서는, 검출대상이 되는 새로운 반도체 디바이스(14)를 배치하고, XY테이블(1)을 제어부(34)의 제어에 의하여 이동시켜, 등록되어 있는 얼라인먼트점의 근방이 카메라(7)의 시야가 되도록 하고, 카메라(7)로 반도체 디바이스(14)의 화상을 취하여 등록되어 있는 얼라인먼트점과, 새로운 반도체 디바이스(14)에 있어서 당해 얼라인먼트점에 대응하는 점과의 사이의 위치 어긋난량을 구하여, 등록시의 각 패드(P), 리드(L)의 얼라인먼트점에 대한 상대위치를 지킨 형태로, 새로운 얼라인먼트점의 위치로부터 각 패드(P), 리드(L)의 임시의 본딩점(즉, 검출대상의 반도체 디바이스(14)에 있어서 얼라인먼트점에 대응하는 점에, 샘플의 반도체 디바이스(14)에 있어서 얼라인먼트점을 겹친 경우에, 샘플의 반도체 디바이스(14)의 리드(L)의 폭방향의 대략 중앙이며 선단으로부터 소정거리의 점이 위치하는 점)을 산출한다.
그리고 리드(L)에 대하여는, 또한 산출한 임시의 본딩점이 중심점(32a)이 되도록 카메라(7)의 시야를 이동시켜, 그 위치에서 촬상한 개개의 리드(L)의 화상에 대하여, 상기 리드의 화상정보를 사용한 화상의 에지(둘레가장자리)검출을 행하므로서, 검출대상의 반도체 디바이스(14)에 있어서 리드(L)의 위치를 개개로 검출·보정하여(이하, 「리드보정」이라함), 실제 본딩점으로 한다. 이 리드보정을 행하는 것은 근래의 반도체 디바이스(14)에서는 리드(L)는 극히 가늘고 구부러지기 쉽기 때문에, 개개의 반도체 디바이스(14)의 사이에서의 위치 어긋남(개체차)이 큰 것을 고려한 것이다.
그러나, 리드보정을 위해 리드(L)의 임시의 본딩점에 카메라(7)를 이동시키는 동작을 모든 리드(L)에 대한 개별로 행하는 것으로는, 이 동작과 개별의 촬상을 위한 시간을 요하기 때문에 생산성의 저하로 이어진다.
한편, 고속성을 요구하여, 카메라(7)의 1회의 촬상으로 얻어지는, 검출대상의 화상을 이용하여, 그 시야내의 모든 리드(L)에 대하여 각각 에지검출을 행하는 것으로, 카메라(7)의 이동의 동작과 촬상과의 시간을 삭감하는 방법도 있으나, 카메라(7)의 시야(약 3mmø)의 둘레가장자리부에는 광학계의 왜곡이 존재하기 때문에, 위치 오차가 생긴다. 즉, 도 8과 같은 현실의 공간에 있어서 리드(L)의 위치는, 도 9와 같은 광학계의 왜곡이 수반되는 화상공간에서는 다른 위치로서 검출되어 버린다.
또 시야의 둘레가장자리부에는 조명지향성에 기인하는 문제도 존재하고, 도 6에 도시한 바와 같이, 리드(L)의 폭이 a1, 폭방향의 중심점의 위치 좌표가 (Lax, Lay)인 경우라도, 조명광의 방향이 β인 경우에는 이 조명광에 의하여는 리드(L)의 아래쪽의 일부가 조사되지 않기 때문에 도 6중 리드(L)의 바로 위에 위치하는 카메라(도시하지 않음)에는 리드(L)의 폭은 a2, 폭방향의 중심점은 (Lbx, Lby)로서 검출된다. 촬상용의 광원은, 통상 카메라(7)와 일체적으로, 즉, 카메라(7)와의 상대위치가 변화하지 않도록 설치되기 때문에 일회의 촬상으로 얻어지는 화상을 이용한 그 시야내의 모든 리드(L)의 위치의 검출을 행하는 경우에는 리드(L)와 광원과의 위치관계가 리드(L)마다 다르게 되어 위치오차가 생긴다.
시야의 둘레가장자리부에 있어서 광학계의 왜곡의 영향을 배제하기 위한 방법으로서, 예컨대 일본국 특개소 63-274142호 공보에서는 치수가 기지의 절대격자의 좌표와, 광학계의 왜곡을 수반하는 화상으로부터 얻어지는 좌표와의 사이의 변환식을 구하고, 이후 이 식을 사용하여, 화상으로부터 얻어지는 좌표를 교정하는방법이 개시되어 있다. 또 일본국 특개평 8-285533호 공보에서는, 치수가 기지의 교정용 샘플을 이용한 마찬가지의 착상 방법이 개시되어 있다. 그러나 이 방법에서는, 절대격자나 교정용 샘플에 있어서 모든 격자점의 위치좌표에 대하여 변환식을 구하기 때문에 연산량이 많고 게다가, 장기에 걸쳐서 사용되는 절대격자나 교정용 샘플의 오염이나 변형등의 열화를 방지할 필요가 있다. 또 조명지향성에 기인하는 상기 문제도 해결할 수 없다.
그래서 본 발명의 목적은 절대격자나 교정용 샘플에 의하지 않고, 런타임에 있어서 위치검출의 고속화와 고정밀도화를 도모하는 것에 있다.
도 1은 본 발명의 실시형태에 관한 본딩장치의 개략구성을 도시한 블록도,
도 2는 신규 반도체 디바이스의 등록처리의 일예를 도시한 플로차트,
도 3은 런타임에 있어서 처리의 일예를 도시한 플로차트,
도 4는 신규 반도체 디바이스의 등록처리를 도시한 설명도,
도 5는 런타임에 있어서 처리를 도시한 설명도,
도 6은 조명지향성에 기인하는 위치오차 및 실시형태의 작용을 설명하는 단면도,
도 7은 조명지향성에 기인하는 위치오차 및 실시형태의 작용을 설명하는 평면도,
도 8은 현실의 공간에 있어서 리드의 화상을 도시한 설명도,
도 9는 광학계의 왜곡을 수반하는 화상공간에 있어서 리드의 화상을 도시한 설명도이다.
(도면의 주요부분에 대한 부호의 설명)
1: XY테이블 2: 본딩헤드 4: 툴
5: 클램퍼 7: 카메라 9: 광원
14: 반도체 디바이스 14a: 반도체 칩 32: 크로스마크
32a: 중심점 33: 수동입력수단 34: 제어부
36: 데이터메모리 36a: 데이터라이브러리 37: 연산처리부
38: 화상처리부 39: 모니터 42: 레티클마크
L: 리드 Lg, Pg: 얼라인먼트점 P: 패드
W: 와이어
제1의 본 발명은 다수의 리드를 갖춘 전자부품을 촬상하는 촬상기를 사용하여, 샘플인 상기 전자부품을 촬상한 화상과, 검출대상인 상기 전자부품을 촬상한 화상에 의거하여, 상기 검출대상에 있어서 상기 복수의 리드위치를 검출하는 화상처리방법으로서, 상기 샘플에 있어서 상기 다수의 리드중 일부의 리드를 상기 촬상기의 시야의 중심점을 포함하는 소정영역에 배치한 상태에서 촬상한 화상을 사용하여, 당해 일부의 리드의 위치(A)를 산출하는 공정과, 상기 샘플에 있어서 상기 일부의 리드 및 다른 리드를 포함하는 복수의 리드를 일괄하여 촬상한 화상을 사용하여, 상기 일부의 리드의 위치(B)를 산출하는 공정과, 상기 위치(A)와 상기 위치(B)와의 관계를 상기 일부의 리드에 대한 교정량(D)으로서 유지하는 공정과, 상기 검출대상에 있어서, 일부의 리드 및 다른 리드를 포함하는 복수의 리드를 일괄하여 촬상한 화상을 사용하여, 상기 일부의 리드의 위치(C)를 산출하는 공정과, 상기 위치(C)와 상기 교정량(D)에 의거하여, 상기 일부의 리드의 위치(E)를 산출하는 공정을 포함하는 것을 특징으로 하는 화상처리방법이다.
제1의 본 발명에서는 우선 샘플의 전자부품에 있어서 복수의 리드중 일부의 리드를 카메라의 시야의 중심점을 포함하는 소정영역에 배치한 상태에서 촬상한 화상을 사용하여, 당해 일부의 리드의 위치(A)를 산출한다. 또 상기 샘플에 있어서 상기 일부의 리드 및 다른 리드를 포함하는 복수의 리드를 일괄하여 촬상한 화상을 사용하여, 상기 일부의 리드의 위치(B)를 산출한다. 이들 위치(A) 및 위치(B)의 산출은, 어느 것이 먼저라도 좋다. 그리고 위치(A)와 위치(B)와의 관계를 상기 일부의 리드에 대한 교정량(D)으로서 유지한다.
런타임에 있어서는 검출대상의 전자부품에 있어서 일부의 리드 및 다른 리드를 포함하는 복수의 리드를 일괄하여 촬상한 화상을 사용하여, 상기 일부의 리드의 위치(C)를 산출한다. 그리고 산출한 위치(C)와 유지하고 있는 교정량(D)에 의거하여, 상기 일부의 리드의 위치(E)를 산출한다.
이와 같이 제1의 본 발명에서는 일부의 리드를 카메라의 시야의 중심점을 포함하는 소정영역에 배치한 상태에서 촬상한 화상을 사용하여 산출한 당해 일부의 리드의 위치(A)와, 상기 일부의 리드 및 다른 리드를 포함하는 복수의 리드를 일괄하여 촬상한 화상을 사용하여 산출한 상기 일부의 리드의 위치(B)와의 관계를 미리 상기 일부의 리드에 대한 교정량(D)으로서 유지하므로, 시야의 둘레가장자리부에 있어서 광학계의 왜곡의 영향을 교정량(D)에 의하여 보정할 수가 있다.
또 절대격자나 교정용 샘플을 사용한 상기 각 종래예에서는, 절대격자나 교정용 샘플에 있어서 모든 격자점에 대한 교정량의 산출이 필요한데에 대하여 제1의 본 발명에서는, 각 리드의 목표점에 대해서만 교정량을 산출하면 좋으므로, 연산량·데이터량이 적게 되고, 고속처리에 적합한다.
그리고 런타임에 있어서는 상기 일부의 리드 및 다른 리드를 포함하는 복수의 리드를 일괄하여 촬상한 화상을 사용하여, 상기 일부의 리드의 위치(C)를 산출하므로, 일회의 촬상에서 얻어지는 화상을 이용하여 그 시야내의 모든 리드(L)의 위치의 검출을 할 수가 있어, 카메라의 이동의 동작과 촬상의 시간을 최소한으로 하여 고속화를 도모할 수가 있다.
제2의 본 발명은 제1의 본 발명의 화상처리방법으로서, 상기 각 촬상때에 광원으로 상기 시야의 중심점을 포함하는 소정영역을 조사(照射)하는 것을 특징으로 하는 화상처리방법이다.
제2의 본 발명에서는, 각 촬상때에, 광원이 촬상기의 시야의 중심점을 포함하는 소정영역을 조사하는 것으로 하였으므로, 조명 지향성의 영향이 적은 시야의 중심점을 포함하는 소정영역에 상기 일부 리드를 배치하여 검출한 위치(A)와, 조명지향성의 영향이 많은 시야의 둘레가장자리부에 상기 일부의 리드가 배치된 상태로 검출한 위치(B)와의 관계를 교정량(D)에 의하여 보정할 수가 있어, 광학계의 왜곡의 영향만이 아니고, 조명지향성의 영향도 배제할 수 있다.
제3의 본 발명은 다수의 리드를 갖춘 전자부품을 촬상하는 촬상기와, 샘플인 상기 전자부품을 활상한 화상 및 검출대상인 상기 전자부품을 촬상한 화상에 의거하여 상기 검출대상에 있어서 상기 복수의 리드의 위치를 검출하는 연산처리부를갖춘 화상처리장치로서, 상기 샘플에 있어서 상기 다수의 리드중 일부의 리드를 상기 촬상기의 시야의 중심점을 포함하는 소정영역에 배치한 상태에서 촬상한 화상을 사용하여, 당해 일부의 리드의 위치(A)를 산출하는 수단과, 상기 샘플에 있어서 상기 일부의 리드 및 다른 리드를 포함하는 복수의 리드를 일괄하여 촬상한 화상을 사용하여, 상기 일부의 리드의 위치(B)를 산출하는 수단과, 상기 위치(A)와 상기 위치(B)와의 관계를 상기 일부의 리드에 대한 교정량(D)으로서 유지하는 수단과, 상기 검출대상에 있어서 일부의 리드 및 다른 리드를 포함하는 복수의 리드를 일괄하여 촬상한 화상을 사용하여, 상기 일부의 리드의 위치(C)를 산출하는 수단과, 상기 위치(C)와 상기 교정량(D)에 의거하여, 상기 일부의 리드의 위치(E)를 산출하는 수단을 갖춘 것을 특징으로 하는 화상처리장치이다. 제3의 본 발명에 의하면 제1의 본 발명과 마찬가지의 효과를 얻을 수가 있다.
제4의 본 발명은 제3의 본 발명의 화상처리장치로서, 상기 각 촬상때에 상기 시야의 중심점을 포함하는 소정영역을 조사하는 광원을 더욱 갖춘 화상처리장치이다. 제4의 본 발명에 의하면 제2의 본 발명과 마찬가지의 효과를 얻을 수가 있다.
(발명의 실시형태)
본 발명의 실시형태를 이하에 도면에 따라서 설명한다. 도 1은 본 발명의 실시형태에 관한 와이어 본더의 개략구성을 도시함. 도 1에 있어서, XY테이블(1)에 탑재된 본딩헤드(2)에는 본딩아암(3)이 설치되어, 본딩아암(3)의 선단부에는 툴(4)이 부착되어 있다. 본딩아암(3)은 Z축 모터(도시하지 않음)에 의해 상하방향으로 구동이 된다. 본딩아암(3)의 위쪽에는 와이어(W)를 유지하는 클램퍼(5)가 설치되어 있고, 와이어(W)의 하단은 툴(4)에 끼워통하여져 있다. 본 실시형태에 있어서 툴(4)은 캐필러리이다.
본딩헤드(2)에는 카메라아암(6)이 고정되어 있으며, 카메라아암(6)에는 카메라(7)가 고정되어 있다. 카메라(7)는 반도체칩(14a) 등이 탑재된 반도체 디바이스(14)를 촬상하는 것이다. 카메라(7)에는 발광다이오드 등으로 이루어진 링형상의 광원(9)이 카메라(7)의 수광부(도시하지 않음)를 둘러싸도록 일체적으로 고정되어 있다. 광원(9)은 그 링형상의 형상 중심점이 카메라(7)의 광축과 일치하도록 설치되고, 따라서 카메라(7)의 시야의 중심점에 향하는 방향으로 반도체 디바이스(14)를 그 경사 위쪽의 모든 주위로부터 조명한다.
XY테이블(1)은 그 근방에 설치되고 2개의 펄스모터 등으로 이루어진 XY테이블용 모터(도시하지 않음)에 의해, 수평방향의 서로 직교하는 좌축방향인 X방향 및 Y방향으로, 정확하게 이동될 수 있도록 구성되어 있다. 이상은 주지의 구조이다.
XY테이블(1)은 마이크로프로세서 등으로 이루어진 제어부(34)의 지령에 의해, 모터구동부(30) 및 XY테이블용 모터를 통하여 구동된다. 카메라(7)에 의해 촬상된 화상은 변환되어서 전기 신호인 화상데이터로 되고 화상처리부(38)에 의해 처리되어, 제어부(34)를 경유하여 연산처리부(37)에 입력된다. 연산처리부(37)에서는 후술하는 위치검출에 관한 연산을 포함하는 각종의 연산이 실행되고, 제어메모리(35)에서는, 그와 같은 연산을 위한 프로그램이나 데이터가 일시적으로 유지된다. 제어부(34)에는, 수동입력수단(33) 및 모니터(39)가 접속되어 있다. 수동입력수단(33)은 적어도 XY방향의 방향지시기능과 입력보턴에 의한 세트신호입력기능을 갖춘 마우스 입력장치 등의 포인팅 디바이스, 및 문자입력기능을 갖춘 주지의 키보드가 적합하다.
모니터(39)는 CRT 또는 액정표시장치 등으로 이루어지고, 그 표시화면(22)(도 4 참조)에는 카메라(7)에 의해 촬상된 화상이나, 관련하는 좌표값·배율 등의 수치, 각종의 문제메시지 등이, 제어부(34)의 출력에 의거하여 표시된다. 위치검출공정에 있어서는, 표시화면(22)에는 도 4에 표시된 바와 같이, 시야의 중심을 도시하는 크로스마크(32)와, 이 크로스마크(32)를 둘러싸는 시야내의 영역을 도시하는 것으로 표시·기억되는 직사각형의 레티클마크(42)가 표시된다. 크로스마크(32)에 있어서 세로선과 가로선과의 교점은 중심점(32a)이다.
데이터메모리(36)는 데이터 판독·기록가능한 주지의 랜덤액세스메모리나 하드디스크장치 등으로 구성된다. 데이터메모리(36)의 기억영역에는 데이터라이브러리(36a)가 격납되어 있으며, 이 데이터라이브러리(36a)에는 후술하는 템플릿화상, 검출된 위치좌표 등의 과거의 값이나 이것들의 초기상태인 디폴트값 및 본 장치의 다른 동작에 사용되는 각종의 설정치가 기억되어 있으며, 또 제어부(34)로부터 신호에 의해 각종의 데이터가 후술하는 바와 같이 기억된다.
본 실시형태에서는 우선 신규의 반도체 디바이스(14)에 대한 등록의 처리로서 얼라인먼트점·각 본딩점의 등록과 교정량의 기억이 행해지고, 다음에 랜타임에 있어서의 처리로서, 패턴매칭에 의한 위치검출과 교정량에 의한 교정이 행하여진다. 또한 여기에서는 리드(L)의 위치의 검출을 중심으로 설명하고, 패드(P)의 위치 검출에 대하여는 상세하게 기술하지 않는다.
도 2는 신규의 반도체 디바이스(14)에 대한 등록의 처리를 도시하는 플로차트이다. 우선 얼라인먼트점을 포함하는 영역의 촬상에 의해 당해 영역의 템플릿 화상으로서의 기억과, 얼라인먼트점의 등록이 행하여진다(S102). 이 얼라인먼트점은 대략 직사각형인 반도체칩(14a)상의 대각에 있는 패드(P) 또는 그 근방으로부터 2점(예컨대, 반도체칩(14a)의 구석부에 위치하는 패드(P)의 중심점 Pg), 및 그 근방의 리드(L) 또는 이것과 일체적으로 형성된 유니크한 형상의 패턴으로 이루어진 2점(예컨대, 리드(L)로부터 뻗어 설치된 기준 패턴(Ls)의 중심점(Lg))을 선택하는 것이다.
촬상된 영역의 템플릿화상은 후술하는 런타임의 동작에 있어서 패턴매칭에 있어서 사용된다. 얼라인먼트점의 등록은 반도체칩(14a)을 촬상하고 있는 카메라(7)로부터 화상을 모니터(39)의 표시화면(22)에 표시시키면서, 수동입력수단(33)을 조작하므로서, 카메라(7)를 고정하고 있는 XY테이블(1)을 이동시켜서 시야를 이동시키고, 모니터(39)의 표시화면(22)에 표시되어 있는 시야의 중심을 나타내는 크로스마크(32)의 중심점(32a)을 각 얼라인먼트점에 맞추고, 이 상태에서 수동입력수단(33)의 입력 스위치를 누르는 등의 입력동작을 행하고, 그때의 중심점(32a)의 XY테이블(1)상의 좌표를 데이터 메모리(36)에 기억시키는 것으로 실현된다.
리드측의 얼라인먼트점(Lg)의 위치좌표를 (Lgx, Lgy)로 한다. 또한 이하의 각종의 위치좌표는, 후술하는 FOV위치로부터의 XY방향의 거리를 나타내는 것이다.
다음에, 제어부(34)의 출력에 의해 XY테이블(1)을 구동하여, 리드(L)를 하나씩 카메라(7)의 시야의 중앙에 위치시켜서 개별로 촬상하고, 이 화상에 의거하여 에지검출에 의해 각 리드(L)의 폭·경사를 산출하는 동시에 데이터메모리(36)에 기억하고, 또 이 개별촬상의 때의 각 리드(L)의 위치좌표(Lax, Lay)를 데이터메모리(36)에 기억한다(S104). 각 리드(L)의 위치좌표(Lax, Lay)는, 각 리드(L)의 폭방향의 중앙이며 선단으로부터 소정거리의 점의 좌표로 한다.
다음에, 시야내의 모든 리드(L)를 일괄하여 촬상한다. 또 이 일괄촬상에 의한 화상에 의거하여 각 리드(L)의 위치좌표(Lbx, Lby)를 산출하고, 데이터메모리(36)에 기억한다(S106). 각 리드(L)의 위치좌표(Lbx, Lby)는 각 리드(L)의 폭방향의 중앙이며 선단으로부터 소정거리의 점의 좌표로 한다. 이 일괄촬상의 때의 카메라(7)의 위치, 즉 이 일괄촬상의 때의 크로스마크(32)의 중심점(32a)의 위치를 이하 「FOV위치」라 한다. 또한 「FOV」는 Field Of View의 머리문자이다. FOV위치는, 카메라(7)의 시야내에 소정수의 리드(L)가 포함되는 위치를 오퍼레이터가 수동조작에 의해 지정하든가, 혹은 적절한 화상처리에 의해 카메라(7)의 시야내에 소정수의 리드(L)가 포함되는 위치를 자동적으로 지정하므로서 선택되고, 선택된 FOV위치의 XY테이블(1)에 대한 절대위치의 위치좌표는, 데이터메모리(36)에 기억된다.
다음에, 산출된 일괄촬상에 의한 각 리드(L)의 위치좌표(Lbx, Lby)로부터 얼라인먼트점의 위치좌표(Lgx, Lgy)가 감산되고, 얼라인먼트점에 대한 상대위치(Lbx-Lgx, Lby-Lgy)로서 데이터메모리(36)에 기억된다(S110).
한편 개별촬상에 의한 각 리드(L)의 위치좌표(Lax, Lay)로부터, 일괄촬상에의한 각 리드(L)의 위치좌표(Lbx, Lby)가 감산되고, 교정량(Ldx, Ldy)=(Lax-Lbx, Lay-Lby)이 산출되어, 데이터메모리(36)에 기억된다(S108). 교정량(Ldx, Ldy)은 도 6 및 도 7에 도시한 바와 같다. 이상이 신규의 반도체 디바이스(14)에 대한 등록때의 처리이다.
런타임의 처리는 도 3, 도 5 내지 도 7에 도시한 바와 같다. 우선, 검출 대상이 되는 새로운 반도체 디바이스(14)를 배치한 상태에서, 카메라(7)에 의해, 상술의 FOV위치로부터 시야내의 모든 리드(L)가 일괄하여 촬상되고, 앞의 스텝(S102)에 기억되어 있는 템플릿 화상을 사용한 패턴매칭에 의해, 얼라인먼트점에 대응하는 점의 위치(Lgx2, Lgy2)가 검출된다(S202). 이 패턴매칭은 예컨대 템플릿화상과의 정규화 상관값이 최대로 되는 점의 검색에 의해 실행된다.
다음에, 검출된 위치와, 등록되어 있는 얼라인먼트점과의 위치어긋난량(△x, △y, △θ)이 산출된다(S204).
다음에, 산출된 위치어긋난량(△x, △y, △θ)과, 앞서 등록되어 있는 상대위치(Lbx-Lgx, Lby-Lgy)에 의해 각 리드(L)의 임시의 본딩점이 산출된다(S206). 이 임시의 본딩점은 검출대상의 반도체 디바이스(14)에 있어서 얼라인먼트점에 대응하는 점(Lg)(Lgx2, Lgy2)에, 샘플의 반도체 디바이스(14)에 있어서 얼라인먼트점(Lg)(Lgx, Lgy)을 겹친 경우에, 샘플의 반도체 디바이스(14)의 리드(L)의 폭방향의 중앙이며 선단으로부터 소정거리의 점이 위치하는 점이며, 검출대상의 반도체 디바이스(14)에 있어서 리드(L)의 구부러짐 등의 개체차는 반영되어 있지 않다.
다음에, 앞서 등록되어 있는 FOV위치의 위치좌표가, 위치어긋난량(△x, △y, △θ)에 의해 보정되고, 보정된 FOV위치에 카메라(7)가 이동되어, 시야내의 리드(L)가 FOV위치로부터 일괄하여 촬상된다(S208).
다음에, FOV위치로부터의 일괄촬상에 의한 리드(L)의 촬상에 대하여 예지검출 등의 화상처리가 실행되어, 각 리드(L)의 위치좌표(Lcx, Lcy)와 각 리드(L)의 폭·기울기가 산출된다(S210). 여기에서는, 각 리드(L)가 어느 리드(L)인가는 특정되어 있지 않다.
다음에, 산출된 각 리드(L)의 기울기가 상술한 회전방향의 위치어긋난량(△θ)으로 보정되는 동시에, 각 리드(L)의 폭과 보정된 기울기를 사용하여, 앞서 스텝(S106)에 기억되어 있는 각 리드(L)의 폭과 기울기의 데이터가 데이터메모리(36)에 있어서 참조되고, 이들 폭과 보정후의 기울기가 소정의 허용범위내에서 일치하는 리드(L)가 검색되어, 이 검출대상의 반도체 디바이스(14)에 있어서 각 리드(L)가 각각 샘플의 반도체 디바이스(14)에 있어서의 어느 리드(L)에 대응하는가의 관련지음이 행하여진다. 그리고 관련지음에 의거하여 각 리드(L)에 있어서 임시의 본딩점의 위치좌표가 스텝(S210)에서 산출된 각 리드(L)의 위치좌표(Lcx, Lcy)에 의하여 치환되고, 이것에 의해, 임시의 본딩점의 위치좌표가 검출값으로 보정된다(S212).
다음에, 보정값(Lcx, Lcy)에 앞서 기억되어 있는 교정량(Ldx, Ldy)이 가산되고, 이것에 의해 실제 본딩점의 위치좌표(Lex, Ley)=(Lcx+Ldx, Lcy+Ldy)가 산출된다(S214).
그리고, 이와 같이 하여 산출된 실제 본딩점의 위치좌표(Lex, Ley)에 대하여 본딩이 실행된다(S216). 구체적으로는, 제어부(34)의 출력에 의해 XY테이블(1)이 구동되고, 툴(4)이 각 실제 본딩점으로 이동되어, 가압·가열과 초음파 진동의 인가에 의해 와이어(W)의 본딩이 행하여진다.
이상과 같이, 본 실시형태에서는 우선 샘플의 반도체 디바이스(14)에 있어서 복수의 리드(L)중 하나의 리드(L)를 카메라(7)의 시야의 중앙에 배치한 상태에서 촬상한 화상을 사용하여 당해 하나의 리드(L)의 위치(Lax, Lay)를 산출한다(S104). 또 샘플의 반도체 디바이스(14)에 있어서 복수의 리드(L)를 일괄하여 촬상한 화상을 사용하여, 상기 하나의 리드(L)의 위치(Lbx, Lby)를 산출한다(S106). 이들 위치(Lax, Lay) 및 위치(Lbx, Lby)의 산출은 어느것이 먼저라도 좋다. 그리고 위치(Lax, Lay)와 위치(Lbx, Lby)와의 관계를 상기 하나의 리드(L)에 대한 교정량(Ldx, Ldy)으로서 데이터메모리(36)에 기억한다(S108).
그리고 런타임에 있어서는, 검출대상의 반도체 디바이스(14)에 있어서 복수의 리드를 일괄하여 촬상한 화상을 사용하여, 하나의 리드의 위치(Lcx, Lcy)를 산출한다(S210). 그리고 산출한 위치(Lcx, Lcy)와, 유지하고 있는 교정량(Ldx, Ldy)에 의거하여 상기 하나의 리드(L)의 위치(Lex, Ley)를 산출한다(S214).
이와 같이 본 실시형태에서, 하나의 리드(L)를 카메라(7)의 시야의 중앙에 배치한 상태에서 촬상한 화상을 사용하여 산출한 당해 하나의 리드(L)의 위치(Lax, Lay)와 상기 하나의 리드(L) 및 다른 리드(L)를 포함하는 복수의 리드(L)를 일괄하여 촬상한 화상을 사용하여 산출한 상기 하나의 리드의 위치(Lbx, Lby)와의 관계를미리 상기 하나의 리드(L)에 대한 교정량(Ldx, Ldy)으로서 유지하므로 시야의 둘레가장자리부에 있어서 광학계의 왜곡의 영향을 교정량(Ldx, Ldy)에 의하여 보정할 수 있다.
또 절대격자나 교정용 샘플을 사용한 상기 각 종래예에서는, 절대격자나 교정용 샘플에 있어서 모든 격자점에 대하여 교정량의 산출이 필요한 것에 대하여, 본 실시형태에서는, 각 리드(L)의 목표점인 본딩점에 대하여만 교정량(Ldx, Ldy)을 산출하면 좋으므로 연산량·데이터량이 적게 되고 고속처리에 적합한다.
그리고, 런타임에 있어서는 상기 하나의 리드(L) 및 다른 리드(L)를 포함하는 복수의 리드(L)를 일괄하여 촬상한 화상을 사용하여, 상기 하나의 리드(L)의 위치(Lcx, Lcy)를 산출하므로, 검출 대상의 반도체 디바이스(14)에 대한 1회의 촬상에서 얻어지는 화상을 이용하여 그 시야내의 모든 리드(L)의 위치의 검출을 행할 수가 있으며, 카메라(7)의 이동의 동작과 촬상과의 시간을 최소한으로 하여 고속화를 도모할 수가 있다.
또 본 실시형태에서는, 각 촬상때에, 광원(9)이 카메라(7)와 일체적으로 설치되고, 또한 카메라(7)의 시야의 중앙을 모든 주위로부터 조사하는 것으로 하였으므로 조명지향성의 영향이 적은 시야의 중앙에 상기 하나의 리드(L)를 배치하여 검출한 위치(Lax, Lay)와, 조명지향성의 영향이 많은 시야의 둘레가장자리부에 상기 하나의 리드(L)가 배치된 상태에서 검출한 위치(Lbx, Lby)와의 관계를 교정량(Ldx, Ldy)에 의하여 보정할 수가 있고, 광학계의 왜곡의 영향만이 아니고, 조명지향성의 영향도 배제할 수 있다.
또한 상기 실시형태에서는 위치(Lax, Lay)와 위치(Lbx, Lby)와의 XY방향의 차이분(Lax-Lbx, Lay-Lby)을 당해 리드(L)에 대한 교정량(Ldx, Ldy)으로 하는 구성으로 하였으나, 본 발명에 있어서 개별촬상에 의한 검출위치(A)와 일괄촬상에 의한 검출위치(B)와의 관계는 일차 변환식이나 XY방향의 비례정수 등, 다른 형식· 방법으로 특정·유지하는 구성으로 하여도 좋다.
또, 상기 실시형태에서는, 위치(A)의 산출때에 리드(L)를 개별로, 즉 하나씩 카메라(7)의 시야의 중앙에 배치한 상태에서 촬상하는 것으로 하였으나, 이와 같은 구성에 대신하여, 위치(A)의 산출때에, 리드(L)를 예컨대 두개 또는 세개씩, 카메라(7)의 시야의 중앙에 배치한 상태에서 촬상하여, 이 화상에 의거하여 이들 두개 또는 세개의 리드(L)의 위치를 개개로 검출하는 것으로 하여도 좋다. 이 경우에는 교정량의 산출정확도가 하나씩 개별로 촬상하는 경우에 비하여 떨어지게 되지만, 시야 전체의 리드(L)를 일괄하여 촬상한 화상에 의거하여 개개의 리드(L)의 위치를 검출하는 종래의 구성괴 비교하면, 어느 정도의 고정확도화를 실현할 수 있다. 또 위치(A)의 산출때의 리드(L)의 위치는 카메라(7)의 시야의 중심점인 크로스마크(32)의 중심점(32a)과 완전히 일치할 필요는 없고, 카메라(7)의 광학계의 왜곡이나 조명지향성의 치우침이 실질적으로 무시할 수 있는 영역이라면 본 발명의 고유의 효과를 상당한 정도로 얻을 수가 있다.
또, 상기 실시형태에서는, 샘플의 반도체 디바이스(14)의 각 리드(L)를 촬상한 화상에 의거한 에지검출로부터 각 리드(L)의 폭·기울기를 산출하여 기억하고, 런타임에서는 이들 폭·기울기에 의거하여, 검출대상의 반도체 디바이스(14)의 리드(L)의 화상과 관련지음을 행하는 구성으로 하였으나, 이와 같은 구성에 대신하여 샘플의 반도체 디바이스(14)의 각 리드(L)를 촬상한 화상을 기억하고, 이것을 템플릿 화상으로서 검출대상의 반도체 디바이스(14)의 화상에 대한 패턴매칭을 행하는 것으로, 검출대상의 반도체 디바이스(14)의 각 리드(L)에 있어서 본딩점의 위치를 특정하는 구성으로 하여도 좋다.
또 상기 실시형태에서는, 주로 리드(L)에 있어서 본딩점을 산출하는 공정에 대하여 설명하였으나, 마찬가지의 공정을 패드(P)나 그외의 부재에 있어서의 처리대상점의 위치검출에 있어서 실행하는 것도 물론 가능하다.
또, 상기 각 실시형태에서는 본 발명을 와이어 본딩장치에 적용한 예에 대하여 설명하였으나 본 발명은 다른 종류의 반도체 제조장치나 화상처리를 사용한 다른 전자부품처리장치에 있어서 위치검출에 대하여 넓게 적용할 수 있으며 이러한 구성도 본 발명의 범주에 속하는 것이다.
본 발명에 따르면 절대격자나 교정용 샘플에 의하지 않고, 런타임에 있어서 위치검출의 고속화와 고정밀도화를 도모할 수 있다.

Claims (4)

  1. 다수의 리드를 갖춘 전자부품을 촬상하는 촬상기를 사용하여, 샘플인 상기 전자부품을 촬상한 화상과, 검출대상인 상기 전자부품을 촬상한 화상에 의거하여, 상기 검출대상에 있어서 상기 복수의 리드의 위치를 검출하는 화상처리방법으로서,
    상기 샘플에 있어서 상기 다수의 리드중 일부의 리드를 상기 촬상기의 시야의 중심점을 포함하는 소정영역에 배치한 상태에서 촬상한 화상을 사용하여, 당해 일부의 리드의 위치(A)를 산출하는 공정과,
    상기 샘플에 있어서 상기 일부의 리드 및 다른 리드를 포함하는 복수의 리드를 일괄하여 촬상한 화상을 사용하여, 상기 일부의 리드의 위치(B)를 산출하는 공정과,
    상기 위치(A)와 상기 위치(B)와의 관계를 상기 일부의 리드에 대한 교정량(D)으로서 유지하는 공정과,
    상기 검출대상에 있어서 일부의 리드 및 다른 리드를 포함하는 복수의 리드를 일괄하여 촬상한 화상을 사용하여, 상기 일부의 리드의 위치(C)를 산출하는 공정과,
    상기 위치(C)와 상기 교정량(D)에 의거하여, 상기 일부의 리드의 위치(E)를 산출하는 공정,
    을 포함하는 것을 특징으로 하는 화상처리방법.
  2. 제 1 항에 있어서, 상기 각 촬상때에 광원으로 상기 시야의 중심점을 포함하는 소정영역을 조사하는 것을 특징으로 하는 화상처리방법.
  3. 다수의 리드를 갖춘 전자부품을 촬상하는 촬상기와, 샘플인 상기 전자부품을 촬상한 화상 및 검출대상인 상기 전자부품을 촬상한 화상에 의거하여 상기 검출대상에 있어서 상기 복수의 리드의 위치를 검출하는 연산처리부를 갖춘 화상처리장치로서,
    상기 샘플에 있어서 상기 다수의 리드중 일부의 리드를 상기 촬상기의 시야의 중심점을 포함하는 소정영역에 배치한 상태에서 촬상한 화상을 사용하여, 당해 일부의 리드의 위치(A)를 산출하는 수단과,
    상기 샘플에 있어서 상기 일부의 리드 및 다른 리드를 포함하는 복수의 리드를 일괄하여 촬상한 화상을 사용하여, 상기 일부의 리드의 위치(B)를 산출하는 수단과,
    상기 위치(A)와 상기 위치(B)와의 관계를 상기 일부의 리드에 대한 교정량(D)으로서 유지하는 수단과,
    상기 검출대상에 있어서 일부의 리드 및 다른 리드를 포함하는 복수의 리드를 일괄하여 촬상한 화상을 사용하여, 상기 일부의 리드의 위치(C)를 산출하는 수단과,
    상기 위치(C)와 상기 교정량(D)에 의거하여, 상기 일부의 리드의 위치(E)를 산출하는 수단,
    을 갖춘 것을 특징으로 하는 화상처리장치.
  4. 제 3 항에 있어서, 상기 각 촬상때에 상기 시야의 중심점을 포함하는 소정영역을 조사하는 광원을 더 갖춘 것을 특징으로 하는 화상처리장치.
KR10-2001-0083178A 2001-01-26 2001-12-22 화상처리방법 및 장치 KR100422277B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2001017842A JP2002221404A (ja) 2001-01-26 2001-01-26 画像処理方法および装置
JPJP-P-2001-00017842 2001-01-26

Publications (2)

Publication Number Publication Date
KR20020063103A KR20020063103A (ko) 2002-08-01
KR100422277B1 true KR100422277B1 (ko) 2004-03-11

Family

ID=18883960

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2001-0083178A KR100422277B1 (ko) 2001-01-26 2001-12-22 화상처리방법 및 장치

Country Status (4)

Country Link
US (1) US20020102016A1 (ko)
JP (1) JP2002221404A (ko)
KR (1) KR100422277B1 (ko)
TW (1) TW504564B (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4530984B2 (ja) * 2005-12-28 2010-08-25 株式会社新川 ワイヤボンディング装置、ボンディング制御プログラム及びボンディング方法
TWI744849B (zh) * 2019-04-15 2021-11-01 日商新川股份有限公司 接合裝置以及接合頭的移動量補正方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0335108A (ja) * 1989-06-30 1991-02-15 Matsushita Electric Ind Co Ltd リード位置認識装置
JPH0412209A (ja) * 1990-05-02 1992-01-16 Matsushita Electric Ind Co Ltd 画像処理による位置測定方法
KR0148285B1 (ko) * 1993-11-18 1998-12-01 후지야마 겐지 본딩좌표의 티이칭방법 및 티이칭수단
KR19990021340A (ko) * 1997-08-30 1999-03-25 윤종용 리드프레임 다이본딩장치 및 그 방법
KR20010076276A (ko) * 2000-01-21 2001-08-11 후지야마 겐지 본딩장치 및 본딩방법

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5406700A (en) * 1990-11-20 1995-04-18 Seiko Epson Corporation Method for producing pin integrated circuit lead frame
US6246789B1 (en) * 1997-08-29 2001-06-12 Matsushita Electric Industrial Co., Ltd. Component mounting apparatus and method
US6915007B2 (en) * 1998-01-16 2005-07-05 Elwin M. Beaty Method and apparatus for three dimensional inspection of electronic components
JP4327289B2 (ja) * 1999-02-12 2009-09-09 Ｊｕｋｉ株式会社 部品認識方法および装置
US20020014515A1 (en) * 2000-08-02 2002-02-07 Koduri Sreenivasan K. Method of self-correcting bond placement errors of integrated circuit bonders

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0335108A (ja) * 1989-06-30 1991-02-15 Matsushita Electric Ind Co Ltd リード位置認識装置
JPH0412209A (ja) * 1990-05-02 1992-01-16 Matsushita Electric Ind Co Ltd 画像処理による位置測定方法
KR0148285B1 (ko) * 1993-11-18 1998-12-01 후지야마 겐지 본딩좌표의 티이칭방법 및 티이칭수단
KR19990021340A (ko) * 1997-08-30 1999-03-25 윤종용 리드프레임 다이본딩장치 및 그 방법
KR20010076276A (ko) * 2000-01-21 2001-08-11 후지야마 겐지 본딩장치 및 본딩방법

Also Published As

Publication number Publication date
TW504564B (en) 2002-10-01
KR20020063103A (ko) 2002-08-01
JP2002221404A (ja) 2002-08-09
US20020102016A1 (en) 2002-08-01

Similar Documents

Publication Publication Date Title
US6449516B1 (en) Bonding method and apparatus
JP3967518B2 (ja) オフセット測定方法、ツール位置検出方法およびボンディング装置
KR100478568B1 (ko) 화상처리방법, 동장치, 및 본딩장치
JP4446609B2 (ja) 画像処理方法および装置
US10816322B2 (en) Bonding apparatus and method for detecting height of bonding target
US20100315655A1 (en) Method And Device For Measuring A Height Difference
US20020166885A1 (en) Image processing method, an image processing device and a bonding apparatus
JP2851151B2 (ja) ワイヤボンディング検査装置
JP2002261114A (ja) ワイヤーボンディング装置、及び、ワイヤボンディング方法
US6961457B2 (en) Bonding apparatus and bonding method
KR0169845B1 (ko) 와이어 본딩부의 볼 검출방법 및 검출장치
JP2913565B2 (ja) ワイヤループ曲がり検査方法及びその装置
JP7343942B2 (ja) 位置制御装置、位置制御方法、位置制御プログラムおよびボンディング装置
KR100422277B1 (ko) 화상처리방법 및 장치
US20090010525A1 (en) Method and apparatus for detecting positions of electrode pads
US5862974A (en) Wire bonding method and apparatus
JPH07263308A (ja) 電子ビーム露光方法及び装置
JP7396741B2 (ja) 実装装置、実装方法および実装制御プログラム
JP3679460B2 (ja) 移動体装置及びその制御方法
JPH11295032A (ja) ワークの位置認識方法
JP3399697B2 (ja) 測定点マッピング装置およびこれを利用した半導体ウエハの測定装置
JP2757127B2 (ja) ワイヤボンダーのボンディング位置補正方法、およびその装置
JP2006292647A (ja) ボンディングワイヤ検査装置
JPS6240852B2 (ko)
JP3195940B2 (ja) 半導体レーザ装置の検査方法および検査装置

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20011222

PA0201 Request for examination
PG1501 Laying open of application
E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20031205

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20040227

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20040302

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
FPAY Annual fee payment

Payment date: 20070103

Year of fee payment: 6

PR1001 Payment of annual fee

Payment date: 20070103

Start annual number: 4

End annual number: 6

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee