KR100420204B1 - Method of etching using a plasma etch equipment - Google Patents
Method of etching using a plasma etch equipment Download PDFInfo
- Publication number
- KR100420204B1 KR100420204B1 KR10-2001-0038472A KR20010038472A KR100420204B1 KR 100420204 B1 KR100420204 B1 KR 100420204B1 KR 20010038472 A KR20010038472 A KR 20010038472A KR 100420204 B1 KR100420204 B1 KR 100420204B1
- Authority
- KR
- South Korea
- Prior art keywords
- etching
- plasma
- wafer support
- cage
- misalignment
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31105—Etching inorganic layers
- H01L21/31111—Etching inorganic layers by chemical means
- H01L21/31116—Etching inorganic layers by chemical means by dry-etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
- H01J37/32—Gas-filled discharge tubes
- H01J37/32431—Constructional details of the reactor
- H01J37/32733—Means for moving the material to be treated
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/67005—Apparatus not specifically provided for elsewhere
- H01L21/67011—Apparatus for manufacture or treatment
- H01L21/67017—Apparatus for fluid treatment
- H01L21/67063—Apparatus for fluid treatment for etching
- H01L21/67069—Apparatus for fluid treatment for etching for drying etching
Abstract
본 발명은 반도체 소자의 제조 공정에 사용되는 플라즈마 식각 장비에 관한 것으로, 진공 상태가 유지될 수 있는 케이지 내부에 웨이퍼 지지대를 위치시키고, 웨이퍼 지지대가 경사지게 움직일 수 있도록 하여 플라즈마 이온의 직진성이 유지되는 상태에서 경사 식각이 이루어지도록 하므로써 보상 식각에 의해 오정렬로 인한 불량이 사전에 방지되도록 한다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a plasma etching apparatus used in a manufacturing process of a semiconductor device, wherein a wafer support is placed in a cage in which a vacuum state can be maintained, and the wafer support can be tilted to move, thereby maintaining the straightness of plasma ions. By performing the inclined etching at, the defect due to misalignment is prevented by the compensation etching in advance.
Description
본 발명은 플라즈마 식각 장비에 관한 것으로, 특히, 플라즈마 이온의 직진성이 유지되는 상태에서 경사 식각이 이루어지도록 하여 보상 식각에 의해 오정렬로 인한 불량이 사전에 방지되도록 한 반도체 소자의 제조 공정에 사용되는 플라즈마 식각 장비에 관한 것이다.The present invention relates to a plasma etching equipment, and more particularly, to plasma inclined etching in a state in which the linearity of plasma ions is maintained so that defects due to misalignment are prevented by compensation etching in advance, thereby being used in a semiconductor device manufacturing process. Relates to etching equipment.
일반적으로 반도체 소자의 집적도가 증가됨에 따라 패턴의 크기 및 패턴 간의 간격이 더욱 미세하게 감소된다. 그러므로 소정의 층을 패터닝하기 위한 사진 공정시 약간의 오정렬이 발생되어도 패턴의 모양이 불량해지거나 패턴 간의 전기적 접촉이 이루어진다.In general, as the degree of integration of semiconductor devices is increased, the size of the pattern and the spacing between the patterns are reduced even more. Therefore, even when slight misalignment occurs in the photolithography process for patterning a predetermined layer, the shape of the pattern becomes poor or electrical contact between the patterns occurs.
패턴을 형성하기 위한 식각 공정은 건식 및 습식으로 구분된다. 건식 식각 공정은 플라즈마(Plasma) 등을 이용하며 주로 비등방성 식각을 목적으로 사용하고, 습식 식각 공정은 화학 용액으로 이루어진 식각제(Etchant)를 이용하며 주로 등방성 식각을 목적으로 사용한다. 이중 건식 식각 공정은 반도체 소자의 제조 공정에서 매우 중요한 공정 중의 하나인데, 그러면 플라즈마 식각 장비를 이용한 종래의건식 식각 공정을 도 1a 내지 도 1d를 참조하여 설명하면 다음과 같다.The etching process for forming the pattern is divided into dry and wet. The dry etching process uses plasma and is mainly used for anisotropic etching, and the wet etching process uses an etchant consisting of a chemical solution and is mainly used for isotropic etching. The double dry etching process is one of the very important processes in the manufacturing process of the semiconductor device. Then, the conventional dry etching process using the plasma etching equipment will be described with reference to FIGS. 1A to 1D.
도 1a에 도시된 바와 같이 반도체 기판(10)에 접합영역(2)과 게이트 전극(4)으로 이루어지는 트랜지스터를 형성한 후 게이트 전극(4)의 측벽에 스페이서(5)를 형성하고 전체 상부면에 층간절연막(7)을 형성한다. 도면에서 부호 3은 게이트 산화막, 부호 6은 마스크 절연막을 지시한다.As shown in FIG. 1A, a transistor including a junction region 2 and a gate electrode 4 is formed in the semiconductor substrate 10, and then spacers 5 are formed on sidewalls of the gate electrode 4, and the entire upper surface is formed. An interlayer insulating film 7 is formed. In the drawing, reference numeral 3 denotes a gate oxide film, and 6 denotes a mask insulating film.
상기 층간절연막(7)상에 감광막(8)을 형성한 후 소정의 마스크를 이용하여 상기 감광막(8)을 패터닝한다.After the photosensitive film 8 is formed on the interlayer insulating film 7, the photosensitive film 8 is patterned using a predetermined mask.
상기와 같이 감광막 패턴(8)이 형성된 반도체 기판(10)을 플라즈마 식각 장비의 챔버(Chamber) 내에 설치된 웨이퍼 지지대에 위치시키고 패터닝된 감광막 패턴(8)을 식각 마스크로 이용한 식각 공정으로 노출된 부분의 층간절연막(7)을 제거하여 도 1b에 도시된 바와 같이 접항영역(2)이 노출되도록 콘택홀(9)을 형성한다.As described above, the semiconductor substrate 10 having the photoresist pattern 8 formed thereon is placed on a wafer support installed in a chamber of a plasma etching apparatus, and the patterned photoresist pattern 8 is exposed by an etching process using the etching mask. The interlayer insulating film 7 is removed to form the contact hole 9 so that the contacting region 2 is exposed as shown in FIG. 1B.
그런데 상기 감광막 패턴(8)을 형성하기 위한 사진 공정시 약간의 오정렬이 발생되는 경우 즉, 마스크와 반도체 기판 간의 정렬이 정확히 이루어지지 않을 경우 도 1c에 도시된 바와 같이 감광막 패턴(8)이 형성되고, 이에 따라 도 1d에 도시된 바와 같이 콘택홀(9)이 접합영역(2)을 벗어난 위치에 형성된다.However, when a slight misalignment occurs in the photolithography process for forming the photoresist pattern 8, that is, when the alignment between the mask and the semiconductor substrate is not correct, the photoresist pattern 8 is formed as shown in FIG. 1C. As a result, as shown in FIG. 1D, the contact hole 9 is formed at a position outside the junction region 2.
상기 도 1a 내지 도 1d는 전하저장전극을 형성하기 위해 콘택홀을 형성하는 과정을 예를들어 설명하였으나, 이러한 오정렬로 인한 문제점은 다층 배선 구조에서 하부 및 상부 배선 간의 연결을 위한 콘택홀 형성 과정에서도 마찬가지로 발생된다.1A to 1D have described the process of forming contact holes to form a charge storage electrode, for example, but the problem caused by misalignment is also a process of forming contact holes for connection between lower and upper wirings in a multilayer wiring structure. Similarly occurs.
그러므로 상기와 같이 콘택홀이 예정된 부분에 형성되지 않음에 따라 접합영역과 콘택홀 내에 형성되는 전하저장전극 또는 하부 배선과 상부 배선 간의 접촉면적이 감소됨에 따라 접촉 저항이 증가되어 소자의 전기적 특성이 저하되며, 하부 배선과 상부 배선 간의 접촉 불량이 발생되거나 배선 간의 단락이 이루어져 불량률이 증가된다.Therefore, as the contact hole is not formed in the predetermined portion as described above, the contact resistance increases as the contact area between the junction region and the charge storage electrode formed in the contact hole or the lower wiring and the upper wiring decreases, thereby deteriorating the electrical characteristics of the device. In addition, a poor contact occurs between the lower wiring and the upper wiring or a short circuit between the wirings increases, thereby increasing the defective rate.
이와 같이 오정렬로 인한 불량이 발생되는 경우 감광막을 제거하고 재 공정을 진행하여야 하는데, 오정렬로 인한 불량은 전체 재 공정 건수의 80% 이상을 차지할 정도로 많이 발생되기 때문에 제조 원가 상승의 원인으로 작용한다. 또한, 소자의 집적도가 증가될수록 이러한 불량은 더욱 증가될 것이므로 불량을 감소시키며 초 미세 패턴을 형성할 수 있는 새로운 설계 방법 또는 공정의 개발이 요구된다.As described above, if a defect due to misalignment occurs, the photoresist film needs to be removed and reprocessing is performed. However, a defect due to misalignment is a cause of increase in manufacturing cost because it generates more than 80% of the total reprocessing cases. In addition, as the degree of integration of the device is increased, such defects will increase further. Therefore, it is required to develop a new design method or process that can reduce the defects and form an ultra fine pattern.
따라서 본 발명은 플라즈마 이온의 직진성이 유지되는 상태에서 경사 식각이 이루어지도록 하므로써 상기한 단점을 해소할 수 있는 플라즈마 식각 장비를 제공하는 데 그 목적이 있다.Accordingly, an object of the present invention is to provide a plasma etching apparatus that can solve the above-mentioned disadvantages by performing oblique etching while maintaining the straightness of plasma ions.
상기한 목적을 달성하기 위한 본 발명은 가스 주입구 및 가스 배기구가 각각 형성된 챔버와, 챔버 내의 저면부에 설치된 캐소드 전극과, 캐소드 전극의 상부에 위치되며 회전축에 의해 회전 및 기울어짐이 가능하도록 구성된 웨이퍼 지지대와, 웨이퍼 지지대가 내부에 위치되도록 캐소드 전극과 밀착되어 설치된 케이지와, 챔버의 상부에 설치된 에노드 전극과, 에노드 전극에 고주파 전력을 공급하기 위한 고주파 전력 공급기를 포함하여 이루어진 것을 특징으로 한다.The present invention for achieving the above object is a chamber in which a gas inlet and a gas exhaust port are formed, a cathode electrode installed in the bottom portion of the chamber, and a wafer positioned above the cathode electrode and configured to be rotated and inclined by a rotating shaft. And a cage installed in close contact with the cathode electrode so that the wafer support is positioned therein, an anode electrode installed at the top of the chamber, and a high frequency power supply for supplying high frequency power to the anode electrode. .
또한, 상기 케이지의 내부는 진공 상태로 유지되는 것을 특징으로 한다.In addition, the inside of the cage is characterized in that it is maintained in a vacuum state.
도 1a 내지 도 1d는 종래의 플라즈마 식각 공정을 설명하기 위한 소자의 단면도.1A to 1D are cross-sectional views of devices for explaining a conventional plasma etching process.
도 2는 본 발명에 따른 플라즈마 식각 장비의 구성도.2 is a block diagram of a plasma etching equipment according to the present invention.
도 3은 도 2의 웨이퍼 지지대를 설명하기 위한 상세도.3 is a detailed view for explaining the wafer support of FIG.
도 4a 내지 도 4b는 본 발명에 따른 식각 장비를 이용한 식각 공정을 설명하기 위한 소자의 단면도.4A to 4B are cross-sectional views of devices for explaining an etching process using an etching apparatus according to the present invention.
<도면의 주요 부분에 대한 부호의 설명><Explanation of symbols for the main parts of the drawings>
2: 접합영역 3: 게이트 산화막2: junction region 3: gate oxide film
4: 게이트 전극 5: 스페이서4: gate electrode 5: spacer
6: 마스크 절연막 7: 층간절연막6: mask insulating film 7: interlayer insulating film
8: 감광막 패턴 9: 콘택홀8: Photosensitive film pattern 9: Contact hole
10: 반도체 기판 11: 챔버10: semiconductor substrate 11: chamber
12: 가스 주입구 13: 가스 배기구12: gas inlet 13: gas exhaust
14: 에노드 전극 15: 고주파 전력 공급부14: anode electrode 15: high frequency power supply
16: 캐소드 전극 17: 웨이퍼 지지대16: cathode electrode 17: wafer support
18: 회전축 19: 플라즈마18: axis of rotation 19: plasma
20: 케이지20: cage
본 발명은 진공 상태가 유지될 수 있는 케이지(Cage) 내부에 웨이퍼 지지대를 위치시키고, 웨이퍼 지지대가 경사지게 움직일 수 있도록 한다. 따라서 케이지에 의해 플라즈마의 직진성이 유지되고, 웨이퍼 지지대의 움직임에 의해 웨이퍼가 경사지게 위치되는 상태에서 경사 식각이 이루어지도록 하여 보상 식각에 의해 오정렬로 인한 식각 불량이 사전에 방지되도록 한다.The present invention places the wafer support inside a cage in which a vacuum can be maintained, and allows the wafer support to move inclined. Therefore, the straightness of the plasma is maintained by the cage, and the inclined etching is performed while the wafer is inclined by the movement of the wafer support, so that the etching failure due to misalignment is prevented by the compensation etching in advance.
그러면 이하, 첨부된 도면을 참조하여 본 발명의 실시예를 상세히 설명하기로 한다.Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings.
도 2는 본 발명에 따른 플라즈마 식각 장비의 구성도이다.2 is a block diagram of a plasma etching equipment according to the present invention.
본 발명의 플라즈마 식각 장비는 도 2에 도시된 바와 같이 가스 주입구(12) 및 가스 배기구(13)가 각각 형성된 챔버(11) 내의 저면부 및 상부에 캐소드 전극(16) 및 에노드 전극(14)이 각각 설치된다. 상기 캐소드 전극(16)의 상부에는 회전축(18)에 의해 회전 및 기울어짐이 가능하도록 구성된 웨이퍼 지지대(17)가 설치되며, 상기 웨이퍼 지지대(17)는 상기 캐소드 전극(16)과 밀착되도록 설치된 케이지(20)에 의해 밀폐된다. 또한, 상기 에노드 전극(14)에는 고주파 전력 공급부(15)로부터 고주파 전력(RF Power)이 공급된다.In the plasma etching apparatus of the present invention, as shown in FIG. 2, the cathode electrode 16 and the anode electrode 14 are disposed on the bottom and top of the chamber 11 in which the gas inlet 12 and the gas exhaust port 13 are formed. These are each installed. A wafer support 17 configured to be rotatable and inclined by the rotating shaft 18 is installed above the cathode electrode 16, and the wafer support 17 is installed in close contact with the cathode electrode 16. It is sealed by 20. In addition, the anode electrode 14 is supplied with a high frequency power (RF Power) from the high frequency power supply unit 15.
상기 웨이퍼 지지대(17)는 도 3에 도시된 바와 같이 상기 캐소드 전극(16)과 밀착되도록 설치된 케이지(20)에 의해 밀폐되며, 상기 회전축(18)에 의해 회전 및기울어짐이 가능하도록 구성된다.As shown in FIG. 3, the wafer support 17 is sealed by a cage 20 installed to be in close contact with the cathode electrode 16, and is configured to be rotated and tilted by the rotation shaft 18.
그러면 상기와 같이 구성된 플라즈마 식각 장비를 이용한 식각 공정을 도 1a 내지 도 1c와 도 4a 및 도 4b를 참조하여 설명하면 다음과 같다.Next, an etching process using the plasma etching apparatus configured as described above will be described with reference to FIGS. 1A to 1C and FIGS. 4A and 4B.
도 1a에 도시된 바와 같이 반도체 기판(10)에 접합영역(2)과 게이트 전극(4)으로 이루어지는 트랜지스터를 형성한 후 게이트 전극(4)의 측벽에 스페이서(5)를 형성하고 전체 상부면에 층간절연막(7)을 형성한다.As shown in FIG. 1A, a transistor including a junction region 2 and a gate electrode 4 is formed in the semiconductor substrate 10, and then spacers 5 are formed on sidewalls of the gate electrode 4, and the entire upper surface is formed. An interlayer insulating film 7 is formed.
상기 층간절연막(7)상에 감광막(8)을 형성한 후 소정의 마스크를 이용하여 상기 감광막(8)을 패터닝한다.After the photosensitive film 8 is formed on the interlayer insulating film 7, the photosensitive film 8 is patterned using a predetermined mask.
상기와 같이 감광막 패턴(8)이 형성된 반도체 기판(10)을 상기 챔버(11) 내의 웨이퍼 지지대(17)상에 장착시키고 상기 케이지(20) 내부를 진공 상태로 만든 다음 상기 웨이퍼 지지대(17)를 회전시킨다.The semiconductor substrate 10 having the photoresist pattern 8 formed thereon is mounted on the wafer support 17 in the chamber 11, and the inside of the cage 20 is vacuumed, and then the wafer support 17 is removed. Rotate
상기 가스 주입구(12)를 통해 챔버(11) 내부로 가스를 공급하고, 상기 고주파 전력 공급부(15)로부터 상기 에노드 전극(14)에 고주파 전력이 인가되도록 하면 플라즈마(19)가 생성되고 생성된 플라즈마(19)는 자계(Magnetic field)에 의해 상기 웨이퍼 지지대(17) 방향으로 수직 이동한다. 이때, 감광막 패턴(8)이 식각 마스크로 작용하기 때문에 노출된 부분의 층간절연막(7)만 플라즈마(19)에 의해 제거되어 도 1b에 도시된 바와 같이 접항영역(2)이 노출되도록 콘택홀(9)이 형성된다.When gas is supplied into the chamber 11 through the gas inlet 12 and high frequency power is applied to the anode electrode 14 from the high frequency power supply 15, a plasma 19 is generated and generated. The plasma 19 is vertically moved in the direction of the wafer support 17 by the magnetic field. At this time, since the photoresist pattern 8 serves as an etching mask, only the interlayer insulating film 7 of the exposed portion is removed by the plasma 19 to expose the contact region 2 as shown in FIG. 1B. 9) is formed.
도 1a와 같이 상기 감광막 패턴(8)을 형성하기 위한 사진 공정시 오정렬이 발생되지 않은 경우 상기 웨이퍼 지지대(17)가 수평으로 유지되는 상태에서 회전되도록 하여 수직으로 이동하는 플라즈마(19)에 의해 비등방성 식각이 이루어지도록한다.When misalignment does not occur during the photolithography process for forming the photoresist pattern 8 as shown in FIG. 1A, the wafer support 17 is rotated in a horizontally maintained state, thereby being moved by the vertically moving plasma 19. Allow isotropic etching to occur.
한편, 도 4a에 도시된 바와 같이 감광막 패턴(8)을 형성하기 위한 사진 공정시 오정렬이 발생된 경우에는 다음과 같이 공정을 진행한다.Meanwhile, as shown in FIG. 4A, when misalignment occurs in the photolithography process for forming the photoresist pattern 8, the process is performed as follows.
감광막 패턴(8)이 형성된 반도체 기판(10)을 상기 챔버(11) 내의 웨이퍼 지지대(17)상에 장착시키고 상기 케이지(20) 내부를 진공 상태로 만든 다음 상기 회전축(18)에 의해 상기 웨이퍼 지지대(17)가 도 3과 같이 경사지게 위치된 상태에서 회전되도록 한다. 이때 웨이퍼 지지대(17)의 기울기는 하기의 수학식 1을 이용하여 산출한다.The semiconductor substrate 10 having the photoresist pattern 8 formed thereon is mounted on the wafer support 17 in the chamber 11, the cage 20 is vacuumed, and the wafer support is rotated by the rotating shaft 18. 17 is rotated in a state inclined as shown in FIG. At this time, the slope of the wafer support 17 is calculated using Equation 1 below.
여기서, d는 오정렬 거리, h는 식각 깊이.Where d is the misalignment distance and h is the etch depth.
상기 가스 주입구(12)를 통해 챔버(11) 내부로 가스를 공급하고, 상기 고주파 전력 공급부(15)로부터 상기 에노드 전극(14)에 고주파 전력이 인가되도록 하면 플라즈마(19)가 생성되고 생성된 플라즈마(19)는 자계의 영향으로 상기 웨이퍼 지지대(17) 방향으로 수직 이동한다. 이때, 상기 케이지(20)의 내부는 진공 상태이므로 케이지(20) 내부에서는 플라즈마의 직진성이 그대로 유지된다.When gas is supplied into the chamber 11 through the gas inlet 12 and high frequency power is applied to the anode electrode 14 from the high frequency power supply 15, a plasma 19 is generated and generated. The plasma 19 moves vertically in the direction of the wafer support 17 under the influence of the magnetic field. At this time, since the inside of the cage 20 is in a vacuum state, the straightness of the plasma is maintained in the cage 20 as it is.
따라서 웨이퍼 지지대(17)상에 장착된 반도체 기판(10)으로 경사지게 도달되는 플라즈마(19)에 의해 도 4a와 같이 노출된 부분의 층간절연막(7)이 제거되어 도 4b에 도시된 바와 같이 접항영역(2)이 노출되도록 콘택홀(9)이 형성된다.Therefore, the interlayer insulating film 7 of the exposed portion is removed as shown in FIG. 4A by the plasma 19 that is inclined to the semiconductor substrate 10 mounted on the wafer support 17, and thus the contact area as shown in FIG. 4B. The contact hole 9 is formed so that (2) is exposed.
즉, 캐소드 전극(16)과 평행하게 위치되는 케이지(20)까지는 플라즈마(20)가직진성을 가지고 이동하다가 케이지(20)를 통과하면서 진공 상태에 놓이게 되므로 케이지(20)를 통과할 때의 방향성을 그대로 유지하게 된다. 따라서 기울어진 상태를 유지하면서 회전하는 반도체 기판(10)에 도 4a와 같이 경사지게 도달하게 되어 오정렬로 인해 발생된 거리(d)만큼의 식각 보상이 이루어진다.That is, since the plasma 20 moves linearly to the cage 20 positioned in parallel with the cathode electrode 16 and is placed in a vacuum while passing through the cage 20, the directionality when passing through the cage 20 is changed. Will remain the same. Therefore, the semiconductor substrate 10 that is rotated while maintaining the tilted state is inclined as shown in FIG. 4A, thereby performing etching compensation by the distance d generated due to misalignment.
상술한 바와 같이 본 발명은 진공 상태가 유지될 수 있는 케이지 내부에 웨이퍼 지지대를 위치시키고, 웨이퍼 지지대가 경사지게 움직일 수 있도록 하여 플라즈마 이온의 직진성이 유지되는 상태에서 경사 식각이 이루어지도록 하므로써 보상 식각에 의해 오정렬로 인한 불량이 사전에 방지되도록 한다.As described above, according to the present invention, the wafer support is positioned inside the cage in which the vacuum state can be maintained, and the wafer support can be moved inclined so that the inclined etching is performed in the state in which the linearity of plasma ions is maintained. Ensure that failure due to misalignment is prevented in advance.
따라서 오정렬로 인한 불량에 유동적으로 대처하여 재 공정 진행 건수의 80% 이상이 되는 불량을 효과적으로 방지하는 동시에 초미세 패턴을 형성하기 위한 설계 마진을 확보할 수 있다. 그러므로 본 발명에 따른 플라즈마 식각 장비를 이용하면 소자의 수율 및 공정 효율을 향상시키고 생산 원가를 절감시킬 수 있다.Therefore, it is possible to flexibly cope with defects due to misalignment and effectively prevent defects that are more than 80% of the number of reprocessing processes, and at the same time secure a design margin for forming an ultra fine pattern. Therefore, using the plasma etching equipment according to the present invention can improve the yield and process efficiency of the device and reduce the production cost.
Claims (5)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2001-0038472A KR100420204B1 (en) | 2001-06-29 | 2001-06-29 | Method of etching using a plasma etch equipment |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2001-0038472A KR100420204B1 (en) | 2001-06-29 | 2001-06-29 | Method of etching using a plasma etch equipment |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20030002772A KR20030002772A (en) | 2003-01-09 |
| KR100420204B1 true KR100420204B1 (en) | 2004-03-04 |
Family
ID=27712466
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR10-2001-0038472A KR100420204B1 (en) | 2001-06-29 | 2001-06-29 | Method of etching using a plasma etch equipment |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100420204B1 (en) |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4309267A (en) * | 1980-07-21 | 1982-01-05 | Bell Telephone Laboratories, Incorporated | Reactive sputter etching apparatus |
| JPH04150024A (en) * | 1990-10-12 | 1992-05-22 | Nec Corp | Manufacture of semiconductor device |
| JPH08316222A (en) * | 1995-05-19 | 1996-11-29 | Tokyo Electron Ltd | Method and apparatus for heat treatment |
| JPH10154698A (en) * | 1996-11-25 | 1998-06-09 | Hitachi Ltd | Method and device for etching semiconductor wafer |
| KR20000050250A (en) * | 2000-05-30 | 2000-08-05 | 강재구 | Plasma process apparatus |
| JP2001077079A (en) * | 1999-09-02 | 2001-03-23 | Enya System:Kk | Etching treatment and device |
-
2001
- 2001-06-29 KR KR10-2001-0038472A patent/KR100420204B1/en not_active IP Right Cessation
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4309267A (en) * | 1980-07-21 | 1982-01-05 | Bell Telephone Laboratories, Incorporated | Reactive sputter etching apparatus |
| JPH04150024A (en) * | 1990-10-12 | 1992-05-22 | Nec Corp | Manufacture of semiconductor device |
| JPH08316222A (en) * | 1995-05-19 | 1996-11-29 | Tokyo Electron Ltd | Method and apparatus for heat treatment |
| JPH10154698A (en) * | 1996-11-25 | 1998-06-09 | Hitachi Ltd | Method and device for etching semiconductor wafer |
| JP2001077079A (en) * | 1999-09-02 | 2001-03-23 | Enya System:Kk | Etching treatment and device |
| KR20000050250A (en) * | 2000-05-30 | 2000-08-05 | 강재구 | Plasma process apparatus |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20030002772A (en) | 2003-01-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6548385B1 (en) | Method for reducing pitch between conductive features, and structure formed using the method | |
| TW201824353A (en) | Method of fabricating semiconductor device | |
| KR100420204B1 (en) | Method of etching using a plasma etch equipment | |
| JP4216922B2 (en) | Oxide film etching method | |
| US20050186753A1 (en) | FIB exposure of alignment marks in MIM technology | |
| JP2000114244A (en) | Semiconductor device and manufacture thereof | |
| KR100792383B1 (en) | Method for forming semiconductor device | |
| KR100563487B1 (en) | Method for fabricating metal interconnect of semiconductor device | |
| KR100228352B1 (en) | Process for fabricating semiconductor device | |
| KR100275334B1 (en) | Method for manufacturing semiconductor device | |
| KR20000008125A (en) | Method of forming contact hole of semiconductor device | |
| KR19980083001A (en) | Method for manufacturing contact hole of semiconductor device | |
| KR100195837B1 (en) | Micro contact forming method of semiconductor device | |
| KR0140730B1 (en) | Method of forming contact in semiconductor device | |
| KR100258368B1 (en) | Manufacturing method of contact of semiconductor device | |
| KR100291824B1 (en) | Method for forming fine contact hole of semiconductor device | |
| KR100281270B1 (en) | Contact manufacturing method of semiconductor device | |
| KR100721590B1 (en) | Manufacturing method for semiconductor device | |
| JPH11288864A (en) | Aperture and drawing method for electron-beam drawing apparatus using the aperture, and manufacture of semiconductor device | |
| JP2006073562A (en) | Forming method of contact hole and dry etching device | |
| KR20030061100A (en) | Method Of Forming Interlayer Dielectric Pattern | |
| JP2000340543A (en) | Dry etching method and device | |
| KR20020024619A (en) | method and apparatus for forming a pattern in a semiconductor fabricating | |
| KR20000004360A (en) | Method for manufacturing semiconductor devices | |
| KR20020049873A (en) | Forming method for metal interconnection line of semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20110126 Year of fee payment: 8 |
|
| LAPS | Lapse due to unpaid annual fee |