KR100419690B1 - 레이트 매칭 연산 방법, 레이트 매칭 장치, 기지국 장치 및 이동국 장치 - Google Patents

레이트 매칭 연산 방법, 레이트 매칭 장치, 기지국 장치 및 이동국 장치 Download PDF

Info

Publication number
KR100419690B1
KR100419690B1 KR10-2001-7015349A KR20017015349A KR100419690B1 KR 100419690 B1 KR100419690 B1 KR 100419690B1 KR 20017015349 A KR20017015349 A KR 20017015349A KR 100419690 B1 KR100419690 B1 KR 100419690B1
Authority
KR
South Korea
Prior art keywords
bits
rate matching
trch
channel
decrease
Prior art date
Application number
KR10-2001-7015349A
Other languages
English (en)
Other versions
KR20020019451A (ko
Inventor
마루와카야스요
미나미다노리아키
Original Assignee
마츠시타 덴끼 산교 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 마츠시타 덴끼 산교 가부시키가이샤 filed Critical 마츠시타 덴끼 산교 가부시키가이샤
Publication of KR20020019451A publication Critical patent/KR20020019451A/ko
Application granted granted Critical
Publication of KR100419690B1 publication Critical patent/KR100419690B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B7/00—Radio transmission systems, i.e. using radiation field
    • H04B7/14—Relay systems
    • H04B7/15—Active relay systems
    • H04B7/155—Ground-based stations
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/08—Arrangements for detecting or preventing errors in the information received by repeating transmission, e.g. Verdan system
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/0001—Systems modifying transmission characteristics according to link quality, e.g. power backoff
    • H04L1/0009—Systems modifying transmission characteristics according to link quality, e.g. power backoff by adapting the channel coding
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056—Systems characterized by the type of code used
    • H04L1/0067—Rate matching
    • H04L1/0068—Rate matching by puncturing

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Quality & Reliability (AREA)
  • Mobile Radio Communication Systems (AREA)
  • Facsimile Transmission Control (AREA)
  • Electrotherapy Devices (AREA)
  • Other Investigation Or Analysis Of Materials By Electrical Means (AREA)
  • Analysing Materials By The Use Of Radiation (AREA)
  • Investigating, Analyzing Materials By Fluorescence Or Luminescence (AREA)

Abstract

본 발명의 레이트 매칭 연산 방법은 제 3 세대 디지털 이동 통신의 표준 기구인 3GPP의 사양 TS25.212 Ver.3.1.0에 규정된 프레임마다의 각 채널의 증감 비트수 Zij를 구하기 위한 연산식은, RMm·Nmj/RMm·Nmj 부분의 연산 결과에 Ndataj를 곱한다. 이 때, RMm·Nmj/RMm·Nmj 부분의 연산 정밀도에 따라서는, 실제 나눗셈 결과보다 값이 작게 되는 경우가 있다. 이와 같은 사태를 방지하기 위해 RMm·Nmj/RMm·Nmj 부분의 연산 결과에 보정값을 더한다. 그러나, 이 보정값의 값이 지나치게 크면, 실제 나눗셈 결과보다도 큰 값이 산출된다. 그래서, Ndataj를 곱했을 때에, 식 전체에 대한 가산값이 1을 초과하지 않도록 하기 위해 보정값 1/N2dataj를 부가한다.

Description

레이트 매칭 연산 방법, 레이트 매칭 장치, 기지국 장치 및 이동국 장치{METHOD FOR OPERATING RATE MATCH AND RATE MATCH DEVICE}
제 3 세대 디지털 이동 통신의 표준 기구인 제 3 세대 연합 프로젝트(3GPP)의 사양 TS25.212 Ver.3.1.0에는 레이트 매칭 장치에 대한 규정이 있고, 그 중에는 수학식 1의 연산이 포함되어 있다.
단, RMi : TrCH #i의 레이트 매칭 특성
Ni, j : TrCH #i의 1 프레임당 비트수
Ndata, j : CCTrCH 상의 비트수
△Ni, j : TrCH #i의 증감 비트수
여기서, 수학식 1의 중요성에 대해 설명한다.
단지, TrCH마다 송신하려는 데이터수 그 자체를 1 프레임에 승산하고자 하면, 비트가 초과되거나, 1 프레임으로 송신할 수 있는 데이터수 이하로, 될 가능성이 있다. 예컨대, 1 프레임당 데이터수가 1200비트인 프레임을 사용하여, 1 프레임으로 전송하려는 비트수가 700비트인 TrCH#0과, 1 프레임으로 전송하려는 비트수가 600비트인 TrCH#1을 전송하는 것으로 한다.
만약에 어떤 처리도 실시하지 않고 TrCH#0, 1을 전송하고자 하면, 100비트 분량의 데이터가 남게(송신할 수 없음) 된다. 그래서, TrCH#0과 TrCH#1이 1 프레임 내(1200비트)에 수렴되도록 TrCH마다의 증감 비트수를 계산하기 위한 수학식이 수학식 1로 된다.
또한, 이 수학식 1에서는 RMi라는 TrCH마다의 가중치를 고려하고 있기 때문에, TrCH#0과 TrCH#1의『RMi로 표현되는 중요도』에 따라서, 데이터의 증감수를 조작할 수 있게 되어 있다. 즉, 수학식 1은 동시에 송신하려는 모든 TrCH마다의 중요도에 의해서, TrCH마다의 증감 비트수를 계산하여, 1 프레임당 비트수에 전체 TrCH의 데이터 합계수가 수렴되도록 하기 위한 식이다.
여기서, 만약에 이 수학식 1의 연산 결과, 즉 TrCH마다의 증감 비트수가 기지국 또는 이동국에서 다르면, 1 프레임의 데이터 상에서 TrCH의 단락이 정확하게 구해지지 않게 된다. 또한, 수학식 1에서 구한 증감 비트수를 바탕으로 계산하는레이트 매칭 파라미터(데이터를 추출하거나, 반복하거나 하는 레이트 매칭 처리를 행할 때에 사용하는 파라미터)도 이상해져, 결과적으로, 오류 정정을 해도 데이터를 복호할 수 없게 된다. 이와 같이, 수학식 1은 데이터의 송수신 쌍방에서 중요한 역할을 하고 있다.
레이트 매칭 장치는 수학식 1의 연산 결과를 이용하여, 1 프레임당 송신 데이터수를 계산하고, 그 결과와 레이트 매칭 전의 비트수의 차이와, 그들 값으로부터 산출한 파라미터를 이용하여 레이트 매칭을 행한다. 그리고, 레이트 매칭을 행한 하나, 또는 복수 채널의 데이터를 연결시켜 송신한다.
도 1은 Ni, j, Ndata, j, Zi, j, △Ni, j의 개념도이다. 또, 이 도면에서는, 1 프레임의 채널수를「3」으로 하고 있다.
채널 1(TrCH#1)과 채널 2(TrCH#2)는 모두 규정 비트수 미만이므로 반복이 행해진다. 채널 3(TrCH#3)은 규정 비트수 이상이므로 펑춰(puncture)가 행해진다. 즉, 채널 1에서는 △N1, j만 반복이 행해지고, 채널 2에서는 △N2, j만 반복이 행해지며, 채널 3에서는 △N3, j만 펑춰가 행해진다.
여기서, Zi, j의 계산예를 나타낸다. 이 경우, 조건으로서, Ndata, j를 2400비트, 채널수를「4」라고 한다. 또한, 각 채널에서의 RMi 및 레이트 매칭 전의 비트수는 도 2에 나타내는 값으로 되어 있는 것으로 한다.
증감 비트수 △Ni, j는 수학식 2로 표시된다.
(분모의 계산)
수학식 1의 분모의 해는, 수학식 3에서 나타내는 바와 같이, 「491220」으로 된다.
(△Ni, j의 계산)
TrCH#1에 대하여, Z1, j는, 수학식 4에서 나타내는 바와 같이,「337」로 된다.
이에 따라, △N1, j는, 수학식 5에서 나타내는 바와 같이, 「67」로 된다.
마찬가지로 해서, TrCH#2에 대해서는, Z2, j는, 수학식 6에서 나타내는 바와 같이, 「1180」으로 된다.
또한, △N2, j는, 수학식 7에서 나타내는 바와 같이, 「153」으로 된다.
또한, TrCH#3에 대해서는, Z3, j는 수학식 8에서 나타내는 바와 같이, 「1813」으로 된다.
또한, △N3, j는, 수학식 9에서 나타내는 바와 같이, 「93」으로 된다.
그리고, TrCH#4에 대해서는, Z4, j는, 수학식 10에서 나타내는 바와 같이, 「2400」으로 된다.
또한, △N4, j는, 수학식 11에서 나타내는 바와 같이, 「-13」으로 된다.
이상으로부터, 각 채널의 증감 비트수 △Ni, j는 도 3에 도시하는 바와 같이 된다. 즉, TrCH#1에서는 +67(반복), TrCH#2에서는 +153(반복), TrCH#3에서는 +93(반복), TrCH#4에서는 -13(펑춰)으로 된다.
이 레이트 매칭 파라미터의 연산은 이동국 장치와 기지국 장치의 각 송수신계의 채널 코딩부에서 행해진다.
도 4는 이동국 장치에서 수신계의 채널 코딩부 구성을 나타내는 블록도이다. 또한, 도 5는 기지국 장치에서 수신계의 채널 코딩부 구성을 나타내는 블록도이다. 또한, 도 6은 이동국 장치에서 송신계의 채널 코딩부 구성을 나타내는 블록도이다. 또한, 도 7은 기지국 장치에서 송신계의 채널 코딩부 구성을 나타내는 블록도이다.
이들 도면에서, 참조 부호 1, 2, 3, 4는 레이트 매칭 파라미터의 연산을 행하는 레이트 매칭 파라미터 연산기이다. 송신계의 레이트 매칭 파라미터 연산기(1)로부터는, 레이트 매칭 파라미터 Xi, eini, eplus, eminus가 각각 출력되고, 이들의 레이트 매칭 파라미터를 바탕으로 레이트 매칭 처리기(5)에서 레이트 매칭 처리가 행해진다. 또한, 송신계의 레이트 매칭 파라미터 연산기(2)로부터는, 레이트 매칭 파라미터 Xi, eini, eplus, eminus가 각각 출력된다. 그리고, 이들 레이트 매칭 파라미터를 바탕으로 레이트 매칭 처리기(6)에서 레이트 매칭 처리가 행해진다.
한편, 수신계의 레이트 매칭 파라미터 연산기(3)로부터는, 레이트 매칭 파라미터 Xi, eini, eplus, eminus가 각각 출력된다. 그리고, 이들 레이트 매칭 파라미터를 바탕으로 레이트 매칭 처리기(7)에서 레이트 매칭 처리가 행해진다.
또한, 수신계의 레이트 매칭 파라미터 연산기(4)로부터는, 레이트 매칭 파라미터 Xi, eini, eplus, eminus가 각각 출력된다. 그리고, 이들 레이트 매칭 파라미터를 바탕으로 레이트 매칭 처리기(8)에서 레이트 매칭 처리가 행해진다.
각 레이트 매칭 파라미터 연산기(1, 2, 3, 4)의 동작은 도 8 내지 도 12에 나타내는 흐름도와 같다. 도 8은 레이트 매칭 파라미터 연산기(1)의 동작을 나타내는 흐름도, 도 9, 도 10 및 도 11은 레이트 매칭 파라미터 연산기(2)의 동작을 나타내는 흐름도, 도 12는 레이트 매칭 파라미터 연산기(4)의 동작을 나타내는 흐름도이다. 또, 레이트 매칭 파라미터 연산기(3)의 동작은 레이트 매칭 파라미터 연산기(2)의 동작과 마찬가지이기 때문에, 그 동작을 나타내는 흐름도는 생략한다.
레이트 매칭 파라미터 연산기(1)는 데이터의 종류나 채널수에 따라 Ndata, j를 결정(단계 1)한 후, 각 채널의 증감 비트수를 결정한다(단계 2). 각 채널의 증감 비트수를 결정한 후에는 레이트 매칭 파라미터 Xi, eini, eplus, eminus를 각각 계산에 의해 구한다(단계 3).
레이트 매칭 파라미터 연산기(2)는 우선 CCTrCH 상의 채널수를 입력한다(단계 10). 이어서, 레이트 매칭의 종류를 판정한다(단계 11). 이 경우, 레이트 매칭은 고정 위치(Fixed Position)와 가변 위치(Flexible Position)의 두 종류이다. 고정 위치인 경우는 단계 12로 진행한다. 단계 12에서는 Ni,*의 계산을 한다.
Ni,*의 계산을 한 후, 통상 모드 또는 SF/2(Spreading factor reduction)에의한 압축 모드(Compressed mode)인지의 여부를 판정한다(단계 13). 또한 고정 위치에서 통상 모드 또는 SF/2에 의한 압축 모드인 경우는 단계 14의 처리를 행한다. 즉, 각 TrCH의 1 프레임당 비트수 내에서 반복 또는 펑춰를 행하는 비트수를 계산하고, 이어서 각 TrCH의 TTI당 비트수 내에서 반복 또는 펑춰를 행하는 비트수를 계산한다. 각 비트수의 계산 후에는, 레이트 매칭 파라미터 Xi, eini, eplus, eminus를 계산한다.
또한 고정 위치에서 펑춰링에 의한(by puncturing) 압축 모드인 경우는, 단계 12에서 Ni,*를 계산한 후, 단계 15의 처리를 행한다. 즉, 각 TrCH의 1 프레임당 비트수 내에서 반복 또는 펑춰를 행하는 비트수를 계산하고, 이어서 각 TrCH의 TTI당 비트수 내에서 반복 또는 펑춰를 행하는 비트수를 계산한다. 이 계산을 계산 대상으로 되어 있는 전체 TrCH 중에서의 최대 TTI에 근거하여 실행한다. 일례로서, TrCH#1과 TrCH#2가 계산 대상으로 되는 TrCH에서, TrCH#1의 TTI는 20㎳이며, TrCH#2의 TTI=40㎳라고 생각된다. 이 때, 최대의 TTI는 40㎳로 된다. 또한, TrCH#1의 TTI는 20㎳이므로, 40㎳ 중에 TrCH#1의 TTI는 두 개 포함되게 되므로, 상기한 반복 또는 펑춰를 행하는 비트수의 계산을 2회 행하게 된다. 한편, TrCH#2의 TTI는 40㎳이므로, 상기 계산은 1회 행해진다.
계속해서, 단계 16으로 진행하여, 압축 모드용 갭(gap)(데이터를 송신하지 않는 부분)을 비우기 위한 비트인 P비트를 계산한다. 1 프레임당 P비트 수를 각 TrCH의 RMi나 기지국 송신 레이트 매칭 전(또는, 이동기 수신 레이트 매칭 후)의 1 프레임당 비트수를 이용하여 각 TrCH에 분배한다. 그 후, 단계 17에서, 각 TrCH의각 TTI 내에서 P비트의 합계 비트수를 계산한다. 이어서, 단계 18에서, 상기에서 구한 증감 비트수로부터 P비트의 합계 비트수를 빼는 것에 의해, 각 TrCH의 각 TTI에서 최종적인 증감 비트수를 구한다. 그 후, 레이트 매칭 파라미터 Xi, eini, eplus, eminus를 계산한다.
한편, 단계 11의 판정에서, 가변 위치인 경우는 단계 19로 진행하여, CCTrCH 상에 맵핑되어 있는 전체 TrCH의 모든 TF에서의 Ni, j를 계산한다. 그리고, 이 전체 TrCH의 모든 TF에서의 Ni, j를 계산한 후, 각 TrCH의 TTI당 비트수 내에서 반복 또는 펑춰를 행하는 비트수 잠정값을 계산한다(단계 20). 다음에, 모든 TF의 조합으로 D를 계산하고, D가 Ndata, j를 초과하지 않는지 조사한다(단계 21). 여기서, D는 TFCj 시의 CCTrCH 상의 비트수이다. D가 Ndata, j를 초과한 경우는 각 TrCH의 TTI당 비트수 내에서 반복 또는 펑춰를 행하는 비트 수치를 재계산한다. 이에 대하여, D가 Ndata, j를 초과하지 않는 경우는 해당 계산을 하지 않는다. 이들 비트수를 계산한 후, 레이트 매칭 파라미터 Xi, eini, eplus, eminus를 각각 계산한다.
레이트 매칭 파라미터 연산기(3)는 상술한 레이트 매칭 파라미터 연산기(2)와 마찬가지의 동작을 한다.
레이트 매칭 파라미터 연산기(4)는 데이터 종류나 채널수에 의해 △Ni, j를 결정하고(단계 30), 그 후, 레이트 매칭 파라미터 Xi, eini, eplus, eminus를 각각 계산에 의해 구한다(단계 31).
그러나, 종래의 레이트 매칭 연산 방법에서는, 복수 채널의 데이터를 연결시킨 상태로 송신한 경우, 수신 측에서는 송신측에서 각 채널을 연결한 위치에서 정확히 TrCH마다의 데이터를 잘라내지 않으면, 데이터 위치가 모두 어긋나, 복호를 할 수 없게 되는 문제가 있다.
즉, 각 채널의 비트수를 계산하기 위해서, 상술한 수학식 1이 이용되지만, 이 식을 연산할 때에, 나눗셈의 정밀도 한계에 의해서 올바른 결과가 얻어지지 않는 경우가 있다. 이러한 경우에는, 송신 측에서의 계산 결과와 수신 측에서의 계산 결과가 다를 우려가 있고, 그와 같은 일이 일어나면, 상술한 바와 같이, 수신 측에서 복호를 할 수 없게 되어, 통신이 불가능해진다.
또한, 연산 정밀도의 문제를 해결하기 위해서, 수학식 1의 b×c의 연산을 먼저 실행하는 방법이 고려되지만, 3GPP의 사양 상, 그 값이 32비트를 초과하기 때문에, 기존의 32비트 연산기의 제산기에서는 실현이 불가능하다.
본 발명은 디지털 이동 통신 방식의 기지국 장치 및 이동국 장치에 이용하기에 적합한 레이트 매칭 연산 방법 및 레이트 매칭 장치에 관한 것이다.
도 1은 레이트 매칭 장치에 대해 규정되는 연산식 중 각종 파라미터의 개념도,
도 2는 각 TrCH에서의 RMi 및 1 프레임당 레이트 매칭 전의 비트수의 일례를 나타내는 도면,
도 3은 도 2에 나타내는 비트수일 때의 각 TrCH의 △Ni, j를 나타내는 도면,
도 4는 종래의 이동국 장치 및 기지국 장치에서 수신계의 채널 코딩부 구성을 나타내는 블록도,
도 5는 종래의 이동국 장치 및 기지국 장치에서 수신계의 채널 코딩부 구성을 나타내는 블록도,
도 6은 종래의 이동국 장치 및 기지국 장치에서 송신계의 채널 코딩부 구성을 나타내는 블록도,
도 7은 종래의 이동국 장치 및 기지국 장치에서 송신계의 채널 코딩부 구성을 나타내는 블록도,
도 8은 종래의 이동국 장치에서 송신계의 채널 코딩부에서의 레이트 매칭 파라미터 연산기의 동작을 설명하기 위한 흐름도,
도 9는 종래의 기지국 장치에서 송신계의 채널 코딩부에서의 레이트 매칭 파라미터 연산기의 동작을 설명하기 위한 흐름도,
도 10은 종래의 기지국 장치에서 송신계의 채널 코딩부에서의 레이트 매칭 파라미터 연산기의 동작을 설명하기 위한 흐름도,
도 11은 종래의 기지국 장치에서 송신계의 채널 코딩부에서의 레이트 매칭 파라미터 연산기의 동작을 설명하기 위한 흐름도,
도 12는 종래의 이동국 장치에서 수신계의 채널 코딩부에서의 레이트 매칭 파라미터 연산기의 동작을 설명하기 위한 흐름도,
도 13은 본 발명의 실시예 1에 따른 레이트 매칭 장치의 동작을 설명하기 위한 흐름도,
도 14는 본 발명의 실시예 2에 따른 레이트 매칭 장치의 레이트 매칭 연산 부분의 구성을 나타내는 블록도,
도 15는 본 발명의 실시예 4에 따른 레이트 매칭 장치의 동작을 설명하기 위한 흐름도,
도 16은 본 발명의 실시예 4에 따른 레이트 매칭 장치의 동작을 설명하기 위한 흐름도,
도 17은 본 발명의 실시예 4에 따른 레이트 매칭 장치의 동작을 설명하기 위한 흐름도,
도 18은 본 발명의 실시예 4에 따른 레이트 매칭 장치의 동작을 설명하기 위한 메모리 개념도이다.
본 발명의 목적은 송신 측과 수신 측의 양쪽에서 항상 정확한 비트수를 계산할 수 있는 레이트 매칭 연산 방법 및 레이트 매칭 장치를 제공하는 것이다.
이 목적은 1 프레임당 CCTrCH 상의 데이터수, 1 프레임으로 동시에 송신하는 각 TrCH의 레이트 매칭 전의 비트수 및 채널마다 가중치를 부여하기 위한 값을 이용하여, 1 채널마다의 데이터 증감수를 구하는 수학식 1에서의 b/a의 연산 결과에 대해 보정값, b/a의 결과에 1/c2를 가산하는 것으로 달성된다.
(수학식 1)
수학식 1에서는, b/a의 결과에 c를 곱하지만, b/a의 연산 정밀도에 의해서, 실제 나눗셈 결과보다 작은 연산 결과가 산출되는 경우가 있기 때문에, 수학식 1의 결과로서 참값보다도 작은 값이 얻어지는 경우가 있다. 이와 같은 사태를 방지하기 위해서 b/a의 연산 결과에 보정값을 더한다. 그러나, 보정값의 값이 지나치게 크면 수학식 1과는 반대로 참값보다도 큰 값이 산출된다. 그래서, 수학식 12에 나타내는 바와 같이, c를 곱했을 때에 수학식 1 전체에 대한 가산값이 1을 초과하지 않도록 하기 위해서 1/c2를 부가한다.
수학식 12와 같이, 나눗셈 결과에 대해 1/c2를 더하여, 나눗셈만의 결과보다도 큰 결과에 대해 c를 곱하면, 그 결과가 수학식 1에서의 결과보다도 커진다. 수학식 1에서는 마지막에 소수점 이하 버림 연산이 행해지므로, 커진 만큼 소수점 이하에 수렴되면, 수학식 1의 마지막에 행해지는 소수점 이하 버림에 의해 증가분은 잘라 버려진다.
이하, 실시예에 대해서 도면을 참조하여 상세히 설명한다.
(실시예 1)
도 13은 본 발명의 실시예 1에 따른 레이트 매칭 장치에서의 수학식 1의 연산 과정을 나타내는 흐름도이다. 또, 실시예 1의 레이트 매칭 장치는, 예컨대, 상술한 도 6의 레이트 매칭 파라미터 연산기(1)와 레이트 매칭 처리기(5)를 구비하여 구성된다. 이하, 실시예 1의 레이트 매칭 장치로서, 도 6의 레이트 매칭 장치(100)를 원용하는 것으로 한다.
레이트 매칭 장치(1OO)는 수학식 1의 연산에서, 우선 b/a를 연산하고(단계 5O), 이어서 그 연산 결과에 1/c2를 가산한다(단계 51). 1/c2를 가산한 후, 그 결과에 c를 더 곱한다. 상술한 바와 같이, b/a의 결과에 대하여 1/c2를 가산함으로써, b/a의 결과보다도 큰 결과에 대하여 c를 곱하면, 그 결과가 수학식 1에 의한 결과보다도 커진다. 즉, 수학식 1에서는 마지막에 소수점 이하를 버리는 플로어(Floor) 연산이 행해지므로, 커진 만큼 소수점 이하로 수렴되면, 증가분은 버려진다.
따라서, 수학식 12에 나타내는 바와 같이, 나눗셈 결과에 대하여 1/c2를 부가하고, 그 결과에 대하여 c를 곱하는 것으로 올바른 연산 결과를 얻을 수 있게 된다. 이에 따라, 송신 측과 수신 측의 쌍방에서 정확한 비트수를 계산할 수 있게 되어, 양호한 통신이 가능해진다.
(수학식 12)
(실시예 2)
도 14는 본 발명의 실시예 2에 따른 레이트 매칭 장치의 수학식 1의 연산을 행하는 부분의 구성을 나타내는 블록도이다.
도 14에 도시하는 바와 같이, 수학식 1의 연산을 행하는 부분은 abc 조합 판정부(20)와, 기억 테이블(21)과, 보정값 부가 연산부(22)를 구비하여 구성된다.
실시예 2는 상술한 실시예 1에서의 방법을 이용해도 올바른 결과가 얻어지지 않는 경우에 특히 효과적이다. 기억 테이블(21)에는 미리 올바른 해가 얻어지지 않는 a, b, c의 조합과, 그 올바른 연산 결과를 기입해 두어, 조합 판정부(20)에서, 입력된 a, b, c가, 올바른 결과를 얻을 수 없는 조합이라고 판단한 경우, 해당 조합에 대응하는 연산 결과를 기억 테이블(21)로부터 판독하여 출력한다. 이에 대하여, 입력된 a, b, c가, 올바른 결과를 얻을 수 있는 조합이라고 판단한 경우는, 그 a, b, c의 각 값이 실시예 1과 마찬가지의 처리를 하는 보정값 부가 연산부(22)에 입력되어, 올바른 연산 결과가 출력된다. 따라서, 실시예 2에서도, 송신 측과 수신 측의 쌍방에서 정확한 비트수를 계산할 수 있다. 그 결과, 양호한 통신이 가능해진다.
(실시예 3)
다음에, 본 발명의 실시예 3에 따른 레이트 매칭 장치는 수학식 1에서의 연산 순서를, 수학식 13에 나타내는 바와 같이, 분자의 곱셈 (b×c)를 먼저 실행하고, 그 결과를 a로 나누는 방법을 채용한 것이다.
처음에 분자의 곱셈을 실행하고, 그 결과에 대하여 나눗셈을 실행함으로써, 반대로 한 경우(즉, b/a의 결과에 c를 곱하는 경우)보다도 올바른 연산 결과가 얻어진다.
따라서, 실시예 3에서도 송신 측과 수신 측의 쌍방에서 정확한 비트수를 계산할 수 있어, 양호한 통신이 가능해진다.
(실시예 4)
그런데, 상술한 실시예 1에서의 수학식 1의 연산 방법에서는, 분자의 곱셈 결과가 32비트를 초과하는(최대 43비트) 경우가 있어, 3GPP 사양 상, 기존의 32비트 연산기에 의한 나눗셈으로는 실현이 곤란해진다.
그래서, 실시예 4에서는, b×c의 값을 상위 28비트와 하위 15비트로 나누어 연산함으로써 32비트 연산기를 이용한 연산을 가능하게 하고 있다. 즉, b×c의 값을 상위 28비트와 하위 15비트로 나누어, 상위 28비트로부터 a를 뺀다. 감산한 경우에는「1」을 표시하고, 감산하지 않은 경우에는「0」을 표시한다. 그리고, 1 회의 뺄셈이 종료하면 상위 28비트를 왼쪽으로 1비트 시프트하여, 하위 비트의 최상위 비트를 α에 더한다. 이 처리를 17회 반복함으로써 나눗셈이 종료된다.
도 15 내지 도 17에 나타내는 흐름도는 실시예 4의 연산 방법을 나타내는 것이다. 또한, 도 18은 메모리 개념도 이다. 이하, 이들 도면을 참조하여, 실시예 4의 연산 방법을 상세히 설명한다.
우선, a를 입력하고, 그것을 왼쪽으로 2 비트 시프트시킨다(단계 60, 61). 다음에, b를 입력하고, 그것을 왼쪽으로 2 비트 시프트시킨다(단계 62, 63). 다음에, b의 상위 16비트를 b_up에 입력하고(단계 64), 이어서 b의 하위 16비트를 b_low에 입력한다(단계 65). 다음에, c를 입력하고, 그것을 왼쪽으로 14비트 시프트시킨다(단계 66, 67). 이어서, c의 상위 16비트를 c_up에 입력하고(단계 68), c의 하위 16비트를 c_low에 입력한다(단계 69).
다음에, b와 c의 곱셈을 실행한다. b와 c의 곱셈은 이하에서 구해지는 α와 β를 이용하여 계산한다. 우선 β을 구한다(단계 70). β는 b_up에 입력한 b의 상위 16비트와 c_low에 입력한 c의 하위 16비트를 곱셈한 결과와, b_low에 입력한 b의 하위 16비트와 c_up에 입력한 c의 상위 16비트를 곱셈한 결과를 가산하고, 또한 그 가산 결과에, b_low에 입력한 b의 하위 16비트와 c_low에 입력한 c의 하위 16비트를 곱셈한 결과를 16비트 오른쪽으로 시프트시킨 데이터를 가산하여 구한다.
β를 구한 후, α를 구한다(단계 71). 이 경우, α를 구하기 위해서는, b_up에 입력한 b의 상위 16비트와 c_up에 입력한 c의 상위 16비트를 곱셈한 결과에β의 상위 16비트를 가산한다(최상위 비트는 사인(sign) 비트이므로, 15비트 오른쪽으로 시프트시킨 데이터를 가산함으로써, 상위 16비트 가산한 것이 된다). 또, β의 최상위 비트는 부호이므로, 정확하게는 상위 2비트째부터 17비트째까지로 된다.
다음에, β의 하위 15비트를 bc_lowest에 입력한다. 이 경우, β의 하위 15비트를 그대로 bc_lowest에 입력하는 것은 아니고, 왼쪽으로 1 비트 시프트시킨 데이터를 입력한다. 이것은 b×c의 소수점 위치를 bc_lowest의 하위 1비트째와 2비트째 사이로 가져오기 위한 조작이다. 또, 이 소수점 위치는 단계 61의「a를 왼쪽으로 2비트 시프트시킨다」는 점과 관련되어 있다. 이것은 a의 소수점 위치를 하위 2비트째와 3 비트째 사이로 가져오기 위한 조작이며, 이와 같이 함으로써, a와 b×c의 소수점 위치의 차이가 17 비트로 된다.
다음에, 나눗셈 루프에서 b×c를 나타내는 값을 1 비트 시프트시키면서 계산한다(단계 73). 이 경우, a와 b×c의 소수점 위치의 차이가 17 비트임에 따라, 이 단계 17의 처리를 17회 반복함으로써 정확하게 해가 정수인 나눗셈을 행한 것으로 된다. 그리고, α에 남은 비트는 나눗셈의 나머지를 나타내게 된다.
나눗셈한 후, 이 처리가 플로어(Floor)(버림) 연산이면, Z를 연산 결과로서 출력한다. 이에 대하여, 실(Ceil)(올림) 연산이면, 나머지가 있었던 경우는 Z+1을 연산 결과로서 출력한다. 나머지가 없으면 Z를 연산 결과로서 출력한다.
이와 같이, 실시예 4에 따르면, b×c의 연산 결과가 32비트를 초과하는 경우, 3GPP 사양 상, 기존의 32비트 연산기에 의한 나눗셈에서는 실현이 곤란하지만,b×c의 값을 상위 28비트와 하위 15비트로 나누어 연산함으로써, 32비트 연산기를 이용한 연산이 가능해진다. 따라서, 실시예 3에서도, 송신 측과 수신 측의 쌍방에서 정확한 비트수를 계산할 수 있기 때문에, 양호한 통신이 가능해진다.
또한, b×c의 상위 28비트의 값을 1비트 시프트시키면서 실행하는 계산을 17회 반복하는 것만으로 충분하기 때문에, b×c의 값을 상위 비트와 하위로 나누지 않고 연산하는 경우와 비교하여 연산량이 적어진다. 이에 따라, 레이트 매칭 시간의 단축화를 도모할 수 있다.
또, 상기 흐름도는 프로그램화되어 데이터로서 메모리 등의 기억 수단에 기억되어 있고, 도시하지 않는 제어 수단이 이 기억 수단에 기억된 프로그램에 따라서 수학식 1의 연산을 행한다. 마찬가지로 기지국 장치와 이동국 장치 쌍방의 레이트 매칭 장치에 마련된다. 이 레이트 매칭 장치는 기지국 장치에는, 예컨대, 도 5에 나타내는 수신계의 채널 코딩부와 도 7에 나타내는 송신계의 채널 코딩부에 각각 마련된다. 이동국 장치에는, 예컨대, 도 4에 나타내는 수신계의 채널 코딩부와 도 6에 나타내는 송신계의 채널 코딩부에 각각 마련된다.
또한, 실시예 4의 연산 방법은 레이트 매칭 장치 이외에도 나눗셈 및 곱셈을 실행하는 장치에도 물론 적용할 수 있고, 범용성이 넓은 것이다.
이상 설명한 바와 같이, 본 발명에 따르면, 송신 측과 수신 측 양쪽에서 항상 정확한 비트수를 계산할 수 있으므로, 양호한 통신을 할 수 있다.
본 명세서는 2000년 3월 31일 출원한 일본 특허 출원 2000-099510호에 근거하는 것이다. 이 내용을 여기에 포함시켜 놓는다.
본 발명은 휴대 전화 등의 이동체 통신 시스템에 이용하는 데 적합하다.

Claims (10)

1 프레임당 CCTrch 상의 데이터수, 1 프레임으로 동시에 송신하는 각 Trch의 레이트 매칭 전의 비트수 및 채널마다 가중치를 부가하기 위한 값을 이용하여, 1 채널마다의 데이터 증감수를 구하는 식 (1)
(1)
단, RMi : TrCH(CH ; Channel) #i의 레이트 매칭 특성
Ni, j : TrCH #i의 1 프레임당 비트수
Ndata, j : CCTrCH 상의 비트수
△Ni, j : TrCH #i의 증감 비트수
에 따라 1 프레임당 각 채널의 증감 비트수를 구하고, 구해진 1 프레임당 각 채널의 증감 비트수를 바탕으로 레이트 매칭 파라미터를 구하는 레이트 매칭 연산 방법에 있어서,
상기 식 (1)의 b/a 연산 부분에 1/c2을 가산하는 보정을 행하고, 이 보정한 식에 따라 1 프레임당 각 채널의 증감 비트수를 구하는 것을 특징으로 하는
레이트 매칭 연산 방법.
1 프레임당 CCTrch 상의 데이터수, 1 프레임으로 동시에 송신하는 각 Trch의 레이트 매칭 전의 비트수 및 채널마다 가중치를 부가하기 위한 값을 이용하여, 1 채널마다의 데이터 증감수를 구하는 식 (1)
(1)
단, RMi : TrCH(CH ; Channel) #i의 레이트 매칭 특성
Ni, j : TrCH #i의 1 프레임당 비트수
Ndata, j : CCTrCH 상의 비트수
△Ni, j : TrCH #i의 증감 비트수
에 따라 1 프레임당 각 채널의 증감 비트수를 구하고, 구해진 1 프레임당 각 채널의 증감 비트수를 바탕으로 레이트 매칭 파라미터를 구하는 레이트 매칭 연산 방법에 있어서,
a, b, c가 입력되었을 때에, 그 때의 조합이 올바른 증감 비트수를 얻을 수 없는 조합인 경우, 미리 준비된 올바른 증감 비트수를 출력하는 것을 특징으로 하는
레이트 매칭 연산 방법.
1 프레임당 CCTrch 상의 데이터수, 1 프레임으로 동시에 송신하는 각 Trch의 레이트 매칭 전의 비트수 및 채널마다 가중치를 부가하기 위한 값을 이용하여, 1 채널마다의 데이터 증감수를 구하는 식 (1)
(1)
단, RMi : TrCH(CH ; Channel) #i의 레이트 매칭 특성
Ni, j : TrCH #i의 1 프레임당 비트수
Ndata, j : CCTrCH 상의 비트수
△Ni, j : TrCH #i의 증감 비트수
에 따라 1 프레임당 각 채널의 증감 비트수를 구하고, 구해진 1 프레임당 각 채널의 증감 비트수를 바탕으로 레이트 매칭 파라미터를 구하는 레이트 매칭 연산 방법에 있어서,
상기 식 (1)에서, b×c의 연산을 먼저 실행하고, 그 결과를 a로 나누는 순서로 1 프레임당 각 채널의 증감 비트수를 구하는 것을 특징으로 하는
레이트 매칭 연산 방법.
제 3 항에 있어서,
b×c의 연산에 의해 그 결과가 32비트를 초과하는 경우, b×c의 값을 상위 28비트와 하위 15비트로 나누고, 상위 28비트에서 a를 빼고, 감산한 경우에는「1」을 표시하고, 감산하지 않은 경우에는「0」을 표시하며, 1 회의 뺄셈이 종료하면 상위 28비트를 왼쪽으로 1 비트 시프트하고, 하위 비트의 최상위 비트를 α에 더하며, 이 a의 뺄셈 및 비트 시프트 처리를 17회 반복하는 것을 특징으로 하는
레이트 매칭 연산 방법.
1 프레임당 CCTrch 상의 데이터수, 1 프레임으로 동시에 송신하는 각 Trch의 레이트 매칭 전의 비트수 및 채널마다 가중치를 부가하기 위한 값을 이용하여, 1 채널마다의 데이터 증감수를 구하는 식 (1)의 b/a의 결과에 1/c2을 가산한 보정식을 프로그램화한 데이터를 기억한 기억 수단과,
(1)
단, RMi : TrCH(CH ; Channel) #i의 레이트 매칭 특성
Ni, j : TrCH #i의 1 프레임당 비트수
Ndata, j : CCTrCH 상의 비트수
△Ni, j : TrCH #i의 증감 비트수
상기 기억 수단에 기억된 프로그램 데이터에 따라 1 프레임당 각 채널의 증감 비트수를 구하는 증감 비트수 연산 수단과,
상기 증감 비트수 연산 수단에 의해 구해진 1 프레임당 각 채널의 증감 비트수를 바탕으로 레이트 매칭 파라미터를 구하는 레이트 매칭 연산 수단
을 구비하는 것을 특징으로 하는 레이트 매칭 장치.
1 프레임당 CCTrch 상의 데이터수, 1 프레임으로 동시에 송신하는 각 Trch의 레이트 매칭 전의 비트수 및 채널마다 가중치를 부가하기 위한 값을 이용하여, 1 채널마다의 데이터 증감수를 구하는 식 (1)의 b/a의 결과에 1/c2를 가산한 보정식을 프로그램화한 데이터를 기억한 제 1 기억 수단과,
(1)
단, RMi : TrCH(CH; Channel) #i의 레이트 매칭 특성
Ni, j : TrCH #i의 1 프레임당 비트수
Ndata, j : CCTrCH 상의 비트수
△Ni, j : TrCH #i의 증감 비트수
상기 제 1 기억 수단에 기억된 프로그램 데이터에 따라 1 프레임당 각 채널의 증감 비트수를 구하는 증감 비트수 연산 수단과,
상기 증감 비트수 연산 수단에 의한 연산 결과가 올바른 결과로 되지 않는 a, b, c의 조합과 각 조합에서의 올바른 증감 비트수를 기억한 제 2 기억 수단과,
a, b, c가 입력되었을 때에, 그 때의 조합이 상기 제 2 기억 수단에 기억되어 있는 경우는, 상기 증감 비트수 연산 수단으로부터의 증감 비트수 대신 상기 제 2 기억 수단에 기억되어 있는 올바른 증감 비트수를 출력하는 출력 수단과,
상기 증감 비트수 연산 수단에 의해 구해진 1 프레임당 각 채널의 증감 비트수 또는 상기 출력 수단으로부터의 1 프레임당 각 채널의 증감 비트수 중 어느 한 쪽에 근거하여 레이트 매칭 파라미터를 구하는 레이트 매칭 연산 수단
을 구비하는 것을 특징으로 하는 레이트 매칭 장치.
1 프레임당 CCTrch 상의 데이터수, 1 프레임으로 동시에 송신하는 각 Trch의 레이트 매칭 전의 비트수 및 채널마다 가중치를 부가하기 위한 값을 이용하여, 1 채널마다의 데이터 증감수를 구하는 식 (1)을 프로그램화한 데이터를 기억한 기억 수단과,
(1)
단, RMi : TrCH(CH ; Channel) #i의 레이트 매칭 특성
Ni, j : TrCH #i의 1 프레임당 비트수
Ndata, j : CCTrCH 상의 비트수
△Ni, j : TrCH #i의 증감 비트수
상기 기억 수단에 기억된 프로그램 데이터로 표시되는 상기 식 (1)의 연산 과정에서, b×c의 연산을 먼저 실행하고, 그 결과를 a로 나누는 순서로 연산하여, 1 프레임당 각 채널의 증감 비트수를 구하는 증감 비트수 연산 수단
을 구비하는 것을 특징으로 하는 레이트 매칭 장치.
제 7 항에 있어서,
증감 비트수 연산 수단은 b×c의 연산에 의해 그 결과가 32비트를 초과한다고 판단한 경우, b×c의 값을 상위 28비트와 하위 15비트로 나누고, 상위 28비트에서 a를 빼고, 감산한 경우에는「1」을 표시하고, 감산하지 않은 경우에는「0」을 표시하며, 1 회의 뺄셈이 종료하면 상위 28비트를 왼쪽으로 1비트 시프트하고, 하위 비트의 최상위 비트를 α에 더하며, 이 a의1 뺄셈 및 비트 시프트 처리를 17회반복하는 것을 특징으로 하는 레이트 매칭 장치.
청구항 5 내지 청구항 8 중 어느 한 항에 기재된 레이트 매칭 장치와,
수신시에는 수신 신호로부터 추출한 프레임을 상기 레이트 매칭 장치에 입력하고, 또한 송신시에는 송신하는 프레임을 상기 레이트 매칭 장치에 입력하는 송 수신 장치
를 구비하는 것을 특징으로 하는 기지국 장치.
청구항 5 내지 청구항 8 중 어느 한 항에 기재된 레이트 매칭 장치와,
수신시에는 수신 신호로부터 추출한 프레임을 상기 레이트 매칭 장치에 입력하고, 또한 송신시에는 송신하는 프레임을 상기 레이트 매칭 장치에 입력하는 송 수신 장치
를 구비하는 것을 특징으로 하는 이동국 장치.
KR10-2001-7015349A 2000-03-31 2001-04-02 레이트 매칭 연산 방법, 레이트 매칭 장치, 기지국 장치 및 이동국 장치 KR100419690B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2000099510 2000-03-31
JPJP-P-2000-00099510 2000-03-31

Publications (2)

Publication Number Publication Date
KR20020019451A KR20020019451A (ko) 2002-03-12
KR100419690B1 true KR100419690B1 (ko) 2004-02-21

Family

ID=18613851

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2001-7015349A KR100419690B1 (ko) 2000-03-31 2001-04-02 레이트 매칭 연산 방법, 레이트 매칭 장치, 기지국 장치 및 이동국 장치

Country Status (8)

Country Link
US (2) US6907009B2 (ko)
EP (1) EP1139598B1 (ko)
KR (1) KR100419690B1 (ko)
CN (1) CN1224232C (ko)
AT (1) ATE362246T1 (ko)
AU (1) AU4470801A (ko)
DE (1) DE60128286T2 (ko)
WO (1) WO2001074032A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7792022B2 (en) 2006-12-01 2010-09-07 Electronics And Telecommunications Research Institute Method and apparatus for de-rate matching in communication system

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6473442B1 (en) * 1999-04-12 2002-10-29 Telefonaktiebolaget Lm Ericsson (Publ) Communications system and method for matching and balancing the bit rates of transport channels to the bit rate of a physical channel
EP1211858B1 (en) * 2000-11-30 2006-12-27 Matsushita Electric Industrial Co. Ltd. Rate matching parameter calculation method, wireless communications base station apparatus, and wireless communications system
EP1410513A4 (en) 2000-12-29 2005-06-29 Infineon Technologies Ag CHANNEL CODEC PROCESSOR CONFIGURABLE FOR MULTIPLE WIRELESS COMMUNICATION STANDARDS
KR100406528B1 (ko) * 2001-12-04 2003-11-20 한국전자통신연구원 무선통신 단말기 시스템에서의 레이트 매칭 파라미터의계산횟수 축소방법
US6717927B2 (en) * 2002-04-05 2004-04-06 Interdigital Technology Corporation System for efficient recovery of node B buffered data following serving high speed downlink shared channel cell change
EP1495554B1 (en) * 2002-04-05 2009-03-25 Interdigital Technology Corporation Node b and rnc actions during a serving hsdpa cell change
JP4005400B2 (ja) * 2002-04-10 2007-11-07 富士通株式会社 送信フォーマット組み合わせ情報選択方法及び移動端末装置
TWI322593B (en) 2002-04-19 2010-03-21 Interdigital Tech Corp Communication station for wireless communication and method of operating communication station to process wireless communication signals
US7111226B1 (en) * 2002-05-31 2006-09-19 Broadcom Corporation Communication decoder employing single trellis to support multiple code rates and/or multiple modulations
US7706405B2 (en) 2002-09-12 2010-04-27 Interdigital Technology Corporation System for efficient recovery of Node-B buffered data following MAC layer reset
CN100461658C (zh) * 2002-10-24 2009-02-11 中兴通讯股份有限公司 宽带码分多址接入系统速率匹配参数优化方法
US7269783B2 (en) * 2003-04-30 2007-09-11 Lucent Technologies Inc. Method and apparatus for dedicated hardware and software split implementation of rate matching and de-matching
WO2006061787A1 (en) * 2004-12-07 2006-06-15 Nu-Iron Technology, Llc Method and system for producing metallic iron nuggets
US8315633B2 (en) * 2005-08-26 2012-11-20 Qualcomm Incorporated Uplink soft handoff support in UMTS TDD systems for efficient uplink power and rate control
KR101533240B1 (ko) * 2008-08-25 2015-07-03 주식회사 팬택 이동통신 시스템에서 레이트 매칭을 제어하기 위한 레이트 매칭 장치 및 그 방법
CN101753194A (zh) * 2008-11-28 2010-06-23 Tcl集团股份有限公司 一种td-scdma中的解重复和解删余方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5687095A (en) 1994-11-01 1997-11-11 Lucent Technologies Inc. Video transmission rate matching for multimedia communication systems
JP2000049663A (ja) * 1998-04-17 2000-02-18 Matsushita Electric Ind Co Ltd 無線通信装置及び伝送レ―ト制御方法
CN100338885C (zh) 1998-06-05 2007-09-19 三星电子株式会社 用于速率匹配的发送机和方法
US6463097B1 (en) * 1998-10-16 2002-10-08 Koninklijke Philips Electronics N.V. Rate detection in direct sequence code division multiple access systems
KR100315708B1 (ko) * 1998-12-31 2002-02-28 윤종용 이동통신시스템에서터보인코더의펑처링장치및방법
US6567466B1 (en) * 1999-02-16 2003-05-20 Agere Systems Inc. Method and apparatus for determining the data rate of a received signal in a variable data rate orthogonal spread spectrum communication system
US6473442B1 (en) * 1999-04-12 2002-10-29 Telefonaktiebolaget Lm Ericsson (Publ) Communications system and method for matching and balancing the bit rates of transport channels to the bit rate of a physical channel
FR2792788B1 (fr) * 1999-04-21 2001-07-13 Mitsubishi Electric France PROCEDE D'EQUILIBRAGE DU RAPPORT Eb/I DANS UN SYSTEME cdma A MULTIPLEXAGE DE SERVICE ET SYSTEME DE TELECOMMUNICATION L'UTILISANT
KR100384098B1 (ko) * 1999-04-27 2003-05-14 휴우즈 일렉트로닉스 코오포레이션 통신 네트워크에서 레이트 매칭 알고리즘을 사용하는시스템 및 방법
DE10030407B4 (de) * 1999-07-14 2011-09-01 Lg Electronics Inc. Verfahren zur optimalen Ratenanpassung in einem Mobilkommunikationssystem
FR2797736B1 (fr) * 1999-08-19 2001-10-12 Mitsubishi Electric France Procede de configuration d'un systeme de telecommunications

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7792022B2 (en) 2006-12-01 2010-09-07 Electronics And Telecommunications Research Institute Method and apparatus for de-rate matching in communication system

Also Published As

Publication number Publication date
DE60128286T2 (de) 2007-08-30
US20010046211A1 (en) 2001-11-29
DE60128286D1 (de) 2007-06-21
EP1139598A3 (en) 2004-01-02
US6907009B2 (en) 2005-06-14
WO2001074032A1 (fr) 2001-10-04
EP1139598A2 (en) 2001-10-04
AU4470801A (en) 2001-10-08
CN1366759A (zh) 2002-08-28
ATE362246T1 (de) 2007-06-15
EP1139598B1 (en) 2007-05-09
CN1224232C (zh) 2005-10-19
KR20020019451A (ko) 2002-03-12
US20040202114A1 (en) 2004-10-14

Similar Documents

Publication Publication Date Title
KR100419690B1 (ko) 레이트 매칭 연산 방법, 레이트 매칭 장치, 기지국 장치 및 이동국 장치
EP1475913B1 (en) Apparatus and method for encoding/decoding transport format combination indicator in cdma mobile communication system
CN103380585B (zh) 输入位错误率推定方法及其装置
US20030138054A1 (en) Apparatus and method for calculating soft decision value input to channel decoder in a data communication system
US7065700B2 (en) Encoding apparatus and method in CDMA communication system
EP1569374B1 (en) Interleave parameter processing method
US10826534B2 (en) Encoding method, encoder, and decoder for dynamic power consumption control
US7561615B2 (en) Method and apparatus for compensating for phase noise of symbols spread with a long spreading code
US6957079B2 (en) Base station transmission power control method and apparatus
JP4219926B2 (ja) 電子回路中で乗算演算または除算演算を行う方法およびその装置
JP3377991B2 (ja) レートマッチ演算方法及びレートマッチ装置
JP3429212B2 (ja) 送信電力制御装置
JP4092614B2 (ja) 無線装置におけるチャネル符号化及び復号化装置
US7013243B2 (en) Multiplexed signal quality display, method, and program, and recorded medium where the program is recorded
JP2008311869A (ja) レートマッチング装置及びその方法、デレートマッチング装置及びその方法、通信装置、プログラム、記録媒体
JP5365455B2 (ja) レート調整装置、レート調整方法及びレート調整プログラム
US20140089372A1 (en) Divider Logic Circuit and Implement Method Therefor
US7613269B2 (en) Method for calculating equal error protection profiles
JP2003078503A (ja) 平均化演算方法および平均電力演算装置
US7079603B1 (en) Method for correlating chronologically discrete signal segments
CN117270813A (zh) 运算器、处理器和电子设备
PUPPO et al. Quinpi, or constructing implicit high order schemes for hyperbolic systems
KR100512174B1 (ko) 갈로아 필드에서 파워 형태로 표현된 원소들을 다항식의형태로 변환하는 장치 및 방법
JP2006020214A (ja) 変調器
US8438206B2 (en) Linear feedback shift calculation apparatus, communication apparatus, microprocessor, and data output method in a linear feedback calculation apparatus

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130117

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20140120

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20150120

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20160105

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20170103

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20171228

Year of fee payment: 15

FPAY Annual fee payment

Payment date: 20181227

Year of fee payment: 16

FPAY Annual fee payment

Payment date: 20200129

Year of fee payment: 17