KR100419690B1 - Method for operating rate match and rate match device - Google Patents
Method for operating rate match and rate match device Download PDFInfo
- Publication number
- KR100419690B1 KR100419690B1 KR10-2001-7015349A KR20017015349A KR100419690B1 KR 100419690 B1 KR100419690 B1 KR 100419690B1 KR 20017015349 A KR20017015349 A KR 20017015349A KR 100419690 B1 KR100419690 B1 KR 100419690B1
- Authority
- KR
- South Korea
- Prior art keywords
- bits
- rate matching
- trch
- channel
- decrease
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B7/00—Radio transmission systems, i.e. using radiation field
- H04B7/14—Relay systems
- H04B7/15—Active relay systems
- H04B7/155—Ground-based stations
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/08—Arrangements for detecting or preventing errors in the information received by repeating transmission, e.g. Verdan system
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/0001—Systems modifying transmission characteristics according to link quality, e.g. power backoff
- H04L1/0009—Systems modifying transmission characteristics according to link quality, e.g. power backoff by adapting the channel coding
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
- H04L1/0056—Systems characterized by the type of code used
- H04L1/0067—Rate matching
- H04L1/0068—Rate matching by puncturing
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Quality & Reliability (AREA)
- Mobile Radio Communication Systems (AREA)
- Facsimile Transmission Control (AREA)
- Electrotherapy Devices (AREA)
- Other Investigation Or Analysis Of Materials By Electrical Means (AREA)
- Analysing Materials By The Use Of Radiation (AREA)
- Investigating, Analyzing Materials By Fluorescence Or Luminescence (AREA)
Abstract
Description
제 3 세대 디지털 이동 통신의 표준 기구인 제 3 세대 연합 프로젝트(3GPP)의 사양 TS25.212 Ver.3.1.0에는 레이트 매칭 장치에 대한 규정이 있고, 그 중에는 수학식 1의 연산이 포함되어 있다.Specification TS25.212 Ver.3.1.0 of the Third Generation Coalition Project (3GPP), which is a standard organization for third generation digital mobile communication, has a provision for a rate matching device, among which the calculation of Equation 1 is included.
단, RMi : TrCH #i의 레이트 매칭 특성However, RMi: Rate Matching Characteristics of TrCH #i
Ni, j : TrCH #i의 1 프레임당 비트수Ni, j: Number of bits per frame in TrCH #i
Ndata, j : CCTrCH 상의 비트수Ndata, j: Number of bits on CCTrCH
△Ni, j : TrCH #i의 증감 비트수ΔNi, j: number of bits of increase and decrease of TrCH #i
여기서, 수학식 1의 중요성에 대해 설명한다.Here, the importance of Equation 1 will be described.
단지, TrCH마다 송신하려는 데이터수 그 자체를 1 프레임에 승산하고자 하면, 비트가 초과되거나, 1 프레임으로 송신할 수 있는 데이터수 이하로, 될 가능성이 있다. 예컨대, 1 프레임당 데이터수가 1200비트인 프레임을 사용하여, 1 프레임으로 전송하려는 비트수가 700비트인 TrCH#0과, 1 프레임으로 전송하려는 비트수가 600비트인 TrCH#1을 전송하는 것으로 한다.However, if the number of data to be transmitted per TrCH itself is to be multiplied by one frame, there is a possibility that the bit is exceeded or less than the number of data that can be transmitted in one frame. For example, it is assumed that TrCH # 0 having 700 bits to be transmitted in one frame and TrCH # 1 having 600 bits to be transmitted in one frame are transmitted using a frame having 1200 bits of data per frame.
만약에 어떤 처리도 실시하지 않고 TrCH#0, 1을 전송하고자 하면, 100비트 분량의 데이터가 남게(송신할 수 없음) 된다. 그래서, TrCH#0과 TrCH#1이 1 프레임 내(1200비트)에 수렴되도록 TrCH마다의 증감 비트수를 계산하기 위한 수학식이 수학식 1로 된다.If TrCH # 0, 1 is to be transmitted without performing any processing, 100 bits of data remain (cannot be transmitted). Thus, Equation 1 is used to calculate the number of bits for each TrCH so that TrCH # 0 and TrCH # 1 converge in one frame (1200 bits).
또한, 이 수학식 1에서는 RMi라는 TrCH마다의 가중치를 고려하고 있기 때문에, TrCH#0과 TrCH#1의『RMi로 표현되는 중요도』에 따라서, 데이터의 증감수를 조작할 수 있게 되어 있다. 즉, 수학식 1은 동시에 송신하려는 모든 TrCH마다의 중요도에 의해서, TrCH마다의 증감 비트수를 계산하여, 1 프레임당 비트수에 전체 TrCH의 데이터 합계수가 수렴되도록 하기 위한 식이다.In addition, since the weight of each TrCH called RMi is taken into consideration in this equation (1), the increase and decrease of the data can be manipulated in accordance with the "importance expressed by RMi" of TrCH # 0 and TrCH # 1. In other words, Equation 1 calculates the number of bits for each TrCH according to the importance of every TrCH to be transmitted at the same time, so that the total number of data of the entire TrCH converges to the number of bits per frame.
여기서, 만약에 이 수학식 1의 연산 결과, 즉 TrCH마다의 증감 비트수가 기지국 또는 이동국에서 다르면, 1 프레임의 데이터 상에서 TrCH의 단락이 정확하게 구해지지 않게 된다. 또한, 수학식 1에서 구한 증감 비트수를 바탕으로 계산하는레이트 매칭 파라미터(데이터를 추출하거나, 반복하거나 하는 레이트 매칭 처리를 행할 때에 사용하는 파라미터)도 이상해져, 결과적으로, 오류 정정을 해도 데이터를 복호할 수 없게 된다. 이와 같이, 수학식 1은 데이터의 송수신 쌍방에서 중요한 역할을 하고 있다.Here, if the calculation result of Equation 1, i.e., the number of increase / decrease bits per TrCH is different in the base station or the mobile station, the short circuit of the TrCH cannot be accurately obtained on one frame of data. In addition, the rate matching parameter (the parameter used when performing rate matching processing to extract or repeat data) calculated on the basis of the number of increase / decrease bits obtained in Equation 1 also becomes strange. It cannot be decrypted. Thus, Equation 1 plays an important role in both transmitting and receiving data.
레이트 매칭 장치는 수학식 1의 연산 결과를 이용하여, 1 프레임당 송신 데이터수를 계산하고, 그 결과와 레이트 매칭 전의 비트수의 차이와, 그들 값으로부터 산출한 파라미터를 이용하여 레이트 매칭을 행한다. 그리고, 레이트 매칭을 행한 하나, 또는 복수 채널의 데이터를 연결시켜 송신한다.The rate matching device calculates the number of transmission data per frame by using the calculation result of equation (1), and performs rate matching using the difference between the result and the number of bits before rate matching and the parameters calculated from those values. Then, data of one or more channels that have been rate matched are connected and transmitted.
도 1은 Ni, j, Ndata, j, Zi, j, △Ni, j의 개념도이다. 또, 이 도면에서는, 1 프레임의 채널수를「3」으로 하고 있다.1 is a conceptual diagram of Ni, j, Ndata, j, Zi, j, ΔNi, j. In this figure, the number of channels of one frame is set to "3".
채널 1(TrCH#1)과 채널 2(TrCH#2)는 모두 규정 비트수 미만이므로 반복이 행해진다. 채널 3(TrCH#3)은 규정 비트수 이상이므로 펑춰(puncture)가 행해진다. 즉, 채널 1에서는 △N1, j만 반복이 행해지고, 채널 2에서는 △N2, j만 반복이 행해지며, 채널 3에서는 △N3, j만 펑춰가 행해진다.Since channel 1 (TrCH # 1) and channel 2 (TrCH # 2) are both less than the prescribed number of bits, repetition is performed. Since channel 3 (TrCH # 3) is equal to or more than the prescribed number of bits, puncture is performed. That is, in channel 1, only? N1 and j are repeated, in channel 2, only? N2 and j are repeated, and in channel 3, only? N3 and j are punctured.
여기서, Zi, j의 계산예를 나타낸다. 이 경우, 조건으로서, Ndata, j를 2400비트, 채널수를「4」라고 한다. 또한, 각 채널에서의 RMi 및 레이트 매칭 전의 비트수는 도 2에 나타내는 값으로 되어 있는 것으로 한다.Here, the calculation example of Zi and j is shown. In this case, as conditions, Ndata and j are 2400 bits, and the number of channels is "4". In addition, it is assumed that the RMi and the number of bits before rate matching in each channel are the values shown in FIG.
증감 비트수 △Ni, j는 수학식 2로 표시된다.The number of increase and decrease bits? Ni and j is expressed by the following expression (2).
(분모의 계산)(Calculation of denominator)
수학식 1의 분모의 해는, 수학식 3에서 나타내는 바와 같이, 「491220」으로 된다.The solution of the denominator of expression (1) is "491220" as shown in expression (3).
(△Ni, j의 계산)(Calculation of △ Ni, j)
TrCH#1에 대하여, Z1, j는, 수학식 4에서 나타내는 바와 같이,「337」로 된다.With respect to TrCH # 1, Z1 and j are " 337 " as shown in equation (4).
이에 따라, △N1, j는, 수학식 5에서 나타내는 바와 같이, 「67」로 된다.Accordingly, ΔN1, j become "67" as shown by the expression (5).
마찬가지로 해서, TrCH#2에 대해서는, Z2, j는, 수학식 6에서 나타내는 바와 같이, 「1180」으로 된다.Similarly, for TrCH # 2, Z2 and j are " 1180 " as shown in equation (6).
또한, △N2, j는, 수학식 7에서 나타내는 바와 같이, 「153」으로 된다.In addition, (DELTA) N2 and j become "153" as shown by Formula (7).
또한, TrCH#3에 대해서는, Z3, j는 수학식 8에서 나타내는 바와 같이, 「1813」으로 된다.In addition, about TrCH # 3, Z3 and j become "1813" as shown by Formula (8).
또한, △N3, j는, 수학식 9에서 나타내는 바와 같이, 「93」으로 된다.In addition, (DELTA) N3, j becomes "93" as shown by Formula (9).
그리고, TrCH#4에 대해서는, Z4, j는, 수학식 10에서 나타내는 바와 같이, 「2400」으로 된다.In addition, about TrCH # 4, Z4 and j become "2400" as shown by Formula (10).
또한, △N4, j는, 수학식 11에서 나타내는 바와 같이, 「-13」으로 된다.In addition, (DELTA) N4, j becomes "-13" as shown by Formula (11).
이상으로부터, 각 채널의 증감 비트수 △Ni, j는 도 3에 도시하는 바와 같이 된다. 즉, TrCH#1에서는 +67(반복), TrCH#2에서는 +153(반복), TrCH#3에서는 +93(반복), TrCH#4에서는 -13(펑춰)으로 된다.As mentioned above, the number of increase / decrease bits (DELTA) Ni and j of each channel becomes as shown in FIG. That is, +67 (repeat) in TrCH # 1, +153 (repeat) in TrCH # 2, +93 (repeat) in TrCH # 3, and -13 (puncture) in TrCH # 4.
이 레이트 매칭 파라미터의 연산은 이동국 장치와 기지국 장치의 각 송수신계의 채널 코딩부에서 행해진다.The calculation of this rate matching parameter is performed in the channel coding section of each transceiver system of the mobile station apparatus and the base station apparatus.
도 4는 이동국 장치에서 수신계의 채널 코딩부 구성을 나타내는 블록도이다. 또한, 도 5는 기지국 장치에서 수신계의 채널 코딩부 구성을 나타내는 블록도이다. 또한, 도 6은 이동국 장치에서 송신계의 채널 코딩부 구성을 나타내는 블록도이다. 또한, 도 7은 기지국 장치에서 송신계의 채널 코딩부 구성을 나타내는 블록도이다.4 is a block diagram showing a configuration of a channel coding unit of a reception system in a mobile station apparatus. 5 is a block diagram showing the configuration of a channel coding unit of a reception system in a base station apparatus. 6 is a block diagram showing the configuration of a channel coding unit of a transmission system in a mobile station apparatus. 7 is a block diagram showing the configuration of a channel coding unit of a transmission system in a base station apparatus.
이들 도면에서, 참조 부호 1, 2, 3, 4는 레이트 매칭 파라미터의 연산을 행하는 레이트 매칭 파라미터 연산기이다. 송신계의 레이트 매칭 파라미터 연산기(1)로부터는, 레이트 매칭 파라미터 Xi, eini, eplus, eminus가 각각 출력되고, 이들의 레이트 매칭 파라미터를 바탕으로 레이트 매칭 처리기(5)에서 레이트 매칭 처리가 행해진다. 또한, 송신계의 레이트 매칭 파라미터 연산기(2)로부터는, 레이트 매칭 파라미터 Xi, eini, eplus, eminus가 각각 출력된다. 그리고, 이들 레이트 매칭 파라미터를 바탕으로 레이트 매칭 처리기(6)에서 레이트 매칭 처리가 행해진다.In these figures, reference numerals 1, 2, 3, and 4 are rate matching parameter calculators for calculating the rate matching parameter. From the rate matching parameter calculator 1 of the transmission system, rate matching parameters Xi, eini, eplus and eminus are output, respectively, and a rate matching process is performed in the rate matching processor 5 based on these rate matching parameters. In addition, rate matching parameters Xi, eini, eplus and eminus are output from the rate matching parameter calculator 2 of the transmission system. Then, the rate matching processing is performed in the rate matching processor 6 based on these rate matching parameters.
한편, 수신계의 레이트 매칭 파라미터 연산기(3)로부터는, 레이트 매칭 파라미터 Xi, eini, eplus, eminus가 각각 출력된다. 그리고, 이들 레이트 매칭 파라미터를 바탕으로 레이트 매칭 처리기(7)에서 레이트 매칭 처리가 행해진다.On the other hand, rate matching parameters Xi, eini, eplus, and eminus are output from the rate matching parameter calculator 3 of the reception system. Then, the rate matching processing is performed in the rate matching processor 7 based on these rate matching parameters.
또한, 수신계의 레이트 매칭 파라미터 연산기(4)로부터는, 레이트 매칭 파라미터 Xi, eini, eplus, eminus가 각각 출력된다. 그리고, 이들 레이트 매칭 파라미터를 바탕으로 레이트 매칭 처리기(8)에서 레이트 매칭 처리가 행해진다.In addition, rate matching parameters Xi, eini, eplus and eminus are output from the rate matching parameter calculator 4 of the reception system. Then, the rate matching processing is performed in the rate matching processor 8 based on these rate matching parameters.
각 레이트 매칭 파라미터 연산기(1, 2, 3, 4)의 동작은 도 8 내지 도 12에 나타내는 흐름도와 같다. 도 8은 레이트 매칭 파라미터 연산기(1)의 동작을 나타내는 흐름도, 도 9, 도 10 및 도 11은 레이트 매칭 파라미터 연산기(2)의 동작을 나타내는 흐름도, 도 12는 레이트 매칭 파라미터 연산기(4)의 동작을 나타내는 흐름도이다. 또, 레이트 매칭 파라미터 연산기(3)의 동작은 레이트 매칭 파라미터 연산기(2)의 동작과 마찬가지이기 때문에, 그 동작을 나타내는 흐름도는 생략한다.The operation of each rate matching parameter calculator 1, 2, 3, 4 is the same as the flowchart shown in FIGS. 8 is a flowchart showing the operation of the rate matching parameter calculator 1, FIGS. 9, 10 and 11 are flowcharts showing the operation of the rate matching parameter calculator 2, and FIG. 12 is an operation of the rate matching parameter calculator 4. It is a flow chart showing. In addition, since the operation | movement of the rate matching parameter calculator 3 is the same as that of the rate matching parameter calculator 2, the flowchart which shows the operation | movement is abbreviate | omitted.
레이트 매칭 파라미터 연산기(1)는 데이터의 종류나 채널수에 따라 Ndata, j를 결정(단계 1)한 후, 각 채널의 증감 비트수를 결정한다(단계 2). 각 채널의 증감 비트수를 결정한 후에는 레이트 매칭 파라미터 Xi, eini, eplus, eminus를 각각 계산에 의해 구한다(단계 3).The rate matching parameter calculator 1 determines Ndata and j in accordance with the type of data or the number of channels (step 1), and then determines the number of increase and decrease bits for each channel (step 2). After determining the number of increase and decrease bits of each channel, rate matching parameters Xi, eini, eplus, and eminus are calculated by calculation (step 3).
레이트 매칭 파라미터 연산기(2)는 우선 CCTrCH 상의 채널수를 입력한다(단계 10). 이어서, 레이트 매칭의 종류를 판정한다(단계 11). 이 경우, 레이트 매칭은 고정 위치(Fixed Position)와 가변 위치(Flexible Position)의 두 종류이다. 고정 위치인 경우는 단계 12로 진행한다. 단계 12에서는 Ni,*의 계산을 한다.The rate matching parameter calculator 2 first inputs the number of channels on the CCTrCH (step 10). Then, the type of rate matching is determined (step 11). In this case, there are two types of rate matching: fixed position and flexible position. In the case of the fixed position, the process proceeds to step 12. In step 12, Ni, * is calculated.
Ni,*의 계산을 한 후, 통상 모드 또는 SF/2(Spreading factor reduction)에의한 압축 모드(Compressed mode)인지의 여부를 판정한다(단계 13). 또한 고정 위치에서 통상 모드 또는 SF/2에 의한 압축 모드인 경우는 단계 14의 처리를 행한다. 즉, 각 TrCH의 1 프레임당 비트수 내에서 반복 또는 펑춰를 행하는 비트수를 계산하고, 이어서 각 TrCH의 TTI당 비트수 내에서 반복 또는 펑춰를 행하는 비트수를 계산한다. 각 비트수의 계산 후에는, 레이트 매칭 파라미터 Xi, eini, eplus, eminus를 계산한다.After calculating Ni, *, it is determined whether it is the normal mode or the compressed mode by the spreading factor reduction (SF / 2) (step 13). In the case of the normal mode or the compression mode by SF / 2 at the fixed position, the process of step 14 is performed. That is, the number of bits for repeating or puncturing within the number of bits per frame of each TrCH is calculated, and then the number of bits for repeating or puncturing within the number of bits per TTI of each TrCH is calculated. After calculating the number of bits, the rate matching parameters Xi, eini, eplus and eminus are calculated.
또한 고정 위치에서 펑춰링에 의한(by puncturing) 압축 모드인 경우는, 단계 12에서 Ni,*를 계산한 후, 단계 15의 처리를 행한다. 즉, 각 TrCH의 1 프레임당 비트수 내에서 반복 또는 펑춰를 행하는 비트수를 계산하고, 이어서 각 TrCH의 TTI당 비트수 내에서 반복 또는 펑춰를 행하는 비트수를 계산한다. 이 계산을 계산 대상으로 되어 있는 전체 TrCH 중에서의 최대 TTI에 근거하여 실행한다. 일례로서, TrCH#1과 TrCH#2가 계산 대상으로 되는 TrCH에서, TrCH#1의 TTI는 20㎳이며, TrCH#2의 TTI=40㎳라고 생각된다. 이 때, 최대의 TTI는 40㎳로 된다. 또한, TrCH#1의 TTI는 20㎳이므로, 40㎳ 중에 TrCH#1의 TTI는 두 개 포함되게 되므로, 상기한 반복 또는 펑춰를 행하는 비트수의 계산을 2회 행하게 된다. 한편, TrCH#2의 TTI는 40㎳이므로, 상기 계산은 1회 행해진다.In the case of the compression mode by puncturing at the fixed position, after calculating Ni, * in step 12, the processing in step 15 is performed. That is, the number of bits for repeating or puncturing within the number of bits per frame of each TrCH is calculated, and then the number of bits for repeating or puncturing within the number of bits per TTI of each TrCH is calculated. This calculation is performed based on the maximum TTI among all TrCHs to be calculated. As an example, in TrCH where TrCH # 1 and TrCH # 2 are the calculation targets, the TTI of TrCH # 1 is 20 ms, and the TTI of TrCH # 2 is considered to be 40 ms. At this time, the maximum TTI is 40 ms. In addition, since the TTI of TrCH # 1 is 20 ms, two TTIs of TrCH # 1 are included in 40 ms, so that the above-described calculation of the number of bits for repeating or puncturing is performed twice. On the other hand, since the TTI of TrCH # 2 is 40 ms, the calculation is performed once.
계속해서, 단계 16으로 진행하여, 압축 모드용 갭(gap)(데이터를 송신하지 않는 부분)을 비우기 위한 비트인 P비트를 계산한다. 1 프레임당 P비트 수를 각 TrCH의 RMi나 기지국 송신 레이트 매칭 전(또는, 이동기 수신 레이트 매칭 후)의 1 프레임당 비트수를 이용하여 각 TrCH에 분배한다. 그 후, 단계 17에서, 각 TrCH의각 TTI 내에서 P비트의 합계 비트수를 계산한다. 이어서, 단계 18에서, 상기에서 구한 증감 비트수로부터 P비트의 합계 비트수를 빼는 것에 의해, 각 TrCH의 각 TTI에서 최종적인 증감 비트수를 구한다. 그 후, 레이트 매칭 파라미터 Xi, eini, eplus, eminus를 계산한다.Subsequently, the process proceeds to step 16, where a P bit, which is a bit for emptying the gap (the portion not transmitting data) for the compression mode, is calculated. The number of P bits per frame is distributed to each TrCH using the RMi of each TrCH or the number of bits per frame before base station transmission rate matching (or after mobile station reception rate matching). Then, in step 17, the total number of bits of P bits in each TTI of each TrCH is calculated. Subsequently, in step 18, the total number of bits of P bits is subtracted from the number of bits of increase and decrease obtained above to find the final number of increase and decrease bits in each TTI of each TrCH. Then, the rate matching parameters Xi, eini, eplus and eminus are calculated.
한편, 단계 11의 판정에서, 가변 위치인 경우는 단계 19로 진행하여, CCTrCH 상에 맵핑되어 있는 전체 TrCH의 모든 TF에서의 Ni, j를 계산한다. 그리고, 이 전체 TrCH의 모든 TF에서의 Ni, j를 계산한 후, 각 TrCH의 TTI당 비트수 내에서 반복 또는 펑춰를 행하는 비트수 잠정값을 계산한다(단계 20). 다음에, 모든 TF의 조합으로 D를 계산하고, D가 Ndata, j를 초과하지 않는지 조사한다(단계 21). 여기서, D는 TFCj 시의 CCTrCH 상의 비트수이다. D가 Ndata, j를 초과한 경우는 각 TrCH의 TTI당 비트수 내에서 반복 또는 펑춰를 행하는 비트 수치를 재계산한다. 이에 대하여, D가 Ndata, j를 초과하지 않는 경우는 해당 계산을 하지 않는다. 이들 비트수를 계산한 후, 레이트 매칭 파라미터 Xi, eini, eplus, eminus를 각각 계산한다.On the other hand, in the determination of step 11, in the case of the variable position, the flow advances to step 19 to calculate Ni and j in all TFs of all TrCHs mapped on the CCTrCH. Then, after calculating Ni and j in all the TFs of all the TrCHs, a tentative number of bits for repeating or puncturing within the number of bits per TTI of each TrCH is calculated (step 20). Next, D is calculated by the combination of all the TFs, and it is checked whether D does not exceed Ndata, j (step 21). Here, D is the number of bits on CCTrCH in TFCj. When D exceeds Ndata and j, the number of bits for repeating or puncturing within the number of bits per TTI of each TrCH is recalculated. On the other hand, if D does not exceed Ndata, j, the calculation is not performed. After calculating the number of these bits, the rate matching parameters Xi, eini, eplus and eminus are respectively calculated.
레이트 매칭 파라미터 연산기(3)는 상술한 레이트 매칭 파라미터 연산기(2)와 마찬가지의 동작을 한다.The rate matching parameter calculator 3 operates in the same manner as the rate matching parameter calculator 2 described above.
레이트 매칭 파라미터 연산기(4)는 데이터 종류나 채널수에 의해 △Ni, j를 결정하고(단계 30), 그 후, 레이트 매칭 파라미터 Xi, eini, eplus, eminus를 각각 계산에 의해 구한다(단계 31).The rate matching parameter calculator 4 determines [Delta] Ni, j based on the data type or the number of channels (step 30), and then calculates the rate matching parameters Xi, eini, eplus and eminus by calculation (step 31). .
그러나, 종래의 레이트 매칭 연산 방법에서는, 복수 채널의 데이터를 연결시킨 상태로 송신한 경우, 수신 측에서는 송신측에서 각 채널을 연결한 위치에서 정확히 TrCH마다의 데이터를 잘라내지 않으면, 데이터 위치가 모두 어긋나, 복호를 할 수 없게 되는 문제가 있다.However, in the conventional rate matching calculation method, when transmitting data in a state in which multiple channels are connected, all data positions are shifted unless the receiving side accurately cuts out data for each TrCH at the position where each channel is connected. There is a problem that cannot be decrypted.
즉, 각 채널의 비트수를 계산하기 위해서, 상술한 수학식 1이 이용되지만, 이 식을 연산할 때에, 나눗셈의 정밀도 한계에 의해서 올바른 결과가 얻어지지 않는 경우가 있다. 이러한 경우에는, 송신 측에서의 계산 결과와 수신 측에서의 계산 결과가 다를 우려가 있고, 그와 같은 일이 일어나면, 상술한 바와 같이, 수신 측에서 복호를 할 수 없게 되어, 통신이 불가능해진다.In other words, the above equation (1) is used to calculate the number of bits of each channel. However, when calculating this equation, the correct result may not be obtained due to the division accuracy limit. In such a case, there is a possibility that the calculation result at the transmitting side and the calculation result at the receiving side may be different. If such a thing occurs, as described above, decoding cannot be performed at the receiving side, and communication becomes impossible.
또한, 연산 정밀도의 문제를 해결하기 위해서, 수학식 1의 b×c의 연산을 먼저 실행하는 방법이 고려되지만, 3GPP의 사양 상, 그 값이 32비트를 초과하기 때문에, 기존의 32비트 연산기의 제산기에서는 실현이 불가능하다.In addition, in order to solve the problem of arithmetic precision, a method of first performing an operation of b × c in Equation 1 is considered. However, since the value of the 3GPP specification exceeds 32 bits, the conventional 32-bit calculator This is not possible with a divider.
본 발명은 디지털 이동 통신 방식의 기지국 장치 및 이동국 장치에 이용하기에 적합한 레이트 매칭 연산 방법 및 레이트 매칭 장치에 관한 것이다.The present invention relates to a rate matching calculation method and rate matching device suitable for use in a base station apparatus and a mobile station apparatus in a digital mobile communication system.
도 1은 레이트 매칭 장치에 대해 규정되는 연산식 중 각종 파라미터의 개념도,1 is a conceptual diagram of various parameters of equations defined for a rate matching device;
도 2는 각 TrCH에서의 RMi 및 1 프레임당 레이트 매칭 전의 비트수의 일례를 나타내는 도면,2 is a diagram showing an example of RMi in each TrCH and the number of bits before rate matching per frame;
도 3은 도 2에 나타내는 비트수일 때의 각 TrCH의 △Ni, j를 나타내는 도면,FIG. 3 is a diagram showing ΔNi, j of each TrCH when the number of bits shown in FIG. 2 is used;
도 4는 종래의 이동국 장치 및 기지국 장치에서 수신계의 채널 코딩부 구성을 나타내는 블록도,4 is a block diagram showing a channel coding unit configuration of a reception system in a conventional mobile station apparatus and a base station apparatus;
도 5는 종래의 이동국 장치 및 기지국 장치에서 수신계의 채널 코딩부 구성을 나타내는 블록도,5 is a block diagram showing the configuration of a channel coding unit of a reception system in a conventional mobile station apparatus and a base station apparatus.
도 6은 종래의 이동국 장치 및 기지국 장치에서 송신계의 채널 코딩부 구성을 나타내는 블록도,6 is a block diagram showing the configuration of a channel coding unit of a transmission system in a conventional mobile station apparatus and a base station apparatus;
도 7은 종래의 이동국 장치 및 기지국 장치에서 송신계의 채널 코딩부 구성을 나타내는 블록도,7 is a block diagram showing the configuration of a channel coding unit of a transmission system in a conventional mobile station apparatus and a base station apparatus;
도 8은 종래의 이동국 장치에서 송신계의 채널 코딩부에서의 레이트 매칭 파라미터 연산기의 동작을 설명하기 위한 흐름도,8 is a flowchart for explaining an operation of a rate matching parameter calculator in a channel coding unit of a transmission system in a conventional mobile station apparatus;
도 9는 종래의 기지국 장치에서 송신계의 채널 코딩부에서의 레이트 매칭 파라미터 연산기의 동작을 설명하기 위한 흐름도,9 is a flowchart for explaining an operation of a rate matching parameter calculator in a channel coding unit of a transmission system in a conventional base station apparatus;
도 10은 종래의 기지국 장치에서 송신계의 채널 코딩부에서의 레이트 매칭 파라미터 연산기의 동작을 설명하기 위한 흐름도,10 is a flowchart for explaining an operation of a rate matching parameter calculator in a channel coding unit of a transmission system in a conventional base station apparatus;
도 11은 종래의 기지국 장치에서 송신계의 채널 코딩부에서의 레이트 매칭 파라미터 연산기의 동작을 설명하기 위한 흐름도,11 is a flowchart for explaining an operation of a rate matching parameter calculator in a channel coding unit of a transmission system in a conventional base station apparatus;
도 12는 종래의 이동국 장치에서 수신계의 채널 코딩부에서의 레이트 매칭 파라미터 연산기의 동작을 설명하기 위한 흐름도,12 is a flowchart for explaining an operation of a rate matching parameter calculator in a channel coding unit of a reception system in a conventional mobile station apparatus;
도 13은 본 발명의 실시예 1에 따른 레이트 매칭 장치의 동작을 설명하기 위한 흐름도,13 is a flowchart for explaining an operation of a rate matching device according to Embodiment 1 of the present invention;
도 14는 본 발명의 실시예 2에 따른 레이트 매칭 장치의 레이트 매칭 연산 부분의 구성을 나타내는 블록도,14 is a block diagram showing a configuration of a rate matching operation part of a rate matching device according to Embodiment 2 of the present invention;
도 15는 본 발명의 실시예 4에 따른 레이트 매칭 장치의 동작을 설명하기 위한 흐름도,15 is a flowchart for explaining an operation of a rate matching device according to Embodiment 4 of the present invention;
도 16은 본 발명의 실시예 4에 따른 레이트 매칭 장치의 동작을 설명하기 위한 흐름도,16 is a flowchart for explaining an operation of a rate matching device according to Embodiment 4 of the present invention;
도 17은 본 발명의 실시예 4에 따른 레이트 매칭 장치의 동작을 설명하기 위한 흐름도,17 is a flowchart for explaining an operation of a rate matching device according to Embodiment 4 of the present invention;
도 18은 본 발명의 실시예 4에 따른 레이트 매칭 장치의 동작을 설명하기 위한 메모리 개념도이다.18 is a conceptual diagram illustrating a memory for explaining an operation of a rate matching device according to a fourth embodiment of the present invention.
본 발명의 목적은 송신 측과 수신 측의 양쪽에서 항상 정확한 비트수를 계산할 수 있는 레이트 매칭 연산 방법 및 레이트 매칭 장치를 제공하는 것이다.It is an object of the present invention to provide a rate matching calculation method and a rate matching device capable of always calculating an accurate number of bits on both a transmitting side and a receiving side.
이 목적은 1 프레임당 CCTrCH 상의 데이터수, 1 프레임으로 동시에 송신하는 각 TrCH의 레이트 매칭 전의 비트수 및 채널마다 가중치를 부여하기 위한 값을 이용하여, 1 채널마다의 데이터 증감수를 구하는 수학식 1에서의 b/a의 연산 결과에 대해 보정값, b/a의 결과에 1/c2를 가산하는 것으로 달성된다.This purpose is to calculate data increase / decrease for each channel by using the number of data on CCTrCH per frame, the number of bits before rate matching of each TrCH transmitted simultaneously in one frame, and a value for weighting each channel. It is achieved by adding 1 / c 2 to the correction value, the result of b / a with respect to the operation result of b / a in.
(수학식 1)(Equation 1)
수학식 1에서는, b/a의 결과에 c를 곱하지만, b/a의 연산 정밀도에 의해서, 실제 나눗셈 결과보다 작은 연산 결과가 산출되는 경우가 있기 때문에, 수학식 1의 결과로서 참값보다도 작은 값이 얻어지는 경우가 있다. 이와 같은 사태를 방지하기 위해서 b/a의 연산 결과에 보정값을 더한다. 그러나, 보정값의 값이 지나치게 크면 수학식 1과는 반대로 참값보다도 큰 값이 산출된다. 그래서, 수학식 12에 나타내는 바와 같이, c를 곱했을 때에 수학식 1 전체에 대한 가산값이 1을 초과하지 않도록 하기 위해서 1/c2를 부가한다.In Equation 1, the result of b / a is multiplied by c. However, since the calculation result of b / a may yield an operation result smaller than the actual division result, the value of Equation 1 is smaller than the true value. This may be obtained. In order to prevent such a situation, a correction value is added to the calculation result of b / a. However, if the value of the correction value is too large, a value larger than the true value is calculated as opposed to the equation (1). Therefore, as shown in Equation 12, 1 / c 2 is added so that when multiplying by c, the addition value to the entire equation (1) does not exceed 1.
수학식 12와 같이, 나눗셈 결과에 대해 1/c2를 더하여, 나눗셈만의 결과보다도 큰 결과에 대해 c를 곱하면, 그 결과가 수학식 1에서의 결과보다도 커진다. 수학식 1에서는 마지막에 소수점 이하 버림 연산이 행해지므로, 커진 만큼 소수점 이하에 수렴되면, 수학식 1의 마지막에 행해지는 소수점 이하 버림에 의해 증가분은 잘라 버려진다.As in Equation 12, if 1 / c 2 is added to the division result, and c is multiplied for a result larger than the division only result, the result is larger than the result in Equation 1. In Equation 1, a truncation operation is performed at the end, so that when the number converges to a decimal point as much as it becomes larger, the increment is truncated by the truncation after the decimal point performed at the end of Equation 1.
이하, 실시예에 대해서 도면을 참조하여 상세히 설명한다.Hereinafter, embodiments will be described in detail with reference to the drawings.
(실시예 1)(Example 1)
도 13은 본 발명의 실시예 1에 따른 레이트 매칭 장치에서의 수학식 1의 연산 과정을 나타내는 흐름도이다. 또, 실시예 1의 레이트 매칭 장치는, 예컨대, 상술한 도 6의 레이트 매칭 파라미터 연산기(1)와 레이트 매칭 처리기(5)를 구비하여 구성된다. 이하, 실시예 1의 레이트 매칭 장치로서, 도 6의 레이트 매칭 장치(100)를 원용하는 것으로 한다.13 is a flowchart illustrating a calculation process of Equation 1 in a rate matching device according to Embodiment 1 of the present invention. Moreover, the rate matching apparatus of Example 1 is comprised, for example with the rate matching parameter calculator 1 and the rate matching processor 5 of FIG. 6 mentioned above. Hereinafter, the rate matching device 100 of FIG. 6 is used as the rate matching device of the first embodiment.
레이트 매칭 장치(1OO)는 수학식 1의 연산에서, 우선 b/a를 연산하고(단계 5O), 이어서 그 연산 결과에 1/c2를 가산한다(단계 51). 1/c2를 가산한 후, 그 결과에 c를 더 곱한다. 상술한 바와 같이, b/a의 결과에 대하여 1/c2를 가산함으로써, b/a의 결과보다도 큰 결과에 대하여 c를 곱하면, 그 결과가 수학식 1에 의한 결과보다도 커진다. 즉, 수학식 1에서는 마지막에 소수점 이하를 버리는 플로어(Floor) 연산이 행해지므로, 커진 만큼 소수점 이하로 수렴되면, 증가분은 버려진다.The rate matching apparatus 100 first calculates b / a (step 50) in the calculation of equation (1), and then adds 1 / c 2 to the result of the calculation (step 51). Add 1 / c 2 , then multiply the result by c. As described above, multiplying a result larger than the result of b / a by adding 1 / c 2 to the result of b / a results in a result larger than the result of the expression (1). That is, in the equation (1), a floor operation is performed in which the decimal point is discarded at the end, so that the increase is discarded when it converges to the decimal point as much as it becomes larger.
따라서, 수학식 12에 나타내는 바와 같이, 나눗셈 결과에 대하여 1/c2를 부가하고, 그 결과에 대하여 c를 곱하는 것으로 올바른 연산 결과를 얻을 수 있게 된다. 이에 따라, 송신 측과 수신 측의 쌍방에서 정확한 비트수를 계산할 수 있게 되어, 양호한 통신이 가능해진다.Therefore, as shown in equation (12), by adding 1 / c 2 to the division result and multiplying the result, it is possible to obtain a correct calculation result. This makes it possible to calculate the correct number of bits on both the transmitting side and the receiving side, thereby enabling good communication.
(수학식 12)(Equation 12)
(실시예 2)(Example 2)
도 14는 본 발명의 실시예 2에 따른 레이트 매칭 장치의 수학식 1의 연산을 행하는 부분의 구성을 나타내는 블록도이다.Fig. 14 is a block diagram showing the configuration of a part for performing the calculation of equation (1) of the rate matching device according to the second embodiment of the present invention.
도 14에 도시하는 바와 같이, 수학식 1의 연산을 행하는 부분은 abc 조합 판정부(20)와, 기억 테이블(21)과, 보정값 부가 연산부(22)를 구비하여 구성된다.As shown in FIG. 14, the part which performs calculation of Formula (1) is comprised with the abc combination determination part 20, the memory table 21, and the correction value addition calculating part 22. As shown in FIG.
실시예 2는 상술한 실시예 1에서의 방법을 이용해도 올바른 결과가 얻어지지 않는 경우에 특히 효과적이다. 기억 테이블(21)에는 미리 올바른 해가 얻어지지 않는 a, b, c의 조합과, 그 올바른 연산 결과를 기입해 두어, 조합 판정부(20)에서, 입력된 a, b, c가, 올바른 결과를 얻을 수 없는 조합이라고 판단한 경우, 해당 조합에 대응하는 연산 결과를 기억 테이블(21)로부터 판독하여 출력한다. 이에 대하여, 입력된 a, b, c가, 올바른 결과를 얻을 수 있는 조합이라고 판단한 경우는, 그 a, b, c의 각 값이 실시예 1과 마찬가지의 처리를 하는 보정값 부가 연산부(22)에 입력되어, 올바른 연산 결과가 출력된다. 따라서, 실시예 2에서도, 송신 측과 수신 측의 쌍방에서 정확한 비트수를 계산할 수 있다. 그 결과, 양호한 통신이 가능해진다.Example 2 is particularly effective when correct results are not obtained even by using the method in Example 1 described above. In the storage table 21, a combination of a, b and c for which a correct solution is not obtained in advance, and the correct arithmetic result are written. The a, b and c input by the combination determination unit 20 are correct. Is determined to be a combination that cannot be obtained, the calculation result corresponding to the combination is read from the storage table 21 and output. On the other hand, in the case where it is determined that the input a, b, c is a combination that can obtain a correct result, each of the values of a, b, c is the same as that of the first embodiment. Is inputted in, and the correct operation result is output. Therefore, also in the second embodiment, the correct number of bits can be calculated on both the transmitting side and the receiving side. As a result, good communication is possible.
(실시예 3)(Example 3)
다음에, 본 발명의 실시예 3에 따른 레이트 매칭 장치는 수학식 1에서의 연산 순서를, 수학식 13에 나타내는 바와 같이, 분자의 곱셈 (b×c)를 먼저 실행하고, 그 결과를 a로 나누는 방법을 채용한 것이다.Next, the rate matching device according to the third embodiment of the present invention performs the multiplication (b × c) of the molecules first, as shown in Equation (13), as shown in Equation (13), and sets the result to a. How to divide.
처음에 분자의 곱셈을 실행하고, 그 결과에 대하여 나눗셈을 실행함으로써, 반대로 한 경우(즉, b/a의 결과에 c를 곱하는 경우)보다도 올바른 연산 결과가 얻어진다.By first performing the multiplication of the molecules and performing the division on the result, a more correct operation result is obtained than in the case of vice versa (that is, multiplying the result of b / a by c).
따라서, 실시예 3에서도 송신 측과 수신 측의 쌍방에서 정확한 비트수를 계산할 수 있어, 양호한 통신이 가능해진다.Therefore, also in the third embodiment, the correct number of bits can be calculated on both the transmitting side and the receiving side, thereby enabling good communication.
(실시예 4)(Example 4)
그런데, 상술한 실시예 1에서의 수학식 1의 연산 방법에서는, 분자의 곱셈 결과가 32비트를 초과하는(최대 43비트) 경우가 있어, 3GPP 사양 상, 기존의 32비트 연산기에 의한 나눗셈으로는 실현이 곤란해진다.By the way, in the calculation method of Equation 1 in the above-described Embodiment 1, the multiplication result of the numerator may exceed 32 bits (up to 43 bits), and according to the 3GPP specification, the division by the existing 32-bit calculator is performed. Realization becomes difficult.
그래서, 실시예 4에서는, b×c의 값을 상위 28비트와 하위 15비트로 나누어 연산함으로써 32비트 연산기를 이용한 연산을 가능하게 하고 있다. 즉, b×c의 값을 상위 28비트와 하위 15비트로 나누어, 상위 28비트로부터 a를 뺀다. 감산한 경우에는「1」을 표시하고, 감산하지 않은 경우에는「0」을 표시한다. 그리고, 1 회의 뺄셈이 종료하면 상위 28비트를 왼쪽으로 1비트 시프트하여, 하위 비트의 최상위 비트를 α에 더한다. 이 처리를 17회 반복함으로써 나눗셈이 종료된다.Therefore, in the fourth embodiment, the operation using the 32-bit operator is enabled by dividing the value of bxc into the upper 28 bits and the lower 15 bits. That is, the value of bxc is divided into upper 28 bits and lower 15 bits, and a is subtracted from the upper 28 bits. When subtracted, "1" is displayed. When subtracted, "0" is displayed. After the subtraction is completed, the upper 28 bits are shifted 1 bit to the left, and the most significant bit of the lower bits is added to α. The division ends by repeating this process 17 times.
도 15 내지 도 17에 나타내는 흐름도는 실시예 4의 연산 방법을 나타내는 것이다. 또한, 도 18은 메모리 개념도 이다. 이하, 이들 도면을 참조하여, 실시예 4의 연산 방법을 상세히 설명한다.15 to 17 show a calculation method of the fourth embodiment. 18 is a memory conceptual diagram. Hereinafter, with reference to these drawings, the calculation method of Example 4 is demonstrated in detail.
우선, a를 입력하고, 그것을 왼쪽으로 2 비트 시프트시킨다(단계 60, 61). 다음에, b를 입력하고, 그것을 왼쪽으로 2 비트 시프트시킨다(단계 62, 63). 다음에, b의 상위 16비트를 b_up에 입력하고(단계 64), 이어서 b의 하위 16비트를 b_low에 입력한다(단계 65). 다음에, c를 입력하고, 그것을 왼쪽으로 14비트 시프트시킨다(단계 66, 67). 이어서, c의 상위 16비트를 c_up에 입력하고(단계 68), c의 하위 16비트를 c_low에 입력한다(단계 69).First, enter a and shift it two bits to the left (steps 60 and 61). Next, enter b and shift it two bits to the left (steps 62 and 63). Next, the upper 16 bits of b are input into b_up (step 64), and the lower 16 bits of b are then input into b_low (step 65). Then enter c and shift it 14 bits to the left (steps 66 and 67). The upper 16 bits of c are then input to c_up (step 68), and the lower 16 bits of c are input to c_low (step 69).
다음에, b와 c의 곱셈을 실행한다. b와 c의 곱셈은 이하에서 구해지는 α와 β를 이용하여 계산한다. 우선 β을 구한다(단계 70). β는 b_up에 입력한 b의 상위 16비트와 c_low에 입력한 c의 하위 16비트를 곱셈한 결과와, b_low에 입력한 b의 하위 16비트와 c_up에 입력한 c의 상위 16비트를 곱셈한 결과를 가산하고, 또한 그 가산 결과에, b_low에 입력한 b의 하위 16비트와 c_low에 입력한 c의 하위 16비트를 곱셈한 결과를 16비트 오른쪽으로 시프트시킨 데이터를 가산하여 구한다.Next, multiplication of b and c is performed. The multiplication of b and c is calculated using alpha and beta obtained below. First, β is obtained (step 70). β is the result of multiplying the upper 16 bits of b entered into b_up by the lower 16 bits of c entered into c_low, and the result of multiplying the lower 16 bits of b entered into b_low and the upper 16 bits of c entered into c_up. Is obtained by adding the data obtained by multiplying the lower 16 bits of b input to b_low by the lower 16 bits of c input to c_low to the right by 16 bits.
β를 구한 후, α를 구한다(단계 71). 이 경우, α를 구하기 위해서는, b_up에 입력한 b의 상위 16비트와 c_up에 입력한 c의 상위 16비트를 곱셈한 결과에β의 상위 16비트를 가산한다(최상위 비트는 사인(sign) 비트이므로, 15비트 오른쪽으로 시프트시킨 데이터를 가산함으로써, 상위 16비트 가산한 것이 된다). 또, β의 최상위 비트는 부호이므로, 정확하게는 상위 2비트째부터 17비트째까지로 된다.After the β is obtained, α is obtained (step 71). In this case, to obtain α, the upper 16 bits of β are added to the result of multiplying the upper 16 bits of b inputted into b_up and the upper 16 bits of c inputted into c_up (the most significant bit is the sign bit). By adding the data shifted to the right by 15 bits, the upper 16 bits are added). In addition, since the most significant bit of β is a sign, it becomes exactly from the upper 2nd bit to the 17th bit.
다음에, β의 하위 15비트를 bc_lowest에 입력한다. 이 경우, β의 하위 15비트를 그대로 bc_lowest에 입력하는 것은 아니고, 왼쪽으로 1 비트 시프트시킨 데이터를 입력한다. 이것은 b×c의 소수점 위치를 bc_lowest의 하위 1비트째와 2비트째 사이로 가져오기 위한 조작이다. 또, 이 소수점 위치는 단계 61의「a를 왼쪽으로 2비트 시프트시킨다」는 점과 관련되어 있다. 이것은 a의 소수점 위치를 하위 2비트째와 3 비트째 사이로 가져오기 위한 조작이며, 이와 같이 함으로써, a와 b×c의 소수점 위치의 차이가 17 비트로 된다.Next, the lower 15 bits of β are input to bc_lowest. In this case, the lower 15 bits of β are not directly input to bc_lowest, but data that is shifted 1 bit to the left is input. This operation is for bringing the decimal point position of bxc between the lower 1st bit and the 2nd bit of bc_lowest. This decimal point position is related to the point of "shifting a to the left two bits" in step 61. This is an operation for bringing the decimal point position of a into the lower 2nd bit and the 3rd bit, and by doing in this way, the difference of the decimal point position of a and bxc becomes 17 bits.
다음에, 나눗셈 루프에서 b×c를 나타내는 값을 1 비트 시프트시키면서 계산한다(단계 73). 이 경우, a와 b×c의 소수점 위치의 차이가 17 비트임에 따라, 이 단계 17의 처리를 17회 반복함으로써 정확하게 해가 정수인 나눗셈을 행한 것으로 된다. 그리고, α에 남은 비트는 나눗셈의 나머지를 나타내게 된다.Next, in the division loop, a value representing b × c is calculated by one bit shift (step 73). In this case, since the difference between the decimal point positions of a and bxc is 17 bits, the process of step 17 is repeated 17 times, so that the solution is correctly divided by an integer. The remaining bits in α represent the remainder of the division.
나눗셈한 후, 이 처리가 플로어(Floor)(버림) 연산이면, Z를 연산 결과로서 출력한다. 이에 대하여, 실(Ceil)(올림) 연산이면, 나머지가 있었던 경우는 Z+1을 연산 결과로서 출력한다. 나머지가 없으면 Z를 연산 결과로서 출력한다.After division, if this process is a floor (floor) operation, Z is output as the operation result. In contrast, in the case of a ceil (rounding) operation, if there is a remainder, Z + 1 is output as the calculation result. If there is no remainder, Z is output as the operation result.
이와 같이, 실시예 4에 따르면, b×c의 연산 결과가 32비트를 초과하는 경우, 3GPP 사양 상, 기존의 32비트 연산기에 의한 나눗셈에서는 실현이 곤란하지만,b×c의 값을 상위 28비트와 하위 15비트로 나누어 연산함으로써, 32비트 연산기를 이용한 연산이 가능해진다. 따라서, 실시예 3에서도, 송신 측과 수신 측의 쌍방에서 정확한 비트수를 계산할 수 있기 때문에, 양호한 통신이 가능해진다.As described above, according to the fourth embodiment, when the calculation result of bxc exceeds 32 bits, it is difficult to realize in the division by the existing 32bit operator in the 3GPP specification, but the value of bxc is higher than 28 bits. By calculating by dividing into and the lower 15 bits, operation using a 32-bit calculator is possible. Therefore, also in the third embodiment, since the correct number of bits can be calculated on both the transmitting side and the receiving side, good communication becomes possible.
또한, b×c의 상위 28비트의 값을 1비트 시프트시키면서 실행하는 계산을 17회 반복하는 것만으로 충분하기 때문에, b×c의 값을 상위 비트와 하위로 나누지 않고 연산하는 경우와 비교하여 연산량이 적어진다. 이에 따라, 레이트 매칭 시간의 단축화를 도모할 수 있다.In addition, since it is enough to repeat 17 times the calculation performed by shifting the upper 28 bits of bxc by one bit, the amount of calculation compared to the case of calculating without dividing the value of bxc by the upper bits and the lower ones. Is less. As a result, the rate matching time can be shortened.
또, 상기 흐름도는 프로그램화되어 데이터로서 메모리 등의 기억 수단에 기억되어 있고, 도시하지 않는 제어 수단이 이 기억 수단에 기억된 프로그램에 따라서 수학식 1의 연산을 행한다. 마찬가지로 기지국 장치와 이동국 장치 쌍방의 레이트 매칭 장치에 마련된다. 이 레이트 매칭 장치는 기지국 장치에는, 예컨대, 도 5에 나타내는 수신계의 채널 코딩부와 도 7에 나타내는 송신계의 채널 코딩부에 각각 마련된다. 이동국 장치에는, 예컨대, 도 4에 나타내는 수신계의 채널 코딩부와 도 6에 나타내는 송신계의 채널 코딩부에 각각 마련된다.The flowchart is programmed and stored as data in a storage means such as a memory, and a control means (not shown) performs the calculation of Equation 1 in accordance with the program stored in this storage means. Similarly, it is provided in the rate matching apparatus of both a base station apparatus and a mobile station apparatus. This rate matching device is provided in the base station apparatus, for example, in the channel coding unit of the reception system shown in FIG. 5 and the channel coding unit of the transmission system shown in FIG. In the mobile station apparatus, for example, the channel coding unit of the reception system shown in FIG. 4 and the channel coding unit of the transmission system shown in FIG. 6 are respectively provided.
또한, 실시예 4의 연산 방법은 레이트 매칭 장치 이외에도 나눗셈 및 곱셈을 실행하는 장치에도 물론 적용할 수 있고, 범용성이 넓은 것이다.In addition, the calculation method of the fourth embodiment can of course be applied not only to a rate matching device but also to a device that performs division and multiplication, and is versatile.
이상 설명한 바와 같이, 본 발명에 따르면, 송신 측과 수신 측 양쪽에서 항상 정확한 비트수를 계산할 수 있으므로, 양호한 통신을 할 수 있다.As described above, according to the present invention, since the correct number of bits can always be calculated on both the transmitting side and the receiving side, good communication can be achieved.
본 명세서는 2000년 3월 31일 출원한 일본 특허 출원 2000-099510호에 근거하는 것이다. 이 내용을 여기에 포함시켜 놓는다.This specification is based on the JP Patent application 2000-099510 of the March 31, 2000 application. Include this here.
본 발명은 휴대 전화 등의 이동체 통신 시스템에 이용하는 데 적합하다.The present invention is suitable for use in mobile communication systems such as mobile phones.
Claims (10)
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JPJP-P-2000-00099510 | 2000-03-31 | ||
| JP2000099510 | 2000-03-31 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20020019451A KR20020019451A (en) | 2002-03-12 |
| KR100419690B1 true KR100419690B1 (en) | 2004-02-21 |
Family
ID=18613851
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR10-2001-7015349A KR100419690B1 (en) | 2000-03-31 | 2001-04-02 | Method for operating rate match and rate match device |
Country Status (8)
| Country | Link |
|---|---|
| US (2) | US6907009B2 (en) |
| EP (1) | EP1139598B1 (en) |
| KR (1) | KR100419690B1 (en) |
| CN (1) | CN1224232C (en) |
| AT (1) | ATE362246T1 (en) |
| AU (1) | AU4470801A (en) |
| DE (1) | DE60128286T2 (en) |
| WO (1) | WO2001074032A1 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7792022B2 (en) | 2006-12-01 | 2010-09-07 | Electronics And Telecommunications Research Institute | Method and apparatus for de-rate matching in communication system |
Families Citing this family (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6473442B1 (en) * | 1999-04-12 | 2002-10-29 | Telefonaktiebolaget Lm Ericsson (Publ) | Communications system and method for matching and balancing the bit rates of transport channels to the bit rate of a physical channel |
| EP1211858B1 (en) * | 2000-11-30 | 2006-12-27 | Matsushita Electric Industrial Co. Ltd. | Rate matching parameter calculation method, wireless communications base station apparatus, and wireless communications system |
| EP2627008A3 (en) | 2000-12-29 | 2013-09-11 | Intel Mobile Communications GmbH | Channel codec processor configurable for multiple wireless communications standards |
| KR100406528B1 (en) * | 2001-12-04 | 2003-11-20 | 한국전자통신연구원 | Method of Reducing Account Number of Times in Rate Matching Parameter in Wireless Communication Terminal System |
| US6717927B2 (en) | 2002-04-05 | 2004-04-06 | Interdigital Technology Corporation | System for efficient recovery of node B buffered data following serving high speed downlink shared channel cell change |
| WO2003088545A2 (en) * | 2002-04-05 | 2003-10-23 | Interdigital Technology Corporation | Node b and rnc actions during a serving hsdpa cell change |
| JP4005400B2 (en) * | 2002-04-10 | 2007-11-07 | 富士通株式会社 | Transmission format combination information selection method and mobile terminal apparatus |
| TW200713888A (en) | 2002-04-19 | 2007-04-01 | Interdigital Tech Corp | Receiving station for CDMA wireless system and method |
| US7111226B1 (en) * | 2002-05-31 | 2006-09-19 | Broadcom Corporation | Communication decoder employing single trellis to support multiple code rates and/or multiple modulations |
| US7706405B2 (en) | 2002-09-12 | 2010-04-27 | Interdigital Technology Corporation | System for efficient recovery of Node-B buffered data following MAC layer reset |
| CN100461658C (en) * | 2002-10-24 | 2009-02-11 | 中兴通讯股份有限公司 | Speed matching and parameter optimizing method of wide band CDMA cut-ni system |
| US7269783B2 (en) | 2003-04-30 | 2007-09-11 | Lucent Technologies Inc. | Method and apparatus for dedicated hardware and software split implementation of rate matching and de-matching |
| BRPI0515812B1 (en) * | 2004-12-07 | 2014-09-23 | Nu Iron Technology Llc | Method for use in the production of metal iron nuggets |
| US8315633B2 (en) * | 2005-08-26 | 2012-11-20 | Qualcomm Incorporated | Uplink soft handoff support in UMTS TDD systems for efficient uplink power and rate control |
| KR101533240B1 (en) * | 2008-08-25 | 2015-07-03 | 주식회사 팬택 | Rate matching device for controlling rate matching in mobile communication system and method thereof |
| CN101753194A (en) * | 2008-11-28 | 2010-06-23 | Tcl集团股份有限公司 | De-repeating and de-deleting method in TD-SCMA |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5687095A (en) | 1994-11-01 | 1997-11-11 | Lucent Technologies Inc. | Video transmission rate matching for multimedia communication systems |
| JP2000049663A (en) * | 1998-04-17 | 2000-02-18 | Matsushita Electric Ind Co Ltd | Radio communication device and transmission rate control method |
| JP3415120B2 (en) | 1998-06-05 | 2003-06-09 | サムスン エレクトロニクス カンパニー リミテッド | Channel coding apparatus and method for rate matching |
| US6463097B1 (en) * | 1998-10-16 | 2002-10-08 | Koninklijke Philips Electronics N.V. | Rate detection in direct sequence code division multiple access systems |
| KR100315708B1 (en) * | 1998-12-31 | 2002-02-28 | 윤종용 | Apparatus and method for puncturing a turbo encoder in a mobile communication system |
| US6567466B1 (en) * | 1999-02-16 | 2003-05-20 | Agere Systems Inc. | Method and apparatus for determining the data rate of a received signal in a variable data rate orthogonal spread spectrum communication system |
| US6473442B1 (en) * | 1999-04-12 | 2002-10-29 | Telefonaktiebolaget Lm Ericsson (Publ) | Communications system and method for matching and balancing the bit rates of transport channels to the bit rate of a physical channel |
| FR2792788B1 (en) * | 1999-04-21 | 2001-07-13 | Mitsubishi Electric France | METHOD FOR BALANCING THE Eb / I RATIO IN A CDMA MULTIPLEXING SERVICE SYSTEM AND TELECOMMUNICATION SYSTEM USING THE SAME |
| WO2000065446A1 (en) * | 1999-04-27 | 2000-11-02 | Hughes Electronics Corporation | A system and method employing a rate matching algorithm in a communication network |
| DE10030407B4 (en) * | 1999-07-14 | 2011-09-01 | Lg Electronics Inc. | Method for optimal rate adaptation in a mobile communication system |
| FR2797736B1 (en) * | 1999-08-19 | 2001-10-12 | Mitsubishi Electric France | METHOD FOR CONFIGURING A TELECOMMUNICATIONS SYSTEM |
-
2001
- 2001-03-30 EP EP01108191A patent/EP1139598B1/en not_active Expired - Lifetime
- 2001-03-30 AT AT01108191T patent/ATE362246T1/en not_active IP Right Cessation
- 2001-03-30 DE DE60128286T patent/DE60128286T2/en not_active Expired - Lifetime
- 2001-03-30 US US09/820,636 patent/US6907009B2/en not_active Expired - Lifetime
- 2001-04-02 KR KR10-2001-7015349A patent/KR100419690B1/en active IP Right Grant
- 2001-04-02 WO PCT/JP2001/002865 patent/WO2001074032A1/en active Application Filing
- 2001-04-02 CN CNB018009050A patent/CN1224232C/en not_active Expired - Fee Related
- 2001-04-02 AU AU44708/01A patent/AU4470801A/en not_active Abandoned
-
2004
- 2004-05-06 US US10/839,206 patent/US20040202114A1/en not_active Abandoned
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7792022B2 (en) | 2006-12-01 | 2010-09-07 | Electronics And Telecommunications Research Institute | Method and apparatus for de-rate matching in communication system |
Also Published As
| Publication number | Publication date |
|---|---|
| US20040202114A1 (en) | 2004-10-14 |
| WO2001074032A1 (en) | 2001-10-04 |
| ATE362246T1 (en) | 2007-06-15 |
| CN1224232C (en) | 2005-10-19 |
| EP1139598A2 (en) | 2001-10-04 |
| US6907009B2 (en) | 2005-06-14 |
| AU4470801A (en) | 2001-10-08 |
| DE60128286T2 (en) | 2007-08-30 |
| EP1139598B1 (en) | 2007-05-09 |
| CN1366759A (en) | 2002-08-28 |
| KR20020019451A (en) | 2002-03-12 |
| DE60128286D1 (en) | 2007-06-21 |
| US20010046211A1 (en) | 2001-11-29 |
| EP1139598A3 (en) | 2004-01-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100419690B1 (en) | Method for operating rate match and rate match device | |
| US20200336990A1 (en) | Power control method and terminal device | |
| JP3936384B2 (en) | Transmission type combination indication bit transmission apparatus and method for hard division mode in code division mobile communication system | |
| EP2242192A2 (en) | Apparatus and method for encoding/decoding transport format combination indicator in CDMA mobile communication system | |
| JP2004507146A (en) | Channel encoding / decoding apparatus and method for code division multiple access mobile communication system | |
| US20030138054A1 (en) | Apparatus and method for calculating soft decision value input to channel decoder in a data communication system | |
| EP1569374B1 (en) | Interleave parameter processing method | |
| TW200405689A (en) | Receiving station for CDMA wireless system and method | |
| US10826534B2 (en) | Encoding method, encoder, and decoder for dynamic power consumption control | |
| US7561615B2 (en) | Method and apparatus for compensating for phase noise of symbols spread with a long spreading code | |
| US6957079B2 (en) | Base station transmission power control method and apparatus | |
| JP4219926B2 (en) | Method and apparatus for performing multiplication or division in an electronic circuit | |
| US8396078B2 (en) | Rate matching device and method thereof, de-rate matching device and method thereof | |
| JP3377991B2 (en) | Rate match calculation method and rate match device | |
| JP3429212B2 (en) | Transmission power control device | |
| JP2002247127A (en) | Channel coding and decoding device for wireless unit | |
| CN1964204B (en) | A decoding optimization method and device to intensify special physical control channel | |
| US7013243B2 (en) | Multiplexed signal quality display, method, and program, and recorded medium where the program is recorded | |
| US8838666B2 (en) | Divider logic circuit and implement method therefor | |
| US20100192046A1 (en) | Channel encoding | |
| JP5365455B2 (en) | RATE ADJUSTMENT DEVICE, RATE ADJUSTMENT METHOD, AND RATE ADJUSTMENT PROGRAM | |
| JP2003078503A (en) | Averaging arithmetic method and mean power arithmetic unit | |
| US7079603B1 (en) | Method for correlating chronologically discrete signal segments | |
| KR100512174B1 (en) | Apparatus and method for converting power-type elements into polynomial type in galois field | |
| US8156171B1 (en) | Digital logic circuit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20130117 Year of fee payment: 10 |
|
| FPAY | Annual fee payment |
Payment date: 20140120 Year of fee payment: 11 |
|
| FPAY | Annual fee payment |
Payment date: 20150120 Year of fee payment: 12 |
|
| FPAY | Annual fee payment |
Payment date: 20160105 Year of fee payment: 13 |
|
| FPAY | Annual fee payment |
Payment date: 20170103 Year of fee payment: 14 |
|
| FPAY | Annual fee payment |
Payment date: 20171228 Year of fee payment: 15 |
|
| FPAY | Annual fee payment |
Payment date: 20181227 Year of fee payment: 16 |
|
| FPAY | Annual fee payment |
Payment date: 20200129 Year of fee payment: 17 |