KR100418583B1 - Gear shift phase locked loop circuit using automatic changing method and phase synchronization method - Google Patents
Gear shift phase locked loop circuit using automatic changing method and phase synchronization method Download PDFInfo
- Publication number
- KR100418583B1 KR100418583B1 KR10-2001-0029385A KR20010029385A KR100418583B1 KR 100418583 B1 KR100418583 B1 KR 100418583B1 KR 20010029385 A KR20010029385 A KR 20010029385A KR 100418583 B1 KR100418583 B1 KR 100418583B1
- Authority
- KR
- South Korea
- Prior art keywords
- output
- signal
- phase
- input
- value
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/32—Carrier systems characterised by combinations of two or more of the types covered by groups H04L27/02, H04L27/10, H04L27/18 or H04L27/26
- H04L27/34—Amplitude- and phase-modulated carrier systems, e.g. quadrature-amplitude modulated carrier systems
- H04L27/38—Demodulator circuits; Receiver circuits
Abstract
본 발명은 평균전환 방식을 적용한 기어 쉬프트 위상 동기 장치에 관한 것으로, 이를 위한 본 발명은 입력된 신호를 일입력으로 하는 제1 신호 증감수단; 상기 제1 신호 증감수단의 출력에 응답하여 성좌점을 검출하는 성좌점 검출수단; 상기 성좌점 검출수단의 출력을 입력으로 하여 입력된 신호의 위상오차를 검출하는 위상 검출수단; 상기 위상 검출수단에서 출력된 위상 오차를 일입력으로 하여 디지털 전압신호로 변환하는 루프 필터수단; 상기 루프 필터수단의 출력을 수차례에 걸쳐 인가받아 선입력 선출력의 형태로 저장하는 쉬프트 레지스터부; 제어신호에 의하여 상기 쉬프트 레지스터부에 저장된 데이터의 평균값을 구하는 평균값 생성수단; 상기 루프 필터수단의 출력을 일입력으로 하는 제2 신호 증감수단; 설정된 임계 절대값 보다 작고 0이 아닌 상기 위상 검출수단의 출력값이 연속적으로 설정된 소정의 횟수만큼 입력될시 상기 제어신호를 생성하여 상기 쉬프트 레지스터부에 저장된 값을 상기 평균값 생성수단으로 전달하도록 하며, 상기 루프 필터수단의 이득을 일정량 감소시키고, 상기 평균값 생성수단의 출력값이 제2 신호 증감수단의 타입력이 되도록 하는 정상상태 판정수단 및 상기 제2 신호 증감수단의 출력을 인가받아 상기 제1 신호증감수단으로 출력함으로서 피드백 루프를 형성하며, 상기 제2 신호 증감수단의 출력에 응답하는 주파수를 생성하여 상기 제1 신호 증감수단의 타입력이 되도록 하는 주파수 생성수단을 구비하는 평균전환 방식을 적용한 기어 쉬프트 위상 동기 장치를 제공한다.The present invention relates to a gear shift phase synchronizing apparatus to which an average switching method is applied. Constellation point detecting means for detecting constellation points in response to an output of the first signal increasing / decreasing means; Phase detection means for detecting a phase error of an input signal as an input of the constellation point detection means; Loop filter means for converting the phase error output from the phase detection means into a digital voltage signal; A shift register unit which receives the output of the loop filter means several times and stores the output of the loop filter means in the form of a pre-input pre-output; Average value generating means for obtaining an average value of data stored in the shift register section in accordance with a control signal; Second signal increasing / decreasing means which uses the output of the loop filter means as one input; The control signal is generated when the output value of the phase detecting means smaller than the set threshold absolute value and non-zero is continuously input the predetermined number of times, and the value stored in the shift register is transferred to the average value generating means. The first signal increasing means receives a steady state determination means for reducing the gain of the loop filter means by a predetermined amount and makes the output value of the average value generating means a type force of the second signal increasing means and the second signal increasing means. A gear shift phase using a mean shifting method including a frequency generating means for generating a feedback loop and generating a frequency in response to the output of the second signal increasing and decreasing means to become a type force of the first signal increasing and decreasing means. Provide a synchronization device.
Description
본 발명은 자동 전환방식을 적용한 기어 쉬프트 위상 동기 장치와 위상 동기 방법에 관한 것으로, 특히 평균전환 방식을 적용하여 모드 전환시에 발생하는 에러를 줄이는 기어 쉬프트 위상 동기 장치와 위상 동기 방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a gear shift phase synchronizing apparatus and a phase synchronizing method to which an automatic switching method is applied, and more particularly, to a gear shift phase synchronizing apparatus and a phase synchronizing method to reduce an error occurring during mode switching by applying an average switching method.
일반적으로, QAM(Quadrature Amplitude Modulation, 이하 생략함)신호는 일정한 주파수 대역 내에서 더 많은 데이터를 전송하기 위하여 신호의 크기와 각도에 따라 구분되는 심볼이 의미하는 비트수를 증가시킴으로서 전송하는 데이터의 양을 늘리는 방식이다.In general, a QAM (Quadrature Amplitude Modulation) signal is used to increase the number of bits transmitted by increasing the number of bits of a symbol, which is divided according to the size and angle of a signal, in order to transmit more data within a predetermined frequency band. This is how you increase it.
도 1은 QAM의 한 형태를 나타낸 것으로 16 QAM이라고 불리며, 하나의 심볼을 4개의 비트로 표현하여 총 16가지의 의미를 갖도록 한다.FIG. 1 shows a form of QAM, called 16 QAM. A symbol is represented by four bits to have a total of 16 meanings.
즉, 하나의 심볼이 4비트로 이루어지며, 도 2에 도시된 바와 같이 수신측에서 정해놓은 시간축에 따라 16가지의 의미를 가지게 된다.That is, one symbol is composed of 4 bits, and as shown in FIG. 2, the symbol has 16 meanings according to a time axis determined by the receiver.
상기 16 QAM에 의하여 하나의 심볼이 가지는 데이터의 양이 증가하게 되므로 낮은 대역폭에서도 많은 데이터를 전송할수 있게 된다.Since the amount of data of one symbol is increased by the 16 QAM, a large amount of data can be transmitted even at a low bandwidth.
여기서, 상기 도 1에 도시된 16개의 점들은 성좌점(constellation)이라 하며, 복소수로 표현되고 상기 QAM 방식을 위상동기 장치에 적용할 경우에는 원하는성좌점을 찾기위한 별도의 블럭이 필요하게 된다.Here, the 16 points shown in FIG. 1 are called constellations, and are represented by complex numbers, and when the QAM method is applied to a phase-lock device, a separate block for finding a desired constellation point is required.
도 2를 참조하여 종래의 위상 동기 장치의 문제점을 살펴보기로 한다.Referring to Figure 2 will be described the problem of the conventional phase synchronization device.
입력된 신호(QAM신호)를 일입력으로 하는 신호 증감부(1)와, 상기 신호 증감부(1)의 출력에 응답하여 성좌점을 검출하는 성좌점 검출부(2)와, 상기 성좌점 검출부(2)의 출력을 입력으로 하여 입력된 신호의 위상을 검출하는 위상 검출부(3)와, 상기 위상 검출부(3)에서 출력된 위상 오차를 전압을 생성할수 있는 신호로 변환하는 루프 필터부(4)와, 상기 루프 필터부(4)에서 출력되는 디지털 전압신호에 응답하여 피드백 루프를 형성하며, 상기 루프 필터부(4)에서 출력되는 디지털 전압신호에 응답한 주파수를 발생한후 상기 발생된 주파수를 신호 증감부(1)의 타입력으로 하는 주파수 발생부(5)를 포함하여 이루어 진다.A signal increasing / decreasing unit (1) having one input signal (QAM signal) as one input, a constellation detecting unit (2) detecting a constellation point in response to the output of the signal increasing / decreasing unit (1), and A phase detector (3) for detecting the phase of the input signal using the output of 2) and a loop filter (4) for converting the phase error output from the phase detector (3) into a signal capable of generating a voltage And forming a feedback loop in response to the digital voltage signal output from the loop filter unit 4, generating a frequency in response to the digital voltage signal output from the loop filter unit 4, and then signaling the generated frequency. And a frequency generator 5 serving as a type force of the sensitizer 1.
도 2를 참조하여 상기한 구성의 종래의 위상 동기 장치의 동작을 설명하기로 한다.Referring to Fig. 2, the operation of the conventional phase synchronizer having the above-described configuration will be described.
먼저, QAM신호가 상기 신호 증감부(1)로 인가되면, 상기 신호 증감부(1)에서는 피드백 되는 타입력이 없는한 인가된 QAM신호를 성좌점 검출부로 전송하게 된다.First, when a QAM signal is applied to the signal increasing / decreasing unit 1, the signal increasing / decreasing unit 1 transmits the applied QAM signal to the constellation point detecting unit unless there is a type force fed back.
다음으로, 성좌점 검출부(2)에서는 상기 입력된 QAM 신호가 어떤 심볼을 의미하는지를 판단하는데, 상기 QAM 신호는 외부로 부터의 노이즈에 영향을 받으므로, 크기 및 위상이 변하게 된다.Next, the constellation detection unit 2 determines which symbol the input QAM signal means. Since the QAM signal is affected by noise from the outside, the magnitude and phase are changed.
다음으로, 위상 검출부(3)는 상기 성좌점 검출부(2)의 출력을 검사하여 상기 외부로 부터의 노이즈에 영향을 받은 QAM신호의 위상 오차를 검출하여, 디지털 신호로 출력한다.Next, the phase detection unit 3 inspects the output of the constellation point detection unit 2, detects the phase error of the QAM signal affected by the noise from the outside, and outputs it as a digital signal.
여기서, 도 2에 도시된 위상 동기 장치의 위상 검출부(3)와 루프 필터부(4)의 출력 파형은 디지털 형식이며, 위상 검출부(3)에서는 입력된 신호의 위상과 기준 위상의 차이를 검출한다.Here, the output waveforms of the phase detector 3 and the loop filter 4 of the phase synchronizer shown in FIG. 2 are in digital form, and the phase detector 3 detects the difference between the phase of the input signal and the reference phase. .
다음으로, 루프 필터부(4)는 상기 위상 검출부(3)의 출력을 입력으로 하여 주파수 발생부(5)에서 주파수를 생성할수 있는 디지털 신호를 생성한다.Next, the loop filter unit 4 uses the output of the phase detector 3 as an input to generate a digital signal capable of generating a frequency in the frequency generator 5.
여기서, 루프 필터부(4)의 이득은 고정되어 있으며, 일반적으로 회로 개발자가 위상 동기 장치의 위상 포착성능을 높이고자 할때에는 루프 필터부(4)의 이득을 크게 하고, 상기 위상 동기 장치가 정상상태가 되었을시 안정성을 높이고자 할때에는 루프 이득을 작게 하게 된다.Here, the gain of the loop filter unit 4 is fixed. In general, when the circuit developer wants to increase the phase capturing performance of the phase synchronizer, the gain of the loop filter unit 4 is increased, and the phase synchronizer is normal. The loop gain is reduced when the stability is achieved.
마지막으로, 주파수 생성부(5)는 상기 루프 필터부(4)의 출력 신호를 인가받아 상기 위상 검출부(3)에서 검출된 위상 오차 만큼의 주파수를 생성하여 상기 신호 증감부(1)의 타입력이 되어, 위상 검출부(3)에서 검출된 위상 오차를 보정하게 된다.Finally, the frequency generator 5 receives the output signal of the loop filter 4 and generates a frequency corresponding to the phase error detected by the phase detector 3 to generate a type force of the signal increase and decrease unit 1. In this way, the phase error detected by the phase detector 3 is corrected.
상기한 바와 같이, 종래의 위상 동기 장치는 회로 개발자가 위상포착 성능을 높이게 되면 정상상태 안정성이 떨어지고, 정상상태 안정성을 높이면 위상포착 능력이 저하되도록 설계되므로, 회로 개발자는 성능과 안정성을 동시에 만족시키는 위상 동기 장치를 구현하는데 어려움이 있다.As described above, the conventional phase synchronization device is designed such that the steady state stability decreases when the circuit developer increases the phase capture performance, and the phase capture ability decreases when the steady state stability increases, so that the circuit developer can satisfy both the performance and the stability at the same time. There is a difficulty in implementing a phase locked device.
본 발명은 상기와 같은 종래의 문제점을 해결하기 위하여, 위상 포착 성능을 저하시키지 않으면서 안정성을 극대화한 위상 동기 장치 및 방법을 제공함에 그 목적이 있다.It is an object of the present invention to provide a phase synchronization device and method for maximizing stability without degrading phase acquisition performance in order to solve the conventional problems as described above.
도 1은 QAM 신호의 원리를 도시한 도면.1 illustrates the principle of a QAM signal.
도 2는은 종래의 위상 동기 장치의 블럭 다이어 그램.2 is a block diagram of a conventional phase synchronizer.
도 3은 본 발명에 따른 위상 동기 장치의 블럭 다이어 그램.3 is a block diagram of a phase locked device according to the present invention;
도 4는 본 발명에 따른 위상 동기 장치의 주파수 특성을 도시한 도면.4 is a diagram showing the frequency characteristics of the phase synchronizer according to the present invention.
도 5는 본 발명에 따른 위상 동기 방법을 도시한 플로우 차트.5 is a flow chart illustrating a phase synchronization method in accordance with the present invention.
도 6은 본 발명에 따른 위상 동기 방법에 있어서 제어신호를 생성하는 방법6 is a method for generating a control signal in the phase synchronization method according to the present invention;
을 도시한 플로우 차트.Chart showing the flow chart.
* 도면의 주요 부분에 대한 부호의 설명* Explanation of symbols for the main parts of the drawings
10 : 제1 신호 증감부 20 : 성좌점 검출부10: first signal increment and reduction unit 20: constellation point detection unit
30 : 위상 검출부 40 : 루프 필터부30: phase detector 40: loop filter
50 : 쉬프트 레지스터부 60 : 평균값 생성부50: shift register section 60: average value generation section
70 : 정상상태 판정부 80 : 제2 신호 증감부70: steady state determination unit 80: second signal increment and reduction unit
90 : 주파수 생성부90: frequency generator
본 발명은 입력된 신호를 일입력으로 하는 제1 신호 증감수단; 상기 제1 신호 증감수단의 출력에 응답하여 성좌점을 검출하는 성좌점 검출수단; 상기 성좌점 검출수단의 출력을 입력으로 하여 입력된 신호의 위상오차를 검출하는 위상 검출수단; 상기 위상 검출수단에서 출력된 위상 오차를 일입력으로 하여 디지털 전압신호로 변환하는 루프 필터수단; 상기 루프 필터수단의 출력을 수차례에 걸쳐 인가받아 선입력 선출력의 형태로 저장하는 쉬프트 레지스터부; 제어신호에 의하여 상기 쉬프트 레지스터부에 저장된 데이터의 평균값을 구하는 평균값 생성수단; 상기 루프 필터수단의 출력을 일입력으로 하는 제2 신호 증감수단; 설정된 임계 절대값 보다 작고 0이 아닌 상기 위상 검출수단의 출력값이 연속적으로 설정된 소정의 횟수만큼 입력될시 상기 제어신호를 생성하여 상기 쉬프트 레지스터부에 저장된 값을 상기 평균값 생성수단으로 전달하도록 하며, 상기 루프 필터수단의 이득을 일정량 감소시키고, 상기 평균값 생성수단의 출력값이 제2 신호 증감수단의 타입력이 되도록 하는 정상상태 판정수단 및 상기 제2 신호 증감수단의 출력을 인가받아 상기 제1 신호증감수단으로 출력함으로서 피드백 루프를 형성하며, 상기 제2 신호 증감수단의 출력에 응답하는 주파수를 생성하여 상기 제1 신호 증감수단의 타입력이 되도록 하는 주파수 생성수단을 구비하는 평균전환 방식을 적용한 기어 쉬프트 위상 동기 장치를 제공한다.The present invention includes a first signal increasing and decreasing means for using the input signal as one input; Constellation point detecting means for detecting constellation points in response to an output of the first signal increasing / decreasing means; Phase detection means for detecting a phase error of an input signal as an input of the constellation point detection means; Loop filter means for converting the phase error output from the phase detection means into a digital voltage signal; A shift register unit which receives the output of the loop filter means several times and stores the output of the loop filter means in the form of a pre-input pre-output; Average value generating means for obtaining an average value of data stored in the shift register section in accordance with a control signal; Second signal increasing / decreasing means which uses the output of the loop filter means as one input; The control signal is generated when the output value of the phase detecting means smaller than the set threshold absolute value and non-zero is continuously input the predetermined number of times, and the value stored in the shift register is transferred to the average value generating means. The first signal increasing means receives a steady state determination means for reducing the gain of the loop filter means by a predetermined amount and makes the output value of the average value generating means a type force of the second signal increasing means and the second signal increasing means. A gear shift phase using a mean shifting method including a frequency generating means for generating a feedback loop and generating a frequency in response to the output of the second signal increasing and decreasing means to become a type force of the first signal increasing and decreasing means. Provide a synchronization device.
또한, 본 발명은 인가된 신호를 입력받아 인가된 신호의 성좌점을 검출하는 1단계; 상기 검출된 성좌점의 위상 오차를 검출하는 2단계; 상기 2단계에서 검출된 위상 오차를 디지털 전압신호로 변환하여 누적하여 저장한 다음 평균값을 생성하는 3단계; 상기 2단계의 디지털 전압신호가 0이 아니면서, 일정 횟수동안 연속적으로 상기 디지털 전압신호가 설정된 임계 절대값 보다 작으면 정상상태를 선언하는 4단계; 및 상기 4단계에서 정상상태가 선언되면 상기 3단계에서 생성된 평균값을 상기 1단계로 피드백하여 인가된 신호를 보정하는 5단계를 포함하는 자동 전환방식을 적용한 기어 쉬프트 위상 동기 방법을 제공한다.In addition, the present invention comprises the steps of detecting the constellation point of the applied signal by receiving the applied signal; Detecting a phase error of the detected constellation point; Converting the phase error detected in the step 2 into a digital voltage signal, accumulating and storing the average value and generating an average value; A fourth step of declaring a steady state when the digital voltage signal of the second step is not zero and the digital voltage signal is continuously smaller than a predetermined threshold absolute value for a predetermined number of times; And a fifth step of correcting the applied signal by feeding back the average value generated in the third step to the first step when the steady state is declared in the fourth step.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부된 도면을 참조하여 설명하기로 한다.DETAILED DESCRIPTION Hereinafter, exemplary embodiments of the present invention will be described with reference to the accompanying drawings so that those skilled in the art may easily implement the technical idea of the present invention. do.
도 3은 본 발명에 따른 평균전환 방식을 적용한 기어 쉬프트 위상 동기 장치를 도시한 것으로, 도 3을 참조하면 본 발명은, 입력된 신호를 일입력으로 하는 제1 신호 증감부(10)와, 상기 신호 증감부(10)의 출력에 응답하여 성좌점을 검출하는 성좌점 검출부(20)와, 상기 성좌점 검출부(20)의 출력을 입력으로 하여 입력된 신호의 위상을 검출하는 위상 검출부(30)와, 상기 위상 검출부(30)에서 출력된 위상 오차를 일입력으로 하여 디지털 전압신호로 변환하는 루프 필터부(40)와, 상기루프 필터부(40)의 출력을 수차례에 걸쳐 인가받아 선입력 선출력의 형태(FIFO)로 저장하는 쉬프트 레지스터부(50)와, 제어신호(on)에 의하여 상기 쉬프트 레지스터부(50)에 저장된 데이터의 평균값을 구하는 평균값 생성부(60)와, 상기 루프 필터부(40)의 출력을 일입력으로 하는 제2 신호 증감부(80)와, 설정된 임계 절대값 보다 작고 0이 아닌 상기 위상 검출부(30)의 출력값이 연속적으로 설정된 횟수만큼 입력될시 제어신호(on)를 생성하여, 상기 쉬프트 레지스터부(50)에 저장된 값을 상기 평균값 생성부(60)로 전달하도록 하며, 상기 루프 필터부(40)의 이득을 적은값으로 전환하여 안정된 특성을 갖도록 하고, 상기 평균값 생성부(60)의 출력값이 제2 신호 증감부(80)의 타입력이 되도록 하는 정상상태 판정부(70) 및 상기 제2 신호 증감부(80)의 출력을 인가받아 피드백 루프를 형성하며, 상기 제2 신호 증감부(80)의 출력에 응답하는 주파수를 생성하여 상기 제1 신호 증감부(10)의 타입력이 되도록 하는 주파수 생성부(90)를 포함하여 이루어진다.3 illustrates a gear shift phase synchronizing apparatus to which an average switching method according to the present invention is applied. Referring to FIG. 3, the present invention relates to a first signal increasing and decreasing unit 10 having the input signal as one input, and The constellation point detector 20 detects the constellation point in response to the output of the signal increase / decrease unit 10, and the phase detector 30 detects the phase of the input signal by using the output of the constellation point detector 20 as an input. And a loop filter unit 40 which converts the phase error output from the phase detector 30 into a digital voltage signal as one input, and the output of the loop filter unit 40 is input several times. A shift register unit 50 for storing in the form of a line output (FIFO), an average value generator 60 for obtaining an average value of data stored in the shift register unit 50 by a control signal (on), and the loop filter The second scene which uses the output of the unit 40 as one input A control signal (on) is generated when the increase / decrease unit 80 and the output value of the phase detection unit 30 which is smaller than the set threshold absolute value and are not zero are continuously set a number of times, thereby generating a control signal on the shift register unit 50. The stored value is transferred to the average value generator 60, and the gain of the loop filter 40 is converted to a small value to have a stable characteristic, and the output value of the average value generator 60 increases or decreases the second signal. The output of the steady state determination unit 70 and the second signal increase / decrease unit 80 to form a type force of the unit 80 is applied to form a feedback loop, and to the output of the second signal increase / decrease unit 80. And a frequency generator 90 to generate a response frequency so as to be a type force of the first signal increase and decrease unit 10.
구체적으로, 제1 신호 증감부(10)는 본 발명에 따른 평균전환 방식을 적용한 위상 동기 장치에 인가되는 신호(QAM)를 일입력으로 하고 상기 주파수 생성부(90)에서 생성되는 출력을 타입력으로 하며, 성좌점 검출부(20)의 입력이 되는 값을 출력하도록 실시 구성되며,In detail, the first signal increasing / decreasing unit 10 uses a signal QAM applied to the phase synchronizer to which the average switching method according to the present invention is applied as one input, and uses the output generated by the frequency generating unit 90 as a type force. It is configured to output the value that is the input of the constellation detection unit 20,
성좌점 검출부(20)는 상기 제1 신호 증감부(10)의 출력을 입력으로 하고 출력은 상기 위상 검출부(30)의 입력이 되며, 위상 검출부(30)는 상기 성좌점 검출부(20)의 출력을 입력으로 하고 출력은 루프 필터부(40)와 정상상태 판정부(70)의 입력이 되도록 실시 구성되며,The constellation point detecting unit 20 receives the output of the first signal increasing and decreasing unit 10 as an input, and the output becomes the input of the phase detecting unit 30, and the phase detecting unit 30 outputs the constellation point detecting unit 20. Is configured as an input and the output is configured to be an input of the loop filter unit 40 and the steady state determination unit 70.
루프 필터부(40)는 상기 위상 검출부(30)의 출력을 입력으로 하고 정상상태 판정부(70)에서 생성되는 제어신호(on)에 응답하며, 출력은 쉬프트 레지스터부(50)와 제2 신호 증감부(80)의 입력이 되도록 실시 구성되며,The loop filter unit 40 receives the output of the phase detection unit 30 and responds to the control signal on generated by the steady state determination unit 70, and the output is the shift register unit 50 and the second signal. Is configured to be the input of the sensitizer 80
위상 검출부(30)의 출력이 존재할때 활성화 되는 스위치(51)와, 상기 스위치(51)가 단락될때 상기 루프 필터부(40)의 출력을 입력으로 하여 선입력 선출력의 형태(FIFO)로 저장하는 다수의 쉬프트 레지스터(52)를 포함하여 실시 구성되며,A switch 51 that is activated when the output of the phase detector 30 is present and an output of the loop filter unit 40 when the switch 51 is shorted are stored as inputs (FIFO). Is configured to include a plurality of shift registers 52,
평균값 생성부(60)는 상기 쉬프트 레지스터부(50)에 저장된 값을 인가받아 평균값을 구하는 평균값 생성회로(61)와, 제어신호(on)에 응답하여 생성된 평균값을 상기 제2 신호 증감부(80)로 전달하는 스위치(62)로 실시 구성되며,The average value generator 60 receives the value stored in the shift register unit 50 to obtain an average value, and the average value generated in response to the control signal on. 80 is configured to be implemented as a switch 62,
제2 신호 증감부(80)는 루프 필터부(40)의 출력을 일입력으로 하고, 상기 평균값 생성부(60)의 출력을 타입력으로 하며, 출력값은 주파수 생성부(90)의 입력이 되도록 실시 구성되며,The second signal increasing and decreasing unit 80 uses the output of the loop filter unit 40 as one input, the output of the average value generating unit 60 as a type force, and the output value is an input of the frequency generating unit 90. Consists of conducting,
주파수 생성부(90)는 제2 신호 증감부(80)의 출력을 입력으로 하고, 출력은 상기 제1 신호 증감부의 타입력이 되도록 구성된다.The frequency generator 90 is configured to take an output of the second signal increase and decrease unit 80 as an input, and the output is a type force of the first signal increase and decrease unit.
상기한 구성을 가진 평균전환 방식을 적용한 기어 쉬프트 위상 동기 장치의 동작을 도 3과 도 4를 참조하여 상세히 설명하도록 한다.The operation of the gear shift phase synchronizer to which the average shift method having the above configuration is applied will be described in detail with reference to FIGS. 3 and 4.
먼저 도 3을 보면, 외부에서 인가된 QAM신호가 제1 신호 증감부(10)로 인가 되면 주파수 생성부(90)에서 피드백 되는 주파수가 아직 없으므로 인가된 QAM신호는 제1 신호 증감부(10)를 그대로 지나서 성좌점 검출부(20)로 인가된다.First, referring to FIG. 3, when an externally applied QAM signal is applied to the first signal increase / decrease unit 10, since the frequency fed back from the frequency generator 90 does not yet exist, the applied QAM signal may be applied to the first signal increase / decrease unit 10. After passing through as it is applied to the constellation point detection unit 20.
성좌점 검출부(20)에서는 인가된 QAM신호가 어떤 심볼을 의미하는지를 판단하게 되는데, 상기 QAM신호는 외부로 부터의 노이즈에 영향을 받으므로, 그 크기 및 위상이 변하게 된다.The constellation detection unit 20 determines which symbol the applied QAM signal means. Since the QAM signal is affected by noise from the outside, its magnitude and phase are changed.
이어서, 상기 성좌점 검출부(20)의 출력은 위상 검출부(30)의 입력이 되어 상기 성좌점 검출부에 인가된 QAM신호가 가지고 있는 위상 오차를 찾아내게 되며, 상기 위상 오차는 루프 필터부(40)로 인가되어 위상 오차에 해당하는 디지털 전압신호를 출력하게 된다.Subsequently, the output of the constellation detection unit 20 becomes an input of the phase detection unit 30 to find a phase error of the QAM signal applied to the constellation detection unit, and the phase error is loop filter unit 40. Is applied to output a digital voltage signal corresponding to the phase error.
이때, 상기 위상 검출부(30)에서 검출된 위상 오차는 상기 정상상태 판정부(70)에 인가되는데, 이때의 정상상태 판정부(70)의 동작을 살펴보면 다음과 같다.At this time, the phase error detected by the phase detection unit 30 is applied to the steady state determination unit 70. The operation of the steady state determination unit 70 at this time is as follows.
상기 정상상태 판정부(70)에서는 위상 검출부(30)에서 검출된 위상 오차를 내부의 레지스터에 저장한다.The steady state determination unit 70 stores the phase error detected by the phase detection unit 30 in an internal register.
다음으로, 상기 정상상태 판정부(70)로 인가된 위상 검출부(30)의 출력이 0이 아니면서 설정된 임계 절대값 보다 작을때 그 횟수를 카운트하고, 만약 상기 위상 검출부(30)에서 출력된 위상 오차의 절대값이 설정된 임계 절대값보다 큰 경우가 발생하면 상기 카운트된 값을 0으로 리셋하며, 상기 위상 오차 출력이 0이면 무시한다.Next, when the output of the phase detection unit 30 applied to the steady state determination unit 70 is less than the threshold absolute value set to not zero, the number of times is counted, and if the phase output from the phase detection unit 30 If the absolute value of the error is larger than the set threshold absolute value, the counted value is reset to zero, and if the phase error output is zero, it is ignored.
즉, 위상 오차 출력이 0이면 카운트 값을 0으로 리셋하지 않고, 카운트 하는 횟수도 늘리지 않는다.That is, if the phase error output is 0, the count value is not reset to 0 and the number of counts is not increased.
다음으로, 상기 정상상태 판정부(70)로 0이 아니면서 임계 절대값보다 작은위상 오차가 설정된 횟수와 같게 되면, 제어신호(on)를 활성화 시켜 쉬프트 레지스터부(50)에 선입력 선출력의 형태로 저장된 데이터를 평균값 생성부(60)로 전송하도록 한다.Next, when the phase error smaller than the absolute absolute value is set to the steady state determination unit 70 as the number of times set, the control signal (on) is activated to generate the pre-input pre-output to the shift register unit 50. The data stored in the form is transmitted to the average value generator 60.
또한, 활성화된 제어신호(on)에 의하여 루프 필터부(40)의 이득값이 작아지도록 한다.In addition, the gain value of the loop filter unit 40 is reduced by the activated control signal (on).
따라서, 상기 루프 필터부(40)의 이득은 상기 정상상태 판정부(70)에서 생성된 제어신호(on)에 의하여 상기 루프 필터부(40)의 이득을 감소시키는 모드로 전환하게 되며, 이를 자동전환 방식이라 한다.Therefore, the gain of the loop filter unit 40 is switched to a mode in which the gain of the loop filter unit 40 is reduced by the control signal (on) generated by the steady state determination unit 70, which is automatically It is called a conversion method.
여기서, 본 발명의 평균전환 방식을 적용한 기어 쉬프트 위상 동기 장치는 상기 정상상태 판정부(70)에서 생성되는 제어신호(on)가 비 활성화 상태에 있으면 상기 루프 필터부(40)의 이득값이 크게 되어 상기 루프 필터부(40)의 주파수 포착능력을 향상시키도록 하고, 상기 정상상태 판정부(70)에서 생성되는 제어신호(on)가 활성화 되면 본 발명의 평균전환 방식을 적용한 기어 쉬프트 위상 동기 장치가 정상상태에 이르렀다고 판단하여, 상기 루프 필터부(40)의 이득값을 줄이고 상기 루프 필터부(40)의 주파수 포착 범위를 좁혀 정상상태에서의 주파수 추적 동작의 안정성이 높아지도록 한다.Here, the gear shift phase synchronizer to which the average shift method of the present invention is applied has a large gain value of the loop filter unit 40 when the control signal on generated from the steady state determination unit 70 is in an inactive state. To improve the frequency capturing capability of the loop filter unit 40, and when the control signal generated by the steady state determination unit 70 is activated, the gear shift phase synchronizing apparatus applying the average switching method of the present invention. Determines that the steady state has been reached, thereby reducing the gain value of the loop filter unit 40 and narrowing the frequency capturing range of the loop filter unit 40 to increase the stability of the frequency tracking operation in the steady state.
이때, 상기 쉬프트 레지스터부(50)의 스위치(51)에는 상기 위상 검출부(30)의 출력을 제어신호로 하여 상기 위상 검출부(30)의 출력이 있을시 상기 루프 필터부(40)의 출력을 입력으로 인가받아 선입력 선출력의 형태로된 쉬프트 레지스터부(50)에 저장하게 된다.In this case, the output of the loop filter unit 40 is input to the switch 51 of the shift register unit 50 when the output of the phase detector 30 is used as the control signal. Is stored in the shift register section 50 in the form of a line input line output.
즉, 상기 정상상태 판정부(70)와 쉬프트 레지스터부(50)는 상기 위상 검출부(30)의 출력이 0 이 아닌경우에만 작동하게 된다.That is, the steady state determination unit 70 and the shift register unit 50 operate only when the output of the phase detection unit 30 is not zero.
상기 쉬프트 레지스터부(50)는 선입력 선출력의 형태로 상기 루프 필터부(40)의 출력을 저장하는데, 상기 제어신호(on)가 활성화 될때 저장되어 있던 데이터들을 평균값 생성부(60)로 전송하게 되므로 평균값 생성부(60)에서 생성되는 평균값은 비교적 오차가 적은 값이 된다.The shift register unit 50 stores the output of the loop filter unit 40 in the form of a pre-input pre-output, and transmits the stored data to the average value generator 60 when the control signal (on) is activated. As a result, the average value generated by the average value generator 60 becomes a value having relatively little error.
다음으로, 제2 신호 증감부(80)는 상기 루프 필터부(40)의 출력을 일입력으로 하고, 상기 정상상태 판정부(70)에서 생성되는 제어신호(on)가 활성화 되었을때 상기 평균값 생성부(60)에서 출력되는 신호를 타입력으로 하여 상기 주파수 생성부(90)의 입력이 되는 신호를 출력하며, 상기 주파수 생성부(90)는 상기 평균값 생성회로의 출력을 입력받아 이에 상응하는 주파수를 생성하여 상기 제1 신호 증감부(10)로 피드백 함으로서 외부로 부터 인가되는 QAM신호의 위상 오차를 보정하게 된다.Next, the second signal increasing / decreasing unit 80 uses the output of the loop filter unit 40 as one input and generates the average value when the control signal generated by the steady state determining unit 70 is activated. Using the signal output from the unit 60 as a type force, and outputs a signal to the input of the frequency generator 90, the frequency generator 90 receives the output of the average value generating circuit corresponding frequency By generating and feeding back to the first signal increasing and decreasing unit 10 to correct the phase error of the QAM signal applied from the outside.
이후, 상기 루프 필터부(40)의 이득을 적게 한 새로운 모드로 전환하여 상기한 바와 같은 위상 추적 과정을 반복하게 되며, 상기 새로운 모드에서도 설정된 다른 임계값에 의한 정상상태에 이르면 또다시 그보다 더 적은 루프 이득을 가지는 모드로 전환하도록 하여 여러 단계에 걸쳐서 안정된 위상 추적을 하도록 한다.Subsequently, the phase tracking process as described above is repeated by switching to a new mode in which the gain of the loop filter unit 40 is reduced, and when the steady state is reached by another threshold value set in the new mode, it is again smaller than that. Switching to a mode with loop gain allows for stable phase tracking over several steps.
도 4는 본 발명에 따른 평균전환 방식을 적용한 기어 쉬프트 위상 동기 장치의 주파수 추적 성능을 나타낸 것이다.Figure 4 shows the frequency tracking performance of the gear shift phase synchronization device to which the average shift method according to the present invention.
① 그래프는 일반적인 디지털 위상 동기 장치의 주파수 추적 성능을 나타낸것이고, ② 그래프는 기어 쉬프트 방식을 적용한 위상 동기 장치의 주파수 추적 성능을 나타낸 것이며, ③ 그래프는 본 발명에 따른 평균전환 방식을 적용한 기어 쉬프트 위상 동기 장치의 추적 성능을 나타낸 것이다.① The graph shows the frequency tracking performance of the general digital phase synchronizer, ② The graph shows the frequency tracking performance of the phase synchronizer with the gear shift method, and ③ The graph shows the gear shift phase with the average shift method according to the present invention. It shows the tracking performance of the synchronization device.
시뮬레이션 환경은 초기 주파수 옵셋(Δf)을 250KHZ(ΔfT=0.05, symbol rate((1/T)=5Msps)로 하였으며, 20000, 50000 심벌에서 강제적으로 루프이득을 전환하였다.In the simulation environment, the initial frequency offset (Δf) was 250KHZ (ΔfT = 0.05, symbol rate ((1 / T) = 5Msps), and the loop gain was forcibly switched between 20000 and 50000 symbols.
이와 같이 강제전환 방식을 적용한 이유는 모드 전환시(주파수 포착모드 에서 안정화 모드로 전환하는 것을 의미)주파수 변화량을 관찰하기 위함이다.The reason for applying the forced switching method is to observe the amount of change in frequency during mode switching (meaning switching from the frequency capturing mode to the stabilization mode).
도 4를 살펴보면, 기어 쉬프트 방식을 적용한 위상 동기 장치에 비하여 본 발명에 따른 평균전환 방식을 적용한 기어 쉬프트 위상 동기 장치의 옵셋값이 매우 적음을 알수 있으며, 상기한 바와 같이 평균전환 방식을 적용한 기어 쉬프트 위상 동기 장치의 옵셋값이 매우 적은 이유는 상기 루프 필터부(40)의 출력값이 양(+)의 값을 가질때와 음(-)의 값을 가질때 이를 모두 더하여 평균을 취하게 됨으로서, 모드 전환시 입력되는 QAM 신호가 가지고 있는 실제의 위상 오차에 근접하게 되기 때문이다.Referring to Figure 4, it can be seen that the offset value of the gear shift phase synchronizer to which the average shift method according to the present invention is very small compared to the phase shift device to which the gear shift method is applied, and the gear shift to which the average shift method is applied as described above. The reason why the offset value of the phase synchronizer is very small is that when the output value of the loop filter unit 40 has a positive value and a negative value, both of them are added and averaged, so that the mode switching time is changed. This is because the actual phase error of the input QAM signal is close.
도 5는 본 발명에 따른 기어쉬프트 위상동기 방법을 나타낸 것이다.5 shows a gear shift phase synchronization method according to the present invention.
도 5를 참조하면, 본 발명에 따른 위상 동기 방법은, 인가된 신호를 입력받아 인가된 신호의 성좌점을 검출하는 1단계(100)와, 상기 검출된 성좌점의 위상 오차를 검출하는 2단계(200)와, 상기 2단계(200)에서 검출된 위상 오차를 디지털 전압신호로 변환하고 평균값을 생성하는 3단계(300)와, 상기 3단계(300)의 디지털 전압신호가 0이 아니면서, 일정 횟수동안 연속적으로 상기 디지털 전압신호가 설정된 임계값 보다 작으면 정상상태를 선언하는 4단계(400)와, 상기 4단계(400)에서 정상상태가 선언되면 상기 3단계(300)에서 생성된 평균값을 상기 1단계(100)로 피드백하여 인가된 신호를 보정하는 5단계(500)를 포함하여 이루어진다.Referring to FIG. 5, the phase synchronization method according to the present invention includes a first step 100 for detecting a constellation point of an applied signal by receiving an applied signal and a second step of detecting a phase error of the detected constellation point. 200, the third step 300 of converting the phase error detected in the second step 200 to a digital voltage signal and generating an average value, and the digital voltage signal of the third step 300 is not zero, A fourth step 400 of declaring a steady state when the digital voltage signal is continuously smaller than a predetermined threshold for a predetermined number of times; and an average value generated in the third step 300 when the steady state is declared in the fourth step 400. It includes a five step (500) to correct the applied signal by feeding back to the first step (100).
구체적인 각 단계별 동작을 상세히 설명하도록 한다.Each step will be described in detail.
1단계(100)는, 인가된 신호(QAM)를 입력받아 성좌점을 검출하는 단계로서, 입력되는 신호가 QAM신호 이므로 입력되는 신호의 크기와 위상에 따라 각기 다른 신호로서 인식하는 단계이다.The first step 100 is a step of detecting the constellation point by receiving the applied signal (QAM), and is a step of recognizing the different signals according to the magnitude and phase of the input signal because the input signal is a QAM signal.
2단계(200)는, 검출된 성좌점의 위상 오차를 검출하는 단계로서, 상기 1단계(100)에서 인가된 QAM신호는 외부 노이즈의 영향을 받아 그 위상이 변화가 생기게 되며, 이 위상 변화를 검출하는 단계가 된다.In the second step 200, the phase error of the detected constellation point is detected. The phase of the QAM signal applied in the first step 100 is affected by external noise, and the phase is changed. It is a step of detecting.
3단계(300)는, 상기 2단계(200)에서 검출된 위상 오차를 디지털 전압 신호로 변환하고 변환된 디지털 전압신호중 0이 아니면서 임계 절대값보다 작은것을 수차례에 걸쳐 수집하여 평균값을 구하는 단계가 된다.In the third step 300, the phase error detected in the second step 200 is converted into a digital voltage signal, and the average value is obtained by collecting several times smaller than the absolute absolute value of the converted digital voltage signal several times. Becomes
여기서 상기 3단계(300)의 위상 오차에 의해 생성되는 디지털 전압신호는 양(+)의 값을 가지거나 음(-)의 값을 가지게 되는데, 종래의 위상 동기 방법이 상기 1단계에 입력되는 전압 신호에 즉각 응답하여 모드 전환을 수행하는 데 반하여 본 발명에서는 수차례에 걸쳐 평균을 내어 다른 모드(미세한 주파수 추적모드)로 전환하게 되므로, 양(+)의 전압 신호 오차와 음(-)의 전압 신호 오차 어느 한쪽으로 치우치지 않고 비교적 정확한 전압 신호를 얻게 된다.In this case, the digital voltage signal generated by the phase error of the third step 300 has a positive value or a negative value. In the conventional phase synchronization method, a voltage input in the first step is used. In contrast to performing a mode switch in response to a signal immediately, the present invention averages a number of times and switches to another mode (fine frequency tracking mode). Thus, a positive voltage signal error and a negative voltage are applied. A relatively accurate voltage signal is obtained without biasing either side of the signal error.
상기 4단계(400)는 상기 2단계(200)에서 출력된 위상 오차가 0이 아니면서 임계 절대값 이하의 위상 오차를 가진 신호가 연속적으로 일정 횟수 이상 카운트 되면 정상상태가 되었다고 판단하는 단계이다.In the fourth step 400, if the phase error output in the second step 200 is not zero and a signal having a phase error equal to or less than a threshold absolute value is continuously counted for a predetermined number of times. It is the step that judges that it is in a steady state.
5단계(500)는 상기 3단계(300)에서 생성된 평균값을 상기 4단계(400)에서 생성된 제어신호에 의하여 상기 1단계로 피드백하여 입력되는 신호(QAM)의 위상을 보정하는 단계가 된다.The fifth step 500 is to correct the phase of the input signal QAM by feeding back the average value generated in the third step 300 to the first step by the control signal generated in the fourth step 400. .
상기 4단계(400)를 도 6을 참조하여 설명하기로 한다.The fourth step 400 will be described with reference to FIG. 6.
상기 4단계(400)는 위상동기 장치의 정상상태를 판단하는 단계가 된다.The fourth step 400 is a step of determining the normal state of the phase synchronization device.
먼저, 상기 2단계(200)에서 생성된 위상 오차의 절대값이 0인지의 여부를 판단한다(600).First, it is determined whether the absolute value of the phase error generated in the second step 200 is 0 (600).
상기 위상 오차의 절대값이 0이라는 것은 1단계(100)에 입력되는 QAM신호가 없는 상태이거나, 현재의 신호가 이전에 입력된 신호와 동일한 경우이므로 상기 4단계에서 평균을 생성하는데 무의미하기 때문이다.The absolute value of the phase error is 0 because it is meaningless to generate an average in step 4 because there is no QAM signal input in step 1 or when the current signal is the same as the signal input previously. .
다음으로, 상기 2단계(200)에서 생성된 위상 오차의 절대값을 판단하여(700), 위상 오차의 절대값이 0이 아니면서 회로 개발자가 원하는 임계 절대값 보다 작은 위상 오차가 인가될 때마다 그 횟수를 카운트 하고(702), 상기 2단계(200)에서 생성된 위상 오차가 0이 아니면서 임계절대값 보다 큰 경우에는 상기 카운트된 값을 0으로 리셋한후(701) 상기 2단계(200)에서 다시 카운트를 시작한다.Next, the absolute value of the phase error generated in the second step 200 is determined (700), and whenever a phase error smaller than the absolute absolute value desired by the circuit developer is applied while the absolute value of the phase error is not zero. The number of times is counted (702), and if the phase error generated in the second step 200 is greater than a threshold absolute value other than zero (0), the counted value is reset to zero (701). Start counting again.
마지막으로, 임계 절대값 이하의 위상 오차가 회로 개발자가 원하는 횟수만큼 카운트 되면(800) 위상 동기 루프에서 위상 동기가 이루어 졌다고 판단하고 상기 4단계(400)에서 생성된 평균값을 상기 6단계(600)에서 사용할수 있도록 하는 제어신호를 생성하게 된다.Finally, the phase error below the critical absolute value is the number of times the circuit developer wants. When it is counted (800), it is determined that phase synchronization is performed in the phase synchronization loop, and generates a control signal for using the average value generated in step 4 (400).
여기서, 위상 동기 루프가 제어신호(on)에 의해 정상상태가 되었다고 판단되면, 상기 3단계(300)에서 루프 이득을 감소시켜 미세한 주파수 추적을 시작하게 된다.In this case, when it is determined that the phase locked loop is brought to a steady state by the control signal (on), in step 3, the loop gain is decreased to start the fine frequency tracking.
상기한 바와 같은 방법으로 정상상태를 검출하여 위상 오차가 일정 횟수 이상 임계 절대값 이하로 검출되지 않을때는 상기 제어신호가 비활성화 되어 상기 3단계의 루프 이득을 크게하여 빠른 주파수 포착을 실행하고, 위상 오차의 절대값이 일정횟수만큼 연속적으로 임계 절대값 이하로 검출되어 상기 제어신호가 활성화 될 때에는 정상상태로 판단하여 미세한 주파수 추적을 함으로서 빠른 주파수 포착 능력과 미세한 주파수 추적 성능을 모두 만족시키게 된다.When the steady state is detected by the above-described method, and the phase error is not detected more than a predetermined number of times or less than the threshold absolute value, the control signal is inactivated to increase the loop gain of the three stages to perform fast frequency acquisition, and the phase error. The absolute value of is continuously detected below a threshold absolute value by a predetermined number of times, and when the control signal is activated, it is determined to be in a steady state and fine frequency tracking satisfies both the fast frequency capturing capability and the fine frequency tracking performance.
이상에서 설명한 바와 같이 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명이 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능함이 본 발명이 속하는 기술분야에서 통상의 지식을 가진자에게 있어 명백할 것이다.As described above, the present invention is not limited to the above-described embodiments and the accompanying drawings, and the present invention may be variously substituted, modified, and changed without departing from the spirit of the present invention. It will be apparent to those of ordinary skill in the art.
본 발명은 상기한 바와 같이 쉬프트 레지스터를 이용하여 평균값을 구하고 상기 평균값을 이용하여 위상 동기 장치를 구현함으로서 포착성능은 극대화 하면서도 정상상태 에서의 안정성이 뛰어나고, 평균전환 방식을 적용하여 모드 전환 시점을 정확히 찾아내는 위상 동기 장치를 구현하였다.The present invention obtains an average value using a shift register as described above, and implements a phase synchronizer using the average value, thereby maximizing capturing performance and excellent stability in a steady state, and applying an average switching method to accurately determine a mode switching time point. We implemented a phase-locking device to find out.
Claims (4)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2001-0029385A KR100418583B1 (en) | 2001-05-28 | 2001-05-28 | Gear shift phase locked loop circuit using automatic changing method and phase synchronization method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2001-0029385A KR100418583B1 (en) | 2001-05-28 | 2001-05-28 | Gear shift phase locked loop circuit using automatic changing method and phase synchronization method |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20020090516A KR20020090516A (en) | 2002-12-05 |
| KR100418583B1 true KR100418583B1 (en) | 2004-02-11 |
Family
ID=27706706
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR10-2001-0029385A KR100418583B1 (en) | 2001-05-28 | 2001-05-28 | Gear shift phase locked loop circuit using automatic changing method and phase synchronization method |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100418583B1 (en) |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06261091A (en) * | 1993-03-05 | 1994-09-16 | Keisatsu Univ Kouchiyou | Frequency offset compensation method for multi-value modulation and its circuit |
| KR950035230A (en) * | 1994-05-05 | 1995-12-30 | 로버트 에이. 스코트 | Method and apparatus for recovering quadrature amplitude modulation carriers |
| KR20000026398A (en) * | 1998-10-20 | 2000-05-15 | 김종수 | Direct detection circuit of sine/cosine value about phase error angle of qam demodulator and method thereof |
| JP2001045087A (en) * | 1999-07-28 | 2001-02-16 | Nec Corp | Qam carrier recovery circuit |
| JP2001077744A (en) * | 1999-09-03 | 2001-03-23 | Fujitsu Ltd | Synchronous detection device, transmission and reception device, and interference removal device of mobile communication system |
-
2001
- 2001-05-28 KR KR10-2001-0029385A patent/KR100418583B1/en not_active IP Right Cessation
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06261091A (en) * | 1993-03-05 | 1994-09-16 | Keisatsu Univ Kouchiyou | Frequency offset compensation method for multi-value modulation and its circuit |
| KR950035230A (en) * | 1994-05-05 | 1995-12-30 | 로버트 에이. 스코트 | Method and apparatus for recovering quadrature amplitude modulation carriers |
| KR20000026398A (en) * | 1998-10-20 | 2000-05-15 | 김종수 | Direct detection circuit of sine/cosine value about phase error angle of qam demodulator and method thereof |
| JP2001045087A (en) * | 1999-07-28 | 2001-02-16 | Nec Corp | Qam carrier recovery circuit |
| JP2001077744A (en) * | 1999-09-03 | 2001-03-23 | Fujitsu Ltd | Synchronous detection device, transmission and reception device, and interference removal device of mobile communication system |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20020090516A (en) | 2002-12-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11063741B2 (en) | Phase control block for managing multiple clock domains in systems with frequency offsets | |
| US7486225B2 (en) | Radar device | |
| US9264219B1 (en) | Clock and data recovery circuit and method | |
| US8588357B2 (en) | Phase selector capable of tolerating jitter and method thereof, and clock and data recovery circuit | |
| US6757024B2 (en) | Timing recovery apparatus and method for digital TV using envelope of timing error | |
| KR100418583B1 (en) | Gear shift phase locked loop circuit using automatic changing method and phase synchronization method | |
| US6960960B2 (en) | Frequency detector detecting variation in frequency difference between data signal and clock signal | |
| KR100238284B1 (en) | Phase correction circuit and method therefor | |
| JP2885052B2 (en) | Automatic frequency control device | |
| US6680988B1 (en) | Non-linear extraction circuit and clock extraction circuit | |
| JPH07273823A (en) | Automatic frequency controller | |
| JPH0832383A (en) | Automatic gain controller | |
| CN110995257B (en) | Loop filter circuit | |
| JP4956989B2 (en) | Clock synchronization method and clock synchronization circuit | |
| JP2004208218A (en) | Am detection apparatus | |
| JPH08237104A (en) | Bit phase detection circuit and bit phase synchronization circuit | |
| KR100285434B1 (en) | A adaptive phase tracking apparatus and method of the receiver appointing vsb | |
| JPH08111677A (en) | Synchronizer | |
| TW200423532A (en) | Techniques to monitor signal quality | |
| JP2007266726A (en) | Electronic apparatus mounted with receiver | |
| JP2005229328A (en) | Dc offset correction method and circuit of a-d converter | |
| JPH03274938A (en) | Timing extraction circuit | |
| JP2002111763A (en) | Device and method for demodulating digital quadrature modulated signal | |
| JP2005176225A (en) | Signal correcting apparatus | |
| WO2011065142A1 (en) | Reception device and gain control method |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| LAPS | Lapse due to unpaid annual fee |