JP2007266726A - Electronic apparatus mounted with receiver - Google Patents

Electronic apparatus mounted with receiver Download PDF

Info

Publication number
JP2007266726A
JP2007266726A JP2006085847A JP2006085847A JP2007266726A JP 2007266726 A JP2007266726 A JP 2007266726A JP 2006085847 A JP2006085847 A JP 2006085847A JP 2006085847 A JP2006085847 A JP 2006085847A JP 2007266726 A JP2007266726 A JP 2007266726A
Authority
JP
Japan
Prior art keywords
output
voltage
signal
level
differential amplifier
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2006085847A
Other languages
Japanese (ja)
Inventor
Masayuki Yoita
正幸 与板
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2006085847A priority Critical patent/JP2007266726A/en
Publication of JP2007266726A publication Critical patent/JP2007266726A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Optical Communication System (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide an electronic apparatus mounted with a receiver capable of responding to a transmission signal at a high speed and maintaining a stable operation. <P>SOLUTION: The receiver is configured to include: a current/voltage converter 12 for converting an output current of a light receiving element 11 into a voltage signal; a differential amplifier 13 for receiving an output of the current/voltage converter 12 at one input and a level of a voltage division/adder resulting from dividing an output voltage of a first feedback circuit for compensating an offset voltage and adding the divided voltage to a peak value of an output of the current/voltage converter 12 at another input; an identification unit 28 connected to an output of the differential amplifier 13 and to which a DC level of an output of the differential amplifier at no signal is set as a threshold value; and a discharge circuit for forcibly discharging the peak value by giving a reset signal to a peak detection circuit 21 for detecting the peak value, and an output of the identification unit 28 is used for an output of the receiver. <P>COPYRIGHT: (C)2008,JPO&INPIT

Description

本発明は受信器を搭載した電子装置に関し、特に光加入伝送システムにおける光受信回路に関するものである。   The present invention relates to an electronic device equipped with a receiver, and more particularly to an optical receiver circuit in an optical subscription transmission system.

図７は光加入者伝送システムの概念図である。図に示すように、局側装置１に複数の加入者装置２を光スターカプラ３で分岐接続した構成となっている。ここで、受信時に伝送される信号（特に加入者装置２側から局側装置１への伝送路）は、送信されてくる信号がバースト状で且つレベルも加入者毎に異なる。そのため、ディジタル系のインターフェイスとして、以下の特徴を持つ受信器が必要となる。本発明は、その受信器の回路構成に関するものである。   FIG. 7 is a conceptual diagram of an optical subscriber transmission system. As shown in the figure, a plurality of subscriber devices 2 are branched and connected to a station side device 1 by an optical star coupler 3. Here, the signal transmitted at the time of reception (especially the transmission path from the subscriber apparatus 2 side to the station side apparatus 1) is such that the transmitted signal is in a burst state and the level differs for each subscriber. Therefore, a receiver having the following characteristics is required as a digital interface. The present invention relates to a circuit configuration of the receiver.

図８は従来の回路構成を示すブロック図である。図において、１１は光信号を受信して電流信号を出力する受光素子である。１２は該受光素子１１の出力電流を電圧信号に変換する電流／電圧変換器である。１３はその一方の入力に該電流／電圧変換器１２の出力を受け、他方の入力にＤＣフィードバック回路の出力を受ける差動増幅器である。該差動増幅器１３からは出力１と出力２が出力される。そして、該差動増幅器１３には、ＡＧＣフィードバック回路からその振幅を調整する信号が入力されている。   FIG. 8 is a block diagram showing a conventional circuit configuration. In the figure, 11 is a light receiving element that receives an optical signal and outputs a current signal. A current / voltage converter 12 converts the output current of the light receiving element 11 into a voltage signal. A differential amplifier 13 receives the output of the current / voltage converter 12 at one input and the output of the DC feedback circuit at the other input. The differential amplifier 13 outputs outputs 1 and 2. The differential amplifier 13 receives a signal for adjusting the amplitude from the AGC feedback circuit.

前記したＤＣフィードバック回路は、差動増幅器１３の一方の出力１を一方の入力に、他方の出力２に接続された基準電圧Ｅ２を他方の入力に受ける第１のＤＣ識別器１４（ＤＣ識別器１）と、該ＤＣ識別器１４に接続されたダイオードＤ２と、該ダイオードＤ２のカソードとコモンライン間に接続されたコンデンサＣ２と、ダイオードＤ２とコンデンサＣ２の接続点の電圧をその一方の入力に、基準電圧ＲＥＦＤを他方の入力に受ける第２の識別器１５（ＤＣ識別器２）とから構成されている。ここで、識別器は、２つの入力の比較をする比較器である。第２の識別器１５の出力が前記差動増幅器１３の他方の入力に入っている。   The DC feedback circuit described above includes a first DC discriminator 14 (DC discriminator) that receives one output 1 of the differential amplifier 13 at one input and a reference voltage E2 connected to the other output 2 at the other input. 1), a diode D2 connected to the DC discriminator 14, a capacitor C2 connected between the cathode of the diode D2 and the common line, and a voltage at a connection point of the diode D2 and the capacitor C2 as one input thereof The second discriminator 15 (DC discriminator 2) receives the reference voltage REFD at the other input. Here, the discriminator is a comparator that compares two inputs. The output of the second discriminator 15 is input to the other input of the differential amplifier 13.

前記したＡＧＣフィードバック回路は、その一方の入力に差動増幅器１３の出力２を、他方の入力に差動増幅器１３の出力１に接続された基準電圧Ｅ１が接続された第１のＡＧＣ識別器１６（ＡＧＣ識別器１）と、該第１の識別器１６の出力に接続されたダイオードＤ１と、該ダイオードＤ１のカソードとコモンライン間に接続されたコンデンサＣ１と、ダイオードＤ１とコンデンサＣ１の接続点の電圧をその一方の入力に、他方の入力に基準電圧ＲＥＦＡを受ける第２のＡＧＣ識別器（ＡＧＣ識別器２）とから構成されている。該第２のＡＧＣ識別器２から差動増幅器１３に対して振幅調整用の制御信号が入っている。   The AGC feedback circuit described above has a first AGC discriminator 16 in which the output 2 of the differential amplifier 13 is connected to one input and the reference voltage E1 connected to the output 1 of the differential amplifier 13 is connected to the other input. (AGC discriminator 1), a diode D1 connected to the output of the first discriminator 16, a capacitor C1 connected between the cathode of the diode D1 and the common line, and a connection point of the diode D1 and the capacitor C1 And a second AGC discriminator (AGC discriminator 2) receiving the reference voltage REFA at one input thereof. A control signal for amplitude adjustment is input from the second AGC discriminator 2 to the differential amplifier 13.

このように構成された回路において、受信信号のＨレベルに対してはＡＧＣフィードバック（可変利得制御）をかけ、Ｌレベルに対してはＤＣフィードバック（可変閾値制御）をかけることによって、出力の振幅を一定にしている。このような動作を行なう結果、それぞれの加入者制御装置２（図７参照）からバースト的に送られてくる振幅の異なる信号に対しても、Ｌレベル（出力２）とＨレベル（出力１）が安定したディジタル信号を得ることができる。   In the circuit configured as described above, the AGC feedback (variable gain control) is applied to the H level of the received signal, and the DC feedback (variable threshold control) is applied to the L level. It is constant. As a result of such operations, L level (output 2) and H level (output 1) are also received for signals having different amplitudes sent from each subscriber control device 2 (see FIG. 7) in bursts. However, a stable digital signal can be obtained.

従来のこの種の装置としては、差動増幅器の正相出力及び逆相出力のピーク値をそれぞれ検出し、その差をとった後平滑化して差動増幅器のレファレンス電圧とすることで、受信信号から背景雑音光の影響を除去する技術が知られている（例えば特許文献１参照）。   This type of conventional device detects the peak value of the positive phase output and the negative phase output of the differential amplifier, takes the difference between them, and smoothes it to obtain the reference voltage of the differential amplifier. There is known a technique for removing the influence of background noise light from (see, for example, Patent Document 1).

また、ＡＣ結合前の信号増幅器で生じるリンギング及びノイズを除去した上で、各信号のピーク値及びボトム値を正確に検出、ホールドすることを可能とするため、リンギング及びノイズに重畳している波形に対しても、加算する電圧値が与えられた信号の１／２に小さくでき、この結果として受信感度を向上させる技術が知られている（例えば特許文献２参照）。   In addition, in order to be able to accurately detect and hold the peak value and bottom value of each signal after removing the ringing and noise generated in the signal amplifier before AC coupling, the waveform superimposed on the ringing and noise For example, a technique for improving the reception sensitivity is known (see, for example, Patent Document 2).

また、逆相信号のピーク値を検出するピーク検出回路に、バースト光信号のガートタイムに同期した制御信号を、リセット信号制御回路から入力させ、その制御信号の入力を受けた際、ピーク値検出回路が内部に保持しているピーク電圧の放電を行なうようにバースト光信号の受信を行なう技術が知られている（例えば特許文献３参照）
特開平８−１０２７１６号公報（段落０００９〜００１０、図１、図２）。 特開２０００−３６４７０号公報（段落００１４〜００１９、図１〜図３） 特開平８−２５６１１９号公報（段落００１７〜００２６、図１、図２） In addition, when a control signal synchronized with the gart time of the burst optical signal is input from the reset signal control circuit to the peak detection circuit that detects the peak value of the reverse-phase signal and the control signal is input, the peak value is detected. A technique for receiving a burst optical signal so as to discharge a peak voltage held in the circuit is known (see, for example, Patent Document 3).
JP-A-8-102716 (paragraphs 0009 to 0010, FIGS. 1 and 2). JP 2000-36470 A (paragraphs 0014 to 0019, FIGS. 1 to 3) JP-A-8-256119 (paragraphs 0017 to 0026, FIGS. 1 and 2)

図８に示す従来の装置の場合、バースト信号を受信した場合、受信信号のＨレベルに対しては利得設定、Ｌレベルに対しては光素子の暗電流及び増幅器のオフセット電圧抑制を高速で応答させる必要があり、それぞれの制御回路が同一ループ内にあるため、回路の動作安定化が非常に困難であるという問題があった。   In the case of the conventional apparatus shown in FIG. 8, when a burst signal is received, gain setting is performed for the H level of the received signal, and dark current of the optical element and suppression of the offset voltage of the amplifier are responded to the L level at high speed. Since each control circuit is in the same loop, there is a problem that it is very difficult to stabilize the operation of the circuit.

本発明はこのような課題に鑑みてなされたものであって、伝送信号に対して高速応答可能でかつ安定動作のできる受信器を搭載した電子装置を提供することを目的としている。   The present invention has been made in view of such problems, and an object of the present invention is to provide an electronic device equipped with a receiver capable of high-speed response to a transmission signal and capable of stable operation.

（１）請求項１記載の発明は、受光素子の出力電流を電圧信号に変換する電流／電圧変換器と、該電流／電圧変換器の出力をその一方の入力に、他方の入力に前記電流／電圧変換器の出力のピーク値と、そのオフセット電圧を補償するための第１の帰還回路の出力電圧を分圧、加算した分圧／加算器のレベルを入力する差動増幅器と、該差動増幅器の出力に接続された、無信号時の差動増幅器の出力のＤＣレベルを閾値として設定した識別器と、前記ピーク値を検出する第１のピーク検出回路にリセット信号を入力してピーク値を強制的に放電する放電回路と、を有し、前記識別器の出力をその出力とするように構成されたことを特徴とする。   (1) The invention according to claim 1 is a current / voltage converter for converting the output current of the light receiving element into a voltage signal, and the output of the current / voltage converter is input to one input and the current to the other input. A differential amplifier that inputs the divided voltage / adder level obtained by dividing and adding the output voltage of the first feedback circuit for compensating for the offset voltage of the output voltage of the / voltage converter, and the difference A peak is obtained by inputting a reset signal to a discriminator connected to the output of the dynamic amplifier and setting the DC level of the output of the differential amplifier when there is no signal as a threshold, and a first peak detection circuit for detecting the peak value. A discharge circuit for forcibly discharging the value, and the output of the discriminator is used as the output.

（２）請求項２記載の発明は、前記第１のピーク検出回路のピーク値を強制放電させるリセット信号をリミッタアンプに接続し、該リミッタアンプの出力で充放電用コンデンサを強制放電させるように構成したことを特徴とする。   (2) According to the invention of claim 2, a reset signal for forcibly discharging the peak value of the first peak detection circuit is connected to a limiter amplifier, and the charge / discharge capacitor is forcibly discharged by the output of the limiter amplifier. It is characterized by comprising.

（３）請求項３記載の発明は、前記差動増幅器の出力を第２のピーク検出回路で検出し、該第２のピーク検出回路の出力を比較器で所定の基準電圧と比較し、該比較器でピーク検出レベルが設定レベル以下になると、受信器出力をＬレベルに固定する信号を前記比較器から前記識別器に与えるように構成したことを特徴とする。   (3) In the invention according to claim 3, the output of the differential amplifier is detected by a second peak detection circuit, the output of the second peak detection circuit is compared with a predetermined reference voltage by a comparator, When the peak detection level of the comparator becomes equal to or lower than a set level, a signal for fixing the receiver output to L level is given from the comparator to the discriminator.

（４）請求項４記載の発明は、前記差動増幅器の入力をピーク検出回路で検出し、該ピーク検出回路の出力を比較器で所定の基準電圧と比較し、該比較器でピーク検出レベルが設定レベル以下になると、受信器出力をＬレベルに固定する信号を前記比較器から前記識別器に与えるように構成したことを特徴とする。   (4) In the invention according to claim 4, the input of the differential amplifier is detected by a peak detection circuit, the output of the peak detection circuit is compared with a predetermined reference voltage by a comparator, and the peak detection level is detected by the comparator. When the signal becomes equal to or lower than a set level, a signal for fixing the receiver output to L level is supplied from the comparator to the discriminator.

（５）請求項５記載の発明は、前記第１の帰還回路を、ローパスフィルタと、増幅器と、スイッチで構成し、受信領域、非受信領域でそれぞれ帰還回路を独立して動作させるようにしたことを特徴とする。   (5) In the invention according to claim 5, the first feedback circuit is constituted by a low-pass filter, an amplifier, and a switch, and the feedback circuit is independently operated in the reception region and the non-reception region. It is characterized by that.

６．また、この発明において、前記識別器出力に、ローパスフィルタと、増幅器と、スイッチで構成した第２の帰還回路を接続し、その帰還回路出力と前記第１の帰還回路出力を接続し、それぞれの帰還回路を受信領域と、非受信領域で交互に動作させることを特徴とする。   6). In the present invention, a second feedback circuit composed of a low pass filter, an amplifier, and a switch is connected to the discriminator output, and the feedback circuit output and the first feedback circuit output are connected to each other. The feedback circuit is alternately operated in a reception area and a non-reception area.

７．また、この発明において、前記分圧／加算器を２つのエミッタフォロワと、このエミッタフォロワを２つの抵抗で接続し、その接続点の電圧を前記差動増幅器の一方の入力としたことを特徴とする。   7). In the present invention, the voltage divider / adder is connected to two emitter followers and the emitter follower by two resistors, and the voltage at the connection point is used as one input of the differential amplifier. To do.

（１）請求項１記載の発明によれば、光加入者伝送システムで用いられるような伝送信号（バースト信号、周期的な受信レベル変動）に対して、高速応答で且つ安定動作のできる受信器を実現することができる。   (1) According to the first aspect of the present invention, a receiver capable of high-speed response and stable operation with respect to a transmission signal (burst signal, periodic reception level fluctuation) used in an optical subscriber transmission system. Can be realized.

（２）請求項２記載の発明によれば、信号受信の前にピーク検出回路の放電を強制的に行なうことにより、高速動作が可能となる。
（３）請求項３記載の発明によれば、入力信号が０の場合の出力のばたつきを抑制することが可能となる。 (2) According to the invention described in claim 2, high-speed operation is possible by forcibly discharging the peak detection circuit before signal reception.
(3) According to the invention described in claim 3, it is possible to suppress the output fluctuation when the input signal is zero.

（４）請求項４記載の発明によれば、入力信号が０の場合の出力のばたつきを抑制することができる。
（５）請求項５記載の発明によれば、帰還回路にスイッチを設け、このスイッチのオン／オフを制御することで、回路動作の安定化を図ることができる。 (4) According to the invention described in claim 4, it is possible to suppress the output fluctuation when the input signal is zero.
(5) According to the invention described in claim 5, the circuit operation can be stabilized by providing a switch in the feedback circuit and controlling on / off of the switch.

６．また、この発明によれば、帰還回路を差動増幅器の出力と接続される第１の帰還回路と、識別器の出力と接続される第２の帰還回路を設け、これらを交互にオン／オフすることで、これら帰還回路をその出力側で接続して差動増幅器の入力とすることで、回路動作の更なる安定化を図ることができる。   6). Further, according to the present invention, the first feedback circuit connected to the output of the differential amplifier and the second feedback circuit connected to the output of the discriminator are provided, and these are alternately turned on / off. Thus, these feedback circuits are connected on the output side thereof and used as the input of the differential amplifier, whereby the circuit operation can be further stabilized.

７．また、この発明によれば、分圧／加算器を簡単な構成で作ることができる。   7). According to the present invention, the voltage divider / adder can be made with a simple configuration.

以下、図面を参照して本発明の実施の形態例を詳細に説明する。
図１は本発明の第１の実施の形態例を示すブロック図である。図８と同一のものは、同一の符号を付して示す。入力光信号は、受光素子１１で電流信号に変換され、続く電流／電圧変換器１２で電圧信号に変換される。この電流／電圧変換器１２の出力は、差動増幅器１３の一方の入力端子に入力される。差動増幅器１３の他方の入力端子には、電流／電圧変換器１２の出力のピーク値と、差動増幅器１３のオフセット電圧を補償するための帰還回路の出力電圧を分圧、加算したレベルとを入力する。第１のピーク検出回路２１（ピーク検出回路１）は、電流／電圧変換器１２の出力のピーク値を保持する。 Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings.
FIG. 1 is a block diagram showing a first embodiment of the present invention. The same components as those in FIG. 8 are denoted by the same reference numerals. The input optical signal is converted into a current signal by the light receiving element 11 and then converted into a voltage signal by the current / voltage converter 12. The output of the current / voltage converter 12 is input to one input terminal of the differential amplifier 13. The other input terminal of the differential amplifier 13 has a level obtained by dividing and adding the peak value of the output of the current / voltage converter 12 and the output voltage of the feedback circuit for compensating for the offset voltage of the differential amplifier 13. Enter. The first peak detection circuit 21 (peak detection circuit 1) holds the peak value of the output of the current / voltage converter 12.

差動増幅器１３のオフセット電圧、送信光信号の消光比劣化、光カプラで発生する反射光、受光素子の暗電流による電流オフセット等を補償するための帰還回路は、差動増幅器１３の出力を入力とし、これを第１のローパスフィルタ２７（ＬＰＦ１）で平均値化する。平均値の差分を増幅器２６で所定の圧縮誤差となるように増幅し、帰還の応答速度、及び帰還回路の不要な高周波成分を除去するため、第２のローパスフィルタ２５（ＬＰＦ２）を介して分圧／加算器２４に接続している。   The feedback circuit for compensating for the offset voltage of the differential amplifier 13, the extinction ratio deterioration of the transmission optical signal, the reflected light generated by the optical coupler, the current offset due to the dark current of the light receiving element, etc., inputs the output of the differential amplifier 13 This is averaged by the first low-pass filter 27 (LPF1). The difference between the average values is amplified by the amplifier 26 so as to become a predetermined compression error, and is separated through the second low-pass filter 25 (LPF2) in order to remove the feedback response speed and unnecessary high-frequency components of the feedback circuit. The pressure / adder 24 is connected.

局側での受信を考えると、第１のピーク検出回路２１は、受信信号内の所定のプリアンブル以内で充電を完了する必要がある。また、放電は次の加入者の信号を受信するまでに完了させなければならないが、局側では、加入者側からの受信のタイミングを信号の周期を検出することで、予め指示するようなパルスを生成している。このパルスをリセット信号として用いることにより、受信の前に第１のピーク検出回路２１の放電を強制的に行なう。このリセット信号を用いることで、オフセット補償をするための回路定数とは無関係に第１のピーク検出回路２１の回路定数の最適化が設定できる。   Considering reception on the station side, the first peak detection circuit 21 needs to complete charging within a predetermined preamble in the received signal. In addition, the discharge must be completed before the next subscriber signal is received. On the station side, a pulse that indicates the timing of reception from the subscriber side in advance by detecting the period of the signal. Is generated. By using this pulse as a reset signal, the first peak detection circuit 21 is forcibly discharged before reception. By using this reset signal, optimization of the circuit constant of the first peak detection circuit 21 can be set irrespective of the circuit constant for offset compensation.

また、図２に示すように特に受信信号の振幅が大きく、且つ無信号の時間が長い場合に、第１のピーク検出回路２１のピーク電圧は、漏れ電流等の影響でゆっくりと下がっていく。第１のピーク検出回路２１のピーク電圧は、分圧／加算器２４、差動増幅器１３を介して出力され、ＬＰＦ２で平均値化されている増幅器２６の出力はずれてしまう（差動増幅器１３の入力がずれる）。   In addition, as shown in FIG. 2, particularly when the amplitude of the received signal is large and the time of no signal is long, the peak voltage of the first peak detection circuit 21 gradually decreases due to the influence of leakage current and the like. The peak voltage of the first peak detection circuit 21 is output via the voltage divider / adder 24 and the differential amplifier 13, and the output of the amplifier 26 averaged by the LPF 2 is lost (of the differential amplifier 13). Input is misaligned).

この結果、差動増幅器１３は、振幅及びパルス幅等の劣化を生じてしまう。この平均値ずれを防止するため、本発明では第１の比較器２２（比較器１）及び整流素子２３で制御するような回路構成としている。その動作は、以下の通りである。即ち、ある閾値（ＶＲＥＦ１）以上のピーク電圧に対しては整流素子２３をオンすることで強制的にピーク電圧を下げ、閾値以下になると、整流素子２３をオフにすることで、漏れ電流等の影響でのみピーク電圧が下がるようにして、無信号の時間が長くてもピーク電圧を速く下げることによって、平均値がずれないような設定としている。   As a result, the differential amplifier 13 deteriorates in amplitude and pulse width. In order to prevent the deviation of the average value, in the present invention, the circuit configuration is controlled by the first comparator 22 (comparator 1) and the rectifying element 23. The operation is as follows. That is, for the peak voltage above a certain threshold value (VREF1), the peak voltage is forcibly lowered by turning on the rectifier element 23. When the peak voltage is below the threshold value, the rectifier element 23 is turned off to The peak voltage is reduced only by the influence, and the average value is not shifted by rapidly reducing the peak voltage even if the no-signal time is long.

差動増幅器１３の出力には、識別器２８を接続して、信号のＬレベル（“０”），Ｈレベル（“１”）を判別する。識別器２８の識別レベル（ＶＲＥＦ３）は、無信号時の差動増幅器１３の出力は同レベルとなるため、受光素子１１及び差動増幅器１３の雑音により出力ばばたつく可能性がある。このような不具合を除去するため、差動増幅器１３の正転出力を第２のピーク検出回路２９（ピーク検出回路２）に入力し、そこで得たピーク値と無信号時のＤＣレベルより高い閾値（ＶＲＥＦ２）をそれぞれ第２の比較器３０（比較器２）に入力し、識別器２８を制御することによって、無信号時に受信器出力を強制的にＬレベルに固定することで解決することができる。   A discriminator 28 is connected to the output of the differential amplifier 13 to determine the L level (“0”) and H level (“1”) of the signal. The discrimination level (VREF3) of the discriminator 28 has the same level as the output of the differential amplifier 13 when there is no signal, so that there is a possibility that the output fluctuates due to noise of the light receiving element 11 and the differential amplifier 13. In order to eliminate such a problem, the normal output of the differential amplifier 13 is input to the second peak detection circuit 29 (peak detection circuit 2), and the peak value obtained there and a threshold value higher than the DC level when there is no signal. (VREF2) is inputted to the second comparator 30 (comparator 2), respectively, and the discriminator 28 is controlled to forcibly fix the receiver output to the L level when there is no signal. it can.

以上、説明したように、この実施の形態例によれば、光加入者伝送システムで用いられるような伝送信号（バースト信号、周期的な受信レベル変動）に対して、高速応答で且つ安定動作のできる受信器を実現することができる。   As described above, according to this embodiment, a high-speed response and stable operation with respect to a transmission signal (burst signal, periodic reception level fluctuation) used in an optical subscriber transmission system is possible. Can be realized.

図３は本発明の第２の実施の形態例を示すブロック図である。図１と同一のものは、同一の符号を付して示す。この実施の形態例は、図１に示す第１の実施の形態例が、第２のピーク検出回路２９が差動増幅器１３の出力側から信号を取り込んでいたのに対し、この実施の形態例では、差動増幅器１３の入力側から信号を取り込んでいる点で異なる。その他の構成は、図１に示す実施の形態例と同じである。従って、その動作、効果も図１に示す回路と同じである。即ち、信号が０の場合の出力のばたつきを抑制することができる。   FIG. 3 is a block diagram showing a second embodiment of the present invention. The same components as those in FIG. 1 are denoted by the same reference numerals. This embodiment is different from the first embodiment shown in FIG. 1 in that the second peak detection circuit 29 takes in a signal from the output side of the differential amplifier 13. The difference is that a signal is taken in from the input side of the differential amplifier 13. Other configurations are the same as those of the embodiment shown in FIG. Therefore, the operation and effect are the same as those of the circuit shown in FIG. That is, it is possible to suppress the output fluctuation when the signal is 0.

図４は本発明の第３の実施の形態例を示すブロック図である。図１と同一のものは、同一の符号を付して示す。この実施の形態例は、差動増幅器１３のオフセット電圧を補償するため、帰還回路の増幅器２６の出力にリセット信号でオン／オフするスイッチ３１（ＳＷ１）を設けたものである。スイッチ３１の出力は、ＬＰＦ２を介して分圧／加算器２４に入力されている。   FIG. 4 is a block diagram showing a third embodiment of the present invention. The same components as those in FIG. 1 are denoted by the same reference numerals. In this embodiment, in order to compensate for the offset voltage of the differential amplifier 13, a switch 31 (SW1) that is turned on / off by a reset signal is provided at the output of the amplifier 26 of the feedback circuit. The output of the switch 31 is input to the voltage divider / adder 24 through the LPF 2.

リセット信号を制御信号としてスイッチ３１をオン／オフさせる。スイッチ３１がオンの時にはＤＣオフセットのための帰還ループが動作し、スイッチ３１がオフの時には帰還ループは断ち切られる。この時、ＬＰＦ２はスイッチ３１をオフにする直前の電圧を保持している。従って、帰還ループが切られても、直前のデータを維持しているので、図に示す回路は動作している。   The switch 31 is turned on / off using the reset signal as a control signal. When the switch 31 is on, a feedback loop for DC offset operates, and when the switch 31 is off, the feedback loop is cut off. At this time, the LPF 2 holds the voltage immediately before the switch 31 is turned off. Therefore, even if the feedback loop is cut, the previous data is maintained, so that the circuit shown in FIG.

しかも、この実施の形態例によれば、スイッチ３１オフの場合、信号伝送系に重畳しているノイズが除去されるので、ノイズに影響されない動作を実現することができる。このことで、受信領域、非受信領域でそれぞれ帰還回路を独立して動作させることが可能となり、入力信号によらず独立で帰還回路の最適な時定数を設定することが可能となる。   Moreover, according to this embodiment, when the switch 31 is off, the noise superimposed on the signal transmission system is removed, so that an operation not affected by the noise can be realized. As a result, the feedback circuit can be operated independently in the reception region and the non-reception region, and the optimum time constant of the feedback circuit can be set independently of the input signal.

図５は本発明の第４の実施の形態例を示すブロック図である。図１と同一のものは、同一の符号を付して示す。この実施の形態例は、差動増幅器１３の出力を受けて、帰還信号を得る第１の帰還回路に加えて、識別器２８の出力を受けて帰還信号を得る第２の帰還回路を設けたものである。図において、３６は識別器２８の出力を受けるＬＰＦ３、３５は該ＬＰＦ３の出力を増幅する増幅器、３４はリセット信号の反転信号によりオン／オフするオン／オフスイッチ（ＳＷ２）、３２は該スイッチ３４の出力を受けるＬＰＦ４である。ＬＰＦ４とＬＰＦ２の出力は共通接続され、差動増幅器１３の一方の入力端子に入っている。このように構成された回路の動作を説明すれば、以下の通りである。   FIG. 5 is a block diagram showing a fourth embodiment of the present invention. The same components as those in FIG. 1 are denoted by the same reference numerals. In this embodiment, in addition to the first feedback circuit that receives the output of the differential amplifier 13 and obtains a feedback signal, a second feedback circuit that receives the output of the discriminator 28 and obtains the feedback signal is provided. Is. In the figure, 36 is an LPF 3 that receives the output of the discriminator 28, 35 is an amplifier that amplifies the output of the LPF 3, 34 is an on / off switch (SW 2) that is turned on / off by an inverted signal of the reset signal, and 32 is the switch 34. The LPF 4 that receives the output of The outputs of LPF 4 and LPF 2 are connected in common and are input to one input terminal of the differential amplifier 13. The operation of the circuit thus configured will be described as follows.

受信器出力は、識別器２８の閾値（ＶＲＥＦ３）により最適な振幅及びパルス幅を得ているが、この識別器２８出力にローパスフィルタ（ＬＰＦ３，ＬＰＦ４）、スイッチ３４、第２の増幅器３５で構成した第２の帰還回路を設けている。この帰還回路２と、前記した帰還回路２のそれぞれのローパスフィルタＬＰＦ２，ＬＰＦ４出力を接続して分圧／加算器２４に入力している。   The output of the receiver obtains the optimum amplitude and pulse width by the threshold value (VREF3) of the discriminator 28. The output of the discriminator 28 is composed of a low pass filter (LPF3, LPF4), a switch 34, and a second amplifier 35. The second feedback circuit is provided. The feedback circuit 2 and the outputs of the low-pass filters LPF2 and LPF4 of the feedback circuit 2 are connected and input to the voltage divider / adder 24.

スイッチＳＷ１，ＳＷ２は、リセット信号及びその反転信号を制御信号として受けて、交互にオン／オフするようになっている。これにより、受信領域、非受信領域でそれぞれ帰還回路を独立して動作させることが可能となり、入力信号によらず独立で帰還回路の最適な時定数を設定することが可能となる。   The switches SW1 and SW2 receive a reset signal and its inverted signal as control signals, and are turned on / off alternately. As a result, the feedback circuit can be operated independently in the reception area and the non-reception area, and the optimum time constant of the feedback circuit can be set independently of the input signal.

図６は本発明の具体的構成例を示す図である。図１と同一のものは、同一の符号を付して示す。電流／電圧変換器１２の出力にピーク検出器１及びボトム検出／比較器１を接続している。ピーク検出器１は、オペアンプ４１（オペアンプ２）と、ダイオードＤ１１とコンデンサＣ１１で構成されている。ピーク検出をダイオードの非線形の改善と電圧降下の補償のため、オペアンプ２をボルテージフォロワの帰還内に取り込んだ構成としている。   FIG. 6 is a diagram showing a specific configuration example of the present invention. The same components as those in FIG. 1 are denoted by the same reference numerals. A peak detector 1 and a bottom detector / comparator 1 are connected to the output of the current / voltage converter 12. The peak detector 1 includes an operational amplifier 41 (operational amplifier 2), a diode D11, and a capacitor C11. In order to improve the non-linearity of the diode and to compensate for the voltage drop, the operational amplifier 2 is incorporated in the feedback of the voltage follower.

ボトム検出は、オペアンプ４０（オペアンプ１）と、ダイオードＤ１０と、抵抗Ｒ１１とコンデンサＣ１０で構成しており、ピーク検出器１の場合と同様に、オペアンプ１をボルテージフォロワの帰還内に取り込んだ構成としている。なお、抵抗Ｒ１０は比較器１の閾値設定用の抵抗であり、電流／電圧変換器１２のＬレベル（ＤＣレベル）より抵抗分だけ高い電圧を設定している。比較器１とダイオードＤ１２は平均値ずれを防止するために用いている。   The bottom detection is composed of an operational amplifier 40 (operational amplifier 1), a diode D10, a resistor R11, and a capacitor C10. As in the case of the peak detector 1, the operational amplifier 1 is incorporated in the feedback of the voltage follower. Yes. The resistor R10 is a threshold setting resistor for the comparator 1 and sets a voltage higher than the L level (DC level) of the current / voltage converter 12 by the resistance. The comparator 1 and the diode D12 are used to prevent the average value deviation.

ピーク検出器１の後段には、トランジスタのエミッタフォロワと抵抗による分圧器（Ｑ２０，Ｒ２０）を接続し、もう一方にはトランジスタとエミッタフォロワと抵抗による分圧器（Ｑ２１，Ｒ２１）を設け、差動増幅器１３のオフセット補償の帰還出力を接続して加算器（Ｒ２２，Ｒ２３）を介して、差動増幅器１３の反転入力端子に入力している。このように構成することにより、分圧／加算器２４（図１参照）を簡単な構成で作ることができる。即ち、トランジスタＱ２０と抵抗Ｒ２０による回路と、トランジスタＱ２１と抵抗Ｒ２１による回路と、各トランジスタＱ２０，Ｑ２１のエミッタフォロワに接続された抵抗Ｒ２２とＲ２３の接続点の電圧を差動増幅器１３の反転入力に接続した構成で、分圧／加算器２４を構成している。   A voltage divider (Q20, R20) using a transistor emitter follower and a resistor is connected to the subsequent stage of the peak detector 1, and a voltage divider (Q21, R21) using a transistor, an emitter follower, and a resistor is provided on the other side. The feedback output of the offset compensation of the amplifier 13 is connected and input to the inverting input terminal of the differential amplifier 13 via the adders (R22, R23). With this configuration, the voltage divider / adder 24 (see FIG. 1) can be made with a simple configuration. That is, the voltage at the connection point of the circuit of the transistor Q20 and the resistor R20, the circuit of the transistor Q21 and the resistor R21, and the resistors R22 and R23 connected to the emitter followers of the transistors Q20 and Q21 is input to the inverting input of the differential amplifier 13. The voltage divider / adder 24 is configured by the connected configuration.

差動増幅器１３の正転入力には、電流／電圧変換器１２に加算器の回路と同等の回路（トランジスタＱ２２，抵抗Ｒ２４，抵抗Ｒ２５）を接続し、同レベルとなるようにしている。差動増幅器１３のオフセット補償回路は、抵抗Ｒ３０，Ｒ３１とコンデンサＣ３０からなるローパスフィルタ（ＬＰＦ１）に増幅器２６を接続して誤差増幅し、抵抗Ｒ３２とコンデンサＣ３１からなるローパスフィルタ（ＬＰＦ２）を介して、分圧／加算器２４に入力されている。   A circuit (transistor Q22, resistor R24, resistor R25) equivalent to the circuit of the adder is connected to the current / voltage converter 12 at the normal input of the differential amplifier 13 so as to be at the same level. The offset compensation circuit of the differential amplifier 13 connects the amplifier 26 to a low-pass filter (LPF1) composed of resistors R30 and R31 and a capacitor C30 to amplify the error, and passes through a low-pass filter (LPF2) composed of a resistor R32 and a capacitor C31. Are input to the voltage divider / adder 24.

差動増幅器１３の正転出力には識別器２８が接続される。無信号時の出力ばたつきを抑制する回路は、ピーク検出回路２９（ピーク検出回路２）と比較器３０（比較器２）とで構成される。ピーク検出回路２９は、オペアンプ４３（オペアンプ３）とダイオードＤ４０とコンデンサＣ４０より構成されている。そして、ピーク検出回路１と同様に、ダイオードＤ４０をオペアンプ３のボルテージフォロワの帰還内に取り込んだ構成となっており、差動増幅器１３の出力のピーク値を正確に検出して比較器３０（比較器２）に入力する。   A discriminator 28 is connected to the normal output of the differential amplifier 13. The circuit that suppresses the output fluctuation at the time of no signal includes a peak detection circuit 29 (peak detection circuit 2) and a comparator 30 (comparator 2). The peak detection circuit 29 includes an operational amplifier 43 (operational amplifier 3), a diode D40, and a capacitor C40. Similarly to the peak detection circuit 1, the diode D40 is incorporated in the feedback of the voltage follower of the operational amplifier 3, and the peak value of the output of the differential amplifier 13 is accurately detected to detect the comparator 30 (comparison). Input to the device 2).

比較器２は、差動増幅器１３の出力が閾値（抵抗Ｒ４１とＲ４０の分圧電圧）以下になった時に、出力はＨレベルにすることで識別器２８を制御し、無信号時に受信器出力をＬレベルに固定する。識別器２８の負入力端子には、抵抗Ｒ４２を定電流が流れることによる一定電圧が入力されている。   The comparator 2 controls the discriminator 28 by setting the output to the H level when the output of the differential amplifier 13 becomes equal to or lower than the threshold value (divided voltage of the resistors R41 and R40). Is fixed at the L level. A constant voltage generated by a constant current flowing through the resistor R42 is input to the negative input terminal of the discriminator 28.

リセット部は、リミッタアンプ４２と、抵抗Ｒ５０，Ｒ５１，Ｒ５２と、トランジスタＱ５０とで構成される。コンデンサＣ１１に並列にトランジスタＱ５０と抵抗Ｒ５２の直列回路を接続し、このベースにリセット信号を入力してコンデンサＣ１１の電荷を抜くようになっている。また、リセット信号の振幅が変動しても確実にコンデンサＣ１１の電荷を抜くように、リミッタアンプ４２を接続し、トランジスタＱ５０のベース電圧（Ｈレベル時の電圧）が一定となるような構成としている。   The reset unit includes a limiter amplifier 42, resistors R50, R51, R52, and a transistor Q50. A series circuit of a transistor Q50 and a resistor R52 is connected in parallel to the capacitor C11, and a reset signal is input to this base to remove the charge from the capacitor C11. Further, a limiter amplifier 42 is connected so that the charge of the capacitor C11 is surely extracted even if the amplitude of the reset signal fluctuates, so that the base voltage (voltage at H level) of the transistor Q50 is constant. .

（付記１）
受光素子の出力電流を電圧信号に変換する電流／電圧変換器と、
該電流／電圧変換器の出力をその一方の入力に、他方の入力に前記電流／電圧変換器の出力のピーク値と、そのオフセット電圧を補償するための第１の帰還回路の出力電圧を分圧、加算した分圧／加算器のレベルを入力する差動増幅器と、
該差動増幅器の出力に接続された、無信号時の差動増幅器の出力のＤＣレベルを閾値として設定した識別器と、
前記ピーク値を検出するピーク検出回路にリセット信号を入力してピーク値を強制的に放電する放電回路と、
を有し、前記識別器の出力をその出力とするように構成された受信器を搭載した電子装置。 (Appendix 1)
A current / voltage converter that converts the output current of the light receiving element into a voltage signal;
The output of the current / voltage converter is divided into one input, the peak value of the output of the current / voltage converter and the output voltage of the first feedback circuit for compensating the offset voltage are divided into the other input. A differential amplifier for inputting the pressure, the added partial voltage / adder level, and
An identifier connected to the output of the differential amplifier and set as a threshold value the DC level of the output of the differential amplifier when there is no signal;
A discharge circuit for forcibly discharging the peak value by inputting a reset signal to the peak detection circuit for detecting the peak value;
And an electronic device equipped with a receiver configured to use the output of the discriminator as its output.

（付記２）
前記ピーク検出回路のピーク値を強制放電させるリセット信号をリミッタアンプに接続し、該リミッタアンプの出力で充放電用コンデンサを強制放電させるように構成したことを特徴とする付記１記載の受信器を搭載した電子装置。 (Appendix 2)
The receiver according to claim 1, wherein a reset signal for forcibly discharging the peak value of the peak detection circuit is connected to a limiter amplifier, and the charge / discharge capacitor is forcibly discharged by the output of the limiter amplifier. On-board electronic device.

（付記３）
前記差動増幅器の出力をピーク検出回路で検出し、該ピーク検出回路の出力を比較器で所定の基準電圧と比較し、該比較器でピーク検出レベルが設定レベル以下になると、受信器出力を“０”レベルに固定する信号を前記比較器から前記識別器に与えるように構成したことを特徴とする付記１記載の受信器を搭載した電子装置。 (Appendix 3)
The output of the differential amplifier is detected by a peak detection circuit, the output of the peak detection circuit is compared with a predetermined reference voltage by a comparator, and when the peak detection level is lower than a set level by the comparator, the receiver output is An electronic apparatus equipped with a receiver according to appendix 1, wherein a signal to be fixed at a "0" level is provided from the comparator to the discriminator.

（付記４）
前記差動増幅器の入力をピーク検出回路で検出し、該ピーク検出回路の出力を比較器で所定の基準電圧と比較し、該比較器でピーク検出レベルが設定レベル以下になると、受信器出力を“０”レベルに固定する信号を前記比較器から前記識別器に与えるように構成したことを特徴とする付記１記載の受信器を搭載した電子装置。 (Appendix 4)
The input of the differential amplifier is detected by a peak detection circuit, the output of the peak detection circuit is compared with a predetermined reference voltage by a comparator, and when the peak detection level is lower than a set level by the comparator, the receiver output is An electronic apparatus equipped with a receiver according to appendix 1, wherein a signal to be fixed at a "0" level is provided from the comparator to the discriminator.

（付記５）
前記第１の帰還回路を、ローパスフィルタと、増幅器と、スイッチで構成し、受信領域、非受信領域でそれぞれ帰還回路を独立して動作させるようにしたことを特徴とする付記１記載の受信器を搭載した電子装置。 (Appendix 5)
The receiver according to claim 1, wherein the first feedback circuit is configured by a low-pass filter, an amplifier, and a switch, and the feedback circuit is operated independently in the reception region and the non-reception region. Electronic device equipped with.

（付記６）
前記識別器出力に、ローパスフィルタと、増幅器と、スイッチで構成した第２の帰還回路を接続し、その帰還回路出力と前記第１の帰還回路出力を接続し、それぞれの帰還回路を受信領域と、非受信領域で交互に動作させることを特徴とする請求項６記載の受信器を搭載した電子装置。 (Appendix 6)
A second feedback circuit composed of a low-pass filter, an amplifier, and a switch is connected to the discriminator output, the feedback circuit output and the first feedback circuit output are connected, and each feedback circuit is connected to a reception area. 7. An electronic device equipped with a receiver according to claim 6, wherein the electronic device is alternately operated in a non-receiving area.

（付記７）
前記分圧／加算器を２つのエミッタフォロワと、このエミッタフォロワを２つの抵抗で接続し、その接続点の電圧を前記差動増幅器の一方の入力としたことを特徴とする付記１記載の受信器を搭載した電子装置。 (Appendix 7)
The reception according to claim 1, wherein the voltage divider / adder is connected to two emitter followers and two emitter followers by two resistors, and the voltage at the connection point is used as one input of the differential amplifier. Electronic device equipped with a container.

本発明の第１の実施の形態例を示すブロック図である。1 is a block diagram illustrating a first exemplary embodiment of the present invention. 平均値ずれの制御回路動作を示す図である。It is a figure which shows the control circuit operation | movement of an average value shift | offset | difference. 本発明の第２の実施の形態例を示すブロック図である。It is a block diagram which shows the 2nd Example of this invention. 本発明の第３の実施の形態例を示すブロック図である。It is a block diagram which shows the 3rd Embodiment of this invention. 本発明の第４の実施の形態例を示すブロック図である。It is a block diagram which shows the 4th Embodiment of this invention. 本発明の具体的回路構成例を示す図である。It is a figure which shows the specific circuit structural example of this invention. 光加入者伝送路の概念図である。It is a conceptual diagram of an optical subscriber transmission line. 従来装置の構成例を示すブロック図である。It is a block diagram which shows the structural example of a conventional apparatus.

符号の説明Explanation of symbols

１１ 受光素子
１２ 電流／電圧変換器
１３ 差動増幅器
２１ ピーク検出回路１
２２ 比較器１
２３ 整流素子
２４ 分圧／加算器
２５ ＬＰＦ２
２６ 増幅器
２７ ＬＰＦ１
２８ 識別器
２９ ピーク検出回路２
３０ 比較器３０ DESCRIPTION OF SYMBOLS 11 Light receiving element 12 Current / voltage converter 13 Differential amplifier 21 Peak detection circuit 1
22 Comparator 1
23 Rectifier 24 Voltage Divider / Adder 25 LPF2
26 Amplifier 27 LPF1
28 Discriminator 29 Peak Detection Circuit 2
30 Comparator 30

Claims (5)

受光素子の出力電流を電圧信号に変換する電流／電圧変換器と、
該電流／電圧変換器の出力をその一方の入力に、他方の入力に前記電流／電圧変換器の出力のピーク値と、そのオフセット電圧を補償するための第１の帰還回路の出力電圧とを分圧、加算した分圧／加算器のレベルを入力する差動増幅器と、
該差動増幅器の出力に接続された、無信号時の差動増幅器の出力のＤＣレベルを閾値として設定した識別器と、
前記ピーク値を検出する第１のピーク検出回路にリセット信号を入力してピーク値を強制的に放電する放電回路と、
を有し、前記識別器の出力をその出力とするように構成された受信器を搭載した電子装置。 A current / voltage converter that converts the output current of the light receiving element into a voltage signal;
The output of the current / voltage converter is input to one input, and the peak value of the output of the current / voltage converter and the output voltage of the first feedback circuit for compensating the offset voltage are input to the other input. A differential amplifier that inputs the divided voltage and the added divided voltage / adder level; and
An identifier connected to the output of the differential amplifier and set as a threshold value the DC level of the output of the differential amplifier when there is no signal;
A discharge circuit for forcibly discharging the peak value by inputting a reset signal to the first peak detection circuit for detecting the peak value;
And an electronic device equipped with a receiver configured to use the output of the discriminator as its output. 前記第１のピーク検出回路のピーク値を強制放電させるリセット信号をリミッタアンプに接続し、該リミッタアンプの出力で充放電用コンデンサを強制放電させるように構成したことを特徴とする請求項１記載の受信器を搭載した電子装置。   2. The configuration according to claim 1, wherein a reset signal for forcibly discharging the peak value of the first peak detection circuit is connected to a limiter amplifier, and the charge / discharge capacitor is forcibly discharged by the output of the limiter amplifier. An electronic device with a receiver. 前記差動増幅器の出力を第２のピーク検出回路で検出し、該第２のピーク検出回路の出力を比較器で所定の基準電圧と比較し、該比較器でピーク検出レベルが設定レベル以下になると、受信器出力をＬレベルに固定する信号を前記比較器から前記識別器に与えるように構成したことを特徴とする請求項１記載の受信器を搭載した電子装置。   The output of the differential amplifier is detected by a second peak detection circuit, the output of the second peak detection circuit is compared with a predetermined reference voltage by a comparator, and the peak detection level is reduced below a set level by the comparator. The electronic device with a receiver according to claim 1, wherein a signal for fixing the receiver output to an L level is provided from the comparator to the discriminator. 前記差動増幅器の入力を第２のピーク検出回路で検出し、該第２のピーク検出回路の出力を比較器で所定の基準電圧と比較し、該比較器でピーク検出レベルが設定レベル以下になると、受信器出力をＬレベルに固定する信号を前記比較器から前記識別器に与えるように構成したことを特徴とする請求項１記載の受信器を搭載した電子装置。   The input of the differential amplifier is detected by a second peak detection circuit, the output of the second peak detection circuit is compared with a predetermined reference voltage by a comparator, and the peak detection level is reduced below a set level by the comparator. The electronic device with a receiver according to claim 1, wherein a signal for fixing the receiver output to an L level is provided from the comparator to the discriminator. 前記第１の帰還回路を、ローパスフィルタと、増幅器と、スイッチで構成し、受信領域、非受信領域でそれぞれ帰還回路を独立して動作させるようにしたことを特徴とする請求項１記載の受信器を搭載した電子装置。   2. The reception according to claim 1, wherein the first feedback circuit includes a low-pass filter, an amplifier, and a switch, and the feedback circuit is operated independently in the reception region and the non-reception region. Electronic device equipped with a container.
JP2006085847A 2006-03-27 2006-03-27 Electronic apparatus mounted with receiver Pending JP2007266726A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006085847A JP2007266726A (en) 2006-03-27 2006-03-27 Electronic apparatus mounted with receiver

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006085847A JP2007266726A (en) 2006-03-27 2006-03-27 Electronic apparatus mounted with receiver

Publications (1)

Publication Number Publication Date
JP2007266726A true JP2007266726A (en) 2007-10-11

Family

ID=38639320

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006085847A Pending JP2007266726A (en) 2006-03-27 2006-03-27 Electronic apparatus mounted with receiver

Country Status (1)

Country Link
JP (1) JP2007266726A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009246537A (en) * 2008-03-28 2009-10-22 Nippon Telegr & Teleph Corp <Ntt> Amplifier circuit

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0818429A (en) * 1994-07-04 1996-01-19 Fujitsu Ltd Optical receiver
JPH08163051A (en) * 1994-12-01 1996-06-21 Nec Corp Burst mode digital receiver
JPH11355361A (en) * 1998-06-08 1999-12-24 Nec Corp Burst light receiving device and burst light signal receiving method
JP2000022765A (en) * 1998-07-02 2000-01-21 Mitsubishi Electric Corp Receiver with atc function
JP2001352353A (en) * 2000-06-08 2001-12-21 Mitsubishi Electric Corp Burst signal receiver

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0818429A (en) * 1994-07-04 1996-01-19 Fujitsu Ltd Optical receiver
JPH08163051A (en) * 1994-12-01 1996-06-21 Nec Corp Burst mode digital receiver
JPH11355361A (en) * 1998-06-08 1999-12-24 Nec Corp Burst light receiving device and burst light signal receiving method
JP2000022765A (en) * 1998-07-02 2000-01-21 Mitsubishi Electric Corp Receiver with atc function
JP2001352353A (en) * 2000-06-08 2001-12-21 Mitsubishi Electric Corp Burst signal receiver

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009246537A (en) * 2008-03-28 2009-10-22 Nippon Telegr & Teleph Corp <Ntt> Amplifier circuit

Similar Documents

Publication Publication Date Title
JP4532563B2 (en) Optical receiver and identification threshold value generation method thereof
JP4261514B2 (en) Burst head detection circuit
US20170294970A1 (en) Optical receiver, optical termination device, and optical communication system
JP5725168B2 (en) Detection device, optical receiver, detection method, and optical reception method
JP2008211702A (en) Pre-amplifier and optical receiving device using the same
JP2010093353A (en) Optical receiver
KR20160057890A (en) High speed signal level detector and burst-mode trans impedance amplifier using the signal level detector
JP6661057B1 (en) Limiting amplifier circuit
US7382987B2 (en) Identification level control method and optical receiver
JP2002164855A (en) Optical reception circuit
US7903984B2 (en) Optical receiver
JPWO2019163135A1 (en) Signal detection circuit, optical receiver, master station device, and signal detection method
US8447192B2 (en) Infrared receiver circuit
JP2962218B2 (en) Digital optical receiving circuit
JP2007266726A (en) Electronic apparatus mounted with receiver
JP5025771B2 (en) Gain control device for variable gain amplifier and gain control method thereof
JP4088679B2 (en) Receiving method and receiving circuit
US7583944B2 (en) Demodulation and regulation concept for IR receivers
JP2016012856A (en) Optical receiving circuit, optical transceiver, and method for controlling cross point of reception output waveform
JP2000201113A (en) Method and device for receiving burst optical signal
JP2013005327A (en) Optical receiver
JP3889540B2 (en) Equalization amplifier
US9166702B2 (en) Signal level detect circuit with reduced loss-of-signal assertion delay
JP2010258858A (en) Feedforward type agc circuit
JP2004274360A (en) Amplifier circuit, receiving circuit and optical receiving circuit

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080806

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20101020

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101026

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101224

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20110322