JP3889540B2 - Equalization amplifier - Google Patents

Equalization amplifier Download PDF

Info

Publication number
JP3889540B2
JP3889540B2 JP37564199A JP37564199A JP3889540B2 JP 3889540 B2 JP3889540 B2 JP 3889540B2 JP 37564199 A JP37564199 A JP 37564199A JP 37564199 A JP37564199 A JP 37564199A JP 3889540 B2 JP3889540 B2 JP 3889540B2
Authority
JP
Japan
Prior art keywords
amplifier
peak detection
detection circuit
data signal
gain
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP37564199A
Other languages
Japanese (ja)
Other versions
JP2001189632A (en
Inventor
剛 小宮
邦明 本島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP37564199A priority Critical patent/JP3889540B2/en
Publication of JP2001189632A publication Critical patent/JP2001189632A/en
Application granted granted Critical
Publication of JP3889540B2 publication Critical patent/JP3889540B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Amplifiers (AREA)

Description

【０００１】
【発明の属する技術分野】
本発明は、光伝送システムにおいて、光ファイバ伝送路の損失を補償するための等化増幅器に関する。
【０００２】
【従来の技術】
光伝送システムにおいて、信号光は光ファイバ伝送路を伝送するに連れて減衰するため、伝送路の終端で受光した信号の振幅は伝送路の距離によって異なる。この伝送路の損失を補償するため、通常、受光側に等化増幅器が設けられている。等化増幅器は、増幅した信号振幅から自動的に増幅器の利得を制御し、出力振幅を一定に保つ。
【０００３】
光受信器を小型化するため、光通信用の等化増幅器は集積化されている。等化増幅器内の各増幅器はＤＣ直結増幅器により構成されている。ＤＣ直結増幅器は、等化増幅器に要求される高い利得に対してＤＣオフセットを生じる。そのため、ＤＣオフセットをキャンセルするためのＤＣフィードバックループが必須となる。
【０００４】
図３は、従来の等化増幅器の構成を示すブロック図である。この等化増幅器は、前段アンプ１１、ＡＧＣ（ＡutomaticＧain Control）アンプ１２、後段アンプ１３、ピーク検波回路１４および差動アンプ１５から構成されている。図３において、ＩＮ１は信号入力端子、ＩＮ２はしきい値入力端子、ＩＮ３は基準電圧入力端子、ＯＵＴ１は正相データ出力端子、ＯＵＴ２は逆相データ出力端子である。この等化増幅器は、後段アンプ１３から出力される正相および逆相の出力データ信号の振幅を、ピーク検波回路１４にてピーク検波することによってＤＣフィードバック制御を行う構成となっている。
【０００５】
図３に示す等化増幅器の作用について説明する。光ファイバ伝送路を伝搬してきた信号光は、光受信器の図示しないフォトディテクタによって電気信号に変換される。その電気信号は図示しない前置増幅器により増幅され、デジタルデータ信号列に変換される。デジタルデータ信号列は、信号入力端子ＩＮ１を介して前段アンプ１１に入力される。また、前段アンプ１１には、しきい値入力端子ＩＮ２を介してしきい値電圧が入力される。
【０００６】
前段アンプ１１の出力信号は次段のＡＧＣアンプ１２によりさらに増幅される。ＡＧＣアンプ１２の出力信号は次段の後段アンプ１３によってさらに増幅される。後段アンプ１３からは、正相データ出力端子ＯＵＴ１および逆相データ出力端子ＯＵＴ２を介してそれぞれ正相の出力データ信号および逆相の出力データ信号が外部へ出力される。
【０００７】
また、後段アンプ１３の正相および逆相の出力データ信号はピーク検波回路１４にも入力される。ピーク検波回路１４では、入力信号のピーク検波により振幅のピーク値が検出される。ピーク検波回路１４の出力信号は差動アンプ１５に入力される。その入力信号は、差動アンプ１５において、基準電圧入力端子ＩＮ３から入力された基準電圧と比較される。そして、２つの電圧の差は差動アンプ１５において増幅される。その増幅された差信号はしきい値電圧としてしきい値入力端子ＩＮ２に入力される。
【０００８】
このようにしてＤＣフィードバックループが形成され、ピーク検波回路１４の出力信号と基準電圧とを比較した結果がしきい値入力端子ＩＮ２にフィードバックされることにより、正相データ出力端子ＯＵＴ１と逆相データ出力端子ＯＵＴ２でのＤＣオフセットがキャンセルされる。なお、等化増幅器は、同様な動作原理に基づいて、入力振幅にかかわわらずに出力振幅を一定にするＡＧＣ機能を有しているが、ＡＧＣ機能についての説明は省略する。
【０００９】
つぎに、ＤＣフィードバック機構について、図４〜図９を参照しながら詳細に説明する。図４は、ＤＣオフセットが制御されていない場合の後段アンプ１３の正相および逆相の出力データ信号の波形図である。図４において、Ｖｓは正相出力データ信号のスペース側の電圧値と逆相出力データ信号のスペース側の電圧値との差である。また、Ｖｍは正相出力データ信号のマーク側の電圧値と逆相出力データ信号のマーク側の電圧値との差である。図４に示すように、ＤＣオフセットが生じている場合には、正相出力データ信号のマーク側の電圧値と逆相出力データ信号のスペース側の電圧値とは一致しない。
【００１０】
図５は、ＤＣオフセットが制御されている場合の後段アンプ１３の正相および逆相の出力データ信号の波形図である。図５において、ＶＲは等化増幅器の設定出力振幅である。ＤＣオフセットが生じていない場合には、図５に示すように、正相出力データ信号のマーク側の電圧値と逆相出力データ信号のスペース側の電圧値とはほぼ一致することになる。したがって、ＤＣオフセットをキャンセルするためには、つぎの（１）式が成り立つようにしきい値入力端子ＩＮ２に入力されるしきい値電圧を制御する必要がある。
Ｖｓ＝Ｖｍ＝ＶＲ ・・・（１）
【００１１】
ピーク検波回路１４を用いた場合、ＤＣフィードバック制御は、つぎのようにして実現される。図６は、フィードバック制御されていない場合の後段アンプ１３の正相および逆相の出力データ信号、並びにそれらの出力データ信号を設定出力振幅ＶＲだけレベルシフトした場合の各信号の波形図である。図７は、フィードバック制御されている場合の後段アンプ１３の正相および逆相の出力データ信号、並びにそれらの出力データ信号を設定出力振幅ＶＲだけレベルシフトした場合の各信号の波形図である。図８は、フィードバック制御されていない場合の後段アンプ１３の正相出力データ信号、および後段アンプ１３の逆相出力データ信号を設定出力振幅ＶＲだけレベルシフトした場合の信号の波形図である。図９は、フィードバック制御されている場合の後段アンプ１３の正相出力データ信号、および後段アンプ１３の逆相出力データ信号を設定出力振幅ＶＲだけレベルシフトした場合の信号の波形図である。
【００１２】
上記（１）式が成り立つようにするためには、図９から明らかなように、後段アンプ１３の正相出力データ信号のスペース側のピーク検波値ＶＮｓと、後段アンプ１３の逆相出力データ信号をレベルシフトした信号のスペース側のピーク検波値ＶＳＩｓとの差をなくす、すなわちつぎの（２）式が成り立つようにしきい値電圧を制御してしきい値入力端子ＩＮ２に入力させる。
ＶＮｓ−ＶＳＩｓ＝０ ・・・（２）
【００１３】
【発明が解決しようとする課題】
しかしながら、上述した従来の等化増幅器では、前段アンプ１１がリニアに動作している間はＤＣフィードバック動作が正常に働くが、前段アンプ１１が飽和するとしきい値電圧の変化に対するピーク検波値の変化量がほとんどなくなってしまう。そのため、ＤＣフィードバック動作が不安定となり、しきい値電圧が異常な電圧値に設定されてしまい、ＤＣフィードバック制御が正常に働かないという問題点がある。
【００１４】
本発明は、上記問題点を解決するためになされたもので、前段のアンプが飽和動作している状態においても、出力信号の振幅のピーク検波値に基づいて安定したしきい値電圧を発生させることができ、それによってＤＣフィードバック制御が正常に動作する等化増幅器を得ることを目的とする。
【００１５】
【課題を解決するための手段】
上記目的を達成するため、本発明にかかる等化増幅器は、増幅対象である入力信号およびしきい値電圧が入力される前段アンプと、前記前段アンプから出力された正相のデータ信号および逆相のデータ信号が入力されるＡＧＣアンプと、前記ＡＧＣアンプから出力された正相のデータ信号および逆相のデータ信号が入力され、かつ増幅後の正相のデータ信号および逆相のデータ信号を外部へ出力する後段アンプと、前記前段アンプから出力された正相のデータ信号および逆相のデータ信号の振幅を検出する第１のピーク検波回路と、前記後段アンプから出力された正相のデータ信号および逆相のデータ信号の振幅を検出する第２のピーク検波回路と、前記第１のピーク検波回路から出力された信号、前記第２のピーク検波回路から出力された信号および基準電圧に基づいて前記しきい値電圧を制御するＤＣフィードバック制御回路と、を備え、前記ＤＣフィードバック制御回路は、前記第２のピーク検波回路から出力された信号および前記基準電圧が入力され、かつ前記第１のピーク検波回路から出力された信号に基づいて利得を制御可能な差動アンプを備えることを特徴とする。
【００１６】
この発明によれば、第１のピーク検波回路は、前段アンプから出力された正相のデータ信号および逆相のデータ信号の振幅を検出し、第２のピーク検波回路は、後段アンプから出力された正相のデータ信号および逆相のデータ信号の振幅を検出する。そして、ＤＣフィードバック制御回路は、第１のピーク検波回路の出力信号、第２のピーク検波回路の出力信号および基準電圧に基づいて、前段アンプへ供給するしきい値電圧を制御する。
【００１７】
また、この発明によれば、前記ＤＣフィードバック制御回路は、前記第２のピーク検波回路から出力された信号および前記基準電圧が入力され、かつ前記第１のピーク検波回路から出力された信号に基づいて利得を制御可能な差動アンプを備えており、第１のピーク検波回路により検出された前段アンプの出力振幅によって差動アンプの利得が制御される。
【００１８】
そして、前記差動アンプは、前記第１のピーク検波回路の振幅検出の結果、前記前段アンプが利得飽和を起こしていない場合、利得を高くし、一方、前記前段アンプが利得飽和を起こしている場合、利得を低くする構成となっていてもよい。この場合、前段アンプが利得飽和を起こしていない場合には差動アンプの利得は高くなり、一方、前段アンプが利得飽和を起こしている場合には差動アンプの利得は低くなる。
【００２１】
【発明の実施の形態】
以下に、本発明にかかる等化増幅器の実施の形態について図面を参照しつつ詳細に説明する。
【００２２】
実施の形態１．
図１は、本発明の実施の形態１にかかる等化増幅器の構成を示すブロック図である。この等化増幅器は、前段アンプ２１、ＡＧＣアンプ２２、後段アンプ２３、第１のピーク検波回路２６、第２のピーク検波回路２４およびＤＣフィードバック制御回路３を備えている。ＤＣフィードバック制御回路３は可変利得増幅器である差動アンプ３１により構成されている。
【００２３】
前段アンプ２１の２個の入力端子はそれぞれ等化増幅器の信号入力端子ＩＮ１およびしきい値入力端子ＩＮ２に接続されている。前段アンプ２１の２個の出力端子はそれぞれＡＧＣアンプ２２の２個の入力端子に接続されているとともに、それぞれ第１のピーク検波回路２６の２個の入力端子に接続されている。ＡＧＣアンプ２２の２個の出力端子はそれぞれ後段アンプ２３の２個の入力端子に接続されている。
【００２４】
後段アンプ２３の２個の出力端子はそれぞれ等化増幅器の正相および逆相の出力端子ＯＵＴ１，ＯＵＴ２に接続されているとともに、それぞれ第２のピーク検波回路２４の２個の入力端子に接続されている。第２のピーク検波回路２４の出力端子および基準電圧入力端子ＩＮ３はそれぞれ差動アンプ３１の２個の入力端子に接続されている。差動アンプ３１の出力端子はしきい値入力端子ＩＮ２に接続されている。
【００２５】
第１のピーク検波回路２６は、前段アンプ２１の正相および逆相の出力信号の振幅をピーク検波し、それに基づいて前段アンプ２１が利得飽和を起こしているか否かを検出する。第１のピーク検波回路２６の検出結果に基づいて、差動アンプ３１の利得が制御される。すなわち、前段アンプ２１が利得飽和を起こしている場合、差動アンプ３１の利得は低くなる。一方、前段アンプ２１が利得飽和を起こしていない場合、差動アンプ３１の利得は高くなる。
【００２６】
つぎに、図１に示す等化増幅器の作用について説明するが、前段アンプ２１から後段アンプ２３へ至る電気信号の流れ、並びに第２のピーク検波回路２４および差動アンプ３１からなるＤＣフィードバックループの作用については従来例と同じであるので、重複する説明を省略する。また、等化増幅器のＡＧＣ機能についての説明も省略する。したがって、以下に、第１のピーク検波回路２６による差動アンプ３１の利得制御について説明する。
【００２７】
信号入力端子ＩＮ１から入力された信号の振幅が前段アンプ２１の利得飽和領域にある場合、第１のピーク検波回路２６により前段アンプ２１が利得飽和領域にあることが検出される。そして、第１のピーク検波回路２６により差動アンプ３１の利得は低くなる。それによって、ＤＣフィードバック制御が不安定になって異常な値のしきい値電圧が前段アンプ２１へ出力されるのが防止される。ここで、前段アンプ２１が利得飽和領域にある場合には等化増幅器の利得は低くなっているので、しきい値電圧値の制御に関して高い精度が要求されない。したがって、ＤＣフィードバックループの利得を低くすることについては何ら問題はない。
【００２８】
一方、信号入力端子ＩＮ１から入力された信号の振幅が前段アンプ２１の線形利得領域にある場合、第１のピーク検波回路２６により前段アンプ２１が線形利得領域にあることが検出される。そして、第１のピーク検波回路２６により差動アンプ３１の利得は高くなる。それによって、ＤＣフィードバック制御利得が高くなり、等化増幅器が高利得の場合においてもＤＣオフセットが正確にキャンセルされる。
【００２９】
上述したように、実施の形態１によれば、前段アンプ２１が線形利得領域にある場合、第１のピーク検波回路２６により差動アンプ３１の利得が高くなるため、ＤＣオフセットを確実にキャンセルすることができる。また、入力信号の振幅が大きくて前段アンプ２１が利得飽和領域にある場合には、第１のピーク検波回路２６により差動アンプ３１の利得が低くなるため、差動アンプ３１から適当なしきい値電圧が出力されることになる。したがって、前段アンプ２１が線形利得領域にあっても、あるいは利得飽和領域にあっても、ＤＣフィードバック制御は常に正常に動作するという効果を奏する。
【００３０】
実施の形態２．
図２は、本発明の実施の形態２にかかる等化増幅器の構成を示すブロック図である。実施の形態２が実施の形態１と異なるのは、ＤＣフィードバック制御回路３に代えて、差動アンプ４１および切り換えスイッチ４２よりなるＤＣフィードバック制御回路４を設けたことと、切り換えスイッチ４２に所定のしきい値電圧を入力させるようにしたことである。その他の構成は実施の形態１と同じであるので、実施の形態１と同一の構成については同じ符号を付して説明を省略する。以下に、実施の形態１と異なる構成についてのみ説明する。
【００３１】
差動アンプ４１の２個の入力端子には、それぞれ第２のピーク検波回路２４の出力端子および基準電圧入力端子ＩＮ３が接続されている。差動アンプ４１の出力端子は、切り換えスイッチ４２の一方の入力端子に接続されている。切り換えスイッチ４２のもう一方の入力端子にはしきい値電圧入力端子ＩＮ４が接続されている。しきい値電圧入力端子ＩＮ４には所定のしきい値電圧が印加される。切り換えスイッチ４２の出力端子は、しきい値入力端子ＩＮ２に接続されている。切り換えスイッチ４２の切り換え動作は、第１のピーク検波回路２６により制御される。
【００３２】
第１のピーク検波回路２６により前段アンプ２１が利得飽和を起こしていることが検出された場合、切り換えスイッチ４２はしきい値電圧入力端子ＩＮ４側が有効となるように切り換えられる。一方、第１のピーク検波回路２６により前段アンプ２１が利得飽和を起こしていないことが検出された場合、切り換えスイッチ４２は差動アンプ４１の出力側が有効となるように切り換えられる。
【００３３】
つぎに、図２に示す等化増幅器の作用について説明するが、前段アンプ２１から後段アンプ２３へ至る電気信号の流れ、並びに第２のピーク検波回路２４および差動アンプ４１からなるＤＣフィードバックループの作用については従来例と同じであるので、重複する説明を省略する。また、等化増幅器のＡＧＣ機能についての説明も省略する。したがって、以下に、第１のピーク検波回路２６による切り換えスイッチ４２の動作について説明する。
【００３４】
信号入力端子ＩＮ１から入力された信号の振幅が前段アンプ２１の利得飽和領域にある場合、第１のピーク検波回路２６により前段アンプ２１が利得飽和領域にあることが検出される。そして、切り換えスイッチ４２は、しきい値入力端子ＩＮ２にしきい値電圧入力端子ＩＮ４を接続するように切り換えられる。それによって、しきい値入力端子ＩＮ２を介して前段アンプ２１には所定のしきい値電圧が入力されることになる。
【００３５】
一方、信号入力端子ＩＮ１から入力された信号の振幅が前段アンプ２１の線形利得領域にある場合、第１のピーク検波回路２６により前段アンプ２１が線形利得領域にあることが検出される。そして、切り換えスイッチ４２は、しきい値入力端子ＩＮ２に差動アンプ４１の出力信号を供給するように切り換えられる。それによって、ＤＣフィードバックループが形成され、第２のピーク検波回路２４の出力信号と基準電圧とを比較した結果がしきい値入力端子ＩＮ２を介して前段アンプ２１にフィードバックされることになる。したがって、正相データ出力端子ＯＵＴ１と逆相データ出力端子ＯＵＴ２でのＤＣオフセットがキャンセルされる。
【００３６】
上述したように、実施の形態２によれば、前段アンプ２１が線形利得領域にある場合、切り換えスイッチ４２の切り換えによりＤＣフィードバックループが形成されるため、ＤＣオフセットをキャンセルすることができる。また、入力信号の振幅が大きくて前段アンプ２１が利得飽和領域にある場合には、切り換えスイッチ４２の切り換えにより前段アンプ２１に所定のしきい値電圧が入力される。したがって、前段アンプ２１が線形利得領域にあっても、あるいは利得飽和領域にあっても、ＤＣフィードバック制御は常に正常に動作するという効果を奏する。
【００３７】
以上において本発明は、上述した各実施の形態に限らず、種々設計変更可能であることはもちろんである。
【００３８】
【発明の効果】
以上、説明したとおり、本発明によれば、第１のピーク検波回路は、前段アンプから出力された正相のデータ信号および逆相のデータ信号の振幅を検出し、第２のピーク検波回路は、後段アンプから出力された正相のデータ信号および逆相のデータ信号の振幅を検出する。また、ＤＣフィードバック制御回路は、第１のピーク検波回路の出力信号、第２のピーク検波回路の出力信号および基準電圧に基づいて、前段アンプへ供給するしきい値電圧を制御する。そして、ＤＣフィードバック制御回路を構成する差動アンプの利得は、第１のピーク検波回路により検出された前段アンプの出力振幅によって制御される。したがって、入力信号の振幅が大きくて前段アンプが利得飽和領域にあることが検出された場合、差動アンプの利得制御によって前段アンプに適当なしきい値電圧が供給されるので、ＤＣフィードバック制御が正常に動作するという効果を奏する。
【００４０】
また、本発明によれば、ＤＣフィードバック制御回路を構成する差動アンプの利得は、前段アンプが利得飽和を起こしていない場合には高くなり、一方、前段アンプが利得飽和を起こしている場合には低くなる。したがって、前段アンプが線形利得領域にあっても、あるいは利得飽和領域にあっても、差動アンプの利得制御によって前段アンプに適当なしきい値電圧が供給されるので、ＤＣフィードバック制御は常に正常に動作するという効果を奏する。
【図面の簡単な説明】
【図１】 本発明の実施の形態１にかかる等化増幅器の構成を示すブロック図である。
【図２】 本発明の実施の形態２にかかる等化増幅器の構成を示すブロック図である。
【図３】 従来における等化増幅器の構成を示すブロック図である。
【図４】 ＤＣオフセットが制御されていない場合の等化増幅器の正相および逆相の出力データ信号の波形図である。
【図５】 ＤＣオフセットが制御されている場合の等化増幅器の正相および逆相の出力データ信号の波形図である。
【図６】 フィードバック制御されていない場合の等化増幅器の正相および逆相の出力データ信号、並びにそれらの出力データ信号を設定出力振幅ＶＲだけレベルシフトした場合の各信号の波形図である。
【図７】 フィードバック制御されている場合の等化増幅器の正相および逆相の出力データ信号、並びにそれらの出力データ信号を設定出力振幅ＶＲだけレベルシフトした場合の各信号の波形図である。
【図８】 フィードバック制御されていない場合の等化増幅器の正相出力データ信号、および等化増幅器の逆相出力データ信号を設定出力振幅ＶＲだけレベルシフトした場合の信号の波形図である。
【図９】 フィードバック制御されている場合の等化増幅器の正相出力データ信号、および等化増幅器の逆相出力データ信号を設定出力振幅ＶＲだけレベルシフトした場合の信号の波形図である。
【符号の説明】
ＩＮ１ 信号入力端子、ＩＮ２ しきい値入力端子、ＩＮ３ 基準電圧入力端子、ＩＮ４ 原しきい値電圧入力端子、ＯＵＴ１ 正相の出力端子、ＯＵＴ２ 逆相の出力端子、２１ 前段アンプ、２２ ＡＧＣアンプ、２３ 後段アンプ、２４ 第２のピーク検波回路、２６ 第１のピーク検波回路、３，４ ＤＣフィードバック制御回路、３１ 利得制御可能な差動アンプ、４１ 差動アンプ、４２ 切り換えスイッチ。[0001]
BACKGROUND OF THE INVENTION
The present invention relates to an equalizing amplifier for compensating for a loss in an optical fiber transmission line in an optical transmission system.
[0002]
[Prior art]
In the optical transmission system, the signal light attenuates as it is transmitted through the optical fiber transmission line, so that the amplitude of the signal received at the end of the transmission line varies depending on the distance of the transmission line. In order to compensate for this transmission line loss, an equalizing amplifier is usually provided on the light receiving side. The equalizing amplifier automatically controls the gain of the amplifier from the amplified signal amplitude and keeps the output amplitude constant.
[0003]
In order to reduce the size of the optical receiver, equalizing amplifiers for optical communication are integrated. Each amplifier in the equalization amplifier is constituted by a DC direct connection amplifier. DC direct-coupled amplifiers produce a DC offset for the high gain required of equalization amplifiers. Therefore, a DC feedback loop for canceling the DC offset is essential.
[0004]
FIG. 3 is a block diagram showing a configuration of a conventional equalizing amplifier. The equalizing amplifier includes a front-stage amplifier 11, an AGC (Automatic Gain Control) amplifier 12, a rear-stage amplifier 13, a peak detection circuit 14, and a differential amplifier 15. In FIG. 3, IN1 is a signal input terminal, IN2 is a threshold input terminal, IN3 is a reference voltage input terminal, OUT1 is a positive phase data output terminal, and OUT2 is a negative phase data output terminal. This equalizing amplifier is configured to perform DC feedback control by peak-detecting the amplitudes of the positive-phase and negative-phase output data signals output from the post-stage amplifier 13 by the peak detection circuit 14.
[0005]
The operation of the equalizing amplifier shown in FIG. 3 will be described. The signal light that has propagated through the optical fiber transmission line is converted into an electrical signal by a photodetector (not shown) of the optical receiver. The electric signal is amplified by a preamplifier (not shown) and converted into a digital data signal sequence. The digital data signal string is input to the pre-stage amplifier 11 via the signal input terminal IN1. Further, the threshold voltage is input to the pre-stage amplifier 11 via the threshold input terminal IN2.
[0006]
The output signal of the previous stage amplifier 11 is further amplified by the next stage AGC amplifier 12. The output signal of the AGC amplifier 12 is further amplified by the subsequent amplifier 13 of the next stage. The post-stage amplifier 13 outputs a normal-phase output data signal and a negative-phase output data signal to the outside via the positive-phase data output terminal OUT1 and the negative-phase data output terminal OUT2, respectively.
[0007]
The output data signals of the normal phase and the reverse phase of the post-stage amplifier 13 are also input to the peak detection circuit 14. In the peak detection circuit 14, the peak value of the amplitude is detected by peak detection of the input signal. The output signal of the peak detection circuit 14 is input to the differential amplifier 15. The input signal is compared with the reference voltage input from the reference voltage input terminal IN3 in the differential amplifier 15. The difference between the two voltages is amplified by the differential amplifier 15. The amplified difference signal is input to the threshold input terminal IN2 as a threshold voltage.
[0008]
In this way, a DC feedback loop is formed, and the result of comparing the output signal of the peak detection circuit 14 and the reference voltage is fed back to the threshold input terminal IN2, so that the positive phase data output terminal OUT1 and the negative phase data are reversed. The DC offset at the output terminal OUT2 is cancelled. Note that the equalizing amplifier has an AGC function for making the output amplitude constant regardless of the input amplitude based on the same operation principle, but the description of the AGC function is omitted.
[0009]
Next, the DC feedback mechanism will be described in detail with reference to FIGS. FIG. 4 is a waveform diagram of output data signals of the positive phase and the reverse phase of the post-stage amplifier 13 when the DC offset is not controlled. In FIG. 4, Vs is the difference between the space-side voltage value of the positive-phase output data signal and the space-side voltage value of the negative-phase output data signal. Vm is the difference between the voltage value on the mark side of the positive phase output data signal and the voltage value on the mark side of the negative phase output data signal. As shown in FIG. 4, when a DC offset occurs, the voltage value on the mark side of the positive phase output data signal does not match the voltage value on the space side of the negative phase output data signal.
[0010]
FIG. 5 is a waveform diagram of output data signals of the positive phase and the reverse phase of the post-stage amplifier 13 when the DC offset is controlled. In FIG. 5, VR is the set output amplitude of the equalizing amplifier. When the DC offset does not occur, as shown in FIG. 5, the voltage value on the mark side of the normal phase output data signal and the voltage value on the space side of the negative phase output data signal substantially coincide. Therefore, in order to cancel the DC offset, it is necessary to control the threshold voltage input to the threshold input terminal IN2 so that the following expression (1) is satisfied.
Vs = Vm = VR (1)
[0011]
When the peak detection circuit 14 is used, the DC feedback control is realized as follows. FIG. 6 is a waveform diagram of each signal when the output data signals of the positive phase and the reverse phase of the post-stage amplifier 13 in the case where feedback control is not performed, and those output data signals are level-shifted by the set output amplitude VR. FIG. 7 is a waveform diagram of each signal when the output data signals of the positive phase and the reverse phase of the post-stage amplifier 13 when feedback control is performed, and when these output data signals are level-shifted by the set output amplitude VR. FIG. 8 is a waveform diagram of signals when the positive-phase output data signal of the post-stage amplifier 13 and the reverse-phase output data signal of the post-stage amplifier 13 are level-shifted by the set output amplitude VR when feedback control is not performed. FIG. 9 is a waveform diagram of signals when the positive-phase output data signal of the rear-stage amplifier 13 and the reverse-phase output data signal of the rear-stage amplifier 13 are level-shifted by the set output amplitude VR when feedback control is performed.
[0012]
In order to satisfy the above formula (1), as is clear from FIG. 9, the space-side peak detection value VNs of the positive-phase output data signal of the post-stage amplifier 13 and the negative-phase output data signal of the post-stage amplifier 13 The threshold voltage is controlled so that the difference from the peak detection value VSIs on the space side of the signal whose level is shifted, that is, the following equation (2) is satisfied, and is input to the threshold input terminal IN2.
VNs−VSIs = 0 (2)
[0013]
[Problems to be solved by the invention]
However, in the conventional equalizing amplifier described above, the DC feedback operation works normally while the front-stage amplifier 11 is operating linearly. However, when the front-stage amplifier 11 is saturated, the change in the peak detection value with respect to the change in the threshold voltage. The amount is almost gone. Therefore, the DC feedback operation becomes unstable, the threshold voltage is set to an abnormal voltage value, and there is a problem that the DC feedback control does not work normally.
[0014]
The present invention has been made to solve the above problems, and generates a stable threshold voltage based on the peak detection value of the amplitude of the output signal even when the amplifier in the previous stage is in a saturation operation. It is possible to obtain an equalizing amplifier in which the DC feedback control operates normally.
[0015]
[Means for Solving the Problems]
In order to achieve the above object, an equalizing amplifier according to the present invention includes a front-stage amplifier to which an input signal to be amplified and a threshold voltage are input, a positive-phase data signal and a negative-phase data output from the front-stage amplifier. AGC amplifier to which a normal-phase data signal and a negative-phase data signal output from the AGC amplifier are input, and the amplified normal-phase data signal and the negative-phase data signal are externally transmitted. A post-stage amplifier that outputs to the output, a first peak detection circuit that detects amplitudes of the positive-phase data signal and the negative-phase data signal output from the pre-stage amplifier, and a positive-phase data signal output from the post-stage amplifier And a second peak detection circuit for detecting the amplitude of the data signal of opposite phase, a signal output from the first peak detection circuit, and a signal output from the second peak detection circuit With No. and a DC feedback control circuit for controlling the threshold voltage based on a reference voltage, wherein the DC feedback control circuit, the signal output from the second peak detection circuit and the reference voltage is input And a differential amplifier capable of controlling a gain based on a signal output from the first peak detection circuit .
[0016]
According to the present invention, the first peak detection circuit detects the amplitudes of the positive phase data signal and the negative phase data signal output from the preceding amplifier, and the second peak detection circuit is output from the subsequent amplifier. The amplitudes of the positive phase data signal and the negative phase data signal are detected. The DC feedback control circuit controls the threshold voltage supplied to the pre-stage amplifier based on the output signal of the first peak detection circuit, the output signal of the second peak detection circuit, and the reference voltage.
[0017]
Further , according to the present invention, the DC feedback control circuit is based on the signal output from the second peak detection circuit and the reference voltage and the signal output from the first peak detection circuit. has a controllable differential amplifier gain Te, the gain of the differential amplifier is controlled by the output amplitude of the preamplifier which is detected by the first peak detection circuit.
[0018]
Then, as a result of detecting the amplitude of the first peak detection circuit, the differential amplifier increases the gain when the preamplifier does not cause gain saturation, while the preamplifier causes gain saturation. In this case, the gain may be reduced. In this case, the gain of the differential amplifier is high when the pre-stage amplifier does not cause gain saturation, while the gain of the differential amplifier is low when the pre-stage amplifier causes gain saturation.
[0021]
DETAILED DESCRIPTION OF THE INVENTION
Embodiments of an equalizing amplifier according to the present invention will be described below in detail with reference to the drawings.
[0022]
Embodiment 1 FIG.
FIG. 1 is a block diagram showing the configuration of the equalizing amplifier according to the first exemplary embodiment of the present invention. The equalizing amplifier includes a front-stage amplifier 21, an AGC amplifier 22, a rear-stage amplifier 23, a first peak detection circuit 26, a second peak detection circuit 24, and a DC feedback control circuit 3. The DC feedback control circuit 3 includes a differential amplifier 31 that is a variable gain amplifier.
[0023]
The two input terminals of the preamplifier 21 are connected to the signal input terminal IN1 and the threshold input terminal IN2 of the equalization amplifier, respectively. The two output terminals of the preamplifier 21 are connected to the two input terminals of the AGC amplifier 22, respectively, and are also connected to the two input terminals of the first peak detection circuit 26, respectively. The two output terminals of the AGC amplifier 22 are connected to the two input terminals of the post-stage amplifier 23, respectively.
[0024]
The two output terminals of the post-amplifier 23 are connected to the positive-phase and negative-phase output terminals OUT1 and OUT2 of the equalization amplifier, respectively, and are connected to the two input terminals of the second peak detection circuit 24, respectively. ing. The output terminal of the second peak detection circuit 24 and the reference voltage input terminal IN3 are connected to the two input terminals of the differential amplifier 31, respectively. The output terminal of the differential amplifier 31 is connected to the threshold input terminal IN2.
[0025]
The first peak detection circuit 26 performs peak detection on the amplitudes of the positive-phase and reverse-phase output signals of the pre-stage amplifier 21 and detects whether or not the pre-stage amplifier 21 has gain saturation based on the peak detection. Based on the detection result of the first peak detection circuit 26, the gain of the differential amplifier 31 is controlled. That is, when the preamplifier 21 has gain saturation, the gain of the differential amplifier 31 is low. On the other hand, when the preamplifier 21 does not cause gain saturation, the gain of the differential amplifier 31 becomes high.
[0026]
Next, the operation of the equalizing amplifier shown in FIG. 1 will be described. The flow of an electric signal from the front-stage amplifier 21 to the rear-stage amplifier 23 and the DC feedback loop composed of the second peak detection circuit 24 and the differential amplifier 31 are described. Since the operation is the same as that of the conventional example, redundant description is omitted. A description of the AGC function of the equalizing amplifier is also omitted. Therefore, the gain control of the differential amplifier 31 by the first peak detection circuit 26 will be described below.
[0027]
When the amplitude of the signal input from the signal input terminal IN1 is in the gain saturation region of the preamplifier 21, it is detected by the first peak detection circuit 26 that the preamplifier 21 is in the gain saturation region. Then, the gain of the differential amplifier 31 is lowered by the first peak detection circuit 26. This prevents the DC feedback control from becoming unstable and outputting an abnormal value of the threshold voltage to the pre-stage amplifier 21. Here, when the pre-stage amplifier 21 is in the gain saturation region, the gain of the equalizing amplifier is low, so that high accuracy is not required for controlling the threshold voltage value. Therefore, there is no problem with reducing the gain of the DC feedback loop.
[0028]
On the other hand, when the amplitude of the signal input from the signal input terminal IN1 is in the linear gain region of the preamplifier 21, it is detected by the first peak detection circuit 26 that the preamplifier 21 is in the linear gain region. Then, the gain of the differential amplifier 31 is increased by the first peak detection circuit 26. Thereby, the DC feedback control gain is increased, and the DC offset is accurately canceled even when the equalizing amplifier has a high gain.
[0029]
As described above, according to the first embodiment, when the preamplifier 21 is in the linear gain region, the gain of the differential amplifier 31 is increased by the first peak detection circuit 26, so that the DC offset is reliably canceled. be able to. When the amplitude of the input signal is large and the pre-amplifier 21 is in the gain saturation region, the gain of the differential amplifier 31 is lowered by the first peak detection circuit 26. A voltage will be output. Therefore, even if the pre-amplifier 21 is in the linear gain region or in the gain saturation region, the DC feedback control is always effective.
[0030]
Embodiment 2. FIG.
FIG. 2 is a block diagram showing a configuration of the equalizing amplifier according to the second exemplary embodiment of the present invention. The second embodiment differs from the first embodiment in that a DC feedback control circuit 4 including a differential amplifier 41 and a changeover switch 42 is provided in place of the DC feedback control circuit 3 and that the changeover switch 42 has a predetermined value. The threshold voltage is input. Since other configurations are the same as those of the first embodiment, the same configurations as those of the first embodiment are denoted by the same reference numerals and description thereof is omitted. Only the configuration different from that of the first embodiment will be described below.
[0031]
The two input terminals of the differential amplifier 41 are connected to the output terminal of the second peak detection circuit 24 and the reference voltage input terminal IN3, respectively. The output terminal of the differential amplifier 41 is connected to one input terminal of the changeover switch 42. A threshold voltage input terminal IN4 is connected to the other input terminal of the changeover switch. A predetermined threshold voltage is applied to the threshold voltage input terminal IN4. The output terminal of the changeover switch 42 is connected to the threshold value input terminal IN2. The switching operation of the changeover switch 42 is controlled by the first peak detection circuit 26.
[0032]
When it is detected by the first peak detection circuit 26 that the preamplifier 21 has gain saturation, the changeover switch 42 is switched so that the threshold voltage input terminal IN4 side becomes effective. On the other hand, when it is detected by the first peak detection circuit 26 that the preamplifier 21 has not gain saturation, the changeover switch 42 is switched so that the output side of the differential amplifier 41 becomes effective.
[0033]
Next, the operation of the equalizing amplifier shown in FIG. 2 will be described. The flow of an electric signal from the preamplifier 21 to the postamplifier 23 and the DC feedback loop composed of the second peak detection circuit 24 and the differential amplifier 41 are described below. Since the operation is the same as that of the conventional example, redundant description is omitted. A description of the AGC function of the equalizing amplifier is also omitted. Therefore, the operation of the changeover switch 42 by the first peak detection circuit 26 will be described below.
[0034]
When the amplitude of the signal input from the signal input terminal IN1 is in the gain saturation region of the preamplifier 21, it is detected by the first peak detection circuit 26 that the preamplifier 21 is in the gain saturation region. The changeover switch 42 is switched to connect the threshold voltage input terminal IN4 to the threshold input terminal IN2. As a result, a predetermined threshold voltage is input to the pre-stage amplifier 21 via the threshold input terminal IN2.
[0035]
On the other hand, when the amplitude of the signal input from the signal input terminal IN1 is in the linear gain region of the preamplifier 21, it is detected by the first peak detection circuit 26 that the preamplifier 21 is in the linear gain region. The changeover switch 42 is changed over so as to supply the output signal of the differential amplifier 41 to the threshold input terminal IN2. As a result, a DC feedback loop is formed, and the result of comparing the output signal of the second peak detection circuit 24 and the reference voltage is fed back to the preamplifier 21 via the threshold input terminal IN2. Therefore, the DC offset at the positive phase data output terminal OUT1 and the negative phase data output terminal OUT2 is canceled.
[0036]
As described above, according to the second embodiment, when the preamplifier 21 is in the linear gain region, a DC feedback loop is formed by switching the changeover switch 42, so that the DC offset can be canceled. When the amplitude of the input signal is large and the pre-stage amplifier 21 is in the gain saturation region, a predetermined threshold voltage is input to the pre-stage amplifier 21 by switching the changeover switch 42. Therefore, even if the pre-amplifier 21 is in the linear gain region or in the gain saturation region, the DC feedback control is always effective.
[0037]
Of course, the present invention is not limited to the above-described embodiments, and various design changes can be made.
[0038]
【The invention's effect】
As described above, according to the present invention, the first peak detection circuit detects the amplitudes of the positive-phase data signal and the negative-phase data signal output from the preceding amplifier, and the second peak detection circuit The amplitudes of the positive phase data signal and the negative phase data signal output from the subsequent amplifier are detected. The DC feedback control circuit controls the threshold voltage supplied to the preceding amplifier based on the output signal of the first peak detection circuit, the output signal of the second peak detection circuit, and the reference voltage. The gain of the differential amplifier constituting the DC feedback control circuit is controlled by the output amplitude of the pre-stage amplifier detected by the first peak detection circuit. Therefore, when it is detected that the amplitude of the input signal is large and the preamplifier is in the gain saturation region, an appropriate threshold voltage is supplied to the preamplifier by the gain control of the differential amplifier, so that the DC feedback control is normal. There is an effect that it operates.
[0040]
Further, according to the present invention, the gain of the differential amplifier constituting the DC feedback control circuit is high when the preamplifier does not cause gain saturation, while when the preamplifier causes gain saturation. Becomes lower. Therefore, even if the pre-stage amplifier is in the linear gain region or the gain saturation region, an appropriate threshold voltage is supplied to the pre-stage amplifier by the gain control of the differential amplifier, so that the DC feedback control is always normal. There is an effect that it operates.
[Brief description of the drawings]
FIG. 1 is a block diagram showing a configuration of an equalizing amplifier according to a first exemplary embodiment of the present invention.
FIG. 2 is a block diagram showing a configuration of an equalizing amplifier according to a second exemplary embodiment of the present invention.
FIG. 3 is a block diagram showing a configuration of a conventional equalizing amplifier.
FIG. 4 is a waveform diagram of output data signals of normal phase and reverse phase of the equalization amplifier when the DC offset is not controlled.
FIG. 5 is a waveform diagram of output data signals of positive and negative phases of the equalization amplifier when the DC offset is controlled.
FIG. 6 is a waveform diagram of respective signals when the level of the output data signal of the normal phase and the reverse phase of the equalization amplifier when the feedback control is not performed and those output data signals are shifted by the set output amplitude VR.
FIG. 7 is a waveform diagram of respective signals when the output data signals of the normal phase and the reverse phase of the equalizing amplifier when feedback control is performed, and the output data signals are level-shifted by a set output amplitude VR.
FIG. 8 is a waveform diagram of signals when the positive phase output data signal of the equalization amplifier and the negative phase output data signal of the equalization amplifier are level-shifted by a set output amplitude VR when feedback control is not performed.
FIG. 9 is a waveform diagram of signals when the normal phase output data signal of the equalization amplifier and the negative phase output data signal of the equalization amplifier are level-shifted by a set output amplitude VR when feedback control is performed.
[Explanation of symbols]
IN1 signal input terminal, IN2 threshold input terminal, IN3 reference voltage input terminal, IN4 original threshold voltage input terminal, OUT1 positive phase output terminal, OUT2 reverse phase output terminal, 21 front-stage amplifier, 22 AGC amplifier, 23 Subsequent amplifier, 24 second peak detection circuit, 26 first peak detection circuit, 3, 4 DC feedback control circuit, 31 differential amplifier capable of gain control, 41 differential amplifier, 42 changeover switch.

Claims (2)

増幅対象である入力信号およびしきい値電圧が入力される前段アンプと、
前記前段アンプから出力された正相のデータ信号および逆相のデータ信号が入力されるＡＧＣアンプと、
前記ＡＧＣアンプから出力された正相のデータ信号および逆相のデータ信号が入力され、かつ増幅後の正相のデータ信号および逆相のデータ信号を外部へ出力する後段アンプと、
前記前段アンプから出力された正相のデータ信号および逆相のデータ信号の振幅を検出する第１のピーク検波回路と、
前記後段アンプから出力された正相のデータ信号および逆相のデータ信号の振幅を検出する第２のピーク検波回路と、
前記第１のピーク検波回路から出力された信号、前記第２のピーク検波回路から出力された信号および基準電圧に基づいて前記しきい値電圧を制御するＤＣフィードバック制御回路と、
を備え、
前記ＤＣフィードバック制御回路は、前記第２のピーク検波回路から出力された信号および前記基準電圧が入力され、かつ前記第１のピーク検波回路から出力された信号に基づいて利得を制御可能な差動アンプを備えることを特徴とする等化増幅器。A preamplifier to which an input signal to be amplified and a threshold voltage are input;
An AGC amplifier to which a positive-phase data signal and a negative-phase data signal output from the previous-stage amplifier are input;
A post-stage amplifier that receives the positive-phase data signal and the negative-phase data signal output from the AGC amplifier, and outputs the amplified positive-phase data signal and the negative-phase data signal to the outside;
A first peak detection circuit for detecting amplitudes of a positive-phase data signal and a negative-phase data signal output from the preceding amplifier;
A second peak detection circuit for detecting the amplitude of the positive phase data signal and the negative phase data signal output from the subsequent amplifier;
A DC feedback control circuit that controls the threshold voltage based on a signal output from the first peak detection circuit, a signal output from the second peak detection circuit, and a reference voltage;
With
The DC feedback control circuit receives the signal output from the second peak detection circuit and the reference voltage and can control the gain based on the signal output from the first peak detection circuit. equalizing amplifier characterized in that it comprises an amplifier. 前記差動アンプは、前記第１のピーク検波回路の振幅検出の結果、前記前段アンプが利得飽和を起こしていない場合、利得を高くし、一方、前記前段アンプが利得飽和を起こしている場合、利得を低くすることを特徴とする請求項１に記載の等化増幅器。As a result of the amplitude detection of the first peak detection circuit, the differential amplifier increases the gain when the preceding amplifier does not cause gain saturation, while the preceding amplifier causes gain saturation, The equalizing amplifier according to claim 1 , wherein the gain is lowered.
JP37564199A 1999-12-28 1999-12-28 Equalization amplifier Expired - Fee Related JP3889540B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP37564199A JP3889540B2 (en) 1999-12-28 1999-12-28 Equalization amplifier

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP37564199A JP3889540B2 (en) 1999-12-28 1999-12-28 Equalization amplifier

Publications (2)

Publication Number Publication Date
JP2001189632A JP2001189632A (en) 2001-07-10
JP3889540B2 true JP3889540B2 (en) 2007-03-07

Family

ID=18505835

Family Applications (1)

Application Number Title Priority Date Filing Date
JP37564199A Expired - Fee Related JP3889540B2 (en) 1999-12-28 1999-12-28 Equalization amplifier

Country Status (1)

Country Link
JP (1) JP3889540B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105429460A (en) * 2015-12-31 2016-03-23 无锡华润矽科微电子有限公司 DC-DC converter with line loss compensation function

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4022059B2 (en) * 2001-12-13 2007-12-12 住友重機械工業株式会社 Current amplifier circuit offset adjustment method and current amplifier circuit having offset adjustment function
KR100802518B1 (en) * 2005-12-08 2008-02-12 한국전자통신연구원 Transimpedance pre-amplifier with function of gain control

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105429460A (en) * 2015-12-31 2016-03-23 无锡华润矽科微电子有限公司 DC-DC converter with line loss compensation function
CN105429460B (en) * 2015-12-31 2019-01-25 无锡华润矽科微电子有限公司 DC-DC converter with line loss compensation

Also Published As

Publication number Publication date
JP2001189632A (en) 2001-07-10

Similar Documents

Publication Publication Date Title
JP3502264B2 (en) Receiver
JP3340341B2 (en) Level identification circuit
US6587004B2 (en) Signal amplifier and optical signal receiver using the same
US11394349B2 (en) Transimpedance amplifier
JPWO2007036993A1 (en) Optical receiver and identification threshold value generation method thereof
WO2008144649A1 (en) Linear transimpedance amplifier with multiplexed gain stage
WO2007079378A1 (en) Optical receiver comprising a photodiode digitizer with fast gain switching
US20050200421A1 (en) Transimpedance amplifier with differential peak detector
JP3042608B2 (en) Burst light receiving circuit
JP6661057B1 (en) Limiting amplifier circuit
US20050078966A1 (en) Identification level control method and optical receiver
US7903984B2 (en) Optical receiver
JP3889540B2 (en) Equalization amplifier
JP2013535934A (en) Optoelectronic device for differential light reception using automatic compensation of phase imbalance and amplitude imbalance
US7088174B2 (en) Offset cancellation and slice adjust amplifier circuit
KR100802518B1 (en) Transimpedance pre-amplifier with function of gain control
US6870426B2 (en) Output stage, amplifier and associated method for limiting an amplifier output
US7372328B2 (en) Amplification circuit for driving a laser signal
JPH11168335A (en) Receiver with gain control function
JPH11136196A (en) Optical receiver
US11695374B2 (en) Fast settling ripple reduction loop for high speed precision chopper amplifiers
JP2600462B2 (en) Optical receiving circuit
JPH079463Y2 (en) Optical transmitter
JP2021197736A (en) Variable gain amplifier system, particularly for optical receiver systems
JP2000059317A (en) Optical transmitter

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040824

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060613

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060926

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20061106

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20061128

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20061130

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091208

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101208

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111208

Year of fee payment: 5

LAPS Cancellation because of no payment of annual fees