JPH11355361A - Burst light receiving device and burst light signal receiving method - Google Patents
Burst light receiving device and burst light signal receiving methodInfo
- Publication number
- JPH11355361A JPH11355361A JP10173808A JP17380898A JPH11355361A JP H11355361 A JPH11355361 A JP H11355361A JP 10173808 A JP10173808 A JP 10173808A JP 17380898 A JP17380898 A JP 17380898A JP H11355361 A JPH11355361 A JP H11355361A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- output
- burst
- light receiving
- receiving circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】この発明は、バースト光信号
を受信する直流結合型受信回路等のバースト光受信回路
およびバースト光信号の受信方法に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a burst light receiving circuit such as a DC-coupled receiving circuit for receiving a burst light signal, and a burst light signal receiving method.
【０００２】[0002]
【従来の技術】バースト光受信回路の従来例としては、
例えば特開平８−８４１６０号公報等に示されるものが
挙げられる。また図７は、こういったバースト光受信回
路の構成例を示すブロック図であり、ＰＯＮ（Ｐassive
Ｏptical Ｎetwork）と呼ばれるものである。2. Description of the Related Art As a conventional example of a burst light receiving circuit,
For example, those described in JP-A-8-84160 are exemplified. FIG. 7 is a block diagram showing a configuration example of such a burst light receiving circuit.
Optical Network).
【０００３】図７に示す構成では、各ＯＮＵ（Ｏptical
Ｎetwork Ｕnit：加入者）１００-1、１００-2・・・
１００-nからの光信号は、時分割多重によってバースト
状に上り方向に伝送される（図中のａ、ｂおよびｃは、
各々１００-1、１００-2、１００-nに対応している）。
局舎１０１内の光受信器（図示省略）は、このようなバ
ースト信号を受信する必要がある。In the configuration shown in FIG. 7, each ONU (Optical
Network Unit: subscribers) 100-1, 100-2 ...
The optical signal from 100-n is transmitted in the upward direction in a burst by time division multiplexing (a, b and c in the figure are:
100-1, 100-2, and 100-n, respectively).
An optical receiver (not shown) in the station 101 needs to receive such a burst signal.
【０００４】また、各ＯＮＵ１００-1、１００-2・・・
１００-nと局舎１０１との間の距離は互いに異なり、伝
播遅延時間もそれぞれ異なる。このため、時間軸上で信
号が重なり合わないように、各ＯＮＵ１００-1、１００
-2・・・１００-nの信号送出タイミングを制御する必要
がある。[0004] Also, each ONU 100-1, 100-2 ...
The distance between the station 100-n and the station 101 is different from each other, and the propagation delay time is also different from each other. For this reason, each ONU 100-1, 100
-2 ... It is necessary to control the signal transmission timing of 100-n.
【０００５】図８は、従来のバースト光受信回路の構成
例を示すブロック図である。図８において、バースト光
信号はフォトダイオード５１によって電流信号に変換さ
れ、プリアンプ５２によって電圧信号に変換される。FIG. 8 is a block diagram showing a configuration example of a conventional burst light receiving circuit. In FIG. 8, a burst optical signal is converted into a current signal by a photodiode 51 and is converted into a voltage signal by a preamplifier 52.
【０００６】増幅器５３は、プリアンプ５２の単相信号
を増幅して差動信号Ｓ53を識別回路５４に供給する。識
別回路５４は、増幅器５３から入力された差動電圧信号
に基づいて“Ｈ（ハイレベル）”、“Ｌ（ローレベ
ル）”を判別し、判別データＳD0を出力する。The amplifier 53 amplifies the single-phase signal of the preamplifier 52 and supplies a differential signal S53 to the identification circuit 54. The identification circuit 54 determines “H (high level)” or “L (low level)” based on the differential voltage signal input from the amplifier 53, and outputs the determination data SD0 .
【０００７】図９は、図８に示す識別回路５４の詳細な
構成例を示す接続図である。このように識別回路５４に
は、ピーク保持素子６１ａ、６１ｂを用いることから、
バースト周期毎にリセット信号ＳRSを入力し、回路を初
期化する必要がある。FIG. 9 is a connection diagram showing a detailed configuration example of the identification circuit 54 shown in FIG. As described above, since the peak holding elements 61a and 61b are used in the identification circuit 54,
Enter the reset signal S RS to each burst period, it is necessary to initialize the circuit.
【０００８】この時、コンパレータ５９の非反転入力端
を反転入力端とが同電位となるため、出力される判別デ
ータＳD0が不定となり、雑音源となってしまう。このよ
うな不定信号を回避する方法として、コンパレータ５９
の非反転入力端を反転入力端との間にオフセットを与え
ることによって、互いに同電位にならないようにする方
法がある。At this time, since the non-inverting input terminal of the comparator 59 has the same potential as the inverting input terminal, the discrimination data S D0 to be output becomes undefined and becomes a noise source. As a method of avoiding such an indefinite signal, the comparator 59
There is a method of giving an offset between the non-inverting input terminal and the inverting input terminal so that they do not become the same potential.
【０００９】[0009]
【発明が解決しようとする課題】しかしながらこのよう
な方法では、識別レベルが最適点からずれるため、最小
入力レベルの劣化や、出力波形のデューティ劣化等が生
じる。図１０は、従来のバースト光受信回路の各部の信
号の様子を示すタイミングチャートである。以下にこの
図に基づいて、従来のバースト光受信回路の問題点を説
明する。However, in such a method, since the discrimination level deviates from the optimum point, deterioration of the minimum input level and deterioration of the duty of the output waveform occur. FIG. 10 is a timing chart showing a state of a signal of each part of the conventional burst light receiving circuit. Hereinafter, the problems of the conventional burst light receiving circuit will be described with reference to FIG.
【００１０】距離測定フレームでは、リセット信号ＳRS
によってバースト光受信回路を初期化し、１番目のバー
スト信号の到着を待つ。リセット信号ＳRSの入力時から
信号到着までの時間Ｔdは、最大で２００[μｓ］程度
（伝送速度１５６[Ｍｂｐｓ］の場合、３１,１００ビッ
ト相当にする）と長いため、バースト光受信回路の出力
（ＳD0）に不定があると、後段に接続される位相同期回
路では誤同期が発生する可能性が高い。In the distance measurement frame, the reset signal S RS
To initialize the burst light receiving circuit and wait for the arrival of the first burst signal. Time T d from the time of input of the reset signal S RS to signal arrival is at most 200 [.mu.s] about (for transmission rate 156 [Mbps], to 31,100 bits equivalent) because long burst optical reception circuit If the output (S D0 ) is undefined, there is a high possibility that erroneous synchronization will occur in the phase synchronization circuit connected to the subsequent stage.
【００１１】この発明は、このような背景の下になされ
たもので、出力の不定状態を抑制したバースト光受信回
路およびバースト光信号の受信方法を提供することを目
的としている。The present invention has been made under such a background, and an object of the present invention is to provide a burst optical receiving circuit and a burst optical signal receiving method in which an unstable state of an output is suppressed.
【００１２】[0012]
【課題を解決するための手段】上述した課題を解決する
ために、請求項１に記載の発明にあっては、光信号を電
気信号に変換する光−電気変換手段と、前記電気信号に
情報信号が含まれるか否かを判別する判別手段と、所定
フレーム内の前記判別手段による判別結果出力を抑制す
る抑制手段とを具備することを特徴とする。また、請求
項２に記載の発明にあっては、請求項１に記載のバース
ト光受信回路では、前記所定フレーム内において前記電
気信号の値が所定の基準値を越えるまで前記抑制手段に
対して前記判別結果出力を抑制させる制御手段を具備す
ることを特徴とする。また、請求項３に記載の発明にあ
っては、請求項１または請求項２の何れかに記載のバー
スト光受信回路では、前記判別手段は、絶対値が前記電
気信号と比例するとともに互いに逆相の第１の信号と第
２の信号とを比較する第１の比較手段と、前記第１の信
号と第２の信号との差のピークを保持するとともに外部
から与えられるリセット信号によってリセットされるピ
ーク保持手段とからなることを特徴とする。また、請求
項４に記載の発明にあっては、請求項１ないし請求項３
の何れかに記載のバースト光受信回路では、前記抑制手
段は、前記判別結果出力の抑制時に当該判別結果出力を
ローレベルに固定することを特徴とする。また、請求項
５に記載の発明にあっては、請求項１ないし請求項４の
何れかに記載のバースト光受信回路では、前記制御手段
は、前記電気信号の値と前記所定の基準値とを比較する
第２の比較手段と、前記第２の比較手段の出力によって
リセットされるとともに前記所定フレームを示すフレー
ム信号と前記リセット信号とが入力されることによって
セットされる保持手段とから構成され、前記保持手段の
出力によって前記抑制手段を制御することを特徴とす
る。また、請求項６に記載の発明にあっては、請求項１
ないし請求項４の何れかに記載のバースト光受信回路で
は、前記制御手段は、前記電気信号の値と前記所定の基
準値とを比較する第２の比較手段と、前記第２の比較手
段の出力によってリセットされるとともに前記リセット
信号とが入力されることによってセットされる保持手段
とから構成され、前記保持手段の出力と前記所定フレー
ムを示すフレーム信号との論理積値によって前記抑制手
段を制御することを特徴とする。また、請求項７に記載
の発明にあっては、所定フレーム内において、光信号か
ら変換された電気信号に情報信号が含まれるか否かの判
別を開始するリセット信号が入力されてから当該電気信
号の値が所定の基準値を越えるまで、前記判別結果出力
を抑制することを特徴とする。また、請求項８に記載の
発明にあっては、請求項７に記載のバースト光信号の受
信方法では、前記抑制中は、前記判別結果出力をローレ
ベルに固定することを特徴とする。According to the first aspect of the present invention, there is provided an optical-to-electrical conversion means for converting an optical signal into an electrical signal, It is characterized by comprising a determining means for determining whether or not a signal is included, and a suppressing means for suppressing a determination result output by the determining means within a predetermined frame. In the burst light receiving circuit according to the first aspect of the present invention, in the burst light receiving circuit, the suppressing means may be used until the value of the electric signal exceeds a predetermined reference value within the predetermined frame. It is characterized by comprising control means for suppressing the output of the determination result. In the third aspect of the present invention, in the burst light receiving circuit according to any one of the first and second aspects, the discriminating means includes an absolute value proportional to the electric signal and an inverse value. First comparing means for comparing the first signal and the second signal of the phase, and a reset signal which holds a peak of a difference between the first signal and the second signal and is reset by an externally applied reset signal. And peak holding means. In the invention described in claim 4, claims 1 to 3 are provided.
In the burst light receiving circuit according to any one of the above, the suppression means fixes the output of the determination result to a low level when the output of the determination result is suppressed. According to a fifth aspect of the present invention, in the burst light receiving circuit according to any one of the first to fourth aspects, the control unit includes a control unit configured to control a value of the electric signal and the predetermined reference value. And a holding unit that is reset by an output of the second comparing unit and is set by inputting a frame signal indicating the predetermined frame and the reset signal. The suppression means is controlled by an output of the holding means. Further, according to the invention described in claim 6, claim 1
5. The burst light receiving circuit according to claim 4, wherein the control unit includes: a second comparing unit that compares the value of the electric signal with the predetermined reference value; And a holding unit that is reset by an output and is set by inputting the reset signal, and controls the suppression unit by an AND value of an output of the holding unit and a frame signal indicating the predetermined frame. It is characterized by doing. Further, according to the invention as set forth in claim 7, in a predetermined frame, after the reset signal for starting the determination as to whether or not the electric signal converted from the optical signal includes the information signal is input, the electric signal is reset. The output of the determination result is suppressed until the value of the signal exceeds a predetermined reference value. In the invention according to an eighth aspect, in the burst optical signal receiving method according to the seventh aspect, the output of the determination result is fixed to a low level during the suppression.
【００１３】[0013]
【発明の実施の形態】Ａ．第１の実施の形態 以下に本発明について説明する。図１は、本発明の第１
の実施の形態にかかるバースト光受信回路の構成を示す
ブロック図である。図１において、１はフォトダイオー
ドであり、受光するバースト光信号を電流信号に変換す
る。DETAILED DESCRIPTION OF THE INVENTION First Embodiment The present invention will be described below. FIG. 1 shows a first embodiment of the present invention.
FIG. 3 is a block diagram showing a configuration of a burst light receiving circuit according to the embodiment. In FIG. 1, reference numeral 1 denotes a photodiode, which converts a received burst optical signal into a current signal.
【００１４】２はプリアンプであり、フォトダイオード
１から供給される電流信号を電圧信号に変換する。３
は、互いに逆相の２つの出力端を有する増幅器であり、
プリアンプ２から供給される単相の電圧信号を増幅し
て、差動信号Ｓ+3、Ｓ-3を出力する。Reference numeral 2 denotes a preamplifier, which converts a current signal supplied from the photodiode 1 into a voltage signal. 3
Is an amplifier having two output terminals having phases opposite to each other,
A single-phase voltage signal supplied from the preamplifier 2 is amplified to output differential signals S + 3 and S- 3 .
【００１５】４は識別回路であり、入力された差動信号
Ｓ+3、Ｓ-3に基づいてバースト光信号の“Ｈ”、“Ｌ”
を識別する。１０は制御回路である。この制御回路１０
は、後述するインヒビット（禁止）回路５の出力状態を
制御する。以下に、制御回路１０内の構成について説明
する。Reference numeral 4 denotes an identification circuit, which outputs "H" and "L" of the burst optical signal based on the input differential signals S + 3 and S- 3.
Identify. Reference numeral 10 denotes a control circuit. This control circuit 10
Controls the output state of the inhibit (inhibit) circuit 5 described later. Hereinafter, the configuration in the control circuit 10 will be described.
【００１６】８はコンパレータであり、差動信号Ｓ+3と
基準電圧Ｖrfとを比較する。このコンパレータ８が出力
する信号Ｓ8Yは、差動信号Ｓ+3の値が基準電圧Ｖrfの値
よりも大きくなると“Ｌ”から“Ｈ”になる。A comparator 8 compares the differential signal S + 3 with the reference voltage Vrf . The signal S 8Y the comparator 8 outputs becomes "H" from the value of the differential signal S +3 is greater than the value of the reference voltage V rf "L".
【００１７】上述の基準電圧Ｖrfは、増幅器３から最小
信号振幅が入力した時にはこれを確実に検出し、且つ回
路雑音や電源雑音のような雑音振幅に対しては誤検出し
ないように、予め回路に合わせた最適な電圧値に設定さ
れる。The above-described reference voltage V rf is determined in advance so that when the minimum signal amplitude is input from the amplifier 3, the minimum signal amplitude is detected without fail and the noise amplitude such as circuit noise or power supply noise is not erroneously detected. The voltage is set to the optimum value for the circuit.
【００１８】７はＲＳ（Ｒeset Ｓet）−ＦＦ(フリップ
フロップ）である。このＲＳ−ＦＦ７のリセット入力端
Ｒには、上述のコンパレータ８の出力する信号Ｓ8Yが入
力され、セット入力端Ｓには外部からリセット信号ＳRS
が入力される。Reference numeral 7 denotes an RS (Reset Set) -FF (flip-flop). The signal S 8Y output from the comparator 8 is input to a reset input terminal R of the RS-FF 7, and an external reset signal S RS is input to the set input terminal S.
Is entered.
【００１９】６は、２入力のＡＮＤ（論理積）ゲートで
ある。このＡＮＤゲート６の入力端の一方には、ＲＳ−
ＦＦ７の出力する信号Ｓ7Qが入力され、他方には外部か
らフレーム信号ＳFMが入力される。インヒビット回路５
には識別回路４の出力する差動信号Ｓ+3、Ｓ-3とＡＮＤ
ゲート６の出力する信号Ｓ6Yとが入力され、識別回路４
の出力を抑制する。Reference numeral 6 denotes a two-input AND (logical product) gate. One of the input terminals of the AND gate 6 has RS-
Signal S 7Q output from FF7 are input to the other frame signal S FM is inputted from the outside. Inhibit circuit 5
And the differential signals S +3 , S -3 output from the identification circuit 4 and AND
The signal S 6Y output from the gate 6 is input and the identification circuit 4
Suppress the output of
【００２０】図２は、識別回路４の詳細な構成例を示す
接続図である。図２に示すように識別回路４は、差動信
号Ｓ+3、Ｓ-3の電位差を比較するコンパレータ９と、差
動信号Ｓ+3、Ｓ-3のピークを保持するピーク保持素子１
１ａ、１１ｂとから構成されている。この保持するピー
ク保持素子１１ａ、１１ｂに外部からリセット信号ＳRS
を入力して初期化することにより、バースト周期毎に識
別レベルを制御する。FIG. 2 is a connection diagram showing a detailed configuration example of the identification circuit 4. Identification circuit as shown in FIG. 2 4, the differential signal S +3, a comparator 9 for comparing the potential difference S -3, differential signal S +3, peak holding device 1 for holding a peak of S -3
1a and 11b. An external reset signal S RS is supplied to the held peak holding elements 11a and 11b.
Is input and initialized to control the identification level for each burst cycle.
【００２１】図３は、インヒビット回路５の詳細な構成
例を示す接続図である。この図に示すようにインヒビッ
ト回路５は、信号Ｓ6Yが“Ｈ”である間、出力データＳ
+Dを“Ｌ”に固定する。FIG. 3 is a connection diagram showing a detailed configuration example of the inhibit circuit 5. As shown in FIG. As shown in the figure, the inhibit circuit 5 outputs the output data S while the signal S 6Y is “H”.
+ D is fixed at “L”.
【００２２】図４は、本実施の形態の各部の信号の様子
を示すタイミングチャートである。フレーム信号Ｓ
FMは、上り信号のフレームフォーマット上で距離測定を
行う領域と通常領域とを区別するためのものであり、本
実施の形態では距離測定フレームでは“Ｈ”、通常フレ
ームでは“Ｌ”として供給される。なおこのフレーム信
号ＳFMは、図示しない制御部から任意に発生される。FIG. 4 is a timing chart showing the state of signals at various parts in this embodiment. Frame signal S
FM is used to distinguish between an area for performing distance measurement and a normal area on the frame format of an uplink signal, and is supplied as “H” in a distance measurement frame and “L” in a normal frame in the present embodiment. You. The frame signal SFM is arbitrarily generated from a control unit (not shown).
【００２３】測定対象となる１番目のＯＮＵ（図示省
略）のバースト信号は、距離測定フレーム中の何処かの
タイミングで受信される。一方リセット信号ＳRSが入力
されると、このリセット信号ＳRSのアップエッジをトリ
ガとして（立ち上がりのタイミングで）ＲＳ−ＦＦ７の
出力信号Ｓ7Qが“Ｈ”になる。The burst signal of the first ONU (not shown) to be measured is received at some timing in the distance measurement frame. On the other hand, when the reset signal S RS is input, the output signal S 7Q of the reset signal S RS of rising edges as triggers (at the rising timing) RS-FF7 becomes "H".
【００２４】距離測定フレーム中はフレーム信号ＳFMは
“Ｈ”であるので、ＲＳ−ＦＦ７の出力信号Ｓ7Qが
“Ｈ”になると、ＡＮＤゲート６の出力信号Ｓ6Yもその
まま“Ｈ”となる。この時、インヒビット回路５が出力
する出力データＳ+Dは、識別回路４の出力の状態によら
ず“Ｌ”となり、これと逆相の出力データＳ-Dは“Ｌ”
となる。[0024] Since the distance in the measuring frame is the frame signal S FM is "H", the the output signal S 7Q of RS-FF7 is "H", the output signal S 6Y of the AND gate 6 is also directly used as "H" . At this time, the output data S + D output from the inhibit circuit 5 becomes "L" irrespective of the state of the output of the discrimination circuit 4, and the output data S- D having a phase opposite to this becomes "L".
Becomes
【００２５】次に、距離測定対象となる１番目のバース
ト信号が入力され、増幅器３の出力振幅が基準電圧Ｖrf
を越えると、コンパレータ８が出力する信号Ｓ8Yは
“Ｈ”となる。Next, the first burst signal to be measured is input, and the output amplitude of the amplifier 3 is changed to the reference voltage V rf.
, The signal S 8Y output from the comparator 8 becomes “H”.
【００２６】この信号Ｓ8Yのアップエッジをトリガにし
て、ＲＳ−ＦＦ７の出力信号Ｓ7Qは“Ｌ”となる。これ
によってＡＮＤゲート６の出力信号Ｓ6Yも“Ｌ”とな
り、インヒビット回路５による出力の抑制は解除され、
識別回路４の出力はそのまま通過する。With the rising edge of the signal S 8Y as a trigger, the output signal S 7Q of the RS-FF 7 becomes “L”. As a result, the output signal S 6Y of the AND gate 6 also becomes “L”, and the suppression of the output by the inhibit circuit 5 is released.
The output of the identification circuit 4 passes through as it is.
【００２７】ＲＳ−ＦＦ７の出力信号Ｓ7Qは、コンパレ
ータ８の出力値に応じて常に変化するが、通常フレーム
ではＡＮＤゲート６に入力されるフレーム信号ＳFMが
“Ｌ”となっているため、インヒビット回路５は出力を
抑制することはない。[0027] Since the output signal S 7Q of RS-FF7 is constantly changing in accordance with the output value of the comparator 8, the normal frame is a frame signal S FM is inputted to the AND gate 6 has a "L", The inhibit circuit 5 does not suppress the output.
【００２８】Ｂ．第２の実施の形態 図５は、本発明の第２の実施の形態にかかるバースト光
受信回路の構成を示すブロック図である。なお図５にお
いて、図１に示す各部と対応する部分には同一の符号を
付し、その説明は省略する。B. Second Embodiment FIG. 5 is a block diagram illustrating a configuration of a burst light receiving circuit according to a second embodiment of the present invention. In FIG. 5, portions corresponding to the respective portions shown in FIG. 1 are denoted by the same reference numerals, and description thereof will be omitted.
【００２９】本実施の形態における制御回路１０ａ内の
構成は、以下の通りである。ＡＮＤゲート６の２つの入
力端には、リセット信号ＳRSとフレーム信号ＳFMとが入
力され、このＡＮＤゲート６の出力端がＲＳ−ＦＦ７の
セット入力端Ｓに接続される。そして、このＲＳ−ＦＦ
７の出力信号Ｓ7'がインヒビット回路５に供給される。The configuration inside the control circuit 10a in the present embodiment is as follows. The two input terminals of the AND gate 6 is supplied with the reset signal S RS and the frame signal S FM, the output terminal of the AND gate 6 is connected to the set input S of the RS-FF7. And this RS-FF
7 the output signal S 7 of 'is supplied to the inhibit circuit 5.
【００３０】図６は、本実施の形態の各部の信号の様子
を示すタイミングチャートである。ＲＳ−ＦＦ７の出力
信号Ｓ7'は、リセット信号ＳRSとフレーム信号ＳFMとが
ともに“Ｈ”になると、“Ｌ”から“Ｈ”になる。FIG. 6 is a timing chart showing a state of a signal of each section according to the present embodiment. The output signal S 7 ′ of the RS-FF 7 changes from “L” to “H” when both the reset signal S RS and the frame signal S FM change to “H”.
【００３１】即ち、通常フレームではフレーム信号ＳFM
が“Ｌ”であるため、ＲＳ−ＦＦ７の出力信号Ｓ7'は
“Ｌ”のままである。本実施の形態では、通常フレーム
においてＲＳ−ＦＦ７の出力信号Ｓ7'が“Ｌ”であるの
で、デジタルノイズによる干渉の影響が低減される。That is, in a normal frame, the frame signal S FM
Because There is "L", the output signal S 7 of RS-FF7 'remains "L". In the present embodiment, the output signal S 7 ′ of the RS-FF 7 is “L” in a normal frame, so that the influence of interference due to digital noise is reduced.
【００３２】[0032]
【発明の効果】以上説明したように、この発明によれ
ば、所定フレーム内において、光信号から変換された電
気信号に情報信号が含まれるか否かの判別を開始するリ
セット信号が入力されてから電気信号の値が所定の基準
値を越えるまで、判別結果出力を抑制する。またこの抑
制中は、判別結果出力をローレベルに固定するので、出
力の不定状態を抑制したバースト光受信回路およびバー
スト光信号の受信方法が実現可能であるという効果が得
られる。As described above, according to the present invention, in a predetermined frame, a reset signal for starting determination as to whether or not an electric signal converted from an optical signal contains an information signal is input. Until the value of the electrical signal exceeds a predetermined reference value. In addition, during this suppression, the output of the determination result is fixed at a low level, so that an effect that a burst light receiving circuit and a method of receiving a burst light signal in which an undefined state of the output is suppressed can be realized.
【００３３】即ち本発明によれば、リセット信号を入力
してからバースト信号の先頭を検出するまでは、自動的
に出力の不定状態を禁止する機能を有している。このた
め、距離測定領域中に無信号状態が長く続いても、装置
が誤同期しないまた、無信号時に出力をローレベルに補
償するので、識別値をずらす必要がない。このため、受
信感度劣化や出力波形のデューティ劣化は起きない。That is, according to the present invention, there is provided a function of automatically prohibiting an output indefinite state from when a reset signal is input to when a head of a burst signal is detected. For this reason, even if the no-signal state continues for a long time in the distance measurement area, the device does not erroneously synchronize, and the output is compensated to a low level when there is no signal, so that there is no need to shift the identification value. For this reason, the reception sensitivity does not deteriorate and the duty of the output waveform does not deteriorate.
【図１】 本発明の第１の実施の形態にかかるバースト
光受信回路の構成を示すブロック図である。FIG. 1 is a block diagram illustrating a configuration of a burst light receiving circuit according to a first embodiment of the present invention.
【図２】 同実施の形態における識別回路４の詳細な構
成例を示す接続図である。FIG. 2 is a connection diagram illustrating a detailed configuration example of an identification circuit 4 according to the embodiment.
【図３】 同実施の形態におけるインヒビット回路５の
詳細な構成例を示す接続図である。FIG. 3 is a connection diagram showing a detailed configuration example of an inhibit circuit 5 in the embodiment.
【図４】 同実施の形態の各部の信号の様子を示すタイ
ミングチャートである。FIG. 4 is a timing chart showing a state of a signal of each unit of the embodiment.
【図５】 本発明の第２の実施の形態にかかるバースト
光受信回路の構成を示すブロック図である。FIG. 5 is a block diagram illustrating a configuration of a burst light receiving circuit according to a second embodiment of the present invention.
【図６】 同実施の形態の各部の信号の様子を示すタイ
ミングチャートである。FIG. 6 is a timing chart showing a state of a signal of each unit of the embodiment.
【図７】 バースト光受信回路の構成例を示すブロック
図である。FIG. 7 is a block diagram illustrating a configuration example of a burst light receiving circuit.
【図８】 従来のバースト光受信回路の構成例を示すブ
ロック図である。FIG. 8 is a block diagram illustrating a configuration example of a conventional burst light receiving circuit.
【図９】 図８に示す識別回路５４の詳細な構成例を示
す接続図である。9 is a connection diagram illustrating a detailed configuration example of the identification circuit 54 illustrated in FIG.
【図１０】 従来のバースト光受信回路の各部の信号の
様子を示すタイミングチャートである。FIG. 10 is a timing chart showing a state of a signal of each unit of the conventional burst light receiving circuit.
１ フォトダイオード（光−電気変換手段） ２ プリアンプ ３ 増幅器 ４ 識別回路（判別手段） ５ インヒビット回路（抑制手段） ６ ＡＮＤゲート ７ ＲＳ−ＦＦ（保持手段） ８ コンパレータ（第２の比較手段） ９ コンパレータ（第１の比較手段） １０、１０ａ 制御回路（制御手段） １１ａ、１１ｂ ピーク保持素子（ピーク保持手段） ５１ フォトダイオード ５２ プリアンプ ５３ 増幅器 ５４ 識別回路 ５９ コンパレータ ６１ａ、６１ｂ ピーク保持素子 ＳRS リセット信号 Ｖrf 基準信号（基準値）REFERENCE SIGNS LIST 1 photodiode (optical-electrical conversion means) 2 preamplifier 3 amplifier 4 identification circuit (determination means) 5 inhibit circuit (suppression means) 6 AND gate 7 RS-FF (holding means) 8 comparator (second comparison means) 9 comparator (First comparison means) 10, 10a Control circuit (control means) 11a, 11b Peak holding element (peak holding means) 51 Photodiode 52 Preamplifier 53 Amplifier 54 Identification circuit 59 Comparator 61a, 61b Peak holding element SRS reset signal V rf reference signal (reference value)
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 ＦＩ Ｈ０４Ｂ 10/06 ──────────────────────────────────────────────────続 き Continued on front page (51) Int.Cl. 6 Identification code FI H04B 10/06
Claims (8)
換手段（１）と、 前記電気信号に情報信号が含まれるか否かを判別する判
別手段（４）と、 所定フレーム内の前記判別手段による判別結果出力を抑
制する抑制手段（５）とを具備することを特徴とするバ
ースト光受信回路。An optical-electrical conversion means for converting an optical signal into an electrical signal; a determination means for determining whether an information signal is included in the electrical signal; A burst light receiving circuit comprising: a suppression unit (5) for suppressing the output of the determination result by the determination unit.
号の値が所定の基準値（Ｖrf）を越えるまで前記抑制手
段に対して前記判別結果出力を抑制させる制御手段（１
０、１０ａ）を具備することを特徴とする請求項１に記
載のバースト光受信回路。2. A control means (1) for causing the suppression means to suppress the output of the determination result until the value of the electric signal exceeds a predetermined reference value (V rf ) within the predetermined frame.
2. The burst optical receiving circuit according to claim 1, further comprising: 0, 10a).
第１の信号と第２の信号とを比較する第１の比較手段
（９）と、 前記第１の信号と第２の信号との差のピークを保持する
とともに外部から与えられるリセット信号（ＳRS）によ
ってリセットされるピーク保持手段（１１ａ、１１ｂ）
とからなることを特徴とする請求項１または請求項２の
何れかに記載のバースト光受信回路。3. The first comparing means (9) for comparing a first signal and a second signal having an absolute value proportional to the electric signal and having opposite phases to each other; Peak holding means (11a, 11b) for holding the peak of the difference between the first signal and the second signal and resetting the signal by an externally applied reset signal (S RS ).
3. The burst light receiving circuit according to claim 1, wherein the burst light receiving circuit comprises:
ベルに固定することを特徴とする請求項１ないし請求項
３の何れかに記載のバースト光受信回路。4. The burst light receiving circuit according to claim 1, wherein said suppression unit fixes the output of the determination result to a low level when the output of the determination result is suppressed.
の比較手段（８）と、 前記第２の比較手段の出力によってリセットされるとと
もに前記所定フレームを示すフレーム信号と前記リセッ
ト信号とが入力されることによってセットされる保持手
段（７）とから構成され、 前記保持手段の出力によって前記抑制手段を制御するこ
とを特徴とする請求項１ないし請求項４の何れかに記載
のバースト光受信回路。5. The control device according to claim 2, wherein the control unit compares a value of the electric signal with the predetermined reference value.
And a holding means (7) which is reset by an output of the second comparing means and is set by inputting a frame signal indicating the predetermined frame and the reset signal. The burst light receiving circuit according to any one of claims 1 to 4, wherein the suppressing unit is controlled by an output of the holding unit.
の比較手段と、 前記第２の比較手段の出力によってリセットされるとと
もに前記リセット信号とが入力されることによってセッ
トされる保持手段とから構成され、 前記保持手段の出力と前記所定フレームを示すフレーム
信号との論理積値によって前記抑制手段を制御すること
を特徴とする請求項１ないし請求項４の何れかに記載の
バースト光受信回路。6. The control device according to claim 1, wherein the control unit compares a value of the electric signal with the predetermined reference value.
And a holding unit that is reset by an output of the second comparing unit and is set by inputting the reset signal, wherein a frame indicating the output of the holding unit and the predetermined frame 5. The burst light receiving circuit according to claim 1, wherein said suppressing means is controlled by a logical product value with a signal.
否かの判別を開始するリセット信号が入力されてから当
該電気信号の値が所定の基準値を越えるまで、 前記判別結果出力を抑制することを特徴とするバースト
光信号の受信方法。7. In a predetermined frame, after a reset signal for starting to determine whether or not an information signal is included in an electric signal converted from an optical signal is input, a value of the electric signal becomes a predetermined reference value. A method for receiving a burst optical signal, comprising: suppressing the output of the determination result until the difference is exceeded.
する請求項７に記載のバースト光信号の受信方法。8. The method according to claim 7, wherein the output of the determination result is fixed at a low level during the suppression.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10173808A JP3119239B2 (en) | 1998-06-08 | 1998-06-08 | Burst light receiving circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10173808A JP3119239B2 (en) | 1998-06-08 | 1998-06-08 | Burst light receiving circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11355361A true JPH11355361A (en) | 1999-12-24 |
| JP3119239B2 JP3119239B2 (en) | 2000-12-18 |
Family
ID=15967553
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10173808A Expired - Fee Related JP3119239B2 (en) | 1998-06-08 | 1998-06-08 | Burst light receiving circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3119239B2 (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002111600A (en) * | 2000-09-26 | 2002-04-12 | Fujitsu Ltd | Optical reception circuit |
| JP2007266726A (en) * | 2006-03-27 | 2007-10-11 | Fujitsu Ltd | Electronic apparatus mounted with receiver |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2014045753A (en) * | 2012-09-04 | 2014-03-17 | Furukawa Mfg Co Ltd | Immersion/inversion/water absorption equipment for manufacturing retort rice |
-
1998
- 1998-06-08 JP JP10173808A patent/JP3119239B2/en not_active Expired - Fee Related
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002111600A (en) * | 2000-09-26 | 2002-04-12 | Fujitsu Ltd | Optical reception circuit |
| JP4590708B2 (en) * | 2000-09-26 | 2010-12-01 | 富士通株式会社 | Optical receiver circuit |
| JP2007266726A (en) * | 2006-03-27 | 2007-10-11 | Fujitsu Ltd | Electronic apparatus mounted with receiver |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3119239B2 (en) | 2000-12-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5725168B2 (en) | Detection device, optical receiver, detection method, and optical reception method | |
| JP4206672B2 (en) | Receiver circuit | |
| JP2003318680A (en) | Differential output burst mode optical receiver | |
| JP3514993B2 (en) | Optical receiving circuit and optical module using the circuit | |
| JP2003332987A (en) | Burst mode optical receiver | |
| KR100703428B1 (en) | Burst-mode optical receiver and power level detector in an for receiving burst-mode signal therefor | |
| CN101783706A (en) | Burst mode receiver | |
| JP3119239B2 (en) | Burst light receiving circuit | |
| JP2962218B2 (en) | Digital optical receiving circuit | |
| JP2723874B2 (en) | Burst digital optical receiver | |
| JP3031326B2 (en) | Burst receiving circuit and method of controlling burst receiving circuit | |
| JP2003152460A (en) | Light receiver | |
| JP2000201113A (en) | Method and device for receiving burst optical signal | |
| JP2001211040A (en) | Digital signal amplifying circuit and optical receiving circuit | |
| JPH09270755A (en) | Automatic threshold value control circuit and optical receiver | |
| JP3141863B2 (en) | Automatic gain control circuit and control method thereof | |
| JP2616480B2 (en) | Burst light receiving circuit | |
| JP3463653B2 (en) | Automatic identification level adjustment circuit | |
| JPH10126349A (en) | Burst light-receiving circuit | |
| JPH1084316A (en) | Optical reception method and its device | |
| JP2004343247A (en) | Duty ratio correction circuit, optical receiver, and optical transmission system | |
| JP2001320329A (en) | Device and method for detecting pulse distortion, and recording medium with program recorded thereon | |
| JP2536178B2 (en) | Optical transceiver | |
| JPS60197051A (en) | Digital repeating installation | |
| JPH09130330A (en) | Optical receiver |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071013 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081013 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091013 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091013 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101013 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |