JP2001352353A - Burst signal receiver - Google Patents
Burst signal receiverInfo
- Publication number
- JP2001352353A JP2001352353A JP2000172662A JP2000172662A JP2001352353A JP 2001352353 A JP2001352353 A JP 2001352353A JP 2000172662 A JP2000172662 A JP 2000172662A JP 2000172662 A JP2000172662 A JP 2000172662A JP 2001352353 A JP2001352353 A JP 2001352353A
- Authority
- JP
- Japan
- Prior art keywords
- level
- electric signal
- received light
- circuit
- gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Dc Digital Transmission (AREA)
- Optical Communication System (AREA)
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】本発明は、時分割多重方式を
採用する光通信システムに用いられるバースト受信装置
に関するものであり、特に、一台の局側装置で複数の加
入者装置との通信を実行可能なポンイト−マルチポイン
ト光通信システムに用いられるバースト受信装置に関す
るものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a burst receiving apparatus used in an optical communication system employing a time division multiplexing method, and more particularly, to a method in which one station-side device communicates with a plurality of subscriber units. The present invention relates to a burst receiving apparatus used in an executable Ponto-multipoint optical communication system.
【０００２】[0002]
【従来の技術】以下、従来のバースト受信装置について
説明する。時分割多重方式を採用し、一台の局側装置で
複数の加入者装置との通信を実行するポンイト−マルチ
ポイント光通信システムは、たとえば、ＩＴＵ−Ｔ
Ｇ．９８３として国際標準化された、ＡＴＭ−ＰＯＮ
（Asynchronous Transfer Mode-Passive Optical Netwo
rk）伝送方式として実現されている。この技術は、伝送
コストの大幅な低減が可能な方式として期待されてい
る。2. Description of the Related Art A conventional burst receiving apparatus will be described below. A Ponto-multipoint optical communication system adopting the time division multiplexing system and performing communication with a plurality of subscriber units by one station side device is, for example, an ITU-T
G. FIG. ATM-PON internationally standardized as 983
(Asynchronous Transfer Mode-Passive Optical Netwo
rk) It is realized as a transmission system. This technology is expected as a method that can significantly reduce transmission costs.
【０００３】また、従来のポイント−マルチポイント光
通信システムに用いられるバースト受信装置としては、
たとえば、電子通信学会技術報告ＩＣＤ９７−１０４
（１９９７年８月）に記載された装置がある。図５は、
上記文献に記載された従来のバースト受信装置の構成を
示す図である。図５において、１は受光素子であり、２
は前置増幅回路であり、３はリミッタであり、４はピー
ク検出回路であり、５はバイアス制御回路であり、６は
１／２回路である。Further, as a burst receiving device used in a conventional point-multipoint optical communication system,
For example, IEICE Technical Report ICD97-104
(August 1997). FIG.
FIG. 2 is a diagram illustrating a configuration of a conventional burst receiving device described in the above document. In FIG. 5, reference numeral 1 denotes a light receiving element;
Is a preamplifier circuit, 3 is a limiter, 4 is a peak detection circuit, 5 is a bias control circuit, and 6 is a 1/2 circuit.
【０００４】以下、従来のバースト受信装置の動作につ
いて説明する。まず、受光素子１で受け取った光信号
は、ここで電流に変換される。そして、前置増幅回路２
では、その電流を電圧に変換する。[0004] The operation of the conventional burst receiving apparatus will be described below. First, the optical signal received by the light receiving element 1 is converted into a current here. And the preamplifier circuit 2
Then, the current is converted into a voltage.
【０００５】リミッタ３では、前置増幅回路２の出力電
圧を所定のしきい値で識別し、ディジタルデータに再生
する。なお、この識別用のしきい値は、１／２回路６が
出力する、”１”と”０”の電位の中央値とする。ただ
し、前置増幅回路２から出力される電圧信号の”１”に
対応するレベルは、ピーク検出回路４が検出し、一方、
前置増幅回路２から出力される電圧信号の”０”に対応
するレベルは、バイアス制御回路５の出力とほぼ一致す
る。[0005] The limiter 3 identifies the output voltage of the preamplifier circuit 2 with a predetermined threshold value and reproduces it as digital data. The threshold value for identification is the median value of the potentials “1” and “0” output from the half circuit 6. However, the level corresponding to “1” of the voltage signal output from the preamplifier circuit 2 is detected by the peak detection circuit 4, while
The level corresponding to “0” of the voltage signal output from the preamplifier circuit 2 substantially matches the output of the bias control circuit 5.
【０００６】つぎに、タイムチャートを用いて従来のバ
ースト受信装置の動作を時系列的に説明する。図６は、
上記従来のバースト受信装置における各構成部の動作を
示す図である。ここでは、最初に電力の小さいバースト
を受け取り、つぎに電力の大きいバーストを受け取るこ
とを前提とする。Next, the operation of the conventional burst receiving apparatus will be described in time series using a time chart. FIG.
FIG. 9 is a diagram illustrating the operation of each component in the conventional burst receiving device. Here, it is assumed that a low power burst is received first, and then a high power burst is received.
【０００７】まず、ピーク検出回路４では、バースト信
号の立ち上がりの数ビットでピーク値を検出し、その値
を保持する。一方、バイアス制御回路５の出力は、前置
増幅回路２の出力の”０”の値と制御誤差の範囲で一致
してしるため、バースト受信中も待機中も一定の値とな
る。したがって、１／２回路６の出力は、図６（ａ）に
示すように、ピーク検出回路４の出力の立ち上がりと同
等の速度で”１”と”０”の中点の値に収束する。First, the peak detection circuit 4 detects a peak value at several bits at the rising edge of the burst signal and holds the value. On the other hand, since the output of the bias control circuit 5 matches the value of “0” of the output of the preamplifier circuit 2 within the range of the control error, it has a constant value both during burst reception and during standby. Therefore, as shown in FIG. 6A, the output of the 1/2 circuit 6 converges to the midpoint value of "1" and "0" at the same speed as the rise of the output of the peak detection circuit 4.
【０００８】このようにして、従来のバースト受信装置
では、上記のように設定した最適なしきい値を用いるこ
とで、前置増幅回路２の出力電圧を識別し、図６（ｂ）
に示すように、受け取った光データをディジタルデータ
に再生する。なお、第１のバースト信号の終了時点か
ら、第２のバースト信号の開始時点まで、の間の”アイ
ドル区間”では、リセットパルスが入力され、ピーク検
出回路４の初期化が行われる（図６（ａ）参照）。これ
により、第２のパケットの電力に依存しない受信特性が
得られる。As described above, in the conventional burst receiving apparatus, the output voltage of the preamplifier circuit 2 is identified by using the optimum threshold value set as described above, and FIG.
As shown in (1), the received optical data is reproduced into digital data. In the "idle section" between the end of the first burst signal and the start of the second burst signal, a reset pulse is input and the peak detection circuit 4 is initialized (FIG. 6). (A)). Thereby, reception characteristics independent of the power of the second packet are obtained.
【０００９】[0009]
【発明が解決しようとする課題】しかしながら、上記、
従来のバースト受信装置においては、上記リセットパル
スが入力された後の数ビットの間に、図６（ｂ）に示す
ような不正なパルスが発生する、という問題があった。
具体的にいうと、たとえば、リセットパルスを用いてピ
ーク検出回路４を初期化する場合、ピーク検出回路４の
出力が、過渡応答で前置増幅回路２の出力の”０”の電
位より高くなることがある。その場合、リミッタ３で
は、”１”を受け取ったものと誤認し、不正パルスを出
力する可能性がある。SUMMARY OF THE INVENTION However,
The conventional burst receiving apparatus has a problem that an incorrect pulse as shown in FIG. 6B is generated between several bits after the reset pulse is input.
Specifically, for example, when the peak detection circuit 4 is initialized by using a reset pulse, the output of the peak detection circuit 4 becomes higher than the potential “0” of the output of the preamplifier circuit 2 due to transient response. Sometimes. In this case, the limiter 3 may erroneously recognize that "1" has been received and output an incorrect pulse.
【００１０】本発明は、上記に鑑みてなされたものであ
って、リセットパルスの入力からつぎのバーストの受信
開始までのアイドル区間においても、不正パルスが発生
することのない理想的な動作を実現するバースト受信装
置を得ることを目的とする。The present invention has been made in view of the above, and realizes an ideal operation in which an illegal pulse does not occur even in an idle period from the input of a reset pulse to the start of reception of the next burst. It is an object of the present invention to obtain a burst receiving device that performs the following.
【００１１】[0011]
【課題を解決するための手段】上述した課題を解決し、
目的を達成するために、本発明にかかるバースト受信装
置にあっては、受信光を電気信号に変換する光電変換手
段（後述する受光素子１、前置増幅回路２に相当）と、
前記電気信号の”１”に対応したピーク値を検出する第
１の検出手段（ピーク検出回路４に相当）と、前記電気
信号の”０”に対応したピーク値を検出する第２の検出
手段（バイアス制御回路５に相当）と、前記各ピーク値
に基づいて、前記電気信号を識別するための所定のしき
い値を計算するしきい値計算手段（１／２回路６に相
当）と、前記所定のしきい値と前記電気信号とを用いて
ディジタルデータを生成するデータ生成手段（リミッタ
３に相当）と、前記第１の検出手段から出力される電圧
と、予め定められた参照電圧と、を比較して、受信光の
レベルを検出するレベル手段（レベル検出回路７に相
当）と、前記受信光が一定レベル以下と判断された場合
に、ゲートを閉じて前記ディジタルデータを遮断し、前
記受信光が一定レベル以上と判断された場合に、ゲート
を開いて前記ディジタルデータを通過させるデータ出力
手段（ゲート回路８に相当）と、を備えることを特徴と
する。Means for Solving the Problems The above-mentioned problems are solved,
In order to achieve the object, in the burst receiving apparatus according to the present invention, photoelectric conversion means (corresponding to a light receiving element 1 and a preamplifier circuit 2 described later) for converting received light into an electric signal,
First detecting means (corresponding to a peak detecting circuit 4) for detecting a peak value corresponding to "1" of the electric signal, and second detecting means for detecting a peak value corresponding to "0" of the electric signal (Corresponding to the bias control circuit 5), threshold value calculating means (corresponding to the 1/2 circuit 6) for calculating a predetermined threshold value for identifying the electric signal based on each of the peak values, A data generation unit (corresponding to a limiter 3) for generating digital data using the predetermined threshold value and the electric signal, a voltage output from the first detection unit, and a predetermined reference voltage. And a level means (corresponding to the level detection circuit 7) for detecting the level of the received light, and closing the gate to shut off the digital data when it is determined that the received light is below a certain level; The received light is at a certain level If it is determined as above, characterized in that it comprises a data output means for passing said digital data by opening the gate (corresponding to a gate circuit 8), the.
【００１２】つぎの発明にかかるバースト受信装置にあ
っては、受信光を電気信号に変換する光電変換手段と、
前記電気信号の”１”に対応したピーク値を検出する第
１の検出手段と、前記電気信号の”０”に対応したピー
ク値を検出する第２の検出手段と、前記各ピーク値に基
づいて、前記電気信号を識別するための所定のしきい値
を計算するしきい値計算手段と、前記所定のしきい値と
前記電気信号とを用いてディジタルデータを生成するデ
ータ生成手段と、前記第１の検出手段よりも高速に、前
記電気信号の”１”に対応したピーク値を検出する第３
の検出手段（ピーク検出回路９に相当）と、前記第３の
検出手段から出力される電圧と、予め定められた参照電
圧と、を比較して、受信光のレベルを検出するレベル手
段と、前記受信光が一定レベル以下と判断された場合
に、ゲートを閉じて前記ディジタルデータを遮断し、前
記受信光が一定レベル以上と判断された場合に、ゲート
を開いて前記ディジタルデータを通過させるデータ出力
手段と、を備えることを特徴とする。[0012] In a burst receiving apparatus according to the next invention, photoelectric conversion means for converting received light into an electric signal;
First detecting means for detecting a peak value corresponding to "1" of the electric signal; second detecting means for detecting a peak value corresponding to "0" of the electric signal; Threshold value calculating means for calculating a predetermined threshold value for identifying the electric signal; data generating means for generating digital data using the predetermined threshold value and the electric signal; A third method for detecting a peak value corresponding to "1" of the electric signal faster than the first detecting means.
A level detector that compares the voltage output from the third detector with a predetermined reference voltage to detect the level of the received light; When the received light is determined to be below a certain level, the gate is closed to shut off the digital data, and when it is determined that the received light is above a certain level, the gate is opened to pass the digital data. And output means.
【００１３】つぎの発明にかかるバースト受信装置にあ
っては、前記レベル手段に、ヒステリシス特性を持たせ
ることを特徴とする。The burst receiving apparatus according to the next invention is characterized in that the level means has a hysteresis characteristic.
【００１４】[0014]
【発明の実施の形態】以下に、本発明にかかるバースト
受信装置の実施の形態を図面に基づいて詳細に説明す
る。なお、この実施の形態によりこの発明が限定される
ものではない。DESCRIPTION OF THE PREFERRED EMBODIMENTS Embodiments of a burst receiving apparatus according to the present invention will be described below in detail with reference to the drawings. The present invention is not limited by the embodiment.
【００１５】実施の形態１．図１は、本発明にかかるバ
ースト受信装置の実施の形態１の構成を示す図である。
図１において、１は受光素子であり、２は前置増幅回路
であり、３はリミッタであり、４はピーク検出回路であ
り、５はバイアス制御回路であり、６は１／２回路であ
り、７はレベル検出回路であり、８はゲート回路であ
る。Embodiment 1 FIG. 1 is a diagram showing a configuration of a burst receiving apparatus according to a first embodiment of the present invention.
In FIG. 1, 1 is a light receiving element, 2 is a preamplifier circuit, 3 is a limiter, 4 is a peak detection circuit, 5 is a bias control circuit, and 6 is a 1/2 circuit. , 7 are level detection circuits, and 8 is a gate circuit.
【００１６】ここで、上記バースト受信装置の基本的な
動作について説明する。まず、受光素子１で受け取った
光信号は、ここで電流に変換される。そして、前置増幅
回路２では、その電流を電圧に変換する。Here, the basic operation of the above-mentioned burst receiving apparatus will be described. First, the optical signal received by the light receiving element 1 is converted into a current here. Then, the preamplifier circuit 2 converts the current into a voltage.
【００１７】リミッタ３では、前置増幅回路２の出力電
圧を所定のしきい値で識別し、ディジタルデータに再生
する。なお、この識別用のしきい値は、以下のように、
最適な値に設定される。たとえば、前置増幅回路２から
出力される電圧信号の”１”に対応するレベルは、ピー
ク検出回路４にてバーストの先頭で検出される。一方、
前置増幅回路２から出力される電圧信号の”０”に対応
するレベルは、リミッタ３出力の正相／逆相の中位レベ
ル（光信号の”０”に対応）が等しくなるように制御す
るバイアス制御回路５の出力電圧と制御誤差の範囲で等
しくなる。これにより、１／２回路６では、”１”と”
０”の電位の中央値をリミッタ３のしきい値として出力
する。The limiter 3 identifies the output voltage of the preamplifier circuit 2 with a predetermined threshold value and reproduces it as digital data. The threshold value for identification is as follows:
Set to the optimal value. For example, the level corresponding to “1” of the voltage signal output from the preamplifier circuit 2 is detected by the peak detection circuit 4 at the beginning of a burst. on the other hand,
The level corresponding to “0” of the voltage signal output from the preamplifier circuit 2 is controlled so that the middle level of the positive / negative phase of the output of the limiter 3 (corresponding to “0” of the optical signal) becomes equal. The output voltage of the bias control circuit 5 becomes equal to the range of the control error. Thereby, in the 1/2 circuit 6, "1" and "1"
The central value of the potential of 0 ″ is output as the threshold value of the limiter 3.
【００１８】つぎに、タイムチャートを用いて本発明に
かかるバースト受信装置の基本的な動作を時系列的に説
明する。図２は、上記本発明にかかるバースト受信装置
における各構成部の動作を示す図である。本実施の形態
では、従来技術との相違点をわかりやすくするために、
「最初に電力の小さいバーストを受け取り、つぎに電力
の大きいバーストを受け取ること」、を前提とする。Next, the basic operation of the burst receiver according to the present invention will be described in time series with reference to a time chart. FIG. 2 is a diagram showing an operation of each component in the burst receiving apparatus according to the present invention. In the present embodiment, in order to easily understand the differences from the conventional technology,
It is assumed that “a low power burst is received first, and then a high power burst is received”.
【００１９】まず、ピーク検出回路４では、バースト信
号の立ち上がりの数ビットでピーク値を検出し、その値
を保持する。一方、バイアス制御回路５の出力は、前置
増幅回路２の出力の”０”の値と制御誤差の範囲で一致
しているため、バースト受信中も待機中も常に一定の値
となる。したがって、１／２回路６の出力は、図２
（ａ）の前半に示すように、ピーク検出回路４の出力の
立ち上がりと同等の速度で”１”と”０”の中点の値に
収束する。First, the peak detection circuit 4 detects a peak value at several bits at the rising edge of the burst signal and holds the value. On the other hand, since the output of the bias control circuit 5 matches the value of “0” of the output of the preamplifier circuit 2 within the range of the control error, it always has a constant value during burst reception and during standby. Therefore, the output of the 1/2 circuit 6 is
As shown in the first half of (a), the value converges to the value of the midpoint between “1” and “0” at the same speed as the rise of the output of the peak detection circuit 4.
【００２０】つぎに、バースト信号が終了すると、当該
バースト信号の終了時点からつぎのバースト信号の開始
時点までの間の”アイドル区間”に、リセットパルスが
入力され、このとき、ピーク検出回路４の初期化が行わ
れる。Next, when the burst signal ends, a reset pulse is input in an "idle section" between the end point of the burst signal and the start point of the next burst signal. Initialization is performed.
【００２１】その後、ピーク検出回路４では、つぎのバ
ースト信号の立ち上がりで再度ピーク値を検出し、その
値を保持する。そして、１／２回路６の出力は、図２
（ａ）の後半に示すように、ピーク検出回路４の出力の
立ち上がりと同等の速度で、再度”１”と”０”の中点
の値に収束する。Thereafter, the peak detection circuit 4 detects the peak value again at the next rising edge of the burst signal and holds the value. The output of the 1/2 circuit 6 is shown in FIG.
As shown in the latter half of (a), at the same speed as the rise of the output of the peak detection circuit 4, the value converges again to the value of the midpoint between "1" and "0".
【００２２】しかしながら、上記のような基本的な動作
に用いられる構成では、たとえば、リセットパルスを用
いてピーク検出回路４を初期化する場合、ピーク検出回
路４の出力が、過渡応答で前置増幅回路２の出力の”
０”の電位より高くなることがある（図２（ａ）（ｂ）
参照）。その場合、リミッタ３では、”１”を受け取っ
たものと誤認し、不正パルスを出力する可能性がある。However, in the configuration used for the basic operation as described above, for example, when the peak detection circuit 4 is initialized by using a reset pulse, the output of the peak detection circuit 4 is pre-amplified by a transient response. The output of circuit 2
In some cases, the potential may be higher than 0 ″ (FIGS. 2A and 2B).
reference). In this case, the limiter 3 may erroneously recognize that "1" has been received and output an incorrect pulse.
【００２３】そこで、本実施の形態においては、上記基
本的な動作に用いた構成に加えて、さらに、レベル検出
回路７およびゲート回路８を追加する。そして、まず、
ピーク検出回路４の出力をレベル検出回路７に入力し、
レベル検出回路７では、受け取ったピーク検出回路４の
出力電圧と、所定の参照電圧Ｖｔｈと、を比較する。こ
のとき、参照電圧Ｖｔｈは、バースト受信装置の受信レ
ベルの最小値に対してマージンをもつように、すなわ
ち、過渡応答で前置増幅回路２の“０”出力より高くな
った電位を確実に検出できるように、設定する。Therefore, in this embodiment, a level detection circuit 7 and a gate circuit 8 are added in addition to the configuration used for the above basic operation. And first,
The output of the peak detection circuit 4 is input to the level detection circuit 7,
The level detection circuit 7 compares the received output voltage of the peak detection circuit 4 with a predetermined reference voltage Vth. At this time, the reference voltage Vth has a margin with respect to the minimum value of the reception level of the burst receiving device, that is, the potential that has become higher than the “0” output of the preamplifier circuit 2 in the transient response is reliably detected. Make settings so that you can.
【００２４】ここで、上記参照電圧Ｖｔｈを、受信レベ
ルの最小値に対してマージンをもつように設定可能であ
る理由を説明する。一般に、ピーク検出回路４は、充電
時定数を有する低域通過特性を持つ。すなわち、ピーク
検出回路４に入力される前置増幅回路２の雑音が制限さ
れるため、ピーク検出回路４の出力は、リミッタ３に入
力される信号と比較して雑音が小さくなる。そのため、
レベル検出回路７における信号の有無の判断は、リミッ
タ３における”１”、”０”の判断よりも高い精度で実
施可能となる。このような理由から、本実施の形態のバ
ースト受信装置では、参照電圧Ｖｔｈを、受光レベル範
囲に対してマージンをもつように設定できる。Here, the reason why the reference voltage Vth can be set so as to have a margin with respect to the minimum value of the reception level will be described. Generally, the peak detection circuit 4 has a low-pass characteristic having a charging time constant. That is, since the noise of the preamplifier circuit 2 input to the peak detection circuit 4 is limited, the noise of the output of the peak detection circuit 4 is smaller than that of the signal input to the limiter 3. for that reason,
The determination of the presence or absence of a signal in the level detection circuit 7 can be performed with higher accuracy than the determination of “1” or “0” in the limiter 3. For this reason, in the burst receiving device of the present embodiment, reference voltage Vth can be set to have a margin with respect to the light receiving level range.
【００２５】このように参照電圧Ｖｔｈを設定すること
で、レベル検出回路７では、所定の受光レベル範囲の場
合に、すなわち、参照電圧Ｖｔｈ以下の場合に、”受信
光がある”と判断する。そして、レベル検出回路７で
は、”受信光がある”と判断した場合に、それに対応す
る期間にわたって、ゲートを開くようにゲート回路８の
制御を行い（図２（ｂ）（ｃ）参照）、一方、”受信光
がない”と判断した場合には、それに対応する期間わた
って、ゲートを閉じるようにゲート回路８の制御を行う
（図２（ｂ）（ｃ）参照）。By setting the reference voltage Vth in this manner, the level detection circuit 7 determines that "there is received light" in a predetermined light receiving level range, that is, when the reference voltage Vth or less. When the level detection circuit 7 determines that “there is received light”, it controls the gate circuit 8 so as to open the gate over a period corresponding to the received light (see FIGS. 2B and 2C). On the other hand, when it is determined that "there is no received light", the gate circuit 8 is controlled so as to close the gate for a period corresponding thereto (see FIGS. 2B and 2C).
【００２６】このように、本実施の形態においては、レ
ベル検出回路７が、アイドル区間、すなわち、リセット
パルス入力からつぎのバーストの受信開始までの期間に
ついて、光信号を受け取っていないと判断し、ゲート回
路８の出力を閉じることで、従来発生していた不正パル
スを除去する。これにより、不正パルスを発生しない理
想的な動作を実現することが可能となる。As described above, in the present embodiment, the level detection circuit 7 determines that the optical signal has not been received during the idle period, that is, the period from the input of the reset pulse to the start of reception of the next burst. By closing the output of the gate circuit 8, an illegal pulse that has conventionally occurred is removed. This makes it possible to realize an ideal operation that does not generate an illegal pulse.
【００２７】実施の形態２．図３は、本発明にかかるバ
ースト受信装置の実施の形態２の構成を示す図である。
図３において、９は、ピーク検出回路４とは検出速度の
異なるピーク検出回路である。なお、前述した実施の形
態１と同様の構成については、同一の符号を付してその
説明を省略する。以降、本実施の形態においては、実施
の形態１と異なる部分について説明する。Embodiment 2 FIG. FIG. 3 is a diagram illustrating a configuration of a burst receiving apparatus according to a second embodiment of the present invention.
In FIG. 3, reference numeral 9 denotes a peak detection circuit having a detection speed different from that of the peak detection circuit 4. Note that the same components as those in the first embodiment are denoted by the same reference numerals, and description thereof will be omitted. Hereinafter, in the present embodiment, portions different from the first embodiment will be described.
【００２８】前述の実施の形態１においては、ピーク検
出回路４の出力を受信信号レベルの検出に用いている。
しかしながら、通常のピーク検出回路４は、広い範囲の
受信レベルに対して線形な特性が要求されているため、
その高速化には限界があり、結果として、ゲート回路８
の制御が遅くなる可能性がある。In the first embodiment, the output of the peak detection circuit 4 is used for detecting the level of the received signal.
However, since the normal peak detection circuit 4 is required to have a linear characteristic over a wide range of reception levels,
There is a limit to the speed up, and as a result, the gate circuit 8
Control may be delayed.
【００２９】そこで、本実施の形態では、ピーク検出回
路４よりも高速に”１”のレベル検出を行う独立したピ
ーク検出回路９を備える。このピーク検出回路９のピー
ク検波特性としては、たとえば、入力信号振幅のすべて
の範囲で線形である必要はなく、振幅の小さい領域で精
度を高くする必要がある。Therefore, in this embodiment, there is provided an independent peak detection circuit 9 for detecting the level of "1" faster than the peak detection circuit 4. The peak detection characteristic of the peak detection circuit 9 does not need to be linear over the entire range of the input signal amplitude, for example, but needs to have high accuracy in a small amplitude area.
【００３０】このようにピーク検出回路９を用いた場
合、バースト受信装置では、まず、ピーク検出回路９の
出力をレベル検出回路７に入力し、レベル検出回路７で
は、受け取ったピーク検出回路９の出力電圧と、所定の
参照電圧Ｖｔｈと、を比較する。このとき、参照電圧Ｖ
ｔｈは、前述同様、バースト受信装置の受信レベルの最
小値に対してマージンをもつように、すなわち、過渡応
答で前置増幅回路２の”０”出力より高くなった電位を
確実に検出できるように、設定する。When the peak detection circuit 9 is used as described above, in the burst receiving apparatus, first, the output of the peak detection circuit 9 is input to the level detection circuit 7, and the level detection circuit 7 receives the received output of the peak detection circuit 9. The output voltage is compared with a predetermined reference voltage Vth. At this time, the reference voltage V
As described above, th has a margin with respect to the minimum value of the reception level of the burst receiving device, that is, it can reliably detect a potential higher than the “0” output of the preamplifier circuit 2 in a transient response. To set.
【００３１】そして、レベル検出回路７では、参照電圧
Ｖｔｈを基準に受信光の有無を判断し、”受信光があ
る”と判断した場合に、それに対応する期間にわたっ
て、ゲートを開くようにゲート回路８の制御を行い、一
方、”受信光がない”と判断した場合には、それに対応
する期間わたって、ゲートを閉じるようにゲート回路８
の制御を行う。The level detection circuit 7 determines the presence or absence of received light on the basis of the reference voltage Vth. If it is determined that "received light exists", the gate circuit opens the gate for a period corresponding to the presence of the received light. 8 is performed, and if it is determined that "there is no received light", the gate circuit 8 closes the gate for a corresponding period.
Control.
【００３２】このように、本実施の形態においては、実
施の形態１と同様の効果が得られるとともに、さらに、
ピーク検出回路４よりも高速に”１”のレベル検出を行
う、独立したピーク検出回路９を備えることで、実施の
形態１と比較してゲート回路８の制御速度を向上させる
ことが可能となる。As described above, in the present embodiment, the same effects as those of the first embodiment can be obtained, and
By providing the independent peak detection circuit 9 that detects the level of “1” faster than the peak detection circuit 4, the control speed of the gate circuit 8 can be improved as compared with the first embodiment. .
【００３３】実施の形態３．図４は、本発明にかかるバ
ースト受信装置の実施の形態３の構成を示す図である。
図４において、１０〜１３は抵抗である。なお、前述し
た実施の形態１と同様の構成については、同一の符号を
付してその説明を省略する。以降、本実施の形態におい
ては、実施の形態１と異なる部分について説明する。Embodiment 3 FIG. 4 is a diagram illustrating a configuration of a burst receiving apparatus according to a third embodiment of the present invention.
In FIG. 4, 10 to 13 are resistors. Note that the same components as those in the first embodiment are denoted by the same reference numerals, and description thereof will be omitted. Hereinafter, in the present embodiment, portions different from the first embodiment will be described.
【００３４】本実施の形態では、バースト受信中にゲー
ト制御が切り替わることによりバーストエラーが発生す
ることを防止するために、抵抗１０〜１３をレベル検出
回路７の所定位置に配置した。ここでは、抵抗１０〜１
３を正帰還がかかるように配置することで、ヒステリシ
ス効果を得る。In this embodiment, the resistors 10 to 13 are arranged at predetermined positions of the level detection circuit 7 in order to prevent a burst error from occurring due to switching of gate control during burst reception. Here, the resistance 10-1
By arranging 3 so that positive feedback is applied, a hysteresis effect is obtained.
【００３５】すなわち、本実施の形態では、一旦”受信
光がある”と判断されたバーストの受信期間において
は、ヒステリシス効果により、ゲート回路８の動作状態
（開）をある程度固定する。これにより、途中でゲート
制御が切り替わり、ゲート回路８によるデータ出力が遮
断されることを防止する。That is, in the present embodiment, the operating state (open) of the gate circuit 8 is fixed to some extent by the hysteresis effect during the reception period of the burst once determined as "there is received light". This prevents the gate control from being switched in the middle and the data output by the gate circuit 8 from being cut off.
【００３６】このように、本実施の形態においては、実
施の形態１と同様の効果が得られるとともに、さらに、
レベル検出回路７にヒステリシス効果を持たせること
で、バースト受信期間における、ゲート回路８の動作モ
ードの誤った切り替えを抑圧することができる。なお、
本実施の形態においては、実施の形態１のレベル検出回
路７にヒステリシス効果を持たせることとしたが、これ
に限らず、たとえば、実施の形態２のレベル検出回路７
にヒステリシス効果を持たせた場合においても、同様の
効果が得られる。As described above, in the present embodiment, the same effects as those of the first embodiment can be obtained, and
By making the level detection circuit 7 have a hysteresis effect, it is possible to suppress erroneous switching of the operation mode of the gate circuit 8 during the burst reception period. In addition,
In the present embodiment, the level detection circuit 7 of the first embodiment has a hysteresis effect. However, the present invention is not limited to this. For example, the level detection circuit 7 of the second embodiment may be used.
The same effect can be obtained even when a hysteresis effect is provided to the.
【００３７】[0037]
【発明の効果】以上、説明したとおり、本発明によれ
ば、レベル検出手段が、たとえば、アイドル区間、すな
わち、リセットパルス入力からつぎのバーストの受信開
始までの期間について、光信号を受け取っていないと判
断し、さらに、データ出力手段の出力を遮断するように
制御することで、従来この区間に発生していた不正パル
スを除去する。これにより、不正パルスが発生すること
のない理想的な動作を実現することが可能なバースト受
信装置を得ることができる、という効果を奏する。As described above, according to the present invention, according to the present invention, the level detecting means does not receive an optical signal during, for example, an idle period, that is, a period from the input of a reset pulse to the start of reception of the next burst. Then, by controlling so as to cut off the output of the data output means, an illegal pulse conventionally generated in this section is removed. As a result, there is an effect that it is possible to obtain a burst receiving apparatus that can realize an ideal operation without generating an illegal pulse.
【００３８】つぎの発明によれば、さらに、第１のピー
ク検出手段よりも高速に、”１”のレベル検出を行う、
独立した第３のピーク検出手段を備えることで、データ
出力手段の出力制御をより高速化させることが可能なバ
ースト受信装置を得ることができる、という効果を奏す
る。According to the next invention, the level of "1" is detected more quickly than the first peak detecting means.
Providing the independent third peak detecting means has an effect that a burst receiving apparatus capable of further speeding up the output control of the data output means can be obtained.
【００３９】つぎの発明によれば、さらに、レベル検出
手段にヒステリシス効果を持たせることで、バースト受
信期間における、データ出力手段の誤った切り替えを抑
圧することが可能なバースト受信装置を得ることができ
る、という効果を奏する。According to the next invention, it is possible to obtain a burst receiving apparatus capable of suppressing erroneous switching of the data output means during a burst reception period by giving the level detecting means a hysteresis effect. It has the effect of being able to.
【図１】 本発明にかかるバースト受信装置の実施の形
態１の構成を示す図である。FIG. 1 is a diagram illustrating a configuration of a first embodiment of a burst receiving apparatus according to the present invention.
【図２】 本発明にかかるバースト受信装置における各
構成部の動作を示す図である。FIG. 2 is a diagram showing the operation of each component in the burst receiving device according to the present invention.
【図３】 本発明にかかるバースト受信装置の実施の形
態２の構成を示す図である。FIG. 3 is a diagram showing a configuration of a burst receiving apparatus according to a second embodiment of the present invention.
【図４】 本発明にかかるバースト受信装置の実施の形
態３の構成を示す図である。FIG. 4 is a diagram illustrating a configuration of a burst receiving apparatus according to a third embodiment of the present invention.
【図５】 従来のバースト受信装置の構成を示す図であ
る。FIG. 5 is a diagram illustrating a configuration of a conventional burst receiving device.
【図６】 従来のバースト受信装置における各構成部の
動作を示す図である。FIG. 6 is a diagram showing the operation of each component in a conventional burst receiving device.
１ 受光素子、２ 前置増幅回路、３ リミッタ、４，
９ ピーク検出回路、５ バイアス制御回路、６ １／
２回路、７ レベル検出回路、８ ゲート回路、１０，
１１，１２，１３ 抵抗。1 light receiving element, 2 preamplifier circuit, 3 limiter, 4,
9 Peak detection circuit, 5 bias control circuit, 6 1 /
2 circuits, 7 level detection circuit, 8 gate circuits, 10,
11, 12, 13 resistance.
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０４Ｂ 10/04 10/06 Ｆターム(参考） 5K002 AA03 CA01 CA08 CA14 DA03 DA06 5K029 AA02 CC04 DD02 EE05 HH08 JJ01 ──────────────────────────────────────────────────続 き Continued on the front page (51) Int.Cl. 7 Identification symbol FI Theme coat ゛ (Reference) H04B 10/04 10/06 F term (Reference) 5K002 AA03 CA01 CA08 CA14 DA03 DA06 5K029 AA02 CC04 DD02 EE05 HH08 JJ01
Claims (3)
段と、 前記電気信号の”１”に対応したピーク値を検出する第
１の検出手段と、 前記電気信号の”０”に対応したピーク値を検出する第
２の検出手段と、 前記各ピーク値に基づいて、前記電気信号を識別するた
めの所定のしきい値を計算するしきい値計算手段と、 前記所定のしきい値と前記電気信号とを用いてディジタ
ルデータを生成するデータ生成手段と、 前記第１の検出手段から出力される電圧と、予め定めら
れた参照電圧と、を比較して、受信光のレベルを検出す
るレベル手段と、 前記受信光が一定レベル以下と判断された場合に、ゲー
トを閉じて前記ディジタルデータを遮断し、前記受信光
が一定レベル以上と判断された場合に、ゲートを開いて
前記ディジタルデータを通過させるデータ出力手段と、 を備えることを特徴とするバースト受信装置。1. A photoelectric conversion unit for converting received light into an electric signal, a first detection unit for detecting a peak value corresponding to “1” of the electric signal, and a photoelectric conversion unit corresponding to “0” of the electric signal. Second detection means for detecting a peak value; threshold value calculation means for calculating a predetermined threshold value for identifying the electric signal based on each of the peak values; A data generation unit that generates digital data using the electric signal; and a voltage output from the first detection unit and a predetermined reference voltage, and a level of the received light is detected. A level means, when the received light is determined to be below a certain level, a gate is closed to shut off the digital data, and when it is determined that the received light is above a certain level, the gate is opened to open the digital data. Go through And a data output means for causing the data to be transmitted.
段と、 前記電気信号の”１”に対応したピーク値を検出する第
１の検出手段と、 前記電気信号の”０”に対応したピーク値を検出する第
２の検出手段と、 前記各ピーク値に基づいて、前記電気信号を識別するた
めの所定のしきい値を計算するしきい値計算手段と、 前記所定のしきい値と前記電気信号とを用いてディジタ
ルデータを生成するデータ生成手段と、 前記第１の検出手段よりも高速に、前記電気信号の”
１”に対応したピーク値を検出する第３の検出手段と、 前記第３の検出手段から出力される電圧と、予め定めら
れた参照電圧と、を比較して、受信光のレベルを検出す
るレベル手段と、 前記受信光が一定レベル以下と判断された場合に、ゲー
トを閉じて前記ディジタルデータを遮断し、前記受信光
が一定レベル以上と判断された場合に、ゲートを開いて
前記ディジタルデータを通過させるデータ出力手段と、 を備えることを特徴とするバースト受信装置。2. A photoelectric conversion unit for converting received light into an electric signal, a first detection unit for detecting a peak value corresponding to “1” of the electric signal, and a photoelectric conversion unit corresponding to “0” of the electric signal. Second detection means for detecting a peak value; threshold value calculation means for calculating a predetermined threshold value for identifying the electric signal based on each of the peak values; Data generating means for generating digital data by using the electric signal; and faster than the first detecting means.
Third detection means for detecting a peak value corresponding to 1 "; and a voltage output from the third detection means and a predetermined reference voltage, and a level of the received light is detected. A level means, when the received light is determined to be below a certain level, a gate is closed to shut off the digital data, and when it is determined that the received light is above a certain level, the gate is opened to open the digital data. And a data output means for passing the data.
持たせることを特徴とする請求項１または２に記載のバ
ースト装置。3. The burst device according to claim 1, wherein said level means has a hysteresis characteristic.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000172662A JP3927352B2 (en) | 2000-06-08 | 2000-06-08 | Burst receiver |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000172662A JP3927352B2 (en) | 2000-06-08 | 2000-06-08 | Burst receiver |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001352353A true JP2001352353A (en) | 2001-12-21 |
| JP3927352B2 JP3927352B2 (en) | 2007-06-06 |
Family
ID=18675025
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000172662A Expired - Fee Related JP3927352B2 (en) | 2000-06-08 | 2000-06-08 | Burst receiver |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3927352B2 (en) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007081510A (en) * | 2005-09-12 | 2007-03-29 | Fujikura Ltd | Optical burst signal receiver and method for detecting burst packet |
| JP2007110231A (en) * | 2005-10-11 | 2007-04-26 | Fujitsu Ltd | Light receiving circuit |
| JP2007266726A (en) * | 2006-03-27 | 2007-10-11 | Fujitsu Ltd | Electronic apparatus mounted with receiver |
| CN101316142B (en) * | 2008-07-07 | 2011-04-20 | 华为技术有限公司 | Equipment, method and network system for expanding transmission distance |
| US8284872B2 (en) | 2009-01-16 | 2012-10-09 | Hitachi, Ltd. | Burst mode receiver |
-
2000
- 2000-06-08 JP JP2000172662A patent/JP3927352B2/en not_active Expired - Fee Related
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007081510A (en) * | 2005-09-12 | 2007-03-29 | Fujikura Ltd | Optical burst signal receiver and method for detecting burst packet |
| JP2007110231A (en) * | 2005-10-11 | 2007-04-26 | Fujitsu Ltd | Light receiving circuit |
| JP4654105B2 (en) * | 2005-10-11 | 2011-03-16 | 富士通株式会社 | Optical receiver circuit |
| JP2007266726A (en) * | 2006-03-27 | 2007-10-11 | Fujitsu Ltd | Electronic apparatus mounted with receiver |
| CN101316142B (en) * | 2008-07-07 | 2011-04-20 | 华为技术有限公司 | Equipment, method and network system for expanding transmission distance |
| US8284872B2 (en) | 2009-01-16 | 2012-10-09 | Hitachi, Ltd. | Burst mode receiver |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3927352B2 (en) | 2007-06-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8653433B2 (en) | Transimpedance amplifier and PON system | |
| US20090243682A1 (en) | Method, system and device for eliminating intra-pair skew | |
| KR102332993B1 (en) | High speed signal level detector and burst-mode trans impedance amplifier using the signal level detector | |
| WO2007036993A1 (en) | Light receiver and its identification threshold value generation method | |
| JP5305932B2 (en) | Preamplifier | |
| CN104995835B (en) | Happen suddenly optical receiver, happen suddenly optical receiver avalanche photodide bias voltage control method | |
| US20110129233A1 (en) | Burst-mode optical receiver and timing control method | |
| US6173019B1 (en) | Control loop for data signal baseline correction | |
| JP3259707B2 (en) | Burst mode optical receiver with AGC | |
| US6989717B2 (en) | Circuit and method for switching gains of preamplifier | |
| US6363111B1 (en) | Control loop for adaptive multilevel detection of a data signal | |
| JP2001352353A (en) | Burst signal receiver | |
| US7061995B2 (en) | Apparatus and method to generate an adaptive slicer threshold for binary data | |
| JP4911209B2 (en) | Timing detector | |
| CA2260606C (en) | Implementation method for adaptive equalizer in cmos | |
| JP2006254061A (en) | Burst light receiving circuit | |
| JPWO2005013480A1 (en) | Preamplifier gain switching circuit | |
| JP2003528542A (en) | Apparatus and method for adjusting input gain for multiple signal formats in a data network | |
| JP3568680B2 (en) | Automatic threshold control circuit and optical receiver | |
| US8050572B2 (en) | Receiver and electronic device | |
| JP3532633B2 (en) | Optical receiver | |
| US6167080A (en) | Control loop for adaptive equalization of a data signal | |
| JP4206517B2 (en) | Receiving apparatus and receiving method | |
| JP4011294B2 (en) | Optical signal receiver | |
| JP4592857B2 (en) | Receiver with ATC function |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041012 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060623 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060627 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060802 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070227 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070302 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100309 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110309 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110309 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120309 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130309 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130309 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140309 Year of fee payment: 7 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |