KR100416132B1

KR100416132B1 - 기판과 충돌하는 에너지 비임의 형상을 제어하는 신호들을 발생시키는 컨버터 및 그 방법

Info

Publication number: KR100416132B1
Application number: KR10-2000-7009893A
Authority: KR
Inventors: 볼커 보글리; 스티븐 에이. 리쉬톤; 리 에이치. 베네클라센
Original assignee: 에텍 시스템즈, 인코포레이티드
Priority date: 1999-01-06
Filing date: 1999-09-22
Publication date: 2004-01-31
Also published as: EP1060500A1; KR20010052201A; DE69928649T2; US6259106B1; WO2000041208A1; EP1060500B1; DE69928649D1; CA2322778A1; JP2002534793A; IL138102A0

Abstract

본 발명은 전자 (또는 다른 에너지) 비임의 형상을 제어하는 신호들을 생성시키고 형상 데이터를 형상 신호들과 위치 신호들로 변환시키며, 지속 시간 정보를 지속 시간 신호로 변환시키는 트랜슬레이터를 포함하는 리소그래피용 컨버터에 관한 것이다. 비임의 래스터 스캔 이동을 오프셋하기 위하여 위치 신호를 조절하는 역행 신호를 제공하는 트랜슬레이터에 연결된 역행 스캔 회로를 또한 포함한다. 상기 형상 신호들은 비임의 상기 형상을 제어하고, 위치 신호가 기판위의 모양을 기록하는 비임의 위치를 특정하며, 지속 신호가 기판상에 비임의 노출 지속 시간을 특정한다.

Description

기판과 충돌하는 에너지 비임의 형상을 제어하는 신호들을 발생시키는 컨버터 및 그 방법{CONVERTER FOR GENERATING SIGNALS TO CONTROL A SHAPING OF AN ENERGY BEAM THAT STRIKES A SUBSTRATE, AND METHOD THEREOF}

패턴 생성 시스템들의 처리 능력을 증가시키는 것이 바람직하다는 것은 리소그래피(패턴 생성)의 분야에서는 공지된 사실이다. 이러한 패턴 생성 시스템들은 반도체 디바이스를 형성하기 위하여 웨이퍼상에 패턴들을 전자 비임에 의한 직접 기록 방식 및 전자 비임 리소그래피에 의해 반도체를 제조하는데 이용되는 마스크 형성에 주로 적용된다.

리소그래피 시스템은 소스로부터 에너지 형성에 민감한 층으로 코팅된 기판으로의 에너지(비임) 흐름을 제어하여 패턴들을 생성시키거나 노출시킨다. 패턴 노출은 제어되며 일반적으로 플래쉬(flash)라 불리는 이산 유닛으로 분할되며, 여기서 플래쉬는 노출 시퀀스의 한 사이클 동안 노출된 패턴 부분이다. 플래쉬는 광, 전자 또는 다른 입자 비임 등 소스로부터의 에너지를 선택된 패턴 영역 내부의 코팅된 기판에 도달하게 함으로써 생성된다. 플래쉬 구성, 조사량 및 패턴을 생성시키는데 이용되는 노출 시퀀스, 및 리소그래피 시스템의 제어에 관한 세부 사항들은 기록 방법(writing strategy)으로서 공지되어 있다.

전형적인 래스터 스캔(raster scan) 기록 방법은 텔래비젼 래스터 스캐닝과 다소 유사한 균일한 주기적(periodic) 래스터 스캔을 사용한다. 기계식 스테이지는 예를 들어 테이블에 위치한 기판을 에너지 비임의 균일한 스캔 방향에 직교하는 방향으로 균일하게 이동시킨다. 이러한 방법으로 패턴은 스테이지와 비임의 직교된 이동에 의해 결과된 규칙적인 스캔 궤적을 갖는 규칙적인 그리드(regular grid)로 구성된다. 비임이 노출을 요구하는 그리드 사이트(grid site) 위에 위치될 때, 비임이 채워지고 그 하부 사이트는 노출된다. 각각의 사이트에서 오직 조사량(dose), 또는 에너지만이 요구에 따라 변화된다. 그러므로, 노출 데이터는 규칙적인 스캔 궤적에 대응하는 시간 순서에 따라 조직되고, 단지 각각의 사이트에 필요한 조사량만이 특정된다. 전형적인 래스터 스캔 기록 방법의 구별되는 특징은 한 번에 한 사이트를 노출시키는 작은 원형 비임, 각각의 그리드 사이트로 연속적으로 이동하는 주기적 스캔, 및 그리드의 "픽셀" 또는 각 사이트에 요구되는 조사량에 대응하는 데이타의 래스터화된 표현이다.

한편, 전형적인 벡터 스캔 기록 방법에서, 비임은 노출을 요구하는 사이트들 바로 위에 위치되고, 그리고 그 사이트를 노출 시키기 위해 채워진다. 위치설정은 종종 세미 랜덤 스캔으로 지칭되는 스테이지 및 비임 이동의 조합에 의해 달성된다. 따라서, 각각의 플래쉬 또는 노출된 사이트의 조사량과 위치를 모두 포함하는 데이터가 제공되어야 한다. 종종 벡터 스캔 방법들은 각각의 플래쉬에 대하여 상이한 크기 및/또는 형상을 가질 수 있는 다양한 형상의 비임을 이용한다. 그리고, 패턴은 이러한 다양한 형상으로부터 구성된다. 형상화된 비임은, 래스터 스캔 기록 방법에서와 같이 한 번에 한 픽셀 사이트를 노출시키는 대신에, 다중 픽셀 사이트들을 동시에 노출시킬 수 있다. 가변 형상의 비임이 이용되는 경우, 플래쉬의 위치, 크기 및 형상에 관한 데이터를 더 포함하여야 한다. 그래서, 전형적인 벡터 스캔 기록 방법들의 구별되는 특성들은 단일 플래쉬로 다중 픽셀 사이트들을 노출시키는 가변 형상 및 크기를 갖는 비임, 노출될 패턴 부분들만을 포함하는 세미-랜덤 스캔, 및 각각의 프래쉬의 위치, 크기, 형상 및 조사량을 포함하는 데이터의 벡터화된 표현이다.

벡터 및 래스터 스캔 기록 방법은 모두 장점과 단점을 가지고 있다. 벡터 스캔 방법은 정교한 패턴 형성(pattern definition)을 제공할 수 있다. 그러나, 벡터 스캔 플래쉬 속도는 세미-랜덤 스캔 궤적의 상대적으로 큰 비임 편향들 사이에 요구되는 설정 시간(settling time) 때문에, 래스터 스캔 방법들보다 전형적으로 더 느리다. 정교하게 세분화된 노출된 부분들을 가지는 패턴들에 대해, 벡터 스캔 방법은 넓은 범위의 크기에 걸쳐 비임을 형상화할 수 있는 전자 비임 형상화 구성요소들을 설정하는데에 따른 지연 때문에 상대적으로 느리다. 또한, 전자 소스가 동시에 더 큰 영역들을 커버해야 할 필요성 때문에, 일반적으로 전류 밀도(단위 면적당 전류)는 벡터 스캔 방법에서 더 낮아 결과적으로 낮은 처리 능력을 초래한다. 래스터 스캔 기록 프로세스의 결점은 상대적으로 거친 패턴 형상이다.

따라서, 패턴 생성 시스템들의 처리 능력을 증가시키기 위해서, 벡터 스캔 방법의 장점 즉, 정교한 패턴 형성 및 래스터 스캔 방법의 장점 즉, 속도의 증가를 결합시키는 개선된 기록 방법을 개발하는 것이 바람직하다.

본 발명은 리소그래피(lithography) 및 전자(또는 다른 에너지) 비임 칼럼(beam columns)에 관한 것이며, 보다 상세하게는 다양한 형태의 비임들을 생성시키기 위한 장치 및 방법에 관한 것이다.

도 1은 본 발명의 실시예에 따른 시스템(100)의 블록선도이다.

도 2a는 본 발명의 실시예에 따른 적합한 래스터라이저(102)의 블록선도이다.

도 2b는 본 발명의 실시예에 따른 래스터라이저(102)에 의해 실행된 적합한 프로세스(200)의 순서도이다.

도 3은 본 발명의 실시예에 따른 패턴(306)을 포함하는 기판 표면부를 픽셀(310)들로 나누는 그리드(302)의 예를 도시한 도면이다.

도 4는 픽셀내의 패턴 코너의 일 예를 도시한 도면이다.

도 5a는 본 발명의 실시예에 따른 적합한 플래쉬 컨버터(108)의 블록선도이다.

도 5b는 본 발명의 실시예에 따라 플래쉬 컨버터(108)의해 수행된 적합한 프로세스를 도시한 도면이다.

도 6은 본 발명의 실시예에 따른 각각의 쿼드런트(quadrant, 304) 내부의 14개의 기본 형상 및 이와 관련된 형상 코드를 도시한 도면이다.

도 7은 쿼드런트 내부의 패턴(306) 부분(308)의 확대도이다.

도 8은 본 발명의 실시예에 따른 도 5b의 502 단계의 순서도를 더 상세히 도시한 도면이다.

도 9는 행렬 A와 행렬 B를 더 상세히 도시한 도면이다.

도 10은 본 발명의 실시예에 따라 중간 형상 코드를 결정하는 프로세스를 도시한 도면이다.

도 11은 본 발명의 실시예에 따른 상태 B 내지 D에 대한 행렬 B의 미노출 부분들의 일 예를 도시한 도면이다.

도 12는 본 발명의 실시예에 따른 전자 비임 칼럼(118)의 개략도이다.

도 13a는 본 발명의 실시예에 따른 상부 애퍼쳐(1210) 부분의 평면도이다.

도 13b는 본 발명의 실시예에 따른 도 13a의 A-A선을 따라 절단한 상부 애퍼쳐(1210)의 단면도이다.

도 14a는 본 발명의 실시예에 따른 하부 애퍼쳐(1214A) 부분의 평면도이다.

도 14b는 본 발명의 실시예에 따른 도 14a의 B-B선을 따라 절단한 하부 애퍼쳐(1214A)의 단면도이다.

도 15a는 본 발명의 실시예에 따른 하부 애퍼쳐(1214B) 부분의 평면도이다.

도 15b는 본 발명의 실시예에 따른 도 15a의 C-C선을 따라 절단한 하부 애퍼쳐(1214B)의 단면도이다.

도 16은 본 발명의 실시예에 따라 통상의 상단 편향기(1212)와 통상의 하단 편향기(1216)의 적합한 구현 및 배치를 도시한 도면이다.

도 17a는 본 발명의 실시예에 따른 셰이퍼/블랭커(shaper/blanker) 드라이버(110)의 블록선도이다.

도 17b는 본 발명의 실시예에 따른 세이퍼/블랭커 드라이버(110)의 상세 블록선도이다.

도 18은 본 발명의 실시예에 따라 상부 애퍼쳐(1210) 및 하부 애퍼쳐(1214a)를 통과한 전자 비임(1222)의 경로의 일 예를 개략적으로 도시한 도면이다.

도 19a는 개구(1402A 내지 1402D)를 이용하여 형성된 형상(1908) 및 차단(blanking) 위치(1904)를 갖는 하부 애퍼쳐(1214A)의 평면도이다.

도 19b는 개구(1402A 내지 1402D)를 이용하여 형성된 형상(1910) 및 차단 위치(1904)를 갖는 하부 애퍼쳐(1214A)의 평면도이다.

도 20a는 하부 애퍼쳐(1214B)의 개구(1502)를 이용하여 도 19a의 형상(1908)으로 전자 비임(1222) 단면을 형상화하는 일 예를 도시한 도면이다.

도 20b는 하부 애퍼쳐(1214B)의 개구(1502)를 이용하여 도 19b의 형상(1908)으로 전자 비임(1222) 단면을 형상화하는 일 예를 도시한 도면이다.

상이한 도면들에서 있어서 동일한 도면 부호는 동일 또는 유사한 구성요소를 나타낸다.

본 발명의 실시예는 기판과 충돌하는 에너지 비임의 형상을 제어하는 신호를 생성시키는 컨버터로서, 수신된 입력 형상 데이터를 형상 및 위치 신호들로 변환하고, 입력 지속 시간 정보를 지속 시간 신호로 변환하는 트랜슬레이터와, 역행 신호를 출력하는 역행 스캔 회로와, 형상 신호들, 역행 신호, 및 위치 신호를 수신하도록 연결된 출력 회로, 및 트랜슬레이터 회로로부터 지속 시간 신호를 수신하도록 연결된 타이머 회로를 포함하며, 트랜슬레이터에서 형상 신호들이 비임의 형상을 제어하고, 위치 신호들이 기판위의 비임의 위치를 특정하고, 지속 시간 신호가 기판상의 비임의 노출의 지속 시간을 특정하며, 출력 회로는 역행 신호에 따라 위치 신호를 제어하고 형상 신호 및 제어된 위치 신호들을 출력하며, 타이머 회로는 출력 회로가 형상 신호를 출력하는 지속 시간을 제어하는 컨버터를 제공한다.

본 발명의 실시예는 기판에 충돌하는 에너지 비임의 형상을 제어하는 신호들을 생성시키는 방법으로서, 비임의 형상을 한정하는 데이터를 수신하는 단계와, 형상 데이터를 형상 및 위치 신호들로 변환하는 단계와, 비임에 포함된 지속 시간 정보를 지속 시간 신호로 변환하는 단계로서, 형상 신호들이 비임의 형상을 제어하고, 위치 신호들이 비임에 의해 기록될 기판위의 비임의 위치를 특정하고, 지속 시간 신호가 기판위의 비임 노출의 지속 시간을 특정하는 변환 단계와, 비임의 래스터 스캔 이동을 오프셋 하는 위치 신호에 역행 신호를 제공하는 단계, 및 지속 시간 신호에 기초한 형상 신호들을 출력하는 단계를 포함하는 방법을 제공한다.

본 발명은 첨부 도면들과 함께 기술된 다음의 상세한 설명으로서 더 완전하게 이해될 것이다.

시스템 개관

본 발명은 통상의 "규칙적인 주기적 궤적" 래스터 스캔에서 기판상으로 특정의 단면 형상들을 갖는 전자(또는 다른 에너지) 비임들을 생성시키고 기록하는 시스템 및 프로세스에 관한 것이다. 일 실시예는 가장 큰 단면 형상이 통상의 벡터 형상화 비임 장치에 의해 생성된 전자 비임 단면보다 더 작은 전자 비임들을 생성시킨다. 따라서, 상기 실시예는 통상의 벡터 형상 비임 장치보다 더 작은 패턴 형성을 허용한다.

도 1은 상기 실시예에 따라 래스터라이저 회로(102), 버퍼 회로(104), 조사량값 회로부(106), 플래쉬 컨버터(108), 셰이퍼/블랭커 드라이버(110) 및 전자 비임 칼럼(112)을 포함하는 리소그래피(이미징) 시스템(100)의 블록선도를 도시하고 있다. 플래쉬 컨버터(108) 및 세이퍼/블랭커 드라이버(110)는 클락(114)으로부터 클락(타이밍) 신호를 수신하도록 각각 연결된다. 상기 실시예에서, 클락(114)의 클락 신호 주파수는 800MHz이다. 래스터라이저 회로(102), 버퍼 회로(104), 조사량값 회로부(106), 플래쉬 컨버터(108), 셰이퍼/블랭커 드라이버(110), 및 전자 비임 칼럼(112)의 세부 사항은 이하에서 설명한다. 본 발명에서 모든 치수(dimension)와 파라미터는 예시적인 것이다.

상기 실시예에서, 래스터라이저 회로(102)는 우선 기판상에 그 형상 및 위치(소위 "벡터 포맷")에 의해 특정되는 기판(118)에 기록될 패턴을 (예컨대 통상의 리소그래피 데이터 구조로부터) 수신한다. 그리고, 래스터라이저 회로(102)는 기판(118)의 표면을 픽셀들의 그리드로 나누고 각각의 픽셀을 "그레이 레벨 값"으로 표현한다. 그레이 레벨 값은 패턴 부분을 포함하는 픽셀 영역의 비율(fraction)을 특정한다. 래스터라이저(102)는 각각의 그레이 레벨 값을 버퍼 회로(104) 및 조사량값 회로부(106)로 출력한다. (도 1의 점선안의 연결선들은 통상적인 다중선 데이터 버스를 나타낸다.) 버퍼(104)는 그레이 레벨 값들을 플래쉬 컨버터(108)에 제공한다. 상기 실시예에서, 플래쉬 컨버터(108)는 한 플래쉬 사이클(이후로 "플래쉬 필드"라는 용어는 전자 비임 칼럼(112)이 기판(118)에 기록하는 형상 또는 차단(blank)을 나타낸다.)에 노출될 수 있는 플래쉬 필드를 4개 픽셀("쿼드런트")의 각각의 정방형 배열(2차원)로 나타낸다. 또 다른 실시예에서, 플래쉬 컨버터(108)는 플래쉬 필드를 직사각형, 더 큰 또는 더 작은 크기의 정방형 배열, 또는 다른 형상의 N ×M 개의 픽셀로 나타낸다. 플래쉬 컨버터(108)는 각각의 플래쉬 필드를 형상 분류(shape class) 및 좌표(형상_x, 형상_y)에 의해 특정한다. (이후로 "형상 데이터"라는 용어는 형상 분류 및 좌표를 말한다.) 조사량값 회로부(106)는 래스터라이저 회로(102)로부터 각각의 쿼드런트에 관련된 그레이 레벨 값들을 수신하고 각각의 플래쉬 필드에 관련된 조사량 값들을 출력한다.

셰이퍼/블랭커 드라이버(110)는 각각 플래쉬 컨버터(108) 및 조사량값 회로부(106)로부터 형상 데이터 및 대응하는 조사량 값들(이후로 형상 데이터 및 대응하는 조사량 값을 "플래쉬 데이터"로 함께 언급한다)을 요청한다. 일 실시예에서, 플래쉬 컨버터(108) 및 조사량값 회로부(106)는 약 10ns마다 플래쉬 데이터를 셰이퍼/블랭커 드라이버(110)에 제공한다. 셰이퍼/블랭커 드라이버(110)는 각각의 플래쉬 데이터를 전압값으로 변환(convert)하고, 전자 비임 칼럼(112)을 제어하기 위해 전압을 제공하여, 기판(118)위의 적합한 위치에 특정된 플래쉬 필드를 기록한다. 일 실시예에서, 전자 비임 칼럼(112)은 매 10 ns(이후로 "플래쉬 사이클")마다 새로운 플래쉬 필드를 기록한다. 블랭크 플래쉬 필드(blank flash field)에 대해서는, 전자 비임 칼럼(112)이 기판(118)위로 전자 비임을 기록하지 않는다. 이온 비임 칼럼 또는 다른 에너지 비임(예, 레이저)도 전자 비임 칼럼(112)에 대용될 수 있다.

전자 비임 칼럼(112)은 플래쉬 필드를 예컨대 통상적인 "규칙적인 주기적 궤적" 래스터 스캔으로 기록한다. 일 실시예에서, 통상적인 "규칙적인 주기적 궤적" 래스터 스캔은 "단방향성" 형태 또는 "양방향성" 형태일 수 있다. "규칙적인 주기적 궤적"은 스캔이 균일하고 규칙적으로 이동하고, 이러한 이동이 패턴 데이터에 의해 제어되지 않는다는 것을 의미한다. "단방향성" 형태에서, 그리드의 스캐닝은 예컨대 기판의 일부분에 정의된 그리드의 좌측 하단 코너에서 시작하여 그리드의 좌측 상단 코너로 진행하고, 비임이 차단된 상태로 다음 최좌측열의 하부로 리턴하여, 처음과 같은 방향으로, 즉 하부에서 상부로, 다음 최좌측열을 계속하여 스캐닝한다. 스캐닝은 패턴화될 전체 그리드가 커버될 때까지 동일한 방법으로 계속된다. 통상적인 "양방향성" 형태의 래스터 스캔에서, 그리드의 스캔은 기판의 일부분에 정의된 그리드의 좌측 하단 코너에서 시작하여 그리드의 좌측 상단 코너로 진행하고, 그 후에 처음의 반대 방향, 즉 상부에서 하부로, 다음 최좌측열을 계속해서 스캐닝한다. 스캐닝은 이렇게 상방향-하방향의 순서로 패턴화될 전체 그리드가 스캐닝될 때까지 계속된다.

선행 기술에 따른 벡터 스캔 시스템들은 벡터 스캐닝된 패턴을 저장하는 큰 데이터 버퍼들을 요구한다. 패턴 크기들은 매우 다양하므로, 벡터 포멧으로 패턴 데이터를 저장하기에 적합한 데이터 버퍼는 매우 큰 저장 수용력을 갖는다. 그러나, 버퍼의 큰 데이터 수용력은 비용을 증가시킨다. 본 실시예는 선행 기술의 큰 데이터 버퍼를 피하기 위해 플래쉬 필드 데이터의 실시간 프로세싱을 사용한다. 상기 실시예에서, 래스터라이저(102), 플래쉬 컨버터(108), 조사량값 회로부(106), 및 셰이퍼/블랭커 드라이버(110)는 함께 전자 비임 칼럼(112)에 의한 플래쉬 필드 생성 전에 플래쉬 필드의 형상 및 지속 시간을 처리한다.

래스터라이저(102)

본 발명의 실시예에 따라, 도 2a는 적합한 래스터라이저(102)를 개략적으로 도시한 것이다. 래스터라이저(102)는 픽셀라이저(210)와 그레이 레벨 특정기(212)를 포함한다. 일 실시예에서, 래스터라이저(102)는 프로세스(200)를 수행하는 "하드와이어(hardwired)" 로직 회로부이며, 이는 도 2b를 참조하여 하기에서 상세히 설명한다. 다른 실시예에서, 래스터라이저(102)는 프로세스(200)의 소프트웨어 형태를 실행하는 컴퓨터일 수 있다. 여기서, 모든 파라미터는 예시적인 것이다.

래스터라이저(102)는 기판상에 기록될 통상의 패턴을 표현하는 벡터 포멧의 입력 신호 데이터를 수신한다. 패턴은 통상 예컨대 집적회로의 층(layer)을 정의하고, x-y좌표들로 표현된다. 래스터라이저(102)는 기판의 부분에 기록될 패턴 이미지를 그리드의 픽셀들로 세분하고, 각각의 픽셀을 패턴을 포함하는 픽셀의 비율을 특정하는 그레이 레벨 값으로 표현한다.

도 2b는 기판의 표면에 기록될 패턴 이미지를 그레이 레벨 값으로 나타내기 위하여 래스터라이저(102)에 의해 수행되는 적합한 프로세스(200)의 블록선도를 도시한 것이다.

201단계에서, 픽셀라이저(210)는 기판 표면 부분을 그리드로 나눈다. 픽셀라이저(210)는 그리드내에 특정의 어떠한 패턴을 추가로 위치시킨다. 예컨대, 상기 실시예에서, 각각의 그리드는 최대 8,192 픽셀 ×1,440,000 픽셀이다. 200 nm의 최소 피쳐(feature) 크기를 요구하는 마스크를 만들기 위해, 각각의 픽셀은 한쪽면이 약 100nm인 정방형 형상이며, 물론 다른 픽셀 형상들도 이용될 수 있다. 도 3은 기판 표면 부분을 분할하는 그리드(302)의 일 예이고, 상기 표면위에 픽셀(310)로 분할된 이미징 패턴(306)이 존재한다.

도 2의 202단계에서, 픽셀라이저(210)는 각각 픽셀(310)을 그레이 레벨 값과 관련시키는 그레이 레벨 특정기(gray level specifier, 212)로 그리드를 전송한다. 본 발명의 상기 실시예에서, 그레이 레벨 값은 0에서 16까지이다. 예컨대, 패턴(306)을 포함하지 않는 픽셀은 0의 그레이 레벨 값을 갖는다. 도 4는 픽셀내의 코너에 패턴이 있는 일 예를 도시한 것이다. 상기 예에서, 256개의 서브 픽셀에서 64개(어두운 부분의 에지에 있는 픽셀들)가 중첩되어 있으며, 따라서 그레이 레벨 값 4를 표현한다. 상기 실시예에서, 그레이 레벨 특정기(212)는 각 그레이 레벨 값을 5 비트 값으로 표현하며, 따라서 32개의 그레이 레벨을 표현할 수 있다.

203단계에서, 래스터라이저(102)는 버퍼(104)의 그리드와 관련하여 그레이 레벨 값들을 저장한다.

그 다음, 래스터라이저(102)는 기판에 기록될 모든 이미지들이 픽셀로 표현될 때까지 도 2b의 프로세스(200)를 반복한다.

통상의 벡터 스캔 장치에서, 오직 기판에 기록될 패턴만이 코드화된다. 상기 실시예에서, 래스터라이저는 기판 표면의 부분을 그리드로 분할하고 기판상의 모든 픽셀들을 표현한다. 전체 기판 이미지의 표현은, 특히 패턴을 포함하는지에 관계없이 각각의 픽셀이 표현되기 때문에, 패턴의 통상적 벡터 포멧 표현에 비해 많은 장점들을 제공한다.

예컨대, 통상의 근접 오류 보정(proximity error correction)은 각각의 픽셀이 노출 여부에 관계없이 표현되기 때문에 더 쉽게 계산될 수 있다. 근접 오류 보정은 그 영역 근처의 픽셀들에 대한 노출을 고려하여 과대 노출을 피하도록, 기판의 특정 영역에 대하여 전자 비임 노출 레벨을 조절한다. 만약 패턴들이 벡터 포멧이면, 패턴들의 근접성 결정에 수많은 계산들을 필요로 한다.

중첩 결정(overlap determination)은 상기 실시예에서 더 쉽게 계산될 수 있다. 중첩 결정은 다중 패턴들이 중첩되는 지역의 과대 노출을 방지하기 위해 요구된다. 벡터 포멧의 패턴과 함께, 각각의 패턴들, 심지어 중첩된 패턴들도 개별적으로 코드화된다. 그래서 중첩 결정은 많은 계산들을 요구한다. 본 실시예에서 모든 픽셀들은 그레이 레벨 값에 의해 표현되기 때문에, 중첩 결정이 훨씬 더 쉽다.

때때로 패턴들은 "반대 톤(tone reversed)"으로 되어야 한다. 즉, 정상적으로 기판의 노출되지 않은 부분들이 노출되고, 정상적으로 기판의 노출된 부분들이 노출되지 않는다. 상기 실시예에서, 정상적으로 노출되지 않은 픽셀들도 표현되기 때문에 픽셀들은 쉽게 반대 톤으로 될 수 있다. 벡터 포멧의 패턴에 있어서는, 오직 노출된 영역들만이 코드화되어, 노출되지 않는 영역들을 반대 톤으로 하기는 어렵다.

벡터 포멧 패턴과 관련하여, 패턴에서 플래쉬 필드의 수가 클 수 있으며, 따라서 비실용적인 큰 버퍼 공간을 필요로 한다. 본 실시예에서는, 각각의 픽셀이 개별적으로 표현되므로, 픽셀들이 심지어는 패턴을 나누어 불연속적 단계로 버퍼 공간에 로딩된다. 본 실시예에서, 래스터라이저(102)는 일정한 속도로 버퍼 디바이스에 그레이 레벨 값들을 출력하고, 이에 의해 버퍼(104)는 선행 기술에서 보다 더 작은 저장 공간을 포함할 수 있다.

플래쉬 컨버터(108)

플래쉬 컨버터(108)는 픽셀들의 그레이 레벨 값들을 플래쉬 필드의 형상을 특정하는 형상 데이터로 변환한다. 도 5a는 적합한 플래쉬 컨버터(108)를 블록선도로 도시하였다. 도시된 바와 같이, 플래쉬 컨버터(108)는 리포멧터 로직(reformatter logic; 510), 형상 코드 결정 로직(512), 제 1 순람표(lookup table(LUT);514), 및 제 2 순람표(516)를 포함한다. 제 1 및 제 2 순람표(514, 516)의 적합한 구현은 스태틱 랜덤 엑세스 메모리(SRAM)이다. 플래쉬 컨버터(108)는 버퍼(104)로부터 그레이 레벨 값을 수신하도록 그리고 클락(114)으로부터 클락 신호를 수신하도록 연결되어 있다. 플래쉬 컨버터(108)는 클락(114)으로부터 수신된 클락 신호에 따라서 형상 데이터를 세이퍼/블랭커 드라이버(110)로 출력한다.

본 실시예에서, 플래쉬 컨버터(108)는 도 5b를 참조하여 하기에 설명된 프로세스(500)를 수행하는 하드와이어 로직이다. 다른 실시예들에서, 플래쉬 컨버터(108)는 프로세스(500)의 소프트웨어 형태를 실행하는 컴퓨터일 수 있다. 부록 B는 플래쉬 컨버터(108)의 하드와이어 로직 구현에 의해 실행되는 프로세스(500)의 파스칼 컴퓨터 언어 시뮬레이션이다. 여기서, 모든 파라미터는 예시적인 것이다.

501 단계에서, 버퍼(104)는 예컨대 적어도 16개의 그레이 레벨 값을 갖는 신호를 리포멧터 로직(510)에 제공한다. 상기 실시예에서 그레이 레벨 값들은 중심에 관심 쿼드런트를 갖는 4 ×4 픽셀(이후로 "행렬 A")의 정방형 형태에 대응한다. 도 9는 행렬 A를 보다 상세히 도시한다. 관심 쿼드런트는 픽셀 a22, a23, a32, 및 a33에 대응하고, 나머지 픽셀들은 "주위 픽셀들(surrounding pixels)"이다. 그리드 에지(edge)의 쿼드런트에 대해, 그리드내에 있지 않은 쿼드런트들 주위의 픽셀들은 0의 그레이 레벨 값을 갖는다. 플래쉬 컨버터(108)는 관심 쿼드런트를 형상 데이터로 표현한다.

501 단계의 제 1 실행에서, 버퍼(104)는 우선 좌측 하부 쿼드런트에 관한 데이터를 출력한다. 501 단계의 연속적인 실행에서, 버퍼(104)는 전술한 래스터 스캔에 있어서 쿼드런트에 관한 데이터를 출력한다.

502 단계에서, 리포멧터 로직(510)은 형상 데이터, 즉, 형상 코드 및 좌표(형상_x, 형상_y)에 의해 쿼드런트를 표현한다. 형상 코드는 비임에 의해 완전히 노출된 쿼드런트에서부터 완전히 노출되지 않은 쿼드런트까지 기본 형상을 표현한다. 좌표는 변경된 형상이 쿼드런트내의 패턴 부분에 보다 유사하도록 서브 픽셀들에 의해 기본 형상들을 변경한다. 각각의 플래쉬 필드의 형상은 형상 코드 및 좌표들에 의해 특정된다.

도 6은 각각 쿼드런트(304)내에 있는 14개의 기본 형상들을 도시하고, 이는 본 실시예에 따라 할당된 형상 코드들과 관련된다. 각각의 형상의 어두운 부분은 (전자) 비임에 의해 노출될 영역("노출 영역")을 표현한다. 가장 큰 노출 영역은 완전한 쿼드런트가고 형상 코드 16에 대응한다. 형상 코드 1 내지 4는 4개의 상이한 회전을 갖는 직사각형 형상의 노출 영역들을 특정한다. 형상 코드 5 내지 8은 4개의 상이한 회전을 가지며 정방형 또는 직사각형일 수 있는 노출된 영역들을 특정한다. 형상 코드 9 내지 12는 4개의 상이한 회전을 갖는 L모양의 노출된 영역들을 표현한다. 다른 실시예에서, 형상 코드들은 다른 형상으로 표현될 수 있다.

좌표들은 서브 픽셀들에 의해 형상 코드 1 내지 12에 대응하는 형상들을 변경한다. 상기 실시예에서, 형상_x 및 형상_y는 각각 0에서 31값을 갖는다. 예컨대, 도 7은 쿼드런트내의 패턴(306) 부분(308)의 확대도를 도시한다. 부분(308)은 형상 코드 12에 대응한다. 예컨대, 형상 코드 12의 형상 변경은 좌표 형상_x 및 형상_y(19,20)를 특정하는 것에 의해 이루어진다. 예컨대, 좌표는 형상의 코너 부분을 특정한다.

도 8은 502 프로세싱 단계의 더 상세한 순서도이다. 801단계에서, 리포멧터 로직(510)은 행렬 A를 로드한다.

802 단계에서 리포멧터 로직(510)은 픽셀 a22가 ⅰ) 회전(rotation), ⅱ) 플리핑(flipping), 또는 ⅲ) 역 토닝(reverse toning)의 세가지 동작중 모두 또는 어느 하나에 의해 관심 쿼드런트중 가장 높은 그레이 레벨 값을 가지도록 행렬 A를 변환한다. 변수 "회전"은 0, 1, 2, 또는 3의 값을 가지며, 행렬 A가 각각 0°, 90°, 180°, 또는 270°로 회전하는 것을 표현한다. 변수 "플리핑"은 행렬 A가 플리핑되는 것 즉, 각각의 픽셀에 대해 좌표 형상_x 및 형상_y가 서로 바뀌지만 그레이 레벨 값은 유지되는 것을 표현한다. 변수 "역"은 각각의 그레이 레벨 값을 16에서 그 그레이 레벨 값을 뺀 것을 표현한다. 리포멧터 로직(510)은 변수를 저장하고 이후의 사용을 위한 동작 순서를 기록한다. 결과 행렬은 도 9에 도시된 행렬 B이다. 그 후, 리포멧터 로직(510)은 형상 코드 결정 로직(512)으로 행렬 B, 변수 및 동작 순서를 출력한다.

803단계에서, 형상 코드 결정 로직(512)은 도 10에 도시된 프로세스를 행렬 B의 중심 4개 픽셀들에 적용하여 중간 형상 코드를 결정한다. 우선 1002단계에서, 형상 코드 결정 로직(512)은 픽셀 b23이 그레이 레벨 값 16을 갖는지 결정한다. 만약 갖지 않으면, 1003단계에서, 중간 형상 코드는 5, 1, 또는 11중 하나이다(상태 D). 만약 가진다면, 1004단계에서, 형상 코드 결정 로직(512)은 픽셀 b32가 그레이 레벨 값 16을 갖는지를 결정한다. 만약 갖지 않으면, 1005단계에서, 중간 형상 코드는 1 또는 11이다(상태 C). 만약 가진다면, 1006단계에서, 형상 코드 결정 로직(512)은 픽셀 b33이 그레이 레벨 값 16을 갖는지를 결정한다. 만약 갖지 않으면, 1007단계에서, 중간 형상 코드는 11이다(상태 B). 만약 가진다면, 1008단계에서, 중간 형상 코드는 16이다(상태 A).

따라서, 만약 상태가 C 또는 D이면, 형상 코드 결정 로직(512)은 연속하여 중간 좌표 및 중간 형상 코드를 결정한다. 상태 B에 대해, 형상 코드 결정 로직(512)은 연속하여 중간 형상 코드 11에 대응하여 형상을 변형하는 중간 좌표만을 결정한다.

상기 실시예에서, 상태 B에 대해, 중간 좌표를 결정하기 위해서, 형상 코드 결정 로직(512)은 표 1의 픽셀들의 그레이 레벨 값을 제 1 순람표(514)에 제공하고, 제 1 순람표(514)는 대응하는 중간 좌표를 출력한다. 상태 C 및 D에 대해, 중간 좌표 및 중간 형상 코드를 결정하기 위하여, 형상 코드 결정 로직(512)은 표 1의 픽셀들의 그레이 레벨 값을 제 1 순람표에 제공하고, 제 1 순람표(514)는 중간 좌표 및 중간 형상 코드를 출력한다.

[표 1]

상태	고려된 픽셀
B	b33, b34, b43, 및 b44
C	b31, b32, b33, b34, 및 b42
D	b22, b23, b32, b33, 및 b42

상태 B에서, 제 1 순람표 (514)에 있는 중간 좌표 항목(entry)은 하기와 같이 유도된다. 픽셀 b22, b23, b32는 그레이 레벨 값 16을 가진다. 픽셀 b33의 그레이 레벨 값은 특정되지만 노출된 서브 픽셀들은 특정되지 않는다. 따라서, 하나의 그레이 레벨 값이 노출된 다양한 서브 픽셀들에 대응할 수 있다. 상기 실시예에서, 픽셀 b33의 에지점(1118)에서 코너의 측면들을 교차하여 픽셀 b34, b33, 및 b43(도 11의 행렬 1102에서 빗금친 선)을 통해 코너가 형성된다. 코너(1108)의 내부 그늘진 지역은 노출되지 않는다. 에지점(1118)을 교차하는 측면들 사이의 각이 반드시 90°일 필요는 없다. 상기 실시예에서, 에지점(1118)의 좌표 및 이에 따른 픽셀 b33의 노출된 부분은 최소의 그레이 레벨 오류에 대응하는 픽셀 b34, b33, 및 b43을 통해 코너(1108)를 결정함으로써 판정된다. 특히, 제 1 순람표(514)의 각각의 좌표는 1) 플래쉬 필드 및 픽셀 b34, b43, b44의 특정된 그레이 레벨 값들 및 2) 좌표에 설정된 에지점과 관련하여 결과적인 플래쉬 필드 및 픽셀 b34, b43, b44의 그레이 레벨 값 사이의 최소 오류에 대응한다.

상기 실시예에서, 하기의 주어진 공식은 모든 가능한 그레이 레벨 값들에 대하여 (16,16)에서 (31,31)까지의 각각의 좌표에 대하여 계산된다. 제 1 순람표(514)에 있는 각각의 중간 좌표는 하기의 공식으로부터 유도된 최소 오류값에 대응한다.

(1)Error = K(F)+L(PE)+M(T)

변수 F는 특정된 플래쉬 필드의 전체 그레이 레벨 값 및 좌표에 의해 얻어지는 플래쉬 필드의 전체 그레이 레벨 값 사이의 차(difference)의 절대값을 나타낸다.

변수 PE는 상태 B에 대한 표 1의 각각의 픽셀의 각각의 그레이 레벨 값 및 좌표에 의해 얻어지는 상태 B에 대한 표 1의 픽셀들의 그레이 레벨 값 사이의 최대 오류를 나타낸다.

변수 T는 변수 F의 합, 그리고 상태 B에 대한 표 1의 각각의 픽셀의 각각의 특정된 그레이 레벨 값 및 좌표에 의해 얻어지는 상태 B에 대한 표 1의 픽셀들의 그레이 레벨 값 사이의 차의 절대값의 합을 나타낸다.

일 실시예에서, 가중 변수 K, L, 및 M은 각각 8, 4, 및 1이다. 이것은 변수 F에서 가장 가중된다.

상태 C에 대해, 제 1 순람표(514)의 중간 좌표 항목은 하기와 같이 유도된다. 픽셀 b22 및 b23은 그레이 레벨 값 16을 갖는다. 픽셀 b32 및 b33의 그레이 레벨 값은 특정되지만 노출된 서브 픽셀들은 그렇지 않다. 쿼드런트의 노출된 부분이 형상 코드 1 또는 11에 대응할 수 있기 때문에, 코너가 픽셀 b32, b33, b34 및 b42를 통해 형성되거나 또는 직선 에지가 픽셀 b32, b33, b34, 및 b31통해 형성된다(도 11의 행렬 1104에서 빗금친 선들 참조). 코너 측면들 사이의 각은 90°가 아닐 수 있다. 형상 코드 11에 대응하는 코너에 대해, 중간 좌표는 픽셀 b32의 에지점 (1120)에서 측면 교차를 특정한다. 코너의 노출되지 않은 부분은 지역(1110)으로 도시되었으며, 직선 에지의 노출되지 않은 부분은 지역(1110 및 1112)으로 도시되었다.

상태 C에 대해, 제 1 순람표에 특정된 픽셀 b31, b32, b33, b34, 및 b42의 그레이 레벨 값들의 각각의 조합에 대한 중간 형상 코드 및 중간 좌표는 공식으로부터 유도된 최소 오류값에 대응한다. 앞서 설명된 공식은 각각의 형상 코드 1 및 11 그리고 (0,16)에서 (31,31)까지의 좌표에 대해 계산된다. 공식에서, 변수 PE는 상태 C에 대한 표 1의 각각의 픽셀의 각각의 그레이 레벨 값 및 좌표에 의해 얻어지는 상태 C에 대한 표 1에서 픽셀들의 그레이 레벨 값 사이의 최대 오류를 나타낸다. 변수 T는 변수 F의 합, 그리고 상태 C에 대한 표 1의 각각의 픽셀의 각각의 특정된 그레이 레벨 값 및 좌표에 의해 얻어지는 상태 C에 대한 표 1의 픽셀들의 그레이 레벨 값 사이의 차의 절대값의 합을 나타낸다.

상태 D에 대해, 제 1 순람표(514)의 중간 좌표 항목은 하기와 같이 유도된다. 픽셀 b22, b23, b32, 및 b33의 그레이 레벨 값은 특정되지만 노출된 서브 픽셀들은 그렇지 않다. 쿼드런트의 노출된 부분이 형상 코드 1, 5, 또는 11에 대응할 수 있기 때문에, 코너가 픽셀 b42, b32, b22, b23, 및 b24를 통해 형성되거나 또는 직선 에지가 픽셀 b21, b22, b23, 및 b24를 통해 형성된다(도 11의 행렬 1106에 빗금친 선들 참조). 노출되지 않은 코너 부분은 지역(1116)으로 도시되었으며, 노출되지 않은 직선 에지의 부분은 지역 1114 및 1116으로 도시되었다. 형상 코드 11 또는 5에 대응하는 코너에 대해, 좌표들은 쿼드런트의 어떠한 픽셀을 통해 에지점(1122)에서 측면 교차점을 특정한다. 에지점(1122)의 측면들 사이의 각은 90°가 아닐수 있다. 예컨대, 형상 코드 5는 90°이상의 코너 측면 사이의 각에 대응할 수 있다.

상태 D에 대해, 제 1 순람표(514)에서 특정된 픽셀 b22, b23, b32, b33, 및 b42에 대한 그레이 레벨 값들이 각각의 각 조합에 대한 중간 형상 코드 및 중간 좌표는 공식으로부터 유도된 최소 오류 값에 대응한다. 앞서 설명된 공식은 각각의 형상 코드 1, 5, 및 11 그리고 (0,0)에서 (31,31)까지의 좌표에 대해 계산된다. 공식에서, 변수 PE는 상태 D에 대한 표 1의 각각의 픽셀의 각각의 그레이 레벨 값 및 좌표에 의해 얻어지는 상태 D에 대한 표 1의 픽셀들의 그레이 레벨 값 사이의 최대 오류를 나타낸다. 변수 T는 변수 F의 합, 그리고 상태 D에 대한 표 1의 각각의 픽셀의 각각의 특정된 그레이 레벨 값 및 좌표에 의해 얻어지는 상태 D에 대한 표 1의 픽셀들의 그레이 레벨 값 사이의 차의 절대값의 합을 나타낸다.

도 8의 804단계에서, 모든 상태에 대하여, 형상 코드 결정 로직(512)은, 803 단계에서 결정된 형상 코드 및 좌표에 의해 특정되는 형상을 역순서로, 802단계에서 리포멧터 로직(510)에 의해 수행된 변형을 반전시킨다. 상기 실시예에서, 형상 코드 결정 로직(512)은 제 2 순람표(516)를 액세스하는데, 제 2 순람표(516)는 모든 가능한 중간 형상 코드 및 중간 좌표 즉, 형상코드 1, 5, 또는 11 그리고 (0,0)에서 (31,31)까지의 좌표에 대하여 역 변환(reverse transformation) 동작의 모든 조합에 대한 형상 코드 및 좌표를 포함한다. 805단계에서, 형상 코드 결정 로직(512)은 제 2 순람표(516)로부터 적합한 형상 코드 및 좌표를 판독한다.

도 5b의 503단계에서, 형상 코드 결정 로직(512)은 형상 데이터를 셰이퍼/블랭커 드라이버(110)에 제공한다. 상기 실시예에서, 플래쉬 컨버터(108)는 약 10ns마다 형상 데이터를 셰이퍼/블랭커 드라이버(110)에 제공한다.

플래쉬 컨버터(108)는, 도 2b의 202단계에서 특정된 그리드의 모든 쿼드런트가 형상 데이터에 의해 표현될 때까지, 그리드의 각 쿼드런트에 대해 501에서 503의 단계를 반복한다.

상기 실시예는 유리하게도 로드 동작에 필요한 회로부 및 순람표의 수를 감소시킨다. 제 1 순람표(514)는 3개의 형상 코드들 즉, 1, 5 및 11에 대한 좌표 항목들을 포함한다. 상기 실시예에서, 17⁴값이 상태 B에 대한 순람표에서 필요하고 17⁵값이 각각 상태 C와 D를 위한 순람표에서 필요하다. 그렇지 않으면, 순람표들은 각각의 형상 코드 1 내지 12에 대해 요구될 것이다. 그래서 상기 실시예는 순람표의 수를 줄이므로 효율적이다.

상기 실시예에서, 각각의 순람표 값은 2 바이트를 요구하며, 5 비트의 형상_x 좌표값과 5 비트의 형상_y 좌표값 및 5 비트의 형상 코드를 포함한다. 상기 실시예에서, 제 1 순람표(514)와 제 2 순람표(516) 각각은 약 6메가바이트를 필요로 한다.

조사량값 회로부(Dose Value Circuitry)(106)

일 실시예에서, 조사량값 회로부(106)는 래스터라이저(102)로부터 플래쉬 필드 내부의 그레이 레벨 값 및 플래쉬 필드 주위의 그레이 레벨 값들을 수신하고, 프로그램 가능한 순람표로부터 3개의 조사량 값 "조사량1", "조사량2", 및 "조사량3"을 선택하고, 셰이퍼/블랭커 드라이버(110)에 조사량 값을 출력한다. 형상 데이터와 관련된 조사량 값 항목들은 형상 데이터에 의해 표현된 플래쉬 필드 내부의 그레이 레벨 값들의 배열과 크기에 좌우된다. 다른 실시예에서, 더 많거나 더 적은 조사량 값들은 플래쉬 필드와 관계된다. 변수 "조사량 1"은 통상의 긴 범위 보정의 수준을 특정한다. 변수 "조사량 2"는 통상의 짧은 범위 보정의 수준을 특정한다. 변수 "조사량 3"은 보정을 스플라이싱(splicing)하는 그레이 레벨의 수준을 특정한다. 각각의 플래쉬 필드와 관계된 조사량 값들을 생성시키는데 적합한 기술은 1997년 1월 28에 출원된 미국 특허 출원 시리얼 번호 08/789,246이자 양도된 현재 미국 특허 번호 __, 및 1998년 9월 22일 내지 24일에 벨기에 루벤 Micro- 및 Nano- Engineering 98에 제출된 부록 A "래스터 스캔 패턴 생성 시스템에서 근접 효과의 런타임 보정(Run-Time Correction of Proximity Effects in Raster Scan Pattern Generator Systems)"( 엘. 베네클라센, 유. 호프만, 엘. 존슨, 브이. 보에글리, 및 알. 인네스,)에 기술되었고, 양자는 모두 본 명세서에서 참조되어 통합된다.

적합한 조사량값 회로부(106)는 하드와이어 로직과 스태틱 랜덤 엑세스 메모리와 같은 통상의 메모리를 포함한다. 다른 실시예들에서, 조사량값 회로부(106)는 적합한 소프트웨어를 실행하는 컴퓨터일 수 있다. 여기서 모든 파라미터는 예시적이다.

상기 실시예에서, 조사량값 회로부(106)는 각각의 형상 데이터와 관련된 조사량 값들을 약 10 ns마다 셰이퍼/블랭커 드라이버(110)에 제공한다. 하기에 더 상세히 기술될 셰이퍼/블랭커 드라이버(110)는 각각의 형상 데이터와 관련한 조사량 값들을 플래쉬 필드의 지속 시간 즉, 기판의 영역이 비임에 노출되는 시간을 특정하는 노출 시간으로 변환한다.

전자 비임 칼럼(112)

도 12는 래스터 스캔으로 형상 데이터에 의해 특정된 플래쉬 필드를 생성시키는, 적합한 새로운 전자 비임 칼럼(112)을 개략적으로 도시한다. 상기 실시예에서, 전자 비임 칼럼(112)은 아래에 더욱 상세하게 논의될 "음영 투영(shadow projection)"기술에 의해 플래쉬 필드를 생성한다. 전자 비임 칼럼(112)은 통상의 열 필드 방출(thermal field emission, TFE) 전자 소스(1204), 통상의 전자 비임 투과성 렌즈(1206), 상부 애퍼쳐(1210), 통상의 상단 편향기(1212), 하단 애퍼쳐(1214), 통상의 하단 편향기(1216), 통상의 자기 편향 코일(1218), 및 통상의 전자 비임 대물 렌즈(1220)를 포함한다. 전자 비임 칼럼(112)은 기판(118) 상에 플래쉬 필드를 기록한다.

본 명세서에서 모든 치수와 파라미터는 예시적이다. 다른 실시예에서, 전자 비임 칼럼(112)은 대전입자 비임 또는 다른 에너지 비임들을 생성시킬 수 있다.

도 12는 마스크 상에 200nm의 최소 피쳐 크기(feature dimension)로 패턴들을 기록하기 위해 이용된 장치를 설명한다. 물론, 이러한 장치는 최소 피쳐 크기가 달라지면 변경될 수 있다. 전자 비임 칼럼(112)에 의해 생성된 비임의 최대 단면 크기는 결과로 나오는 패턴의 최소 피쳐 크기에 대응한다.

통상의 열 필드 방출(TFE) 전자 소스(1204)는 전자 비임(1222)을 출력한다. TFE 전자 소스(1204)는 적어도 1.0 mA/steradian의 단위 입체각 당 전류(current per unit solidangle) dI/dΩ(각밀도(angular intensity)로도 알려짐)를 제공한다. TFE 전자 소스(1204)는 기판(118)의 표면 위에서 약 420mm 정도 떨어진 곳으로부터 전자 비임(1222)을 출력한다.

통상의 투과성 렌즈(1206)은 전자 비임 방향에 대해 TFE 전자 소스(1204)의 하부에 위치한다(이후, "하부"는 전자 비임 방향과 관련하여 TFE 전자 소스(1204)의 하부를 의미한다). 투과성 렌즈(1206)는 기판(118)의 표면으로부터 약 320mm 상부에 있다. 통상의 투과성 렌즈(1206)는 이후에 더 상세히 기술된 하부 애퍼쳐(1214)의 중심으로부터 약 1mm 아래에 있는 교차점(1230) 즉, C점에 전자 비임(1222)의 초점을 맞춘다.

상부 애퍼쳐(1210)는 투과성 렌즈(1206)의 하부에 위치된다. 상부 애퍼쳐(1210)는 기판(118)의 약 290mm 상부에 위치된다. 상부 애퍼쳐(1210)는 약 135μm ×135μm의 정방형 개구(1302)를 한정한다. 상부 애퍼쳐(1210)가 TFE 전자 소스(1204)에 의해 조명될 때, 전자 비임(1222)의 단면에 대응하는 정방형 개구(1302)의 고해상도 음영이 상부 애퍼쳐(1210)로부터 아래로 투영된다. 도 12에 도시된 바와 같이, 전자 비임(1222) 음영의 단면 크기는 상부 애퍼쳐(1210)로부터 교차점(1230)까지 아래로 갈수록 감소한다.

도 13A는 상부 애퍼쳐(1210) 부분의 평면도를 더 상세하게 도시한 것이다. 상기 실시예에서, 상부 애퍼쳐(1210)는 약 135μm ×135μm의 정방형 개구(1302)를 한정한다. 정방형 개구(1302)는 전자 비임(1222)과 동일한 축을 갖는다. 도 13B는 선 A-A를 따라 절단한 도 2A의 상면 애퍼쳐(1210)의 단면도를 도시한다. 상부 애퍼쳐(1210)의 두께는 약 10μm이다.

상기 실시예에서, 상부 애퍼쳐(1210)는 실리콘 막에 텅스텐-티타늄 합금과 같은 낮은 응력의 내화성(refractory) 금속을 증착하고 나서 촛점이 맞춰진 이온 비임을 이용하여 합금과 실리콘막 둘 다를 관통하는 135μm ×135μm 정방형 개구(1302)를 패터닝한다. 또 다른 실시예에서, 상부 애퍼쳐(1210)는 오염 문제를 줄이기 위해 전기 전류에 의해 가열될 수 있는 몰리브덴, 텅스텐과 같은 금속, 또는 몰리브덴-레늄과 같은 합금으로 이루어진 약 10μm 두께의 호일로 제조된다.

도 12에서, 통상의 상단 편향기(1212)는 상부 애퍼쳐(1210)로부터 아래에 위치된다. 상단 편향기(1212)의 동작과 적합한 구조는 하기에 더 상세히 기술된다.

하부 애퍼쳐(1214)는 상단 편향기(1212) 아래에 위치된다. 하부 애퍼쳐(1214)가 전자 비임(1222)에 의해 조명될 때, 고해상도 형상의 비임은 하부 애퍼쳐(1214)를 통과함으로써, 이전에 상부 애퍼쳐(1210)에 의해 한정된 개구의 음영의 부분이 더 한정된다. 도 12에 도시된 바와 같이, 전자 비임(1222)의 음영의 단면 크기는 하부 애퍼쳐(1214)로부터 교차점(1230)까지 아래로 갈수록 줄어들고 나서 교차점(1230)으로부터 다시 아래로 갈수록 증가한다.

전자 비임(1222)은 하부 애퍼쳐(1214) 가까이의 교차점(1230)으로 수렴한다. 전자 비임(1222)이 하부 애퍼쳐(1214)에 충돌할 때, 전자 비임(1222) 단면의 크기는 매우 작다. 그리고, 작은 단면 크기는 하부 애퍼쳐(1214)에 있는 작은 셰이퍼 개구들의 이용과 관련된다. 전자 비임(1222)이 하부 애퍼쳐(1214)에 충돌할 때 전자 비임(1222)의 단면 크기는 교차점(1230)을 이동시킴으로써 조절될 수 있고, 이것은 투과성 렌즈(1206)의 강도를 변화시키는 것과 관련된다.

상기 실시예에서, 하부 애퍼쳐(1214)는 예컨대, 하부 애퍼쳐(1214A)(도 14A) 또는 하부 애퍼쳐(1214B)(도 15A)이다. 도 14a는 하부 애퍼쳐(1214A)의 평면도를 도시한다. 도시된 바와 같이, 하부 애퍼쳐(1214A)는 4개의 개구(1402A 내지 1402D)를 포함한다. 각각의 개구(1402A 내지 1402D)의 각각의 짧은 변(1412)은 약 3μm의 길이 A를 갖는다. 도시된 바와 같이, 각각의 짧은 변(1412) 사이의 각은 90°이다. 각각의 개구(302) 사이의 좁은 거리 X는 약 3μm이다. 도 14b는 라인 B-B를 따라 절단한 도 14a의 하부 애퍼쳐(1214A) 단면도를 도시한다. 하부 애퍼쳐(1214A)의 두께 T는 약 10μm이다.

상기 실시예에서, 하부 애퍼쳐(1214A)는 실리콘 막에 텅스텐-티타늄 합금과 같은 낮은 응력의 내화성 금속을 증착하고 나서 촛점이 맞춰진 이온 비임을 이용하여 금속과 실리콘막 둘 다를 관통하는 4개의 개구 섹션(1402A 내지 1402D)을 패터닝함으로써 구성된다. 또 다른 실시예에서, 하부 애퍼쳐(1214A)는 오염 문제를 줄이기 위해 전기 전류에 의해 가열될 수 있는 몰리브덴, 텅스텐과 같은 금속, 또는 몰리브덴-레늄과 같은 합금으로 이루어진 약 10μm 두께의 호일로 제조된다.

도 15a는 대안적인 하부 애퍼쳐(1214B)의 평면도를 도시한다. 도시된 바와 같이, 하부 애퍼쳐(1214b)는 십자 형상의 개구(1502)를 포함한다. 십자 모양 개구의 각각의 12개의 변(1508)은 약 3μm이다. 도시된 바와 같이, 각각의 변(1508) 사이의 각은 90°이다. 도 15b는 C-C선을 따라 절단한 도 15a의 하부 애퍼쳐(1214b)의 단면을 도시한 것이다. 하부 애퍼쳐(1214B)의 두께는 약 10μm이다.

이러한 본 발명의 실시예에서, 하부 애퍼쳐(1214B)는 실리콘 막에 텅스텐-티타늄 합금과 같은 낮은 응력의 내화성 금속을 증착시키고 나서 금속과 실리콘막을 관통하는 십자 형상의 개구(1502)를 패터닝함으로써 구성된다. 또다른 실시예에서, 하부 애퍼쳐(1214B)는 오염 문제를 줄이기 위해 전기 전류에 의해 가열될 수 있는 몰리브덴, 텅스텐과 같은 금속, 또는 몰리브덴-레늄과 같은 합금으로 이루어진 약 10μm 두께의 호일로 제조된다.

도 13a에 도시된 상부 애퍼쳐(1210) 및 도 14a의 하부 애퍼쳐(1214A) 또는 도 15a의 하부 애퍼쳐(1214B)는 도 13a, 14a, 및 15a에서 도시된 중심점 C를 관통하여 전자 소스(1204)의 끝(tip)으로부터 내려오는 축을 따라 동축으로 정렬된다.

하부 애퍼쳐(1214)의 L형상 또는 십자 형상의 개구는 전자 비임(1222)이 플래쉬 필드 안의 어느 곳에서든지 에지, 외부 코너, 또는 내부 코너를 형성하게 한다. 따라서, 패턴의 에지 및 코너는 반도체 디바이스 제조에서 요구되는 대로 훨씬 더 작은 증분(increment)으로 위치될 수 있다.

통상의 하단 편향기(1216)는 하단 애퍼쳐(1214) 아래에 위치된다. 하단 편향기(1216)의 동작과 적합한 구조는 하기에 더 상세히 기술된다.

도 16은 통상의 상단 편향기(1212) 및 통상의 하단 편향기(1216)의 적합한 구현 및 배열을 도시한다. 통상의 상단 편향기(1212)는 노드(1606, 1608, 1604, 및 1610)에서 전압을 수신하기 위해 연결된 사각형 모양의 구성으로 배치된 4개의 금속 판(1602)을 포함한다. 유사하게, 통상의 하단 편향기(1216)는 노드(1618,1614, 1616, 및 1612)에서 전압을 수신하기 위해 연결된 사각형 모양의 구성으로 배치된 4개의 금속판(1602)을 포함한다. 상기 실시예에서, 상단 편향기(1212) 및 하단 편향기(1216)는 셰이퍼/블랭커 드라이버(110)로부터 전압을 수신하도록 연결된다. 상단 편향기(1212) 및 하단 편향기(1216)의 동작은 하기에 상세히 기술된다.

통상의 편향 코일(1218)은 하단 편향기(1216) 아래에 위치된다. 통상의 편향 코일들은 통상의 래스터 스캔 방식으로 기판(118)을 가로지르는 전자 비임(1222)을 스캐닝한다. 상기 실시예에서 스캔의 길이는 1mm까지이다.

통상의 래스터 스캔 방식에 따라, 기판(118)은 래스터 스캔의 방향에 직교하는 방향으로 기판(118) 평면 내에서 기판(118)을 이동시키는 통상의 스테이지 상에 위치된다.통상의 대물렌즈(1220)는 편향 코일(1218)들 옆에 즉, 대략적으로 전자 비임의 방향과 직교하는 동일 평면에 위치된다. 대물렌즈(1220)는 기판(118)위에 기록될, 하부 애퍼쳐(1214)로부터 나온 전자 비임 음영의 크기를 효과적으로 조절할 수 있다. 대물렌즈(1220)의 동작은 하기에 또한 기술된다.

상기 실시예에서, 음영 투영은 음영에서 예컨대, 작은 교차점 및 형상 비임에서 제곱센티미터 당 3000 암페어까지의 높은 전류 밀도를 얻기 위해서 작은 고휘도 TFE 소스를 이용하는 것과 관련된다. 즉, 비임 단면은 평면(1806)의 형상 음영의 크기와 비교하여 교차점(1230)에서 더 작다. 하부 애퍼쳐(1214)에 작은 개구들을 사용함으로써 상단 편향기(1212)는 작은 편향각을 가질 수 있고, 그리고 상대적으로 낮은 편향 전압이 가능하게 된다. 낮은 편향 전압은 형상 비임의 생성 속도를 높일 수 있다. 본 발명에 따른 작은 형상 크기 및 작은 요구 편향 전압은 또한 각각의 형상 플래쉬에 대한 설정 시간(settling time)을 예컨대 3ns 이하로 단축시키고, 부가하여 통상의 벡터 형상 비임 장치들에서 가능한 것보다 처리 능력을 더 증가시킨다.

음영 투영 형상은 상대적으로 짧은 빔 경로를 사용하도록 하여, 기판(118) 상에 형상 비임이 흐릿한 이미지로 나타나게 할 수 있는 전자간(electron-to-electron) 상호작용을 감소시킨다.

TFE 전자 소스는 요구되는 더 큰 형상에 대하여 충분한 비임 전류를 공급할 수 없기 때문에 통상의 벡터 형상 비임장치에는 이용하기에 덜 적합하다.

셰이퍼/블랭커 드라이버(Shaper/Blanker Drive)(110)

셰이퍼/블랭커 드라이버(110)는 전자 비임 칼럼(112)의 상단 편향기(1212) 및 하단 편향기(1216)에 전압을 제공함으로써 전자 비임 칼럼(112)이 기판(118) 상에 기록하는 플래쉬 필드의 형상 및 지속 시간을 제어한다.

도 17a는 트랜슬레이터(translator)(1720), 출력 장치(1722), 타이머(1708), 및 역행 스캔 디바이스(rertograde scan device)(1710)를 포함하는 셰이퍼/블랭커 드라이버(110)의 블록선도를 도시한다. 전술한 바와 같이, 셰이퍼/블랭커 드라이버(110)는 플래쉬 데이터, 즉, 플래쉬 컨버터(108) 및 조사량 값 회로부(106)로부터의 형상 데이터 및 대응하는 조사량값을 요구하고 수신한다. 트랜슬레이터(1720)는 플래쉬 데이터를 수신하여 형상 데이터 및 대응하는 조사량 값을 각각의 전압 값 및 노출 시간으로 변환한다. 트랜슬레이터(1720)는 노출 시간을 타이머(1708)에 제공하고 전압 값을 출력 장치(1722)에 제공한다. 출력 장치(1722)는 전압 값을 전압 신호로 변환하고 전압 신호를 전자 비임 칼럼(112)의 편향기에 제공한다. 타이머(1708)는 출력 장치(1722)가 노출 시간에 따라서 전압 신호를 출력하도록 지속 시간을 제어한다. 역행 스캔 디바이스(1710)는 이하에서 상세히 설명될 역행 스캔을 하단 편향기(1216)에 인가될 전압 신호에 적용한다.

도 17b는 셰이퍼/블랭커 드라이버(110)의 더 상세한 블록선도를 도시한 것이다. 도 17b에서, 트랜슬레이터(1720)는 형상 순람표(1702) 및 조사량 순람표(1704)를 포함하고; 출력 장치(1722)는 멀티플렉서(MUXs)(1706A 내지 1706D), 디지탈-아날로그 변환기(DACs)(1712A-1, 1712A-2, 1712B-1, 1712B-2, 1712C-1, 1712C-2, 1712D-1, 및 1712D-2), 증폭기(1714A-1, 1714A-2, 1714B-1, 1714B-2, 1714C-1, 1714C-2, 1714D-1, 및 1714D-2), 및 차단 전압 레지스터(blanking voltage regoster)(1724)를 포함한다.

각각의 입력 형상 데이터에 대해, 형상 순람표(1702)는 4개의 전압 값을 멀티플렉서(1706A 내지 1706D)에 출력한다. 멀티플렉서(1706A 및 1706B)에 제공된 2개의 전압 값은, 전자 비임이 하부 애퍼쳐(1214)를 교차하는 지역을 제어함으로써 전자 비임의 단면 형상을 효과적으로 제어하는 상단 편향기(1212)에 의해서, 2차원의 전기장 편향을 특정한다. 멀티플렉서(1706C 및 1706D)에 제공된 2개의 전압 값들은, 상단 편향기(1212)에 의한 임의의 편향을 오프셋시키고 기판(118)의 의도된 부분 위에 형상 전자 비임을 위치시키는 하단 편향기(1216)에 의해서, 2차원적 전기장 편향을 특정한다.

상기 실시예에서, 전자 비임이 하부 애퍼쳐(1214)를 교차하는 지역은 하부 애퍼쳐(1214)의 평면 내에서 수평 또는 수직 방향으로 4096개의 거리 증분 단위(incremental distance units)에 의해 조절된다. 상기 실시예에서, 각각의 증분 단위는 약 12/4096μm이다. 정교한 증분 위치결정은 예를 들어 시간이 경과하여 하부 애퍼쳐(1214)에 의해 한정된 개구의 편차들에 기인한 미세한 오류들을 오프셋하는 것을 허용한다. 일 실시예에서, 각각의 전압값은 12 비트 값이다.

형상 순람표(1702)의 예시적인 구현은 통상의 스태틱 랜덤 엑세스 메모리를 포함한다. 상기 실시예에서, 형상 순람표(1702)는 쉽게 프로그램 가능하다. 이것은 적합한 형상 순람표 항목들, 즉, 요구되는 전자 비임의 단면을 형상화하는 전압 값들이 변화할 수 있기 때문에 필요하다. 형상 순람표(1702)의 전압 값들은, 전자 비임 칼럼(112)의 특성이 시간이 경과함에 따라 변화하기 때문에, 전자 비임 칼럼에 대해서 시간이 경과함에 따라 변화될 필요가 있다. 예컨대, 애퍼쳐들에 의해 한정된 개구들이 마모 때문에 시간이 경과함에 따라 변할 수 있다. 또한, 특정의 플래쉬 필드에 대한 전압 값들은 여러가지 전압 비임 칼럼들 사이에서 여러가지 값을 가질 수 있다.

조사량 순람표(1704)의 예시적인 구현은 통상의 스태틱 랜덤 엑세스 메모리를 포함한다. 조사량 순람표(1704)는 조사량 값에 관한 노출 시간을 타이머(1708)에 출력한다. 전술한 바와 같이, 노출 시간은 전자 비임 칼럼(112)의 편향기들이 전자 비임을 편향시키도록 시간을 특정한다. 상기 실시예에서 노출 시간 값은 9 비트 값이고 최대 10ns까지 특정할 수 있다. 상기 실시예에서, 조사량 순람표(1704)는 형상 순람표(1702)에 관해 설명된 것과 유사한 이유로 쉽게 프로그램 가능하다.

타이머(1708)는 조사량 순람표(1704)로부터 노출 시간 값들을 수신하고 또한 도 1의 시스템 클락(114)의 클락 신호를 수신한다. 타이머(1708)는 멀티플렉서(1706A 내지 1706D)의 출력을 토글(toggle)하기 위해 이진 출력 신호를 출력한다. 타이머(1708)는 각각의 노출 시간 값에 의해 특정된 클락 사이클의 수에 대해서 멀티플렉서(1706A 내지 1706D)로 양의 이진 신호 또는 음의 이진 신호를 출력한다. 타이머(1708)는 로직 회로에 연결된 이미터(emitter)에 의해 적절히 구현된다.

상기 실시예에서, 타이머(1708)는 또한 플래쉬 컨버터(108) 및 조사량 값 회로부(106)가 플래쉬 데이터, 즉, 형상 데이터 및 조사량 값들을 셰이퍼/블랭커 드라이버(110)로 제공하기 시작할 것을 요구한다. 상기 실시예에서, 타이머(1708)는 버퍼(104)로부터 한 열의 플래쉬 데이터 흐름을 시작하도록 제 1 요청을 제공하고 타이머가 한 열의 플래쉬 데이터를 수신한 후에 상기 요청을 반복한다. 상기 실시예에서 한 열은 4096개의 플래쉬 데이터에 대응하고, 타이머(1708)는 약 40.96 ms마다 요청을 제공한다.

타이머(1708)의 더 많은 동작은 위치 조절기(116)에 관련해 설명된다.

멀티플렉서(1706A 내지 1706D)는 각각 다수의 입력 신호를 수신하고 제어 신호에 응답하여 단일 출력 신호를 제공하는 통상의 멀티플렉서이다. 멀티플렉서( 1706A 내지 1706D)에 대한 제 1의 입력 신호는 형상 순람표(1702)로부터의 4개 전압 값 세트이다. 제 2의 입력 신호는 차단 전압 레지스터(1724)로부터의 빔 차단 위치에 대응하는 4개 전압 값 세트이다. 타이머(1708)의 이진 출력 신호는 멀티플렉서(1706A 내지 1706D)의 출력 신호를 제어한다. 따라서, 상기 실시예에서, 노출시간에 의해 특정된 시간에 대하여, 10 ns 플래쉬 사이클동안, 멀티플렉서( 1706A 내지 1706D)는 형상 순람표(1702)로부터의 4개 전압 값을 출력하고, 나머지 시간동안 멀티플렉서는 전자 비임을 차단하는 전압값들을 출력한다. 대부분의 경우에 전자 비임을 차단하는 전압 값들은 차단 동작으로 조사량 오류를 최소화하도록 조절될지라도 0이다. 도 17b에 도시된 대로, 멀티플렉서(1706A 내지 1706D) 각각의 "셰이퍼" 디지탈-아날로그 변환기(DACs)(1712A-1, 1712A-2, 1712B-1, 1712B-2,1712C-1, 1712C-2, 1712D-1, 및 1712D-2)에 그 출력값을 제공한다.

통상의 디지탈-아날로그 변환기(DACs)(1712A-1, 1712A-2, 1712B-1, 1712B-2, 1712C-1, 1712C-2, 1712D-1, 및 1712D-2)는 전압 값들을 아날로그 전압 신호들로 변환한다. 상기 실시예에서, 이런 디지탈-아날로그 변환기는 본래 0.5V/2¹²의 변환 비율을 각각의 12 비트 이진 전압 값에 곱한다. 상기 실시예에서, 디지탈-아날로그 변환기의 최대 전압 출력은 약 0.5V 피크 대 피크이다. 디지탈-아날로그 변환기(DACs)(1712A-1, 1712A-2, 1712B-1, 및 1712B-2)는 상단 편향기(1212)에 전압을 제공하는 각각의 통상의 증폭기(1714A-1, 1714A-2, 1714B-1, 1714B-2)에 아날로그 전압을 제공한다. 디지탈-아날로그 변환기(1712C-1, 1712C-2)는 하단 편향기(1216)에 전압들을 제공하는 각각의 통상의 증폭기(1714C-1 및 1714C-2)에 아날로그 전압들을 제공한다. 디지탈-아날로그 변환기(1712D-1, 및 1712D-2)는 각각의 통상적인 전압 가산기(1716A 및 1716B)에 아날로그 전압을 제공하고, 상기 전압 가산기(1716A 및 1716B)는 이하에서 상세히 설명될 역행 스캔 디바이스(1710)로부터 나온 신호에 의해 수정된 전압을 하단 편향기(1216)에 제공한다.

역행 스캔 디바이스(retrograde scan device)(1710)는 위에서 설명된 래스터 스캔(소위 "역행 스캔") 동안 기판(118) 위의 비임 위치의 이동을 오프셋하도록 하단 편향기(1216)에 제공된 전압들을 조절한다. 역행 스캔은 전자 비임 칼럼(112)이 그것의 의도된 영역 너머로 플래쉬 필드가 확장되는 것을 억제한다. 상기 실시예에서, 역행 스캔 디바이스(1710)는 통상의 디지탈-아날로그 변환기(1712E-1 및 1712E-2)에 대해 계단형(stair case)으로 값이 증가하거나 감소하는 이진 값들을 출력한다. 상기 실시예에서 각각의 계단형은 기판상의 플래쉬 필드 위치에 대한 오프셋의 약 200/8 nm에 대응한다. 상기 실시예에서, 역행 스캔 디바이스(1710)는 플래쉬 사이클 즉, 10ns마다 8단계를 제공한다. 이진 값들이 증가하는지 감소하는지는 래스터 스캔 스위핑(sweep) 방향에 의존한다. 이어서, 계단형 신호는 제 3의 고조파(homonic)를 제거하기 위해 필터링되어 계단형 신호로서 동일한 주기를 갖는 톱니파형을 생성시킨다. 역행 스캔 디바이스(1710)는 열, 즉, 선에 배열된 4096개의 플래쉬 필드, 위로 진행하면서 래스터 스캔 스위핑을 위한 값들을 가산하고, 열 아래로 진행면서 값들을 감산한다.

디지탈-아날로그 변환기(1712E-1 및 1712E-2)는 차례로 각각의 전압 가산기( 1716A 및 1716B)에 이진 값들의 아날로그 전압을 출력한다. 전압 가산기(1716A 및 1716B)는 디지탈-아날로그 변환기(DACs)(1712D-1, 1712D-2, 1712E-1, 및 1712E-2)에 의해 제공되는 전압들을 가산하고, 각각 통상의 증폭기(1714D-1 및 1714D-2)에 제공될 전압의 합을 출력한다.

상기 실시예에서, 통상의 증폭기(1714A-1, 1714A-2, 1714B-1, 1714B-2, 1714C-1, 1714C-2, 1714D-1, 1714D-2, 1712E-1, 및 1712E-2)는 각각 상기 출력 신호 크기의 10배인 신호를 출력한다. 증폭기(1714A-1, 1714A-2, 1714B-1, 및 1714B-2)는 상단 편향기(1212)의 각각의 노드들(1606, 1608, 1604, 및 1610)에 전압을 출력한다. 증폭기(1714C-1, 1714C-2, 1714D-1, 및 1714D-2)는 하단 편향기(1216)의 각각의 노드(1618, 1614, 1612, 및 1616)에 전압을 출력한다.

선행 기술에서, 역행 스캔 회로부는 편향기들에 전압을 생성시키는 회로부로부터 분리된다. 상기 실시예에서, 역행 스캔 능력을 셰이퍼/블랭커 드라이버에 결합함으로써, 전자 비임 칼럼(118)의 길이는 선행 기술의 전자 비임 칼럼의 길이보다 짧아질수 있다. 더 짧은 전자 비임 칼럼은 플래쉬 필드를 생성하는데 더 적은 전류를 사용할 수 있게 하고, 이것은 플래쉬 필드를 더 빨리 생성할 수 있게 한다.

위치 조절기(116)

위에서 기술된 통상의 래스터 스캔에서, 기판(118)은 래스터 스캔의 방향에 직교하는 방향으로 평면 내에서 기판(118)를 움직이는 통상의 스테이지 상에 위치된다. 통상의 위치 조절기 회로(116)는 통상의 스테이지 상에서 기판(118)의 수평 이동을 보상한다. 위치 조절 회로는 전자 비임 칼럼(112)이 적합한 지역에서 플래쉬 필드를 기록하도록 전기장를 이용하여 입사 전자 비임의 방향을 편향시킨다. 조절은 앞서 기술된 역행 스캔과 유사하다.

셰이퍼/블랭커 드라이버(110)의 타이머(1708)는 위치 조절기(116)에 기판(118)의 대략적인 이동을 전달한다. 타이머(1708)는 전자 비임 칼럼(112)이 한 열의 플래쉬 필드의 기록을 완성할 때를 지시하는 신호를 제공한다. 일 실시예에서, 기판은 매 40.96 ms당 수평으로 약 200 nm, 즉, 한 칼럼의 폭을 이동한다.

전자 비임 칼럼(112)의 동작예

이하는 하나의 플래쉬 사이클 동안 전자 비임 칼럼(112)이 동작하는 예이다. 도 18은 전자 비임(1222)이 상부 애퍼쳐(1210) 및 하부 애퍼쳐(1214)를 통과할 때 형상을 만드는 단계의 일 예이다. TFE 전자 소스(1204)는 전자 비임(1222, 도시되지 않음)을 발산한다. 투과성 렌즈(1206, 도시되지 않음)는 전자 비임(1222)을 하부 애퍼쳐(1214)로부터 약 1 mm 아래에 있는 교차점(1230)에 촛점을 맞춘다. 상부 애퍼쳐(1210)가 TFE 전자 소스(1204)에 의해 조명될 때, 전자 비임(1222)의 단면에 대응하는 정방형 개구(1302)의 고해상도 음영은 상부 애퍼쳐(1210)으로부터 아래에 투영된다. 초기에는, 상단 편향기(1212)에 아무런 전압도 인가되지 않으므로 전자 비임(1222)은 하부 애퍼쳐의 딱딱한 부분을 교차한다(소위 "비임 차단 동작").

뒤이어 플래쉬 컨버터(108) 및 조사량 값 회로부(106)는 플래쉬 데이터, 즉 형상 데이터 및 조사량 값들을 셰이퍼/블랭커 드라이버(110)에 제공한다. 셰이퍼/블랭커 드라이버(110)는 결과적으로 나오는 전압을 상단 편향기(1212) 및 하단 편향기(1216)에 인가한다. 그리고나서, 상단 편향기(1212)는 형상 데이터에 의해 특정된 전자 비임 단면을 형상화하도록 하부 애퍼쳐(1214)에 한정된 개구에 충돌하게 하기 위하여 전자 비임(1222)의 방향을 바꾼다. 형상화된 전자 비임 단면의 음영이 하부 애퍼쳐(1214) 아래의 평면(1806) 사이트(1804)에 나타난다. 평면(1806)은 하부 애퍼쳐(1214)의 평면에 평행하고 하부 애퍼쳐(1214)로부터 약 0.6mm 아래에 있다.

하단 편향기(1216)는 사이트(1804)에서의 음영이 기판(118, 도시되지 않음)에서 볼 때 사이트(1808)에 위치된 것처럼 보이도록 형상화된 전자 비임(1222)의 방향을 변경하는 전기장을 인가한다. 따라서, 하단 편향기(1216)는 기판(118) 상에 비임의 위치를 실제로 이동시키지 않고서도 형상을 만들 수 있다. 전술한 바와 같이, 하단 편향기(1216)는 또한 앞서 설명된 역행 스캔을 제공하는 전기장을 인가한다. 대물렌즈(1220)(도시되지 않음)는 사이트(1808)에서 전자 비임(1222)의 음영을 기판(118) 상에 집중시킨다. 플래쉬 필드의 노출 지속 시간은 셰이퍼/블랭커 드라이버(110)의 타이머(1708)에 의해 특정된다. 플래쉬 필드의 노출 시간이 완료되면, 비임은 차단된 위치, 예컨대, 하부 애퍼쳐(1214A)의 중심으로 되돌아온다.

상기 실시예에서, 상단 편향기가 비임의 중심 축(1808)의 방향을 변화시키는 각도( θ_deflection)는 전자 비임의 발산 각(θ_aperture)보다 훨씬 더 작다.

다음은 하부 애퍼쳐(1214A)에 의해 전자 비임(1222)의 단면을 형성하는 일 예를 기술한다. 도 19a 및 19b 각각은 하부 애퍼쳐(1214A)의 개구들(1402A 내지 1402D) 및 하부 애퍼쳐(1214A)의 딱딱한 부분에 위치된 차단 위치(1904)의 평면도를 도시한다. 도 19a 및 도 19b 또한 하부 애퍼쳐(1214A)의 각각의 개구들(1402A 및 1402C)을 이용하여 생성되는 전자 비임 형상(단면에서)을 각각 도시한다. 전자 비임(1222)은 처음에는 차단 위치(1904)를 교차한다("비임 차단 동작"). 예를 들어, 형상 분류 5 및 좌표 (20,25)를 대응하는 형상(1908)을 생성시키기 위해서, 상단 편향기(1212)는 하부 애퍼쳐(1214B)를 통과하는 전자 비임(1222)의 단면이 형상(1908)에 일치하도록 하기 위하여 정방형 전자 비임(1222)을 차단 위치(1904)로부터 영역(1902)에 충돌하도록 지향시킨다. 예를 들어, 형상 분류 10 및 좌표 (15,25)에 대응하는 형상(1910)을 생성시키기 위해서, 상단 편향기(1212)는 하부 애퍼쳐(1214B)를 통과하는 전자 비임(1222)의 단면이 형상(1910)에 일치하도록 하기 위하여 정방형 전자 비임(1222)을 차단 위치(1904)로부터 영역(1906)에 충돌하도록 지향시킨다.

도 20a 및 도 20b 각각은 하부 애퍼쳐(1214B)의 개구(1502)를 이용하여 형상 (1908 및 1910)으로서 전자 비임(1222)의 단면의 형상화하는 예를 도시한 것이다. 형상(1908)을 생성시키기 위해서, 상단 편향기(1212)는 하부 애퍼쳐(1214B)를 통과하는 전자 비임(1222)의 단면 부분이 형상(1908)에 일치하도록 하기 위하여 정방형 형상의 전자 비임(1222)을 영역(2002)에 충돌하도록 지향시킨다. 형상(1910)을 생성시키기 위해서, 상단 편향기(1212)는 하부 애퍼쳐(1214B)를 통과하는 전자 비임(1222)의 단면 부분이 형상(1910)에 일치하도록 하기 위하여 정방형 형상의 전자 비임(1222)을 영역(2004)에 충돌하도록 지향시킨다.

위에서 설명된 대로, 전자 비임 칼럼(112)은 전자 비임(122)을 하부 애퍼쳐(1214A)의 차단 위치(1904) 상에 지향시킴으로써 비임 차단 동작을 수행한다. 상기 실시예에서, 셰이퍼/블랭커 드라이버(110)가 상단 편향기(1212)의 노드(1606, 1608, 1604, 및 1610)에 아무런 전압도 인가하지 않으면, 전자 비임(1222)은 차단 위치(1904) 상에 입사한다. 따라서, 비임 차단은 전자 비임(1222)이 하부 애퍼쳐(1214A)의 개구 영역을 통과하지 않는 상태로 생성한다. 그러나, 하부 애퍼쳐(1214B)에 대해, 전자 비임(1222)은 셰이퍼/블랭커 드라이버(110)가 상단 편향기(1212)에 아무런 전압도 인가하지 않을 때 개구(1502)를 통과한다. 전자 비임(122)을 차단하기 위해, 상단 편향기(1212)는 하부 애퍼쳐(1214B)의 딱딱한 부분(특정된 차단 부분은 도시되지 않음)이 전자 비임(1222)의 경로를 차단하도록 전자 비임(1222)의 경로를 편향시킨다. 그러나, 전자 비임(1222)은 하부 애퍼쳐(1214B)의 딱딱한 부분에 의해 차단되기 이전에 하부 애퍼쳐(1214B)의 개구(1502)를 통과하여야 한다. 비임 차단에서의 개구의 통과는 바람직하지 않은 조사량 오류를 유도한다. 따라서, 하부 조사량 오류는 하부 애퍼쳐(1214B)보다 하부 애퍼쳐(1214A)와 관계된다. 하부 애퍼쳐(1214A)는 또한 비임 차단을 일으키기 위해 전자 비임(1222)의 경로를 변경하는 것으로부터 아무런 지연도 생성하지 않기 때문에 하부 애퍼쳐(1214B)보다 더 빠른 비임 차단을 허용한다.

개구의 전자 비임 가열을 분산시키기 위하여 하부 애퍼쳐(1214)의 다른 부분들이 전자 비임(1222)을 형상화하도록 이용되는 것이 바람직하다. 예컨대 완전한 정방형 모양의 플래쉬 필드의 노출은 매우 통상적이다. 도 14a를 참조하면, 완전한 플래쉬 필드를 생성시킬 때 하부 애퍼쳐(1214A)의 가열을 분산시키기 위하여, 전자 비임(1222)의 정방형 단면은 예컨대 코너(1404, 1406, 1408, 또는 1410)를 이용하여 만들어 진다. 유사하게, 도 15a를 참조하면, 완전한 플래쉬 필드를 생성시킬 때, 전자 비임(1222)의 단면은 예컨대 코너(1504, 1506, 또는 1512)를 이용하여 만들어진다. 유사한 열 분산 설계는 다른 전자 비임 단면 형상들에 적용될 수 있다.

위에 기술된 실시예는 예증하는 것이고 한정되지 않는다. 따라서, 다양한 변화들과 변형들이 이것의 더 넓은 일면으로 본 발명에서 벗어나지 않고 만들어질 수 있다는 것이 당해 기술 분야의 기술자들에게 명백하다. 예컨대, 상부 애퍼쳐(1210), 하부 애퍼쳐(1214A) 또는 하부 애퍼쳐(1214B)와 같은 전자 비임 칼럼(112) 안의 구성요소들의 치수 및 구성요소들 사이의 거리는 더 크거나 더 작은 최소 디바이스 피쳐에 대해 최적화될 수 있다. 상부 애퍼쳐(1210), 하부 애퍼쳐(1214A), 하부 애퍼쳐(1214B)에 의해 한정된 개구들은 변경될 수 있다. 플래쉬 필드들은 2픽셀 ×2픽셀과 다를 수 있다. 하단 편향기(1216) 및 상단 편향기(1212)의 판들은 얇은 금속 로드(rod)들일 수 있다. 따라서, 첨부된 청구범위들은 이러한 발명의 범위 안에서 모든 변화와 변형들을 포함한다.본 발명의 부분인 부록 A 및 B는 내용(article)과 저작권 등록된 컴퓨터 프로그램 리스트를 포함한다. 저작권 소유자 에텍 시스템 인코퍼레이티드는 특허상표청에 특허 파일이나 기록들이 나타나기 때문에 누군가 특허 문서 또는 본 발명의 개시를 팩시밀리 재생하는 것에 대하여 어떤 반대도 없다. 그러나, 그 외에는 무엇에 관해서든 모든 저작권들을 무엇이든지 보유한다.

Claims

기판과 충돌하는 에너지 비임의 형상을 제어하는 신호들을 생성시키는 컨버터에 있어서,

수신되는 입력 형상 데이터를 형상 신호들 및 위치 신호들로 변환시키고, 입력 지속 시간 정보를 지속 시간 신호로 변환시키는 트랜슬레이터로서, 상기 형상 신호들은 상기 비임의 형상을 제어하고, 상기 위치 신호는 상기 기판상의 상기 비임의 위치를 특정하며, 상기 지속 시간 신호는 상기 기판 상에 비임이 노출되는 지속 시간을 특정하도록 구성되어 있는 트랜슬레이터와,

역행 신호를 출력하는 역행 스캔 회로와,

상기 형상 신호들, 상기 위치 신호 및 상기 역행 신호를 수신하도록 연결된 출력 회로로서, 상기 역행 신호에 따라 상기 위치 신호를 조절하고 상기 형상 신호 및 조절된 위치 신호들을 출력하는 출력 회로와, 그리고

상기 트랜슬레이터 회로로부터 상기 지속 시간 신호를 수신하도록 연결된 타이머 회로로서, 상기 출력 회로가 상기 형상 신호를 출력하는 동안의 지속 시간을 제어하는 타이머 회로를 포함하고 있는 컨버터.
제 1항에 있어서, 상기 트랜슬레이터가

상기 형상 데이터에 관한 상기 형상 신호들 및 상기 위치 신호들의 항목들을 저장하는 제 1 순람표, 및

상기 지속 시간 정보에 관한 상기 지속 신호들의 항목들을 저장하는 제 2의 순람표를 포함하는 컨버터.
제 1항에 있어서, 상기 출력 회로가,

비임 차단 신호들을 생성시키는 차단 신호 생성기(blanking signal generator), 및

상기 트랜슬레이터로부터 나온 상기 형상 신호들과 상기 비임 차단 신호들을 수신하도록 연결된 멀티플렉서를 포함하며,

상기 타이머 회로는 상기 지속 시간 신호에 기초하여 상기 형상 신호들 및 상기 비임 차단 신호들로부터 상기 멀티플렉서의 출력을 선택하는 컨버터.
제 3항에 있어서, 상기 출력 회로가,

상기 위치 신호에 상기 역행 신호를 가산하는 가산기를 더 포함하는 컨버터.
기판에 충돌하는 에너지 비임의 형상을 제어하는 신호들을 생성시키는 방법으로서,

상기 비임의 형상을 형성하는 데이터를 수신시키는 단계와,

상기 형상 데이터를 형상 신호들 및 위치 신호들로 변환시키는 단계와,

상기 비임에 관한 지속 시간 정보를 지속 시간 신호로 변환시키는 단계로서, 상기 형상 신호들이 상기 비임의 형상을 제어하고, 상기 위치 신호가 상기 비임에 의해 기록되는 상기 기판상의 비임의 위치를 특정하고, 상기 지속 시간 신호가 상기 기판상에 비임이 노출되는 지속 시간을 특정하도록 구성되어 있는 단계와,

상기 비임의 래스터 스캔 이동을 오프셋시키도록 상기 위치 신호에 역행 신호를 제공하는 단계와, 그리고

상기 지속 시간 신호에 근거하여 상기 형상 신호들을 출력하는 단계를 포함하는 방법.
제 5항에 있어서, 상기 형상 데이터를 형상 신호들 및 위치 신호들로 변환시키는 상기 단계가,

제 1 순람표로부터 상기 형상 데이터에 관한 형상 신호들과 위치 신호들을 찾는 단계를 포함하는 방법.
제 5항에 있어서, 상기 지속 시간 정보를 지속 시간 신호로 변환시키는 상기 단계가,

제 2 순람표로부터 상기 지속 시간 정보에 관한 지속 시간 신호를 찾는 단계를 포함하는 방법.
제 5항에 있어서, 비임 차단 신호들을 생성시키는 단계, 및

상기 지속 시간 신호에 근거하여 상기 형상 신호들 또는 상기 비임 차단 신호들을 출력하는 단계를 더 포함하는 방법.
제 8항에 있어서, 상기 형상 신호들 또는 상기 비임 차단 신호들을 제 1 신호로 변환시키는 단계, 및

상기 위치 신호를 제 2 신호로 변환시키는 단계를 더 포함하는 방법.
제 9항에 있어서, 상기 역행 신호로부터 제 3 신호를 생성시키는 단계, 및

상기 제 3 신호와 상기 제 2 신호를 조합하는 단계를 더 포함하는 방법.