KR100415099B1 - Anti-reflection film formation method of semiconductor device_ - Google Patents
Anti-reflection film formation method of semiconductor device_ Download PDFInfo
- Publication number
- KR100415099B1 KR100415099B1 KR10-1998-0059161A KR19980059161A KR100415099B1 KR 100415099 B1 KR100415099 B1 KR 100415099B1 KR 19980059161 A KR19980059161 A KR 19980059161A KR 100415099 B1 KR100415099 B1 KR 100415099B1
- Authority
- KR
- South Korea
- Prior art keywords
- film
- layer
- thickness
- upper layer
- reflection film
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
- H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
- H01L21/0274—Photolithographic processes
- H01L21/0276—Photolithographic processes using an anti-reflective coating
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Abstract
본 발명은 반도체 소자의 반사 방지막 형성 방법을 개시한다. 개시된 본 발명은, 실리콘 기판(10)상에 소정의 하부막(11,12)을 형성한다. 두 층으로 구성된 반사 방지막(20)을 하부막(12)상에 증착한다. 반사 방지막(20)의 하부층(21)은 실리콘 기판과 굴절율이 유사하고, 또한 상부층(22)의 빛 흡수율보다 낮은 흡수율을 가지며 상부층(22)보다 두꺼운 두께를 가지며, 반사 방지막(20)은 후속 공정에서 제거할 필요가 없는 것이다. 하부층(21)으로는 400±30Å 두께의 실리콘 산화막이 사용되고, 상부층(22)으로는 50±10Å 두께의 비정질 실리콘이 사용된다.The present invention discloses a method for forming an antireflection film of a semiconductor device. The disclosed invention forms the predetermined underlayers 11 and 12 on the silicon substrate 10. An antireflection film 20 composed of two layers is deposited on the lower film 12. The lower layer 21 of the anti-reflection film 20 has a refractive index similar to that of the silicon substrate, has an absorption rate lower than that of the upper layer 22, and has a thickness thicker than that of the upper layer 22, and the anti-reflection film 20 has a subsequent process. There is no need to remove it from. As the lower layer 21, a silicon oxide film having a thickness of 400 +/- 30 micrometers is used, and as the upper layer 22, an amorphous silicon having a thickness of 50 +/- 10 microseconds is used.
Description
본 발명은 반도체 소자의 반사 방지막 형성 방법에 관한 것으로서, 보다 구체적으로는 노광 공정에서 빛이 하부막에서 반사되는 것을 방지하기 위한 막을 형성하는 방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method of forming an antireflection film of a semiconductor device, and more particularly, to a method of forming a film for preventing light from being reflected from a lower layer in an exposure process.
일반적으로 반도체 소자의 제조에 있어서, 리소그래피 방법을 이용하여 웨이퍼의 표면에 집적회로의 패턴을 형성한다. 리소그래피 방법은 마스크에 빛을 조사하여 웨이퍼의 표면에 도포되어 있는 포토레지스트에 원하는 패턴을 선택적으로 복사하는 노광 공정을 포함한다.In general, in the manufacture of semiconductor devices, a pattern of integrated circuits is formed on the surface of a wafer using a lithography method. The lithographic method includes an exposure step of irradiating light to a mask to selectively copy a desired pattern onto a photoresist applied to the surface of the wafer.
이러한 패터닝 공정은 폴리실리콘이나 텅스텐 실리사이드와 같은 불투명층에서 행해지기도 하고, 또는 질화막과 같은 투명층에서 행해지기도 한다. 이때, 빛이 불투명층 또는 투명층과 같은 하부막에서 반사되어 포토레지스트에 노치를 형성시키며, 또한 국부적인 반사도 차이에 의해 패턴 크기의 균일도를 저하시킬 우려가 있다.This patterning process may be performed in an opaque layer such as polysilicon or tungsten silicide, or in a transparent layer such as a nitride film. At this time, the light is reflected by a lower layer such as an opaque layer or a transparent layer to form a notch in the photoresist, and there is a concern that the uniformity of the pattern size may be lowered due to local reflectance difference.
이를 방지하기 위해서, 반사 방지막을 하부막에 증착한다. 종래에는 반사 방지막으로서 실리콘 질산화막과 같은 무기성막 또는 유기성 폴리머와 같은 유기성 단일막이 사용되었다.In order to prevent this, an antireflection film is deposited on the lower film. Conventionally, as an antireflection film, an inorganic film such as a silicon nitrate film or an organic single film such as an organic polymer is used.
도 1 내지 도 3은 종래의 무기성막을 이용한 패터닝 공정을 나타낸 것으로서, 도 1에 도시된 바와 같이, 기판(1)상에 폴리실리콘(2)과 텅스텐 실리사이드(3) 및 질화 실리콘(4)을 순차적으로 적층하고, 질화 실리콘(4)상에 종래의 반사 방지막(5)을 증착한다. 패터닝된 포토레지스트(6)를 반사 방지막(5)상에 도포한다.1 to 3 illustrate a conventional patterning process using an inorganic film. As shown in FIG. 1, polysilicon 2, tungsten silicide 3, and silicon nitride 4 are disposed on a substrate 1; Lamination is carried out sequentially, and the conventional antireflection film 5 is deposited on the silicon nitride 4. The patterned photoresist 6 is applied onto the antireflection film 5.
이러한 상태에서, 도 2와 같이 포토레지스트(6) 패턴대로 전체 막(2,3,4,5)들을 식각하여 기판(1)의 게이트를 노출시키고, 이어서 도 3과 같이 질화막 스페이서(7)를 각 막(2,3,4,5)의 측벽에 형성한다.In this state, as shown in FIG. 2, the entire films 2, 3, 4 and 5 are etched in the pattern of the photoresist 6 to expose the gate of the substrate 1, and then the nitride film spacer 7 is removed as shown in FIG. 3. It is formed on the side walls of each film (2, 3, 4, 5).
그런데, 무기성막은 하부막의 두께가 균일하지 않으면, 그 두께 변화에 따라 반사가 효과적으로 제어되지 않는다.By the way, if the thickness of the lower film is not uniform, the inorganic film is not effectively controlled by the thickness change.
또한, 도 2의 식각 공정에서, 반사 방지막(5)도 식각해야 된다. 그런데, 실리콘 질산화막인 반사 방지막(5)을 정확한 패턴대로 식각하는 것이 매우 어렵기 때문에, 종래에는 식각 공정 전에 미리 반사 방지막(5)을 제거하는 공정을 별도로 실시하였다.In the etching process of FIG. 2, the antireflection film 5 must also be etched. By the way, since it is very difficult to etch the anti-reflective film 5 which is a silicon nitrate film by an exact pattern, conventionally, the process of removing the anti-reflective film 5 previously was performed separately before an etching process.
한편, 유기성의 반사 방지막도 후속 식각 공정을 복잡하게 하는 문제점이 있다.On the other hand, there is a problem that the organic antireflection film also complicates the subsequent etching process.
따라서, 본 발명은 종래의 반사 방지막이 안고 있는 제반 문제점들을 해소하기 위해 안출된 것으로서, 빛 반사가 정확하게 제어될 수 있고, 별도의 제거 공정을 실시하지 않아도 되는 반도체 소자의 반사 방지막 형성 방법을 제공하는데 목적이 있다.Accordingly, the present invention has been made to solve all the problems of the conventional anti-reflection film, to provide a method of forming an anti-reflection film of a semiconductor device that can be accurately controlled light reflection, and does not require a separate removal process There is a purpose.
도 1 내지 도 3은 종래의 반사 방지막을 이용한 패터닝 공정을 순차적으로 나타낸 도면1 to 3 are views sequentially showing a patterning process using a conventional anti-reflection film
도 4는 본 발명에 따른 형성 방법에 의해 완성된 반사 방지막을 나타낸 도면4 shows an anti-reflection film completed by the forming method according to the present invention.
도 5는 질화실리콘막의 두께에 따라 본 발명과 종래의 각 반사 방지막에 의해서 기판 반사도가 변하는 추이를 나타낸 그래프5 is a graph showing the change in the reflectivity of the substrate by the present invention and each conventional anti-reflection film according to the thickness of the silicon nitride film
도 6은 본 발명과 종래의 각 반사 방지막의 두께에 따라 기판 반사도가 변하는 추이를 나타낸 그래프6 is a graph showing the change in reflectivity of the substrate according to the thickness of the present invention and each conventional anti-reflection film
- 도면의 주요 부분에 대한 부호의 설명 --Explanation of symbols for the main parts of the drawing-
10 ; 실리콘 기판 11 ; 실리콘 산화막10; Silicon substrate 11; Silicon oxide
12 ; 질화 실리콘막 20 ; 반사 방지막12; Silicon nitride film 20; Antireflection film
21 ; 하부층 22 ; 상부층21; Lower layer 22; Upper layer
상기와 같은 목적을 달성하기 위하여, 본 발명에 따른 반사 방지막 형성 방법은 다음과 같다.In order to achieve the above object, the anti-reflection film forming method according to the present invention is as follows.
실리콘 기판상에 소정의 하부막을 형성한다. 최소환 두 층으로 구성된 반사 방지막을 하부막상에 증착한다. 반사 방지막의 하부층은 실리콘 기판과 굴절율이 유사하고, 또한 상부층의 빛 흡수율보다 낮은 흡수율을 가지며 상부층보다 두꺼운 두께를 갖는다. 하부층으로는 400±30Å 두께의 실리콘 산화막이 사용되고, 상부층으로는 50±10Å 두께의 비정질 실리콘이 사용된다.A predetermined lower film is formed on the silicon substrate. An antireflection film composed of two minimal rings is deposited on the lower film. The lower layer of the anti-reflection film has a refractive index similar to that of the silicon substrate, and also has a lower absorption rate than the light absorption rate of the upper layer and a thicker thickness than the upper layer. As a lower layer, a silicon oxide film having a thickness of 400 ± 30 μs is used, and an amorphous silicon having a thickness of 50 ± 10 μs is used as an upper layer.
상기된 본 발명의 구성에 의하면, 두 층으로 구성된 반사 방지막이 하부막에서 빛의 반사를 최대한 억제하게 되므로써, 패턴 균일도가 향상된다. 또한, 이후의 식각 공정에서 하부층보다 상대적으로 매우 얇은 상부층을 제거하고, 하부층은 층간 절연막으로 이용할 수가 있으므로, 반사 방지막을 완전히 제거하는 별도의 공정이 필요없어지게 된다.According to the above-described configuration of the present invention, the antireflection film composed of two layers suppresses the reflection of light from the lower layer as much as possible, thereby improving pattern uniformity. In addition, since the upper layer relatively thinner than the lower layer may be removed in the subsequent etching process, and the lower layer may be used as an interlayer insulating layer, there is no need for a separate process of completely removing the anti-reflection film.
이하, 본 발명의 바람직한 실시예를 첨부도면에 의거하여 설명한다.Best Mode for Carrying Out the Invention Preferred embodiments of the present invention will now be described based on the accompanying drawings.
도 4는 본 발명에 따른 형성 방법에 의해 완성된 반사 방지막을 나타낸 단면도이고, 도 5 및 도 6은 본 발명의 반사 방지막과 종래의 반사 방지막간의 효과를 실험으로 나타낸 그래프이다.4 is a cross-sectional view showing an anti-reflection film completed by the forming method according to the present invention, Figures 5 and 6 is a graph showing the effect between the anti-reflection film of the present invention and the conventional anti-reflection film as an experiment.
도 4에 도시된 바와 같이, 실리콘 기판(10)상에 100Å의 두께로 실리콘 산화막(11)과, 1,200Å의 두께로 질화 실리콘막(12)을 형성하여, 하부막이 구성한다. 노광 공정에서, 하부막에서 빛이 반사되는 방지하기 위해서, 본 발명에 따른 두 층 구조의 반사 방지막(20)을 질화 실리콘막(12)에 증착한다.As shown in FIG. 4, a silicon oxide film 11 and a silicon nitride film 12 are formed on the silicon substrate 10 at a thickness of 100 kPa and a lower film is formed on the silicon substrate 10. In the exposure process, in order to prevent the reflection of light from the lower film, a two-layer antireflection film 20 according to the present invention is deposited on the silicon nitride film 12.
반사 방지막(20)은 상하부층(22,21)으로 구성된 두 층 구조로서, 하부층(21)의 빛 굴절율은 실리콘 기판(10)과 거의 동일하고, 또한 하부층(21)의 빛 흡수율이 상부층(22)보다 낮다. 그리고, 하부층(21)의 두께보다 상부층(22)의 두께가 매우 얇다.The anti-reflection film 20 has a two-layer structure composed of upper and lower layers 22 and 21, and the refractive index of the lower layer 21 is almost the same as that of the silicon substrate 10, and the light absorption of the lower layer 21 is higher than that of the upper layer 22. Lower than) The thickness of the upper layer 22 is much thinner than that of the lower layer 21.
본 실시예에서는, 하부층(21)이 400±30Å의 두께를 갖는 실리콘 산화막이고, 상부층(22)은 50±10Å의 두께를 갖는 비정질 실리콘이다. 따라서, 후속 식각 공정 전에, 매우 얇은 비정질 실리콘의 상부층(21)만을 제거하고, 두꺼운 실리콘 산화막의 하부층(21)은 층간 절연막으로 그대로 이용할 수가 있다.In this embodiment, the lower layer 21 is a silicon oxide film having a thickness of 400 ± 30 mm 3, and the upper layer 22 is amorphous silicon having a thickness of 50 ± 10 mm 3. Therefore, before the subsequent etching process, only the very thin upper layer 21 of amorphous silicon is removed, and the lower layer 21 of the thick silicon oxide film can be used as it is as an interlayer insulating film.
이와 같이 구성된 두 층 구조의 반사 방지막과 종래의 단층 구조인 실리콘 질산화막 및 비정질 실리콘 각각에 대해서, 질화 실리콘막의 두께에 따라 기판 반사도가 변하는 추이를 도 5에 그래프로 나타내었다.5 shows a graph in which the reflectivity of the substrate is changed according to the thickness of the silicon nitride film for the two-layer antireflection film and the conventional single layer silicon nitride oxide film and amorphous silicon.
도 5의 그래프에서, 종축은 기판 반사도이고 횡축은 질화 실리콘막의 두께(㎛)이며, 선 ①은 실리콘 질산화막이고 선 ②는 비정질 실리콘이며, 선 ③은 본 발명에 따른 반사 방지막이다.In the graph of Fig. 5, the vertical axis is the substrate reflectivity and the horizontal axis is the thickness of the silicon nitride film (mu m), the line ① is silicon nitride oxide, the line ② is amorphous silicon, and the line ③ is an antireflection film according to the present invention.
도시된 바와 같이, 실리콘 질산화막이 사용되었을 때, 질화 실리콘막의 두께가 증가되어도 기판 반사도는 나쁜 상태 그대로 유지되고, 비정질 실리콘이 사용되었을 때는, 질화 실리콘막의 두께가 증가됨에 따라 기판 반사도가 점진적으로 나빠지는 현상을 보여주고 있다.As shown, when the silicon nitride oxide film is used, the substrate reflectivity remains intact even when the thickness of the silicon nitride film is increased, and when the silicon nitride is used, the substrate reflectivity gradually worsens as the thickness of the silicon nitride film is increased. Is showing the phenomenon.
그러나, 본 발명에 따른 반사 방지막이 사용되면, 질화 실리콘막의 두께가 증가되어도 기판 반사도는 좋은 상태 그대로 유지되는 것이 나타나고 있다. 즉, 본 발명에 따른 반사 방지막은 기판 반사도를 10% 내외에서 제어할 수가 있다.However, when the antireflection film according to the present invention is used, it has been shown that even if the thickness of the silicon nitride film is increased, the substrate reflectivity remains in a good state. That is, the antireflection film according to the present invention can control the substrate reflectivity within about 10%.
한편, 도 6의 그래프는 실리콘 질산화막과 본 발명에 따른 반사 방지막이 그의 두께에 따라 기판 반사도가 변하는 추이를 나타낸 것으로서, 종축은 기판 반사도이고 횡축은 반사 방지막의 두께이며, 선 ①은 실리콘 질산화막이고 선 ②는 본 발명에 따른 반사 방지막이다.On the other hand, the graph of Figure 6 shows the change in the substrate reflectivity of the silicon nitride oxide film and the anti-reflection film according to the present invention, the vertical axis is the substrate reflectivity, the horizontal axis is the thickness of the anti-reflection film, line ① is a silicon nitride oxide film And line ② is an antireflection film according to the present invention.
도시된 바와 같이, 실리콘 질산화막은 300Å 정도의 두께에서 기판 반사도를 거의 0으로 하는 것이 가능하고, 본 발명에 따른 반사 방지막은 450Å 정도의 두께에서 기판 반사도를 거의 0으로 제어하게 된다. 본 발명에 따른 반사 방지막이 대략 450Å 정도의 두께를 갖는 이유이다.As shown, the silicon oxynitride film can make the substrate reflectivity almost zero at a thickness of about 300 mW, and the antireflection film according to the present invention controls the substrate reflectivity to almost zero at a thickness of about 450 mW. This is the reason why the antireflection film according to the present invention has a thickness of about 450 mW.
이상에서 설명한 바와 같이 본 발명에 의하면, 두 층으로 구성된 반사 방지막이 기판 반사도를 10% 내외에서 제어하게 되므로써, 패턴 균일도가 대폭 향상된다.As described above, according to the present invention, since the antireflection film composed of two layers controls the substrate reflectivity within about 10%, the pattern uniformity is greatly improved.
또한, 하부층보다 매우 얇은 비정질 실리콘의 상부층만을 식각 공정 전에 제거하고, 실리콘 산화막인 하부층은 층간 절연막으로 활용하는 것도 가능하므로, 반사 방지막 전체를 제거하기 위한 별도 공정을 하지 않아도 된다.In addition, since only the upper layer of amorphous silicon, which is much thinner than the lower layer, may be removed before the etching process, and the lower layer, which is a silicon oxide film, may be used as an interlayer insulating film, there is no need to perform a separate process for removing the entire anti-reflection film.
이상에서는 본 발명의 바람직한 실시예에 대하여 도시하고 또한 설명하였으나, 본 발명은 상기한 실시예에 한정되지 않고, 이하 청구범위에서 청구하는 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 분야에서 통상의 지식을 가진자라면 누구든지 다양한 변경 실시가 가능할 것이다.Although the preferred embodiments of the present invention have been illustrated and described above, the present invention is not limited to the above-described embodiments, and the present invention is not limited to the above-described claims, and the present invention is not limited to the scope of the present invention. Anyone with knowledge will be able to make various changes.
Claims (4)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-1998-0059161A KR100415099B1 (en) | 1998-12-28 | 1998-12-28 | Anti-reflection film formation method of semiconductor device_ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-1998-0059161A KR100415099B1 (en) | 1998-12-28 | 1998-12-28 | Anti-reflection film formation method of semiconductor device_ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20000042869A KR20000042869A (en) | 2000-07-15 |
| KR100415099B1 true KR100415099B1 (en) | 2004-02-14 |
Family
ID=19566122
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR10-1998-0059161A KR100415099B1 (en) | 1998-12-28 | 1998-12-28 | Anti-reflection film formation method of semiconductor device_ |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100415099B1 (en) |
-
1998
- 1998-12-28 KR KR10-1998-0059161A patent/KR100415099B1/en not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR20000042869A (en) | 2000-07-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5989788A (en) | Method for forming resist patterns having two photoresist layers and an intermediate layer | |
| KR100759627B1 (en) | Method of patterning thin film and TFT array substrate using it and production method therefor | |
| US6136679A (en) | Gate micro-patterning process | |
| KR950011563B1 (en) | Manufacturing method of semiconductor device | |
| US6051369A (en) | Lithography process using one or more anti-reflective coating films and fabrication process using the lithography process | |
| JPH06302539A (en) | Manufacture of semiconductor device | |
| US6187687B1 (en) | Minimization of line width variation in photolithography | |
| US5609994A (en) | Method for patterning photoresist film having a stepwise thermal treatment | |
| KR100415099B1 (en) | Anti-reflection film formation method of semiconductor device_ | |
| JPH0945614A (en) | Pattern formation | |
| US20020072225A1 (en) | Hard-mask etch process | |
| KR100269330B1 (en) | Semiconductor device having anti-reflective cap and spacer, fabrication method therefor, and fabrication method for photoresist pattern using thereof | |
| JP3468226B2 (en) | Method for manufacturing semiconductor device | |
| KR100523605B1 (en) | Method for forming capacitor of semiconductor device | |
| KR0144232B1 (en) | Formation method of fine pattern in semiconductor device | |
| KR100309133B1 (en) | Method for manufacturing metal interconnection of semiconductor device | |
| JP3608978B2 (en) | Manufacturing method of semiconductor device | |
| JP3498066B2 (en) | Method for manufacturing semiconductor device | |
| KR100516748B1 (en) | Micro pattern formation method of semiconductor device | |
| JP2000040739A (en) | Manufacture of semiconductor device | |
| KR0144019B1 (en) | Forming method of metal connection in semiconductor | |
| KR100265835B1 (en) | A method for forming metal wire in semiconductor device | |
| KR19990053209A (en) | Contact hole formation method of semiconductor device | |
| KR930006133B1 (en) | M.o.s. contact hole forming method | |
| KR100265344B1 (en) | Method of fabricating cylindrical capacitor in semiconductor device using conductive anti-reflective coating |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20101125 Year of fee payment: 8 |
|
| LAPS | Lapse due to unpaid annual fee |