KR100408943B1 - 검사 모드를 갖는 집적 회로 및 상기 집적 회로를검사하기 위한 검사 장치 - Google Patents

검사 모드를 갖는 집적 회로 및 상기 집적 회로를검사하기 위한 검사 장치 Download PDF

Info

Publication number
KR100408943B1
KR100408943B1 KR10-2001-0034127A KR20010034127A KR100408943B1 KR 100408943 B1 KR100408943 B1 KR 100408943B1 KR 20010034127 A KR20010034127 A KR 20010034127A KR 100408943 B1 KR100408943 B1 KR 100408943B1
Authority
KR
South Korea
Prior art keywords
voltage
vtest
switch
terminal
test
Prior art date
Application number
KR10-2001-0034127A
Other languages
English (en)
Other versions
KR20010113522A (ko
Inventor
알렉산더 베테
Original Assignee
인피니언 테크놀로지스 아게
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 인피니언 테크놀로지스 아게 filed Critical 인피니언 테크놀로지스 아게
Publication of KR20010113522A publication Critical patent/KR20010113522A/ko
Application granted granted Critical
Publication of KR100408943B1 publication Critical patent/KR100408943B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/48—Arrangements in static stores specially adapted for testing by means external to the store, e.g. using direct memory access [DMA] or using auxiliary access paths

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

집적 회로(2)의 기능 검사시 상기 회로(2)가 자동 검사기(1)에 연결된다. 추가적인 공급 전압(VTEST)의 공급을 위해서만 제공되는 터미널 패드(36)만이 자동 검사기(1)의 공급 전압 단자(26)에 연결된다. 검사 모드에서 스위칭될 수 있는 스위치(38)가 비가역 프로그램 가능 스위치(42, 43)의 제어를 위해 상기 터미널 패드(36)를 연결한다. 그로 인해 스위칭 소자(42, 43)용 프로그래밍 전압을 공급하기 위한 복잡도가 낮게 유지된다.

Description

검사 모드를 갖는 집적 회로 및 상기 집적 회로를 검사하기 위한 검사 장치{INTEGRATED CIRCUIT WITH TEST MODE AND TEST DEVICE FOR TESTING THE SAME}
본 발명은 검사 모드 및 정상 모드에서 동작할 수 있는, 공급 전압의 극을 위한 터미널 패드를 가진 집적 회로 및 상기 회로의 검사를 위한 검사 장치에 관한 것이다.
집적 회로 제조의 최종 단계에서 상기 회로의 기능이 검사된다. 이를 위해 집적 회로가 자동 검사기에 연결된다. 상기 회로는 자동 검사기로부터 공급 전압을 공급받고, 프리세팅된 검사 프로그램에 따라 신호를 공급받는다. 회로 타입에 따라 동작 공급 전압을 벗어나는 전압 인가도 수행된다.
특히 반도체 메모리는 리던던시 구조를 갖기 때문에, 결함있는 소자 또는 메모리 셀이 상기 리던던시 구조체로 대체될 수 있다. 결함있는 구조체대신 리던던시 구조체가 스위칭된다. 스위칭 전환은 비가역 스위치, 소위 퓨즈를 사용하여 야기된다. 퓨즈의 프로그래밍을 위해서는 동작 전압 범위를 벗어나는 더 높은 전압이 필요하다. 예컨대 반도체 메모리(3)의 동작 전압이 3 V이면, 퓨즈의 프로그래밍을 위해서는 6 V가 필요하다.
자동 검사기는 공급 전압 및 처리 신호에 대한 각각의 단자를 갖는다. 일반적인 자동 검사기의 경우 하나 이상의 공급 전압용 단자들이 서로 독립적으로 제어될 수 있으며, 지속적으로 임의의 크기의 전압을 공급할 수 있다. 반면, 검사할 회로에 신호를 공급하기 위해 제공되는 단자들은 그들의 신호 상태와 관련하여 개별적으로 제어될 수 있기는 하지만, 신호 전압의 크기는 다수의 신호 단자들의 그룹별로만 조정될 수 있다. 퓨즈의 프로그래밍을 위해 필요한 상승된 전압을 공급하기 위해 신호 단자를 사용하는 것은 바람직하지 않다. 왜냐하면, 검사 장치의 신호 단자의 전체 그룹이 상승된 전압을 공급해야 하기 때문이다. 검사할 반도체 메모리의 측면에 신호 단자의 매우 높은 전압이 가해짐에 따라, 회로가 불필요하게 높은 부하 응력 및 노후화 응력에 노출될 수 있다. 최악의 경우 반도체 구조물이 파괴될 수 있다. 다른 한 편으로는 반도체 메모리 내부에 전압 발생기가 제공될 수 있다. 그러나 전압 발생기가 제공됨으로써 반도체 칩상에서 더 많은 표면이 사용되어야 함다.
본 발명의 목적은 검사 모드에서 복잡하지 않은 구성으로 추가 공급 전압을 공급받을 수 있는 집적 회로 및 상기 집적 회로의 검사를 위한 자동 검사기를 갖춘 검사 장치를 제공하는 것이다.
도면은 자동 검사기(1) 및 검사될 집적 반도체 회로(2)를 나타낸다.
* 도면의 주요 부호 설명 *
1 : 자동 검사기 2 : 집적 회로
21, 22, 23, 24, 25, 26 : 단자 31, 32 : 제 1 단자면
36 : 제 2 단자면 38 : 스위치
42, 43 : 비가역 스위칭 가능 소자
집적 회로와 관련한 목적은 공급 전압의 양 극 각각을 위한 제 1 단자면, 신호에 따라 단 하나의 스위치에만 연결되는 제 2 단자면, 및 전압 인가를 위해 스위치에 연결되는 단자 및 전압을 인가함으로써 비가역적으로 스위칭될 수 있는 소자를 갖춘 동작 유닛을 포함하는 집적 회로에 의해 달성되며, 상기 스위치는 회로의 검사 모드에서는 차단되고, 정상 모드에서는 개방되도록 검사 신호에 의해 제어될 수 있다.
집적 회로를 검사하기 위한 검사 장치는 공급 전압의 극을 공급하기 위한 단자들 및 여러가지 상태를 유도하기 위한 신호들을 공급하기 위한 단자들을 구비한 자동 검사기를 포함하며, 제 2 단자면이 상기 자동 검사기의 공급 전압의 한 극의 공급용 단자에 연결되는, 본 발명에 따른 집적 회로를 포함한다.
그리하여 상기 집적 회로에는 검사 모드에서 동작 공급 전압과 차이가 있는 공급 전압을 공급하기 위해서만 사용되는 추가 단자면이 제공된다. 집적 회로, 특히 반도체 메모리의 경우, 하우징의 크기에 따라 정상 모드동안은 동작하지 않는 접속핀 또는 터미널 패드가 종종 존재한다. 이들은 특별하게 검사 모드동안에만 사용된다. 집적 회로의 경우 칩 면적 및 특히 단자들을 절약하려는 시도가 있다. 그러나 단자면이 칩의 노출 영역에 별 어려움 없이 배치될 수 있고 하우징이 그 의 표준화된 크기로 인해 정상 모드동안 아무 기능없이 접속되는 접속핀을 가지게 되면, 상기 단자면 및 그에 연결된 접속핀은 특별히 검사 모드동안에만 추가 공급 전압의 공급을 위해 이용될 수 있다. 검사 모드동안에만 사용될 수 있는 이러한 공급 전압은 자동 검사기내에서 제공된 공급 전압 단자에 연결될 수 있다는 장점을 갖는다. 자동 검사기의 상기 단자는 생성되는 공급 전압의 레벨에서 개별적으로 조정될 수 있다. 그로 인해 상기 단자는 통상 그룹별로만 조정될 수 있는 신호 레벨을 갖는 신호 단자와 차이를 나타낸다.
또한 상기 단자면은 정상 모드에서 확실하고 완전하게 차단되어야 한다. 이를 위해 검사 모드에서 도전 접속되는 스위치가 제공됨으로써, 공급가능한 추가의 공급 전압이 회로 내부로, 예컨대 퓨즈의 프로그래밍을 위해, 전달된다. 그러나 정상 모드에서는 상기 단자면이 확실하게 개방됨으로써, 인가되는 어떤 신호도 스위칭 내부로 전달되지 않는다. 경우에 따라 집적 회로의 데이터 시트에는, 하우징의 관련 접속핀이 정상 모드동안 동작되지는 않지만 완전히 차단된 것은 아니라는 사실이 명확하게 나타난다. 특히 ESD-임펄스(ESD : Electrostatic Discharge)의 유도를 위해 적절한 회로가 칩측 단자면에 제공된다.
추가적으로 공급가능한 공급 전압(테스트 전압)은 일반적인 동작 전압과 차이가 난다. 동작 전압보다 더 낮을 수도 있고, 또는 더 높을 수도 있다. 즉, 정상 모드에서의 추가적인 공급전압은 공급 전압보다 값이 더 크다. 추가 공급 전압은 비가역 스위칭이 가능한 스위칭 소자의 프로그래밍에 사용된다. 상기 스위칭 소자는 예컨대 출력 상태에서는 도전되며, 비가역적으로 1회 프로그래밍된 상태에서는 무부하를 수행하는 퓨즈이다. 대안으로는 출력 상태에서 무부하를 수행하고, 프로그래밍된 상태에서 도전되는 안티퓨즈도 고려할 수 있다. 상기 퓨즈 내지 안티퓨즈는 집적 회로의 초기화시 메모리 소자에 신호 상태를 인가하기 위해 사용된다. 반도체 메모리에서는 상기 퓨즈를 이용하여 신호 경로가 접속되고, 상기 신호 경로에 의해 결함있는 소자가 여분으로 존재하는 결함없는 소자로 대체된다. 예컨대 결함있는 메모리 셀 또는 메모리 셀 그룹은 여분으로 존재하는 메모리 셀 또는 메모리 셀 그룹으로 대체된다.
전술한 집적 회로, 특히 집적 반도체 메모리를 검사하기 위한 검사 장치는 공급 전압의 공급 및 동작 신호의 공급을 위한 단자들을 갖는 자동 검사기를 포함한다. 공급 전압 단자들은 인가된 전압의 크기와 관련하여 자동 검사기측에서 개별적으로 제어될 수 있다. 동작 신호는 그의 각 신호 상태와 관련하여 개별적으로 제어될 수 있기는 하지만, 각각의 신호 상태에 대한 레벨 높이는 신호 그룹별로만 조정될 수 있다. 따라서 검사 장치의 공급 전압 단자는 퓨즈의 프로그래밍에 사용되는, 검사될 집적 회로의 추가 공급 전압 단자에 연결된다. 검사 과정시 통상 다수의 집적 회로가 검사된다. 집적 회로들은 하나의 검사 플레이트 위에 배치된다. 퓨즈의 프로그래밍동안 전압 인가를 제공하기 위한 추가의 공급 단자들이 검사될 다수의 집적 회로를 위해 서로 배선(와이어링)된다. 그로 인해 추가적인 인가 전압이 그에 대응하는, 검사될 모든 집적 회로의 전압핀에 인가된다. 그 다음에, 각각의 회로에 공급될 수 있는 부가적인 신호에 따라, 신호 경로는 적절한 퓨즈를 프로그래밍하도록 상기 퓨즈에 상승된 인가 전압을 공급하기 위하여 적시에 칩 내부에서 연결된다. 또한 모든 임의의 전압을 예컨대 기준 전압 인가로서 검사될 집적 회로에 공급하기 위해 추가의 공급 전압 단자가 제공될 수 있다.
본 발명은 하기에서 도면에 따라 더 자세히 설명된다.
도면은 자동 검사기(1) 및 검사될 집적 반도체 회로(2)를 나타낸다. 반도체 회로(2)는 단자면, 소위 패드를 포함하며, 상기 패드를 통해 반도체 칩에 신호가 공급될 수 있다. 패드는 칩의 표면으로부터 접근될 수 있는 평면 금속층이다. 상기 패드 위에 스탬핑되는 본딩 와이어를 이용하여, 하우징에 설치되고 상기 하우징의 외부로부터 접근 가능한 접속핀에 각각의 패드를 연결한다. 집적 회로(2)는 공급 전압의 양극(VDD)을 위한 하나의(또는 다수의) 패드(31) 및 공급 전압의 음극(VSS, 접지)을 위한 하나의(또는 다수의) 패드(32)를 갖는다. 정상 모드에서 상기 패드(31, 32)로부터 집적 회로에 동작 전압이 공급된다. 또한 다수의 신호 패드(33, 34, 35)가 제공되며, 상기 신호 패드를 통해 신호 상태를 바꾸는 동작 신호가 공급 및 인출될 수 있다. 상기 패드(33, 34, 35)를 통해 유도된 신호의 경우 하이-레벨 상태 및 로-레벨 상태에 대한 신호 레벨은 각각 동일하다.
그 외에도 패드(36)가 배치된다. 상기 패드(36)는 유일한(단일) 라인(37)을 통해 스위칭 장치(38)에 연결된다. 상기 스위칭 장치(38)는 집적 회로가 검사 상태에 있음을 알려주는 신호(TEST)에 의해 제어될 수 있다. 예컨대 상기 신호(TEST)는 경로(33, 34, 35)에 입력된 동작 신호를 사용하여 특별히 코딩된 신호 시퀀스에 의해 발생된다. 상기 신호(TEST)가 활성화되면 스위칭 장치(38)가 폐쇄되어, 패드(36)에 인가된 전압이 라인(37)을 통해 집적 회로(2)의 회로 내부로 전달되도록 하는 도전 경로가 형성된다. 상기 라인(37)을 통하지 않고서는 패드(36)가 계속 스위칭될 수 없다. 특히 상기 패드(36)는 패드(33, 34, 35)와는 달리 동작 신호의 입력을 위해 추가로 사용되는 것은 아니다. 상기 패드(36)는 인가 전압(VTEST)의 공급을 위해서만 사용된다. 집적 회로의 검사 동안 상기 공급 전압은 회로 내부에 전달되고, 그 외의 정상 모드 동안에는 스위치(38)가 개방됨에 따라 패드(36)에 입력된 임시 신호가 풀-다운 저항(39)을 통해 접지로 송출된다. 도시된 실시예에서 핀(36)을 통해 연결될 수 있는 전압(VTEST)은 기준 전압(VSS)과 관련하여 동작 공급 전위(VDD)보다 더 높게 결정된다.
검사 모드에서 스위치(38)의 출력측 라인(40)에는 상승된 동작 전압이 공급된다. 상기 동작 전압은 비가역 스위칭 가능 스위치(42, 43), 소위 퓨즈를 프로그래밍하기 위해 사용된다. 퓨즈가 출력 상태에서 도전 연결을 형성함으로써, 상기 퓨즈(42)에 연결된 라인(44)이 접지에 연결된다. 정상 동작 전압을 벗어나는, 예컨대 6 V 또는 그보다 큰 전압이 상기 퓨즈(42)에 충분히 오랫동안 인가되면, 상기 퓨즈(42)가 끊어진다. 그러면 상기 라인(44)이 풀-다운 저항(45)을 통해 양의 공급 전위(VDD)에 놓인다. 상기 라인(44)을 통해 집적 회로 내에서 추가의 스위칭 과정을 수행하는 레지스터 셀(46)의 입력이 제어된다. 예컨대 레지스터 셀(46)의 출력 신호는 결함있는 메모리 셀을 리던던시 메모리 셀로 대체하는데 사용된다. 패드(36)를 통해 입력되는 상승된 전압을 정확한 때에 각각의 퓨즈(42, 43)에 연결하기 위해 검사 제어 장치(41)가 제공되며, 상기 검사 제어 장치(41)는 다수의 비트를 포함하는 제어 신호(CTRL)의 결함 정보 및 리던던시 정보에 대응하여 제어된다.
자동 검사기(1)는 각각의 단자들(31, ..., 36)에 할당된 단자들(21, ..., 26)을 포함한다. 단자(21, 22)는 개별 조정이 가능한 임의의 크기의 공급 전압을 낮은 임피던스로 이용할 수 있도록 형성된다. 단자(23, 24, 25)는 신호 레벨의 높이와 관련하여 그룹별로만 조정할 수 있는 동작 신호를 제공한다. 프로그래밍 전압용 단자(36)가 단자(21, 22)와 유사한 자동 검사기(1)의 공급 전압 단자(26)에 연결된다는 점에 주의해야 한다. 상기 단자는 그로부터 제공될 수 있는 공급 전압과 관련하여 임의로, 그리고 개별적으로 구성될 수 있다.
따라서 정상 모드에서는 패드(36)가 연결 및 동작되지 않는다는 전제 하에, 검사 모드에서 동작 전압과 다른 전압을 적은 복잡도로 공급할 수 있는 해결책이 제공된다.
본 발명을 통해 검사 모드에서 적은 복잡도로 추가 공급 전압을 공급받을 수 있는 집적 회로 및 상기 집적 회로의 검사를 위한 자동 검사기를 갖춘 검사 장치를 제공하는 것이 보증된다.

Claims (8)

  1. - 공급 전압의 2 개의 극(VDD, VSS) 중 각각 하나에 연결되는 제 1 단자면(31, 32),
    - 회로의 검사 모드에서는 폐쇄되고, 정상 모드에서는 개방되도록 검사 신호(TEST)에 의해 제어될 수 있는 스위치(38),
    - 인가 전압(VTEST)을 전달하기 위하여 상기 스위치(38)에만 연결되고, 상기 전압(VTEST)을 공급하는 제 2 단자면(36), 및
    - 전압을 인가하기 위해 상기 스위치(38)에 연결되는 단자 및 상기 전압(VTEST) 인가에 의해 비가역적으로 스위칭될 수 있는 소자(42, 43)를 구비한 동작 유닛을 포함하는 집적 회로.
  2. 제 1항에 있어서,
    전압 인가에 의해 비가역적으로 스위칭될 수 있는 상기 소자(42, 43)중 하나가 출력 상태에서 도전 전류 경로를 형성하고, 전압이 인가된 후에는 무부하 전류 경로를 형성하는 것을 특징으로 하는 집적 회로.
  3. 제 1항 또는 2항에 있어서,
    상기 소자(42, 43)를 비가역적으로 스위칭하기 위해 요구되는 전압(VTEST)이 공급 전압(VDD, VSS)과 차이가 있는 것을 특징으로 하는 집적 회로.
  4. 제 3항에 있어서,
    요구되는 전압(VTEST)의 값이 공급 전압(VDD, VSS)의 값보다 큰 것을 특징으로 하는 집적 회로.
  5. 공급 전압(VDD, VSS)의 극을 공급하기 위한 단자들(21, 22, 26) 및 여러가지 상태를 유도하기 위한 신호들을 공급하기 위한 단자들(23, 24, 25)을 구비한 자동 검사기 및 집적 회로(2)를 포함하며, 상기 집적 회로를 검사하기 위한 검사 장치에 있어서,
    상기 집적 회로(2)가
    - 공급 전압의 2 개의 극(VDD, VSS) 중 각각 하나에 연결되는 제 1 단자면(31, 32),
    - 회로의 검사 모드에서는 폐쇄되고, 정상 모드에서는 개방되도록 검사 신호(TEST)에 의해 제어될 수 있는 스위치(38),
    - 인가 전압(VTEST)을 전달하기 위하여 상기 스위치(38)에만 연결되고, 상기 전압(VTEST)을 공급하는 제 2 단자면(36), 및
    - 전압을 인가하기 위해 상기 스위치(38)에 연결되는 단자 및 상기 전압(VTEST) 인가에 의해 비가역적으로 스위칭될 수 있는 소자(42, 43)를 구비한 동작 유닛을 포함하고,
    제 2 단자면(36)이 상기 자동 검사기(1)의 공급 전압(VTEST)을 한 극에 공급하기 위한 단자(26)에 연결되는 것을 특징으로 하는 검사 장치.
  6. 제 5항에 있어서,
    전압 인가에 의해 비가역적으로 스위칭될 수 있는 상기 소자(42, 43)중 하나가 출력 상태에서 도전 전류 경로를 형성하고, 전압 인가가 수행된 후에는 무부하 전류 경로를 형성하는 것을 특징으로 하는 검사 장치.
  7. 제 5항 또는 6항에 있어서,
    상기 소자(42, 43)가 비가역적으로 스위칭되기 위해 요구되는 전압(VTEST)이 공급 전압(VDD, VSS)과 차이가 있는 것을 특징으로 하는 검사 장치.
  8. 제 7항에 있어서,
    요구되는 전압(VTEST)의 값이 공급 전압(VDD, VSS)의 값보다 큰 것을 특징으로 하는 검사 장치.
KR10-2001-0034127A 2000-06-16 2001-06-16 검사 모드를 갖는 집적 회로 및 상기 집적 회로를검사하기 위한 검사 장치 KR100408943B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE10029835A DE10029835C1 (de) 2000-06-16 2000-06-16 Integrierte Schaltung mit Testbetrieb und Testanordnung zum Testen einer integrierten Schaltung
DE10029835.4 2000-06-16

Publications (2)

Publication Number Publication Date
KR20010113522A KR20010113522A (ko) 2001-12-28
KR100408943B1 true KR100408943B1 (ko) 2003-12-11

Family

ID=7646053

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2001-0034127A KR100408943B1 (ko) 2000-06-16 2001-06-16 검사 모드를 갖는 집적 회로 및 상기 집적 회로를검사하기 위한 검사 장치

Country Status (6)

Country Link
US (1) US6720785B2 (ko)
EP (1) EP1164381A3 (ko)
JP (1) JP2002093199A (ko)
KR (1) KR100408943B1 (ko)
DE (1) DE10029835C1 (ko)
TW (1) TW497243B (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6897674B2 (en) * 2003-06-30 2005-05-24 International Business Machines Corporation Adaptive integrated circuit based on transistor current measurements
DE102004059505B4 (de) * 2004-12-10 2014-06-18 X-Fab Semiconductor Foundries Ag Anordnung zum Test von eingebetteten Schaltungen mit Hilfe von Testinseln
JP2009025054A (ja) * 2007-07-18 2009-02-05 Panasonic Corp 半導体検査回路、および半導体検査方法
US7724023B1 (en) * 2009-05-11 2010-05-25 Agere Systems Inc. Circuit apparatus including removable bond pad extension
US8854779B2 (en) * 2012-08-22 2014-10-07 SK Hynix Inc. Integrated circuit

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05172896A (ja) * 1991-01-16 1993-07-13 Nec Yamagata Ltd 半導体集積回路
JPH05340992A (ja) * 1992-06-11 1993-12-24 Nec Yamaguchi Ltd 集積回路装置
JPH06148265A (ja) * 1992-10-30 1994-05-27 Ando Electric Co Ltd 集積回路の自動試験装置
JPH09264931A (ja) * 1996-03-29 1997-10-07 Seiko Epson Corp 半導体集積回路測定装置および半導体集積回路装置

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61265829A (ja) * 1985-05-20 1986-11-25 Fujitsu Ltd 半導体集積回路
US5103557A (en) * 1988-05-16 1992-04-14 Leedy Glenn J Making and testing an integrated circuit using high density probe points
US5130645A (en) * 1990-08-13 1992-07-14 Vlsi Technology, Inc. Integrated circuit built-in self-test structure
KR960007478B1 (ko) * 1990-12-27 1996-06-03 가부시키가이샤 도시바 반도체장치 및 반도체장치의 제조방법
US5289118A (en) * 1991-02-01 1994-02-22 Data I/O Corporation Programmer/tester with electronically switched bypass capacitor
US5452251A (en) * 1992-12-03 1995-09-19 Fujitsu Limited Semiconductor memory device for selecting and deselecting blocks of word lines
DE4420988A1 (de) * 1994-06-16 1995-12-21 Philips Patentverwaltung Verfahren zum Testen einer integrierten Schaltung sowie integrierte Schaltungsanordnung mit einer Testschaltung
US5627478A (en) * 1995-07-06 1997-05-06 Micron Technology, Inc. Apparatus for disabling and re-enabling access to IC test functions
US5790459A (en) * 1995-08-04 1998-08-04 Micron Quantum Devices, Inc. Memory circuit for performing threshold voltage tests on cells of a memory array
US5965902A (en) * 1995-09-19 1999-10-12 Micron Technology Method and apparatus for testing of dielectric defects in a packaged semiconductor memory device
US5796746A (en) * 1995-12-22 1998-08-18 Micron Technology, Inc. Device and method for testing integrated circuit dice in an integrated circuit module
DE19808525A1 (de) * 1998-02-27 1999-09-02 Siemens Ag Integrierte Schaltung
DE19936606C1 (de) * 1999-08-04 2000-10-26 Siemens Ag Schaltungsanordnung zur Spannungsversorgung einer integrierten Schaltung über ein Pad mit Konfiguriermöglichkeit der integrierten Schaltung

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05172896A (ja) * 1991-01-16 1993-07-13 Nec Yamagata Ltd 半導体集積回路
JPH05340992A (ja) * 1992-06-11 1993-12-24 Nec Yamaguchi Ltd 集積回路装置
JPH06148265A (ja) * 1992-10-30 1994-05-27 Ando Electric Co Ltd 集積回路の自動試験装置
JPH09264931A (ja) * 1996-03-29 1997-10-07 Seiko Epson Corp 半導体集積回路測定装置および半導体集積回路装置

Also Published As

Publication number Publication date
KR20010113522A (ko) 2001-12-28
DE10029835C1 (de) 2001-10-25
TW497243B (en) 2002-08-01
US20020008235A1 (en) 2002-01-24
JP2002093199A (ja) 2002-03-29
EP1164381A3 (de) 2003-06-18
US6720785B2 (en) 2004-04-13
EP1164381A2 (de) 2001-12-19

Similar Documents

Publication Publication Date Title
US6784685B2 (en) Testing vias and contacts in an integrated circuit
US6523144B2 (en) Intelligent binning for electrically repairable semiconductor chips and method
US5966025A (en) Method and apparatus for testing of dielectric defects in a packaged semiconductor memory device
US7733096B2 (en) Methods of testing fuse elements for memory devices
US6998865B2 (en) Semiconductor device test arrangement with reassignable probe pads
KR19990051869A (ko) 반도체 장치의 병렬 테스트 회로
US4860256A (en) Integrated circuit provided with switching elements for changeover to redundancy elements in a memory
US6016264A (en) Antifuse programming and detecting circuit
KR100408943B1 (ko) 검사 모드를 갖는 집적 회로 및 상기 집적 회로를검사하기 위한 검사 장치
US8624615B2 (en) Isolation circuit
KR100392316B1 (ko) 웨이퍼 레벨에서 반도체 소자에 대한 번인 프로세싱을 실행하는 장치
JP3992683B2 (ja) 試験を行うための電子回路及び方法
KR100465541B1 (ko) 멀티 프로빙 패드를 구비한 반도체 테스트 장치
KR100351191B1 (ko) 2개의 평면에 구성된 버스 시스템을 가진 랜덤 액세스타입 반도체 메모리
KR100470989B1 (ko) 검증용프로우브카드
JP3625048B2 (ja) ヒューズブロー対応型の半導体集積回路
KR19990005138A (ko) 반도체장치
JPH04343244A (ja) 半導体メモリ試験装置およびその試験方法
KR19990024589A (ko) 웨이퍼 번-인 회로
KR20050101851A (ko) 불휘발성 강유전체 메모리의 웨이퍼 레벨 번인 테스트 방법
KR19980045086A (ko) 프로그램어블 아이-씨 컨넥터

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20081027

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee