KR100407983B1 - Pt ETCHING PROCESS - Google Patents
Pt ETCHING PROCESS Download PDFInfo
- Publication number
- KR100407983B1 KR100407983B1 KR1019970077127A KR19970077127A KR100407983B1 KR 100407983 B1 KR100407983 B1 KR 100407983B1 KR 1019970077127 A KR1019970077127 A KR 1019970077127A KR 19970077127 A KR19970077127 A KR 19970077127A KR 100407983 B1 KR100407983 B1 KR 100407983B1
- Authority
- KR
- South Korea
- Prior art keywords
- etching
- platinum
- gas
- platinum layer
- layer
- Prior art date
Links
- 238000005530 etching Methods 0.000 title claims abstract description 104
- 238000000034 method Methods 0.000 title claims abstract description 34
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 claims abstract description 166
- 229910052697 platinum Inorganic materials 0.000 claims abstract description 80
- 239000000463 material Substances 0.000 claims abstract description 19
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 claims description 21
- 239000010936 titanium Substances 0.000 claims description 13
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 9
- 229910052719 titanium Inorganic materials 0.000 claims description 9
- 238000000151 deposition Methods 0.000 claims description 4
- 125000006850 spacer group Chemical group 0.000 claims description 3
- 239000012212 insulator Substances 0.000 claims description 2
- 238000000059 patterning Methods 0.000 claims description 2
- 230000010354 integration Effects 0.000 abstract description 2
- 239000007789 gas Substances 0.000 description 42
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 14
- 229910052814 silicon oxide Inorganic materials 0.000 description 14
- 239000003292 glue Substances 0.000 description 8
- 229920002120 photoresistant polymer Polymers 0.000 description 8
- 239000007795 chemical reaction product Substances 0.000 description 5
- 239000012811 non-conductive material Substances 0.000 description 4
- 229910004298 SiO 2 Inorganic materials 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- RTZKZFJDLAIYFH-UHFFFAOYSA-N Diethyl ether Chemical compound CCOCC RTZKZFJDLAIYFH-UHFFFAOYSA-N 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 2
- 229920000642 polymer Polymers 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 239000006227 byproduct Substances 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000007598 dipping method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000007772 electrode material Substances 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 150000002978 peroxides Chemical class 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
- H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
- H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
- H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
- H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
- H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
- H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Power Engineering (AREA)
- Plasma & Fusion (AREA)
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Chemical & Material Sciences (AREA)
- Drying Of Semiconductors (AREA)
Abstract
Description
본 발명은 고유전막의 하부전극식각에 대한 것으로 특히, 백금으로 하부전극을 형성하고자 할 때 백금과 식각선택성이 좋은 마스크와 식각가스를 사용하여 신뢰성이 높은 백금을 식각하기 위한 방법에 관한 것이다.The present invention relates to the lower electrode etching of the high-k dielectric layer, and more particularly, to a method for etching high reliability platinum using a mask and an etching gas having good etching selectivity with platinum.
첨부 도면을 참조하여 종래 백금식각방법에 대하여 설명하면 다음과 같다.Referring to the conventional platinum etching method with reference to the accompanying drawings as follows.
종래기술은 0.25㎛의 디자인 룰을 갖는 고집적 소자에 형성된 캐패시터의 하부전극을 백금으로 형성하였을 때 식각 기울기를 주어 백금을 식각하는 방법에 대한 것으로 그 방법을 구체적으로 설명하면 다음과 같다.The prior art relates to a method of etching platinum by giving an etch slope when the lower electrode of a capacitor formed in a highly integrated device having a design rule of 0.25 μm is formed of platinum.
종래 백금식각방법은 도 1a에 도시한 바와 같이 실리콘절연막(1) 상에 티타늄(Ti)과 티타늄 나이트라이드(TiN)를 각각 100Å의 두께가 되도록 차례로 증착하여 글루층(2)을 형성한다. 그리고 티타늄 나이트라이드상에 캐패시터의 하부전극물질로 사용되는 백금층(Pt)(3)을 1000∼1500Å의 두께로 증착한다.In the conventional platinum etching method, as shown in FIG. 1A, titanium (Ti) and titanium nitride (TiN) are sequentially deposited to have a thickness of 100 μs on the
도 1b에 도시한 바와 같이 하드마스크로 사용되는 실리콘산화막(4)을 4000∼5000Å의 두께로 증착한다. 이후에 실리콘산화막(4)상에 감광막(5)을 도포한 후 노광 및 현상공정으로 감광막(5)을 선택적으로 패터닝한다.As shown in Fig. 1B, a
도 1c에 도시한 바와 같이 상기 패더닝된 감광막(5)을 마스크로 이용하여 상기 하드마스크로 사용되는 실리콘산화막(4)을 이방성 식각한다.As shown in FIG. 1C, the
도 1d에 도시한 바와 같이 상기 식각된 실리콘산화막(4)을 하드마스크로 MERIE(Magnetron Enhanced Reactive Ion Etcher) 타입의 장치에서 저압상태로Cl2/Ar/O2를 적절히 배합하여 백금층(3) 및 글루층(2)을 식각한다. 이때 실리콘산화막(4)에서 O2의 비율을 증가시킴에 따라 백금층(3)과 하드마스크인 실리콘산화막(4)과의 식각선택비를 향상시켜서 식각을 버티컬(vertical)하게 할 수있다. 그러나 기울기가 최대 80° 가 되었을 때에는 백금층(3)과 글루층(2)의 양측면에는 폴리머가 재증착되어 잘 제거되지 않았다. 종래에는 이와 같은 이유로 인해서 최종 프로파일의 각도가 68° 가 되도록 하였다.As shown in FIG. 1D, the etched
이후에 하드마스크인 실리콘산화막(4)을 HF 용액에 담가서 습식식각한다. 이때 실리콘산화막(4)을 식각하고 난 후에도 백금층(3)과 글루층(2)의 양측면에는 백금층(3)이나 글루층(2)을 식각할 발생한 반응생성물(6)이 남아 있다. 이때 반응생성물의 조성은 백금(Pt)이 70%정도이고 H, C, O가 30%정도 된다. 그리고 이 반응생성물(6)은 상기 실리콘산화막(4)이 제거된 양측에 남아 있다. 이후에 상기와 같이 제거되지 않고 남은 반응생성물(6)을 HCl용액에 담가서 제거한다.Thereafter, the
상기와 같은 종래 백금식각방법은 다음과 같은 문제가 있다.The conventional platinum etching method as described above has the following problems.
첫째, 백금층의 두께가 두꺼울 경우에 Cl2/Ar/O2식각가스는 실리콘산화막과 백금과 식각선택비가 낮기 때문에 식각의 신뢰성이 떨어진다.First, when the thickness of the platinum layer is thick, the Cl 2 / Ar / O 2 etching gas has a low etching selectivity due to low silicon oxide film and platinum and etching reliability.
둘째, 68° 의 프로파일 각도로는 고집적 소자를 구현하는 데 한계가 있다.Second, the profile angle of 68 ° has a limit in realizing high integration devices.
셋째, 실리콘산화막에 반응생성물이 다시 증착되기 때문에 차후공정에서 스텝커버리지 뿐만아니라 소자가 오동작할 수도 있다.Third, since the reaction product is deposited again on the silicon oxide film, the device may malfunction as well as step coverage in a subsequent process.
본 발명은 상기와 같은 문제를 해결하기 위하여 안출한 것으로 특히, 백금과 식각선택비가 높은 마스크와 식각가스를 두단계에 걸친 식각공정으로 최종 프로파일의 각을 70° 이상이 되도록 하여 고집적소자에 적용하기에 알맞은 백금식각방법을 제공하기 위한 것이다.The present invention has been made to solve the above problems, in particular, the mask and the etching gas with a high etching selectivity of platinum and the etching process in a two-step etch process so that the angle of the final profile is 70 ° or more to apply to the highly integrated device To provide a suitable platinum etching method.
도 1a 내지 1d는 종래 백금식각방법을 나타낸 공정단면도Figure 1a to 1d is a process cross-sectional view showing a conventional platinum etching method
도 2는 마스크와 식각가스에 따른 백금(Pt)과의 식각선택비를 나타낸 실험데이타도Figure 2 is an experimental data showing the etching selectivity of the platinum (Pt) according to the mask and the etching gas
도 3a 내지 3e는 본 발명 백금식각방법을 나타낸 공정단면도Figure 3a to 3e is a process cross-sectional view showing a platinum etching method of the present invention
도 4는 식각가스의 선택량에 따른 백금층의 식각률과 식각선택비의 관계를 나타낸 도면4 is a view showing the relationship between the etching rate and the etching selectivity of the platinum layer according to the amount of etching gas selected
도 5는 식각가스의 선택량과 오버에치 시간에 따른 임계치수와 백금층의 손실량과의 관계를 나타낸 도면5 is a view showing the relationship between the threshold amount and the loss amount of the platinum layer according to the selected amount of the etching gas and the over-etch time
도 6은 적절한 식각가스를 사용하였을 때의 식각시간에 따른 임계치수와 프로파일 기울기와의 관계를 나타낸 도면6 is a view showing the relationship between the critical dimension and the profile slope according to the etching time when using an appropriate etching gas
도면의 주요 부분에 대한 부호의 설명Explanation of symbols for the main parts of the drawings
21: 실리콘절연막 22: 글루층21: silicon insulating film 22: glue layer
23: 백금층 24: 티타늄 나이트라이드층23: platinum layer 24: titanium nitride layer
25: 감광막25: photosensitive film
상기와 같은 목적을 달성하기 위한 본 발명 백금식각방법은 절연체상에 백금층을 증착하는 단계, 상기 백금층상에 상기 백금층과 고선택성을 갖는 마스크 형성물질을 증착하는 단계, 상기 마스크 형성물질을 일정의 스페이서를 갖도록 패터닝하는 단계, 상기 마스크 형성물질을 이용하여 상기 마스크 형성물질과 상기 백금의 식각선택비가 2이상이 되는 제 1 식각가스로 상기 백금층을 식각하는 단계, 상기 백금층과 식각선택비가 2이상이 되는 제 2 식각가스를 주입하여 상기 백금층의 프로파일의 각도가 70° 이상이 되도록 과도식각하는 단계를 포함함을 특징으로 한다.Platinum etching method of the present invention for achieving the above object is the step of depositing a platinum layer on an insulator, depositing a mask forming material having a high selectivity with the platinum layer on the platinum layer, the mask forming material constant Patterning the spacer to have a spacer, etching the platinum layer with a first etching gas in which an etching selectivity of the mask forming material and the platinum is two or more using the mask forming material, and the platinum layer and the etching selectivity Injecting a second etching gas to be two or more, characterized in that it comprises a step of over-etching so that the angle of the profile of the platinum layer is 70 ° or more.
본 발명은 백금과 고선택성을 갖는 마스크를 선정하고 그에 맞는 식각가스를 사용하여 백금(Pt)을 식각하여 측면에 폴리머가 형성되지 않도록 식각단면의 프로파일을 향상시키는 방법에 관한 것이다. 이와 같이 백금과 식각선택비가 높은 마스크를 선정하기 위하여 여러 가지 마스크 형성물질과 여러종류의 식각가스를 주입하여 백금(Pt)을 식각하는 실험을 하였다.The present invention relates to a method of selecting a mask having platinum and a high selectivity and etching the platinum (Pt) using an etching gas corresponding thereto to improve the profile of the etching cross-section so that no polymer is formed on the side surface. As described above, in order to select a mask having high platinum and etching selectivity, experiments were performed to etch platinum (Pt) by injecting various mask forming materials and various kinds of etching gases.
도면을 참조하여 여러 가지 식각가스를 주입하였을 때 마스크의 백금과의 식각선택비에 대하여 설명하면 다음과 같다.Referring to the drawings, when the etching gas is injected, the etching selectivity with respect to the platinum is described as follows.
도 2는 백금과의 식각선택성을 그래프로 나타낸 것으로 마스크에는 감광막(Photoresist:PR)과 실리콘산화막(SiO2)과 티타늄 나이트라이드(TiN)와 티타늄(Ti)을 사용하였다. 그리고 식각가스로는 HBr+O2가스, Ar+Cl2가스, Cl2+O2가스를 각각 사용하였다. 상기와 같은 마스크에 상기의 식각가스를 각각 주입하였을 때 백금과의 식각선택비는 다음과 같다.FIG. 2 is a graph showing the etching selectivity with platinum. A photoresist (PR), silicon oxide (SiO 2 ), titanium nitride (TiN), and titanium (Ti) were used as a mask. As the etching gas, HBr + O 2 gas, Ar + Cl 2 gas, and Cl 2 + O 2 gas were used. When the etching gas is injected into the mask as described above, the etching selectivity with platinum is as follows.
우선 마스크로 감광막(PR)을 사용하였을 때는 HBr+O2가스와 Ar+Cl2가스와 Cl2+O2가스에 따른 백금(Pt)과의 식각선택비는 1:1이하를 나타내었다.First, when the photoresist film (PR) was used as a mask, the etching selectivity of platinum (Pt) according to HBr + O 2 gas, Ar + Cl 2 gas and Cl 2 + O 2 gas was less than 1: 1.
그리고 마스크로 실리콘 산화막(SiO2)을 사용하였을 때도 HBr+O2가스와 Cl2+O2가스에서만 1.2:1의 식각선택비를 갖었고 나머지 가스에 대해서는 1:1이하의 선택비를 나타내었다.When silicon oxide (SiO 2 ) was used as a mask, the etching selectivity was 1.2: 1 only for HBr + O 2 gas and Cl 2 + O 2 gas, and the selectivity was less than 1: 1 for the remaining gases. .
다음에 TiN을 마스크로 사용하였을 때는 식각가스로 HBr+O2가스를 사용하였을 때 백금과 30:1의 식각선택비를 나타내었고, Cl2+O2가스를 사용하였을 때는 10:1의 식각선택비를 나타낸다.Next, when TiN was used as a mask, an etching selectivity of 30: 1 was obtained when using HBr + O 2 gas as an etching gas, and an etching selection of 10: 1 when using Cl 2 + O 2 gas. Indicates a ratio.
그리고 Ti를 마스크로 사용하였을 때는 식각가스로 HBr+O2가스를 사용하였을때 백금과 50:1의 식각선택비를 나타내었고, Cl2+O2가스를 사용하였을 경우에는 20:1의 식각선택비를 나타낸다.When Ti was used as a mask, the etching selectivity was 50: 1 when HBr + O 2 gas was used as the etching gas, and the etching selection was 20: 1 when Cl 2 + O 2 gas was used. Indicates a ratio.
상기와 같은 실험결과를 참조하여 도면과 함께 본 발명 백금식각방법에 대하여 설명하면 다음과 같다.Referring to the platinum etching method of the present invention with reference to the experimental results as described above are as follows.
도 3a 내지 3e는 본 발명 백금식각방법을 나타낸 공정단면도이고, 도 4는 식각가스의 선택량에 따른 백금층의 식각률과 식각선택비의 관계를 나타낸 도면이고, 도 5는 식각가스의 선택량과 오버에치 시간에 따른 임계치수와 백금층의 손실량과의 관계를 나타낸 도면이며, 도 6은 적절한 식각가스를 사용하였을 때의 식각시간에 따른 임계치수와 프로파일 기울기와의 관계를 나타낸 도면이다.3A to 3E are process cross-sectional views showing a platinum etching method of the present invention, FIG. 4 is a view showing a relationship between an etching rate and an etching selectivity of a platinum layer according to an amount of etching gas selected, and FIG. FIG. 6 is a diagram illustrating a relationship between a critical dimension according to an over-etch time and a loss amount of a platinum layer, and FIG. 6 is a diagram illustrating a relationship between a critical dimension and a profile slope according to an etching time when an appropriate etching gas is used.
먼저 본 발명 백금식각방법은 도 3a에 도시한 바와 같이 실리콘절연막(21)상에 티타늄(Ti)과 티타늄나이트라이드(TiN)를 각각 100Å씩 차례로 스퍼터링으로 증착하여 글루층(22)을 형성한다. 그리고 상기 티타늄나이트라이드(TiN)상에 백금층(23)을 2500∼3000Å의 두께가 되도록 스퍼터링으로 증착한다. 그리고 상기 백금층(23)상에 티타늄나이트라이드층(24)을 600Å의 두께를 갖도록 형성한다. 이때 티타늄나이트라이드층(24) 대신에 티타늄층을 증착할 수도 있다.First, in the platinum etching method of the present invention, as shown in FIG. 3A, titanium (Ti) and titanium nitride (TiN) are deposited on the
그리고 마스크 형성물질인 티타늄나이트라이드층(24)이나 티타늄층상에 비전도성 물질로써 실리콘산화막(SiO2)이나 실리콘질화막(Si3N4)이나 감광막(Photoresist)을 더 증착하여도 된다.Further, a silicon oxide film (SiO 2 ), a silicon nitride film (Si 3 N 4 ), or a photoresist may be further deposited on the
도 3b에 도시한 바와 같이 상기 티타늄 나이트라이드층(24)상에 감광막(25)을 7500Å의 두께를 갖도록 도포한 후 0.43㎛ 피치(0.21스페이스)를 갖는 KrF 스테퍼(srepper)를 사용하여 선택적으로 패터닝한다.As shown in FIG. 3B, the
도 3c에 도시한 바와 같이 상기 패터닝된 감광막(25)을 마스크로 Cl2+HBr가스를 주입하여 티타늄나이트라이드(24)층을 식각한다. 이후에 상기 감광막(25)을 제거한다. 그리고 상기 티타늄 나이트라이드층(24)상에 비전도성물질이 더 증착되었을 때는 패터닝된 감광막을 마스크로 비전도성물질을 식각한 후에 식각된 비전도성물질을 마스크로 이용하여 티타늄 나이트라이드층(24)을 식각한다.As shown in FIG. 3C, the
도 3d에 도시한 바와 같이 마스크로 티타늄 나이트라이드층(24)를 사용하였을 때는 Cl2+O2가스로 백금층(23)을 메인식각한다. 이때 조건은 고주파수공급기로는 300∼600w(13.56MHz) 범위의 에너지를 가하고, 저수파수공급기로는 0∼100w(450kHz)범위의 에너지를 가하여 진행한다. 이후에 보다 정밀한 프로파일 및 씨디(Critical Dimension:CD)를 조절하기 위하여 25HBr+25O2가스로 5mtorr의 저압에서 백금층(23)을 후식각한다. 이때 HBr의 양을 많이하고 파워가 낮을수록 백금층과의 선택비가 향상된다.As shown in FIG. 3D, when the
그리고 도 3e에 도시한 바와 같이 남은 티타늄 나이트라이드층(TiN)과 글루층(22)을 식각한다.As shown in FIG. 3E, the remaining titanium nitride layer TiN and the
이후에 식각가스의 선택량에 따라서 백금층과의 식각률과 식각선택비에 대하여 설명하면 다음과 같다.Hereinafter, the etching rate and the etching selectivity with the platinum layer according to the selection amount of the etching gas will be described.
도 4에 도시한 바와 같이 HBr+O2식각가스를 사용하여 백금층을 식각할 때 HBr을 O2보다 많이 가할 수록 또한 식각할 때 에너지가 낮을 수록 식각률(Etch Rate:R/T)과 식각선택비(SELECTIVITY)가 향상됨을 알 수 있었다.As shown in FIG. 4, when etching platinum layer using HBr + O 2 etching gas, the more HBr is added than O 2 and the lower the energy when etching, the etching rate (R / T) and etching selection It was found that the ratio (SELECTIVITY) is improved.
그리고 식각가스의 선택량 및 오버에치 시간에 따른 퍼사이드 크기에 따라프로파일의 각도를 추정한 것을 실험데이타도와 함께 대하여 설명하면 다음과 같다.And the estimation of the angle of the profile according to the peroxide size according to the selected amount of the etching gas and the over-etch time is described with the experimental data as follows.
도 5에 도시한 바와 같이 오버에치 시간이 증가함에 따라서 퍼사이드의 길이는 줄어들고 프로파일의 기울기는 증가함을 알 수 있었다.As shown in FIG. 5, as the overetch time increases, the length of the perside decreases and the slope of the profile increases.
이후에 적절한 식각가스를 사용한 상태에서 식각시간에 따른 임계치수 및 프로파일 기울기의 변화에 대하여 데이타도와 함께 설명하면 다음과 같다.After that, the change in the critical dimension and the profile slope according to the etching time in the state of using an appropriate etching gas is explained with the data diagram as follows.
도 6에 도시한 바와 같이 메인식각으로는 8Cl2+25O2가스를 5mTorr로 600/100w의 에너지를 사용하였고, 후식각으료는 50HBr+25O2식각가스를 5mTorr에서 600/100w의 에너지를 사용하였다. 이때 식각시간(Etch Time)에 따라 0.43㎛의 임계치수(CD)에서 프로파일의 각도를 백금층의 두께가 2000Å일 때 78° 를 나타냄을 알 수 있다.As shown in FIG. 6, the energy of 600 / 100w was used as the main etching of 5 mTorr for 8Cl 2 + 25O 2 gas and the energy of 600 / 100w was used for the 50HBr + 25O 2 etching gas at 5mTorr of the after etching. . In this case, it can be seen that the angle of the profile is 78 ° when the thickness of the platinum layer is 2000 μs at the critical dimension (CD) of 0.43 μm according to the etching time.
상기와 같은 본 발명 백금식각방법은 다음과 같은 효과가 있다.Platinum etching method of the present invention as described above has the following effects.
백금과 식각선택성이 좋은 마스크 및 식각가스를 이용하여 두단계에 걸쳐서 백금층을 식각하므로 반응부산물이 생성되는 것을 방지할 수 있고, 또한 식각가스량을 알맞게 조절하여 적은 임계치수에서도 정확하게 백금층을 식각할 수 있다.The platinum layer is etched in two steps by using a mask and etching gas with good etching selectivity to prevent reaction by-products from being generated. Also, by controlling the amount of etching gas properly, the platinum layer can be accurately etched even at a small threshold. Can be.
Claims (7)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019970077127A KR100407983B1 (en) | 1997-12-29 | 1997-12-29 | Pt ETCHING PROCESS |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019970077127A KR100407983B1 (en) | 1997-12-29 | 1997-12-29 | Pt ETCHING PROCESS |
Publications (2)
Publication Number | Publication Date |
---|---|
KR19990057086A KR19990057086A (en) | 1999-07-15 |
KR100407983B1 true KR100407983B1 (en) | 2004-03-20 |
Family
ID=37422782
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019970077127A KR100407983B1 (en) | 1997-12-29 | 1997-12-29 | Pt ETCHING PROCESS |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100407983B1 (en) |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5180464A (en) * | 1990-01-22 | 1993-01-19 | Sony Corporation | Dry etching method |
JPH07122534A (en) * | 1993-10-13 | 1995-05-12 | Oki Electric Ind Co Ltd | Etching method for platinum |
JPH07235527A (en) * | 1993-12-28 | 1995-09-05 | Matsushita Electron Corp | Method of manufacturing semiconductor device |
KR980005778A (en) * | 1996-06-17 | 1998-03-30 | 김광호 | Plating method of platinum film and method of forming platinum-polysilicon gate using the same |
KR980005630A (en) * | 1996-06-29 | 1998-03-30 | 김광호 | Method for manufacturing platinum electrode of semiconductor device |
KR100252889B1 (en) * | 1997-11-14 | 2000-04-15 | 김영환 | Pt etching process |
-
1997
- 1997-12-29 KR KR1019970077127A patent/KR100407983B1/en not_active IP Right Cessation
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5180464A (en) * | 1990-01-22 | 1993-01-19 | Sony Corporation | Dry etching method |
JPH07122534A (en) * | 1993-10-13 | 1995-05-12 | Oki Electric Ind Co Ltd | Etching method for platinum |
JPH07235527A (en) * | 1993-12-28 | 1995-09-05 | Matsushita Electron Corp | Method of manufacturing semiconductor device |
KR980005778A (en) * | 1996-06-17 | 1998-03-30 | 김광호 | Plating method of platinum film and method of forming platinum-polysilicon gate using the same |
KR980005630A (en) * | 1996-06-29 | 1998-03-30 | 김광호 | Method for manufacturing platinum electrode of semiconductor device |
KR100252889B1 (en) * | 1997-11-14 | 2000-04-15 | 김영환 | Pt etching process |
Also Published As
Publication number | Publication date |
---|---|
KR19990057086A (en) | 1999-07-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6686295B2 (en) | Anisotropic etch method | |
US4522681A (en) | Method for tapered dry etching | |
US5169487A (en) | Anisotropic etch method | |
KR20030066673A (en) | Method of etching tungsten or tungsten nitride electrode gates in semiconductor structures | |
US5167762A (en) | Anisotropic etch method | |
KR100252889B1 (en) | Pt etching process | |
KR100311487B1 (en) | Method for etching of oxidation film | |
KR100503814B1 (en) | Method for forming gate of semiconductor element | |
US5271799A (en) | Anisotropic etch method | |
KR100407983B1 (en) | Pt ETCHING PROCESS | |
JP2000150632A (en) | Manufacture of semiconductor substrate | |
JPH09116149A (en) | Polyside gate formation of semiconductor device | |
US5509995A (en) | Process for anisotropically etching semiconductor material | |
JP2739228B2 (en) | Method for manufacturing semiconductor device | |
KR960015486B1 (en) | Via contact hole forming method using plasma apparatus | |
JPH11330045A (en) | Method for etching laminated film of oxide film and silicon layer | |
KR100468700B1 (en) | Dry etching process for forming fine pattern of semiconduct of device | |
KR100520140B1 (en) | Method for forming capacitor of semiconductor device | |
KR100377163B1 (en) | Method for forming polysilicon plug in semiconductor device | |
JPH05235338A (en) | Semiconductor device and manufacture thereof | |
KR100236078B1 (en) | Etching method for semiconductor material | |
KR20040054340A (en) | Fabrication method of semiconductor device | |
KR100298180B1 (en) | Method for forming contact hole in semiconductor | |
KR100248345B1 (en) | Method of forming metal interconnector in semiconductor device | |
KR19990047250A (en) | Insulation Method of Semiconductor Device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
N231 | Notification of change of applicant | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20101025 Year of fee payment: 8 |
|
LAPS | Lapse due to unpaid annual fee |