KR100468700B1 - Dry etching process for forming fine pattern of semiconduct of device - Google Patents

Dry etching process for forming fine pattern of semiconduct of device Download PDF

Info

Publication number
KR100468700B1
KR100468700B1 KR1019970077795A KR19970077795A KR100468700B1 KR 100468700 B1 KR100468700 B1 KR 100468700B1 KR 1019970077795 A KR1019970077795 A KR 1019970077795A KR 19970077795 A KR19970077795 A KR 19970077795A KR 100468700 B1 KR100468700 B1 KR 100468700B1
Authority
KR
South Korea
Prior art keywords
etching
film
pattern
fine pattern
layer
Prior art date
Application number
KR1019970077795A
Other languages
Korean (ko)
Other versions
KR19990057723A (en
Inventor
정상섭
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1019970077795A priority Critical patent/KR100468700B1/en
Publication of KR19990057723A publication Critical patent/KR19990057723A/en
Application granted granted Critical
Publication of KR100468700B1 publication Critical patent/KR100468700B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31127—Etching organic layers
    • H01L21/31133—Etching organic layers by chemical means
    • H01L21/31138—Etching organic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas

Abstract

PURPOSE: A dry etch method for forming a fine pattern of a semiconductor device is provided to form a fine pattern on a titanium nitride layer by preventing the polymer byproducts generated in overetching an insulation layer on the titanium nitride layer from being attached to the sidewall of a pattern formed on a semiconductor substrate in a transition step in which a plasma-on state is maintained. CONSTITUTION: A conductive layer and an insulation layer are sequentially formed on a semiconductor substrate(20). A photoresist layer is coated on the insulation layer and is patterned to form a photoresist layer pattern(21). The insulation layer is etched by using the photoresist layer pattern as an etch mask(22). While the resultant is maintained under a plasma-on state in a process chamber at an RF(radio frequency) power by which the conductive layer is not etched, etch gas is replaced by gas for etching the conductive layer. The conductive layer is continuously etched in the process chamber(23).

Description

반도체 장치의 미세 패턴을 형성하기 위한 건식 식각 방법{Dry etching process for forming fine pattern of semiconduct of device}Dry etching process for forming fine pattern of semiconductor device {Dry etching process for forming fine pattern of semiconduct of device}

본 발명은 반도체 장치를 제조하는 방법에 관한 것으로서, 상세하게는 복층 구조의 물질층을 순차로 식각하는 과정 중 각 물질층을 식각하는 공정들 사이에 식각 공정의 전이를 위하여 식각은 진행되지 않으면서도 플라즈마 온 상태를 유지하는 전이 단계를 거치는 반도체 장치의 미세 패턴을 형성하기 위한 건식 식각 방법에 관한 것이다.The present invention relates to a method for manufacturing a semiconductor device, and in detail, in the process of sequentially etching a material layer having a multilayer structure, the etching process is not performed for the transition of the etching process between the processes of etching each material layer. The present invention relates to a dry etching method for forming a fine pattern of a semiconductor device through a transition step of maintaining a plasma on state.

최근에 비트라인 배선 공정에서는 기존의 반도체 장치에 사용되는 규화텅스텐 및 폴리실리콘으로 이루어진 텅스텐폴리사이드층 대신에 텅스텐이나 티타늄 질화물 등의 도전성 막질을 배선 재료로 이용하려는 연구가 진행중이다. 이들 새로운 도전성 막질에 대한 연구는 기존의 텅스텐 폴리사이드에 비하여 저항이 작을 뿐만 아니라 높은 어스펙트율(aspect ratio)을 갖는 콘택홀에 용이하게 충진할 수 있는 장점을 그 배경으로 한다.Recently, in the bit line wiring process, research is being conducted to use a conductive film such as tungsten or titanium nitride as a wiring material instead of a tungsten polyside layer made of tungsten silicide and polysilicon used in a conventional semiconductor device. The study of these new conductive films is based on the advantage of being able to easily fill contact holes with low aspect ratio and high aspect ratio compared to conventional tungsten polysides.

이러한 새로운 배선 재료 중, 특히 티타늄 질화막을 이용하여 배선 패턴을 형성하기 위한 종래의 식각 공정은 패터닝 공정 후 형성된 배선의 라인 패턴이 거칠게(line roughness) 형성되거나, 배선 패턴의 임계 선폭(critical dimension)을 용이하게 조절하지 못하는 문제를 안고 있다.Among such new wiring materials, a conventional etching process for forming a wiring pattern using a titanium nitride film, in particular, forms a line roughness of the wiring pattern formed after the patterning process, or a critical line dimension of the wiring pattern. There is a problem that can not be easily adjusted.

이하 종래의 반도체 장치의 건식 식각 방법에 관하여 첨부도면을 참조하여 설명하고 그 문제점을 살펴보기로 한다.Hereinafter, a dry etching method of a conventional semiconductor device will be described with reference to the accompanying drawings and a problem thereof will be described.

첨부도면 도 1은 종래의 복층 구조의 물질층을 식각하는 방법을 설명하기 위한 흐름도이다.1 is a flowchart illustrating a method of etching a material layer having a conventional multilayer structure.

도 1을 참조하면, 다음의 순차적인 흐름에 의하여 반도체 기판 상의 티타늄 질화물층에 배선 패턴을 형성한다. Referring to FIG. 1, a wiring pattern is formed on a titanium nitride layer on a semiconductor substrate by the following sequential flow.

먼저, 티타늄 질화막과 절연막, 예컨대 산화막 또는 질화막이 순차적으로 적층된 반도체 기판을 준비한다(10). 이때, 상기 절연막은 단일 절연막일 수도 있으나, 반도체 제조 공정 상 특별한 기능 수행을 목적으로 하는 기능성 절연막, 예컨대 반사방지막(ARL), 식각 방지막이 포함된 복층의 절연막일 수 있다. 이어서, 상기 결과물 기판 전면에 감광막(PR)을 도포한 후, 이를 패터닝하여 감광막 패턴을 형성한다(11). 상기 감광막 패턴을 식각 마스크로 이용하여 상기 절연막(단일층 또는 복층 구조 모두 가능함)을 식각한다(12). 이때, 상기 절연막을 식각하기 위하여 식각 쳄버 내부로 주입되는 식각제로 불화탄소(CxFy)계 화합물을 이용한다. 이후, 상기 결과물 기판을 상기 절연막 식각 공정이 진행된 공정 쳄버 내에서 다른 공정 쳄버, 예컨대 티타늄 질화막을 식각하기 위한 소정의 식각 쳄버로 이동한다(13). 이때, 티타늄 질화막을 식각하기 위하여 식각 쳄버 내부로 주입되는 식각제로 염소(Cl)를 포함하는 화합물을 이용하며, 따라서 전(前)공정인 절연막 식각 공정(12)에서 사용되는 식각제(etchant)와 다르기 때문에 통상적으로 후(後)공정인 티타늄 질화막 식각 공정(14)은 절연막 식각 공정이 진행된 공정 쳄버와 다른 공정 쳄버로 반도체 기판을 이용하여 식각 공정을 진행하는 것이 일반적이다. 계속하여, 결과물 기판 상의 감광막 패턴과 절연막 패턴을 마스크로 이용하여 노출된 티타늄 질화막을 식각하여 도전성 배선 패턴을 형성한다(14).First, a semiconductor substrate in which a titanium nitride film and an insulating film such as an oxide film or a nitride film are sequentially stacked is prepared (10). In this case, the insulating film may be a single insulating film, but may be a functional insulating film for the purpose of performing a special function in a semiconductor manufacturing process, for example, an insulating film of a multilayer including an antireflection film (ARL) and an etching prevention film. Subsequently, after the photoresist film PR is coated on the entire surface of the resultant substrate, the photoresist pattern is formed to form a photoresist pattern (11). By using the photoresist pattern as an etching mask, the insulating layer (which may be a single layer or a multilayer structure) is etched (12). In this case, a carbon fluoride (C x F y ) -based compound is used as an etchant injected into the etching chamber to etch the insulating film. Thereafter, the resultant substrate is moved to a predetermined etching chamber for etching another process chamber, such as a titanium nitride film, in the process chamber where the insulating film etching process is performed (13). In this case, a compound containing chlorine (Cl) is used as an etchant injected into the etching chamber in order to etch the titanium nitride film. Thus, an etchant used in the pre-process insulating film etching process 12 and Since the titanium nitride film etching process 14 which is a post process is generally different, it is common to perform an etching process using a semiconductor substrate with a process chamber different from the process chamber where the insulating film etching process is performed. Subsequently, the exposed titanium nitride film is etched using the photosensitive film pattern and the insulating film pattern on the resultant substrate to form a conductive wiring pattern (14).

이상과 같이 티타늄 질화막의 배선 패턴을 형성하기 위한 종래의 식각 공정은 여러 단계의 제조 공정을 거치게 된다. 그런데, 후속 티타늄 질화막을 경사가 급한 버티컬 프로파일(vertical profile)을 확보하기 위하여 상기 절연막 식각 공정(12)은 오버에칭(overetching)이 적절하게 진행되어야 한다. 이때, 절연막 하부의 티타늄 질화막이 노출되면서 식각이 진행되는 데, 식각제로 사용된 화합물에 포함된 불소 원소들이 노출된 티타늄 질화막과 화학반응을 일으켜 그 표면에 티타늄 플로라이드(TiFx) 계의 폴리머가 형성된다. 이러한 폴리머들은 특히 패턴 라인의 측벽을 따라 부착될 수 있다. 이러한 폴리머는 후속 티타늄 질화막을 식각하는 단계(14)에서 식각 진행을 방해하는 막(retardation layer)을 형성하거나, 배선 패턴을 거칠게(line roughness) 형성하며, 배선 패턴의 임계선폭(critical dimension)의 조절을 어렵게 하는 기술적 문제점을 안고 있다.As described above, the conventional etching process for forming the wiring pattern of the titanium nitride film goes through several steps of the manufacturing process. However, in order to secure a vertical profile in which a subsequent titanium nitride film is inclined, overetching of the insulating film etching process 12 should be performed properly. At this time, etching is performed while the titanium nitride layer under the insulating layer is exposed, and a fluorine element contained in the compound used as an etchant causes a chemical reaction with the exposed titanium nitride layer and a titanium fluoride (TiF x ) -based polymer is formed on the surface thereof. Is formed. Such polymers may in particular be attached along the sidewalls of the pattern line. These polymers form a retardation layer that obstructs the etching process in the step 14 of etching the subsequent titanium nitride film, or form a roughness of the wiring pattern, and control the critical dimension of the wiring pattern. It has technical problems that make it difficult.

본 발명은 티타늄 질화막 상부에 적층된 절연막과 티타늄 질화막을 식각하는 각각의 식각 공정에서 사용되는 식각제가 서로 다르기 때문에 두 식각 공정을 별개의 공정 쳄버 내에서 진행하기 위하여 중간에 플라즈마 오프 상태가 발생되는 데, 이때 절연막을 오버에칭하면서 발생된 기체상인 플라즈마 상들이 반도체 기판 상부에 이미 형성된 패턴의 측벽에 폴리머 상태로 부착됨으로써, 최종적으로 형성되는 배선 패턴을 미세하게 형성할 수 없도록 하는 문제를 해결할 수 있는 반도체 장치의 미세 패턴을 형성하기 위한 건식 식각 방법을 제공함을 목적으로 한다.In the present invention, since the insulating layer stacked on the titanium nitride film and the etching agent used in the etching process for etching the titanium nitride film are different from each other, the plasma off state is generated in the middle to proceed the two etching processes in separate process chambers. In this case, since the plasma phases, which are gas phases generated by overetching the insulating layer, are attached to the sidewalls of the patterns already formed on the semiconductor substrate in a polymer state, a problem in which the final wiring pattern cannot be formed finely can be solved. It is an object to provide a dry etching method for forming a fine pattern of the device.

전술한 본 발명이 이루고자 하는 기술적 과제를 달성하기 위한 반도체 장치의 미세 패턴을 형성하기 위한 건식 식각 방법의 제1 방법은 다음과 같이 진행함을 특징으로 한다. (a)반도체 기판 상에 도전막과 절연막을 순차로 적층한다. (b)상기 절연막 상에 감광막을 도포한 후, 이를 패터닝하여 감광막 패턴을 형성한다. (c)상기 감광막 패턴을 식각 마스크로 이용하여 상기 절연막을 식각한다. (d)상기 절연막을 식각한 동일한 공정 쳄버 내에 상기 결과물을 두는 전이 단계를 거친다. (e)상기 절연막을 식각한 동일 공정 쳄버 내에서 상기 도전막을 연속적으로 식각한다.The first method of the dry etching method for forming a fine pattern of a semiconductor device for achieving the above technical problem to be achieved by the present invention is characterized in that proceeds as follows. (a) A conductive film and an insulating film are sequentially stacked on the semiconductor substrate. (b) After coating the photoresist on the insulating film, it is patterned to form a photoresist pattern. (c) The insulating film is etched using the photoresist pattern as an etching mask. (d) A transition step is performed in which the resultant is placed in the same process chamber in which the insulating film is etched. (e) The conductive film is continuously etched in the same process chamber in which the insulating film is etched.

전술한 본 발명이 이루고자 하는 기술적 과제를 달성하기 위한 반도체 장치의 미세 패턴을 형성하기 위한 건식 식각 방법의 제1 방법은 다음과 같이 좀더 구체적으로 실시하면 바람직하다. 상기 절연막은 서로 다른 물질로 이루어진 복층 구조로 형성될 수 있다. 상기 절연막은 질화막, 산화막 및 반사방지막(ARC) 중 선택된 둘 이상의 물질로 선택된 조합으로 이루어진 복층 구조로 형성될 수 있다. 상기 (e)단계의 전이 단계는 플라즈마 온(plasma on) 상태에서 진행한다. 상기 플라즈마 온 상태는 라디오 프리퀀시 파우어를 이후 진행하는 도전막을 식각하는 공정에서 인가되는 값보다 10% 미만으로 훨씬 낮게 인가함으로써 도전막이 식각되지 않도록 유지한다. 상기 도전막은 티타늄 질화막(TiN)인 것이 바람직하다.The first method of the dry etching method for forming the fine pattern of the semiconductor device for achieving the technical problem to be achieved by the present invention described above is preferably carried out in more detail as follows. The insulating layer may be formed of a multilayer structure made of different materials. The insulating layer may be formed of a multilayer structure including a combination selected from two or more materials selected from a nitride film, an oxide film, and an anti-reflection film ARC. The transition step of step (e) is carried out in a plasma on (plasma on) state. The plasma on state maintains the conductive film not to be etched by applying the radio frequency power much lower than 10% of the value applied in the subsequent process of etching the conductive film. The conductive film is preferably a titanium nitride film (TiN).

전술한 본 발명이 이루고자 하는 기술적 과제를 달성하기 위한 반도체 장치의 미세 패턴을 형성하기 위한 건식 식각 방법의 제2 방법은 반도체 기판 상에 서로 다른 복수 개의 물질층이 적층된 경우, 각각의 물질층에 대한 식각제를 달리하여 식각 공정을 진행하여 다층 구조의 패턴을 형성하고자 하는 경우, 각각의 식각 공정에서 발생되는 폴리머 부산물의 생성을 억제하기 위하여 각각의 물질층을 순차적으로 식각하는 단계들 사이에 전이 단계(transition step)를 두는 것을 특징으로 한다. The second method of the dry etching method for forming a fine pattern of a semiconductor device for achieving the technical problem to be achieved by the present invention described above is, if a plurality of different material layers are stacked on a semiconductor substrate, In order to form a multi-layered pattern by performing an etching process with different etching agents, transitions between the steps of sequentially etching each material layer in order to suppress formation of polymer by-products generated in each etching process It is characterized by putting a transition step.

이때, 상기 전이 단계는 플라즈마 온(plasma on) 상태로 유지하면서 식각은 진행되지 않는 상태를 유지하는 단계이면 바람직하다.In this case, the transition step is preferably a step of maintaining the state that the etching does not proceed while maintaining the plasma on (plasma on) state.

이하, 본 발명의 실시예들을 첨부한 도면들을 참조하여 상세히 설명한다. 그러나, 본 발명의 실시예들은 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 아래에서 상술하는 실시예들에 한정되는 것으로 해석되어져서는 안된다. 이하의 도면을 참조한 설명은 본 발명의 실시예들은 본 발명과 관련한 산업기술분야에서 평균적인 지식을 가진 자에게 본 발명을 보다 완전하게 설명하기 위하여 제공되어지는 것이다. 도면상에서 층이나 영역들의 두께는 명세서의 명확성을 위하여 과장되어진 것이다. 도면상에서 동일한 부호는 동일한 요소를 지칭한다. 또한 어떤 층이 다른 층 또는 기판의 "상부"에 있다라고 기재된 경우, 상기 어떤 층이 상기 다른 층 또는 기판의 상부에 직접 존재할 수도 있고, 그 사이에 제3의 층이 개재되어질 수도 있다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings. However, embodiments of the present invention may be modified in many different forms, and the scope of the present invention should not be construed as being limited to the embodiments described below. DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Hereinafter, exemplary embodiments of the present invention are provided to more fully describe the present invention to those skilled in the art related to the present invention. In the drawings, the thicknesses of layers or regions are exaggerated for clarity. In the drawings like reference numerals refer to like elements. In addition, where a layer is described as being "on top" of another layer or substrate, the layer may be present directly on top of the other layer or substrate, with a third layer intervening therebetween.

첨부도면 도 2는 본 발명에 따른 미세 패턴 형성을 위한 건식 식각 방법을 설명하기 위한 흐름도이다.2 is a flowchart illustrating a dry etching method for forming a fine pattern according to the present invention.

도 2를 참조하면, 다음의 순차적인 흐름에 의하여 반도체 기판 상의 티타늄 질화물층에 배선 패턴을 형성한다.Referring to FIG. 2, a wiring pattern is formed on the titanium nitride layer on the semiconductor substrate by the following sequential flow.

먼저, 티타늄 질화막과 절연막, 예컨대 산화막 또는 질화막이 순차적으로 적층된 반도체 기판을 준비한다(20). 이때, 상기 절연막은 단일 절연막일 수도 있으나, 반도체 제조 공정 상 특별한 기능 수행을 목적으로 하는 기능성 절연막, 예컨대 반사방지막(ARL), 식각 방지막이 포함된 복층의 절연막일 수 있다. 이어서, 상기 결과물 기판 전면에 감광막(PR)을 도포한 후, 이를 패터닝하여 감광막 패턴을 형성한다(21). 상기 감광막 패턴을 식각 마스크로 이용하여 상기 절연막(단일층 또는 복층 구조 모두 가능함)을 식각한다(22). 이때, 상기 절연막을 식각하기 위하여 식각 쳄버 내부로 주입되는 식각제로 불화탄소(CxFy)계 화합물을 이용한다. 이후, 상기 절연막 식각 공정이 진행된 동일한 공정 쳄버 내에서 연속적으로 티타늄 질화막을 식각하는 공정을 진행하여 미세한 도전성 패턴을 형성한다(23). 이때, 티타늄 질화막을 식각하기 위하여 식각 쳄버 내부로 주입되는 식각제로 염소(Cl)를 포함하는 화합물을 이용한다. 상기 전(前)공정인 절연막 식각 공정(22)의 플라즈마 온 상태를 그대로 유지하면서, 다만 공정 쳄버 내부에 인가되는 라디오 프리퀀시 파우어(RF power)를 낮춤으로써 식각이 진행되지 않는 전이 상태를 유지한 후, 식각제를 달리하는 후(後)공정인 티타늄 질화막 식각 공정(23)을 진행한다. 이는 플라즈마가 온된 상태에서는 화학 물리적인 평형 관계가 유지되므로 증착과 식각이 동시에 진행되므로 식각 부산물인 폴리머의 증착이 적게 일어나지만, 플라즈마를 오프 상태로 하는 순간 기상 플라즈마 종들이 급격하게 반도체 기판 표면에 증착하게 된다. 이미 형성된 패턴의 상부 평면에 증착된 폴리머들은 후속 식각 공정에 의하여 제거될 수 있지만, 패턴의 측벽에 부착된 폴리머들은 후속 식각 공정을 저해하는 요인으로 작용한다. 따라서, 순차적으로 진행하는 절연막 식각 공정(22)과 티타늄 질화막 식각 공정(23) 사이에 전이 단계(transition step), 즉 공정 쳄버 내부를 플라즈마 온된 상태로 계속 유지하면서, 다만 공정 쳄버 내부에 인가되는 라디오 프리퀀시 파우어(RF power)를 낮추어 상기 전이 단계에서는 식각이 진행되지 않도록 한다. 이러한 전이 단계를 거치는 동안에 양 식각 공정에서 사용되는 상이한 식각제를 교환하여 공급함으로써 동일 쳄버 내에서 연속적으로 식각 공정을 진행할 수 있다.First, a semiconductor substrate in which a titanium nitride film and an insulating film such as an oxide film or a nitride film are sequentially stacked is prepared (20). In this case, the insulating film may be a single insulating film, but may be a functional insulating film for the purpose of performing a special function in a semiconductor manufacturing process, for example, an insulating film of a multilayer including an antireflection film (ARL) and an etching prevention film. Subsequently, after the photoresist film PR is applied to the entire surface of the resultant substrate, the photoresist pattern is formed to form a photoresist pattern (21). The insulating layer (which may be a single layer or a multilayer structure) is etched using the photoresist pattern as an etching mask (22). In this case, a carbon fluoride (C x F y ) -based compound is used as an etchant injected into the etching chamber to etch the insulating film. Subsequently, the titanium nitride film is continuously etched in the same process chamber where the insulating film etching process is performed to form a fine conductive pattern (23). In this case, a compound including chlorine (Cl) is used as an etchant injected into the etching chamber to etch the titanium nitride film. While maintaining the plasma on state of the insulating film etching process 22, which is the previous process, while maintaining the transition state where the etching does not proceed by lowering the radio frequency power applied to the inside of the process chamber. , The titanium nitride film etching process 23, which is a post-process of changing the etchant, is performed. This is because the chemical physical equilibrium is maintained when the plasma is turned on, so that deposition and etching are performed simultaneously, so that the deposition of polymers, which are etch byproducts, occurs, but vapor phase plasma species rapidly deposit on the surface of the semiconductor substrate when the plasma is turned off. Done. The polymers deposited on the upper plane of the already formed pattern can be removed by a subsequent etching process, but the polymers attached to the sidewalls of the pattern serve as a factor to inhibit the subsequent etching process. Therefore, a radio wave is applied to the inside of the process chamber while continuing to maintain the transition step, that is, the inside of the process chamber, in the plasma-on state between the sequential insulating film etching process 22 and the titanium nitride film etching process 23. The frequency power is lowered so that etching does not proceed in this transition step. During this transition step, the etching process may be continuously performed in the same chamber by exchanging and supplying different etching agents used in both etching processes.

첨부도면 도 3 내지 도 5는 본 발명에 따른 미세 패턴 형성을 위한 건식 식각 방법의 일 실시예를 설명하기 위한 단면도들이다.3 to 5 are cross-sectional views for explaining an embodiment of a dry etching method for forming a fine pattern according to the present invention.

도 3을 참조하면, 반도체 기판(30) 상부에 금속 도전층, 예컨대 티타늄 질화막(31), 층간 절연막(32) 및 기능성 절연막, 예컨대 반사방지막(33)을 순차로 적층한 후, 감광막을 도포하고 이를 패터닝하여 감광막 패턴(34)을 형성한다.Referring to FIG. 3, a metal conductive layer such as a titanium nitride film 31, an interlayer insulating film 32, and a functional insulating film such as an antireflection film 33 are sequentially stacked on the semiconductor substrate 30, and then a photosensitive film is coated. It is patterned to form the photoresist pattern 34.

도 4를 참조하면, 감광막 패턴(34)을 식각 마스크로 이용하여 두 절연막(도 1의 33, 32)을 순차로 식각하여 두 절연막 패턴(33a, 32a)을 형성한다. 이때, 식각제로 불화탄소(CxFy)계 화합물을 이용한다. 이때, 티타늄 질화막(31)이 노출되도록 오버에칭을 진행한다. 이는 티타늄 질화막(31) 상부의 세 물질층 패턴(34, 33a, 32a)이 버티컬한 프로파일을 갖도록 형성하기 위한 것으로서, 이때 플라즈마 온 상태에서는 플라즈마 내부에 포함된 불소 원자가 티타늄 질화막(31)의 노출된 상부와 화학적으로 반응하여 기체상으로 존재할 수 있다.Referring to FIG. 4, two insulating layers 33 and 32 of FIG. 1 are sequentially etched using the photoresist pattern 34 as an etching mask to form two insulating layers patterns 33a and 32a. In this case, a carbon fluoride (C x F y ) -based compound is used as an etchant. At this time, overetching is performed so that the titanium nitride film 31 is exposed. This is for forming the three material layer patterns 34, 33a, and 32a on the titanium nitride layer 31 to have a vertical profile. In the plasma on state, fluorine atoms contained in the plasma are exposed to the titanium nitride layer 31. It may chemically react with the top and be present in the gas phase.

도 5를 참조하면, 티타늄 질화막(도 2의 31) 상부의 세 물질층 패턴(34, 33a, 32a)을 식각 마스크로 이용하여 티타늄 질화막 패턴(31a)을 형성하는 식각 공정을 진행한다. 상기 티타늄 질화막 패턴(31a)을 형성하는 본 공정을 진행하기 전에 이미 진행된 절연막 식각 공정(도 4) 후, 동일한 공정 쳄버 내에 라디오 프리퀀시 파우어를 낮추어 인가하여 식각은 진행되지 않도록 하면서, 플라즈마 온 상태를 계속 유지하는 전이 단계(transition step)를 거치면서, 상기 절연막을 식각하기 위하여 사용된 불화탄소(CxFy)계 화합물인 식각제를 티타늄 질화막을 식각하기 위한 염소를 포함한 화합물인 식각제로 교체한다. 플라즈마 온 상태를 유지하는 전이 단계를 거치게 되면, 플라즈마 상태에 존재하던 폴리머 부산물이 반도체 기판 상부로 증착되는 것을 방지할 수 있으므로, 종래의 플라즈마 오프 상태를 거치는 식각 방법에 비하여 식각 부산물인 폴리머의 부착으로 인한 미세 패턴 형성이 방해되는 것을 방지할 수 있다.Referring to FIG. 5, an etching process is performed to form the titanium nitride layer pattern 31a using the three material layer patterns 34, 33a, and 32a on the titanium nitride layer 31 of FIG. 2 as an etching mask. After the insulating film etching process (FIG. 4) that has already been performed before the present process of forming the titanium nitride film pattern 31a (Fig. 4), the plasma frequency power is lowered and applied in the same process chamber so that the etching does not proceed, and the plasma on state is continued. During the maintenance step, the etchant which is a fluorocarbon (C x F y ) -based compound used for etching the insulating film is replaced with an etchant which is a compound containing chlorine for etching the titanium nitride film. When the transition step of maintaining the plasma on state is prevented, the polymer by-products existing in the plasma state can be prevented from being deposited on the semiconductor substrate. It is possible to prevent the fine pattern formation caused by the interference.

이상의 첨부 도면을 참조하여 설명한 본 발명의 실시예들은 최적의 실시예들이다. 여기서 특정한 용어들이 사용되었으나, 이는 단지 본 발명을 상세하게 설명하기 위한 목적에서 사용된 것이지 의미 한정이나 특허청구범위에 기재된 본 발명의 범위를 제한하기 위하여 사용한 것이 아니다.Embodiments of the present invention described with reference to the accompanying drawings are optimal embodiments. Although specific terms have been used herein, they are used only for the purpose of describing the present invention in detail and are not used to limit the scope of the present invention as defined in the meaning or claims.

전술한 본 발명에 따른 반도체 장치의 복층 구조의 물질층에 미세 패턴을 형성하는 건식 식각 방법은 도전층, 예컨대 티타늄 질화막 상의 절연막을 오버에칭하면서 발생되던 폴리머 부산물이 플라즈마 온 상태의 전이 상태에서는 반도체 기판에 형성된 패턴 측벽에 부착되는 것이 방지됨으로써 티타늄 질화막 상에 미세한 패턴을 형성할 수 있다. 따라서, 이를 이용하면 고밀도 고집적화에 부응할 수 있는 신뢰성이 향상된 반도체 장치를 제조할 수 있다.The dry etching method of forming a fine pattern on the material layer of the multilayer structure of the semiconductor device according to the present invention described above is performed by over-etching an insulating film on a conductive layer, for example, a titanium nitride film. It is possible to form a fine pattern on the titanium nitride film by being prevented from adhering to the pattern sidewall formed in the. Therefore, by using this, it is possible to manufacture a semiconductor device having improved reliability capable of meeting high density and high integration.

도 1은 종래의 복층 구조의 물질층을 식각하는 방법을 설명하기 위한 흐름도이다.1 is a flowchart illustrating a method of etching a material layer having a conventional multilayer structure.

도 2는 본 발명에 따른 미세 패턴 형성을 위한 건식 식각 방법을 설명하기 위한 흐름도이다.2 is a flowchart illustrating a dry etching method for forming a fine pattern according to the present invention.

도 3 내지 도 5는 본 발명에 따른 미세 패턴 형성을 위한 건식 식각 방법의 일 실시예를 설명하기 위한 단면도들이다.3 to 5 are cross-sectional views illustrating an embodiment of a dry etching method for forming a fine pattern according to the present invention.

Claims (7)

(a)반도체 기판 상에 도전막과 절연막을 순차로 적층하는 단계;(a) sequentially stacking a conductive film and an insulating film on the semiconductor substrate; (b)상기 절연막 상에 감광막을 도포한 후, 이를 패터닝하여 감광막 패턴을 형성하는 단계;(b) applying a photoresist film on the insulating film and then patterning the photoresist pattern to form a photoresist pattern; (c)상기 감광막 패턴을 식각 마스크로 이용하여 상기 절연막을 식각하는 단계;(c) etching the insulating film using the photoresist pattern as an etching mask; (d)상기 절연막이 식각된 결과물을 상기 절연막을 식각한 공정 챔버 내에 상기 도전막이 식각되지 않는 낮은 RF 파워 하에서 플라즈마 온 상태로 유지하면서, 식각 가스를 상기 도전막을 식각하기 위한 가스로 교체하는 전이 단계; 및(d) a transition step of replacing an etching gas with a gas for etching the conductive film while maintaining the resultant in which the insulating film is etched while maintaining a plasma on state in a process chamber in which the insulating film is etched under a low RF power in which the conductive film is not etched; ; And (e)상기 공정 챔버 내에서 상기 도전막을 연속적으로 식각하는 단계를 포함하는 것을 특징으로 하는 반도체 장치의 미세 패턴을 형성하기 위한 건식 식각 방법.and (e) continuously etching the conductive film in the process chamber. 제1 항에 있어서,According to claim 1, 상기 절연막은 서로 다른 물질로 이루어진 복층 구조로 형성된 것을 특징으로 하는 반도체 장치의 미세 패턴을 형성하기 위한 건식 식각 방법.The insulating layer is a dry etching method for forming a fine pattern of a semiconductor device, characterized in that formed in a multilayer structure made of different materials. 제2 항에 있어서,The method of claim 2, 상기 절연막은 질화막, 산화막 및 반사방지막(ARC) 중 선택된 둘 이상의 물질로 선택된 조합으로 이루어진 복층 구조로 형성된 것을 특징으로 하는 반도체 장치의 미세 패턴을 형성하기 위한 건식 식각 방법.The insulating layer is a dry etching method for forming a fine pattern of a semiconductor device, characterized in that formed of a multilayer structure consisting of a combination selected from at least two materials selected from the nitride film, the oxide film and the anti-reflection film (ARC). 제1 항에 있어서,According to claim 1, 상기 플라즈마 온 상태 단계는 RF 파워를 이후 진행하는 도전막을 식각하는 공정에서 인가되는 값보다 10% 미만으로 낮게 인가하는 것을 특징으로 하는 반도체 장치의 미세 패턴을 형성하기 위한 건식 식각 방법.The plasma on-state step is a dry etching method for forming a fine pattern of a semiconductor device, characterized in that the RF power is applied to less than 10% lower than the value applied in the process of etching the conductive film to proceed. 제1 항에 있어서,According to claim 1, 상기 도전막은 티타늄 질화막(TiN)인 것을 특징으로 하는 반도체 장치의 미세 패턴을 형성하기 위한 건식 식각 방법.The conductive film is a titanium nitride film (TiN), dry etching method for forming a fine pattern of a semiconductor device. 반도체 기판 상에 서로 다른 복수 개의 물질층이 적층된 경우, 각각의 물질층에 대한 식각제를 달리하여 식각 공정을 진행하여 다층 구조의 패턴을 형성하고자 하는 경우, 각각의 식각 공정에서 발생되는 폴리머 부산물의 생성을 억제하기 위하여 각각의 물질층을 순차적으로 식각하는 단계들 사이에 식각이 이루어지지 않는 낮은 RF 파워 하에서 플라즈마 온 상태를 유지하면서 식각 가스를 교체하는 전이 단계(transition step)를 두는 것을 특징으로 하는 반도체 장치의 미세 패턴을 형성하기 위한 건식 식각 방법.In the case where a plurality of different material layers are stacked on the semiconductor substrate, a polymer by-product generated in each etching process is desired to form a multi-layered pattern by performing an etching process by changing an etchant for each material layer. In order to suppress the formation of the sequential etching step of each material layer is characterized in that the transition step (transition step) for replacing the etching gas while maintaining the plasma on state under low RF power not etched Dry etching method for forming a fine pattern of the semiconductor device. 제6 항에 있어서,The method of claim 6, 상기 플라즈마 온 상태 단계는 RF 파워를 이후 진행하는 도전막을 식각하는 공정에서 인가되는 값보다 10% 미만으로 낮게 인가하는 것을 특징으로 하는 반도체 장치의 미세 패턴을 형성하기 위한 건식 식각 방법.The plasma on-state step is a dry etching method for forming a fine pattern of a semiconductor device, characterized in that the RF power is applied to less than 10% lower than the value applied in the process of etching the conductive film to proceed.
KR1019970077795A 1997-12-30 1997-12-30 Dry etching process for forming fine pattern of semiconduct of device KR100468700B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019970077795A KR100468700B1 (en) 1997-12-30 1997-12-30 Dry etching process for forming fine pattern of semiconduct of device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970077795A KR100468700B1 (en) 1997-12-30 1997-12-30 Dry etching process for forming fine pattern of semiconduct of device

Publications (2)

Publication Number Publication Date
KR19990057723A KR19990057723A (en) 1999-07-15
KR100468700B1 true KR100468700B1 (en) 2005-03-16

Family

ID=37224187

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970077795A KR100468700B1 (en) 1997-12-30 1997-12-30 Dry etching process for forming fine pattern of semiconduct of device

Country Status (1)

Country Link
KR (1) KR100468700B1 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014116736A1 (en) * 2013-01-25 2014-07-31 Applied Materials, Inc. Silicon dioxide-polysilicon multi-layered stack etching with plasma etch chamber employing non-corrosive etchants
US9129911B2 (en) 2013-01-31 2015-09-08 Applied Materials, Inc. Boron-doped carbon-based hardmask etch processing

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6190446A (en) * 1984-10-11 1986-05-08 Nec Corp Manufacture of semiconductor device
KR900001057A (en) * 1988-06-27 1990-01-31 최선태 Polarization Conversion Method of Microwave Antennas
US5032221A (en) * 1990-05-07 1991-07-16 Eastman Kodak Company Etching indium tin oxide
KR960005865A (en) * 1994-07-06 1996-02-23 김주용 Metal wiring formation method of semiconductor device
KR970030420A (en) * 1995-11-20 1997-06-26 김광호 Method of removing contaminant particles generated during manufacturing process of semiconductor device

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6190446A (en) * 1984-10-11 1986-05-08 Nec Corp Manufacture of semiconductor device
KR900001057A (en) * 1988-06-27 1990-01-31 최선태 Polarization Conversion Method of Microwave Antennas
US5032221A (en) * 1990-05-07 1991-07-16 Eastman Kodak Company Etching indium tin oxide
KR960005865A (en) * 1994-07-06 1996-02-23 김주용 Metal wiring formation method of semiconductor device
KR970030420A (en) * 1995-11-20 1997-06-26 김광호 Method of removing contaminant particles generated during manufacturing process of semiconductor device

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014116736A1 (en) * 2013-01-25 2014-07-31 Applied Materials, Inc. Silicon dioxide-polysilicon multi-layered stack etching with plasma etch chamber employing non-corrosive etchants
US9299574B2 (en) 2013-01-25 2016-03-29 Applied Materials, Inc. Silicon dioxide-polysilicon multi-layered stack etching with plasma etch chamber employing non-corrosive etchants
US9129911B2 (en) 2013-01-31 2015-09-08 Applied Materials, Inc. Boron-doped carbon-based hardmask etch processing

Also Published As

Publication number Publication date
KR19990057723A (en) 1999-07-15

Similar Documents

Publication Publication Date Title
US6686295B2 (en) Anisotropic etch method
US6037266A (en) Method for patterning a polysilicon gate with a thin gate oxide in a polysilicon etcher
US5514247A (en) Process for plasma etching of vias
US5935877A (en) Etch process for forming contacts over titanium silicide
US5169487A (en) Anisotropic etch method
US6426300B2 (en) Method for fabricating semiconductor device by using etching polymer
US20070026665A1 (en) Method of fabricating a dual damascene interconnect structure
US5691246A (en) In situ etch process for insulating and conductive materials
US4472237A (en) Reactive ion etching of tantalum and silicon
US6156629A (en) Method for patterning a polysilicon gate in deep submicron technology
JP2007235135A (en) Etching method for forming anisotropic feature for high aspect ratio
JP2007235136A (en) Etching method for forming anisotropic feature for high aspect ratio
US5167762A (en) Anisotropic etch method
KR20100065007A (en) Manufacturing method of semiconductor apparatus
US4937643A (en) Devices having tantalum silicide structures
US6057230A (en) Dry etching procedure and recipe for patterning of thin film copper layers
KR100468700B1 (en) Dry etching process for forming fine pattern of semiconduct of device
US20030096504A1 (en) Method of dry etching for fabricating semiconductor device
GB2320613A (en) Interconnect fabrication
KR100315039B1 (en) Method for forming metal interconnection line of semiconductor device
KR100269298B1 (en) Method for etching pt layer in semiconductor fabrication
JPH11330045A (en) Method for etching laminated film of oxide film and silicon layer
US20030082899A1 (en) Method of forming interconnects
KR100505602B1 (en) Method for removing anti-reflection film and multi-layer in cluding that used in manufacturing semi-conductor devices
US20030064599A1 (en) Pattern forming method

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee