KR100399974B1 - 히스테리시스 특성을 갖는 옵티컬 인터페이스 회로 - Google Patents

Abstract

본 발명은 입력전압이 히스테리시스 특성을 가지도록 하는 옵티컬 인터페이스 회로에 관한 것으로서, 이를 위해 본 발명은 광 방출소자의 빛을 수신하여 전압을 발생시키는 데이터 수신 수단; 상기 데이터 수신 수단에서 생성된 전압에 따라 임피던스값이 변하여 데이터 수신부에서 생성된 전압을 일정 레벨로 유지하는 임피던스 제어수단; 상기 임피던스 제어수단에 의해 일정 레벨로 조정된 전압을 제1 입력단으로 입력받아 제2 입력단으로 입력되는 기준전압과 비교하여 디지털 신호로 만드는 비교수단; 및 상기 비교수단의 출력이 하이 레벨이면 전류를 상기 비교수단의 제1 입력단에 공급하는 풀업 전류 제어수단과, 상기 비교수단의 출력이 로우 레벨이면 상기 비교수단의 제1 입력단에서 일정전류를 감소시키는 풀다운 전류 제어수단을 구비하여, 상기 비교수단의 제1 입력단에 입력되는 전압이 히스테리시스 특성을 가지도록 하는 전류 제어수단을 구비하는 옵티컬 인터페이스 회로를 제공한다.

Description

히스테리시스 특성을 갖는 옵티컬 인터페이스 회로{Optical interface circuit with hysterisys characteristic}

본 발명은 옵티컬 인터페이스 회로에 관한 것으로, 특히 입력전압이 히스테리시스 특성을 가지도록 하는 옵티컬 인터페이스 회로에 관한 것이다.

일반적으로 옵티컬 인터페이스란 빛을 이용하여 데이터를 상호 전송하는데 있어서, 주로 광방출소자(LED)나 포토 다이오드등을 써서 데이터를 송수신하고, 이를 전기적인 데이터로 바꾸어 응용하는 것을 말한다.

도1을 참조하여 종래의 옵티컬 인터페이스 회로에 관하여 설명하기로 한다.

도1을 참조하면, 종래의 옵티컬 인터페이스 회로는, 데이터를 빛의 신호로 바꾸어 전송하는 데이터 전송부(10)와, 전송된 옵티컬 데이터에 응답하여 전기적인 신호로 바꾸는 데이터 수신부(20)와, 수신된 데이터를 일정 전압으로 유지시키는 임피던스 재어부(30)및 수신된 데이터를 디지털 값으로 바꾸는 비교기(40)를 포함하여 이루어진다.

구체적으로, 데이터 전송부(10)는 데이터를 빛으로 변화하는 광방출소자(11)와 상기 광방출 소자(11)의 전류를 제한하는 저항(12)으로 구성되고, 데이터 수신부(20)는 광방출 소자(11)에서 전송된 빛 에너지를 수신하여 전류를 출력하는 포토 다이오드(21)와 포토 다이오드의 출력전류를 전압으로 바꾸는 저항(22)으로 구성된다.

임피던스 제어부(30)는 게이트 단자와 드레인 단자가 노드 A와 공동으로 접속되고 소스 단자는 접지되는 NMOS(33)와, 드레인 단자는 전원전압(VDD)에 연결되고, 게이트 단자는 접지되며, 소스 단자는 NMOS(34)의 게이트와 드레인 단자와, 바이폴라 트랜지스터(36)의 베이스 단자에 연결되는 PMOS(34)와, 다이오드 접속되어 게이트 단자와 드레인 단자는 상기 PMOS(34)의 소소 단자와 바이폴라트랜지스터(36)의 베이스에 연결되고 소소 단자는 접지되는 NMOS(35)와, 베이스는 상기 PMOS(34)의 소소 단자와 다이오드 접속된 NMOS(35)에 연결되고 에미터 단자는 노드 A에 연결되고, 컬렉터 단자는 접지되는 바이폴라 트랜지스터(36)으로 구성된다.

비교기(40)는 음(-)입력 단자가 노드 1에 연결되고, 양(+)입력 단자가 기준전압(Vref)에 연결된다.

상기와 같이 구성된 종래의 옵티컬 인터페이스 회로를 도 1과 도 2를 참조하여 상세히 설명하도록 한다.

먼저, 데이터 전송부(10)에서 빛을 이용하여 데이터를 전송하면 데이터 수신부(20)는 포토 다이오드(21)를 이용하여 상기 전송된 빛의 세기에 비례하는 전류를 출력한다.

여기서, 상기 포토 다이오드(21)는 역바이어스 영역에서 동작하는 특징을 가지고 있다.

포토 다이오드(21)는 빛을 받으면 소수 캐리어가 증가하여 전류를 발생시키도록 되어있으며, 포토 다이오드(21)는 전원전압(VDD)에 대하여 역방향으로 접속되어 있으므로, 포토 다이오드(21)내부에는 기생 캐패시턴스(23)가 포토 다이오드(21)와 병렬로 존재하게 된다.

따라서, 포토 다이오드(21)의 내부 캐패시터(23)와 저항(12)에 의하여 시정수(R ×C)가 발생하며, 임피던스 제어부(30)가 없다면 포토 다이오드(23)에서 전류가 생성될 경우에는 노드 A의 전압이 과도하게 상승하게 되고, 포토 다이오드(23)의 전류가 감소될 경우에는 노드 A의 전압이 급감하여 비교기(40)가 오동작 하게 된다.

임피던스 제어부(30)에서는 노드 A의 전압이 과도하게 상승하게 되면 다이오드 접속된 NMOS(33)의 임피던스가 감소하게 되어 시정수(R ×C)가 감소되며, 따라서 광방출소자(LED)에서 빈번하게 데이터를 전송하더라도 데이터가 오버랩 되지 않는다.

포토 다이오드(21)의 전류출력이 계속 증가하게 되면, 바이폴라 트랜지스터(36)가 활성화 되어 전류를 감소시키게 된다.

바이폴라 트랜지스터(36)는 PMOS(M2)와 NMOS(MO)에 의하여 베이스 단자에 NMOS(M0)의 문턱전압이 인가되어 있으므로, 노드 A과 노드 B의 전압차가 NMOS(M0)의 문턱전압 이상이 되면 활성화 되어 NMOS(M1)와 함께 노드 A의 전류를 감소시킨다.

그러나, 상기한 종래의 옵티컬 인터페이스 회로는 광방출소자(LED)에서 발생한 빛을 포토다이오드(21)에서 전류로 전환하는 과정에서, 발생하는 노이즈 성분을 제거하는 기능이 없다.

도2에 도시된 바와 같이 광방출소자(LED)가 빛을 방사할때 포토 다이오드(21)에서 전류로 전환하는 과정에서 생성되는 전류의 변동이 크기 때문에 비교기의 출력전압에는 하이 레벨의 신호가 로우 레벨로, 로우 레벨의 신호가 하이 레벨로 인식되는 문제점이 있었다.

본 발명은 상기한 종래의 문제점을 해결하기 위하여 포토 다이오드에서 발생하는 전류에 의하여 발생하는 노이즈 성분의 영향을 적게 받는 옵티컬 인터페이스 회로를 제공하고자 한다.

도 1은 종래의 옵티컬 인터페이스 회로도.

도 2는 종래의 옵티컬 인터페이스 회로의 노이즈 응답특성.

도 3은 본 발명에 따른 옵티컬 인터페이스 회로도.

도 4는 본 발명에 따른 입력전류와 기준전압과의 관계도.

도 5는 본 발명에 따른 입력전류의 히스테리시스 특성을 나타낸 도면.

* 도면의 주요부분에 대한 부호의 설명

100 : 데이터 수신부 200 : 임피던스 제어부

300 : 비교기 400 : 전류 제어부

상기한 바와 같은 종래의 문제점을 해결하기 위하여 본 발명은 광 방출소자의 빛을 수신하여 전압을 발생시키는 데이터 수신 수단; 상기 데이터 수신 수단에서 생성된 전압에 따라 임피던스값이 변하여 데이터 수신부에서 생성된 전압을 일정 레벨로 유지하는 임피던스 제어수단; 상기 임피던스 제어수단에 의해 일정 레벨로 조정된 전압을 제1 입력단으로 입력받아 제2 입력단으로 입력되는 기준전압과 비교하여 디지털 신호로 만드는 비교수단; 및 상기 비교수단의 출력이 하이 레벨이면 전류를 상기 비교수단의 제1 입력단에 공급하는 풀업 전류 제어수단과, 상기 비교수단의 출력이 로우 레벨이면 상기 비교수단의 제1 입력단에서 일정전류를 감소시키는 풀다운 전류 제어수단을 구비하여, 상기 비교수단의 제1 입력단에 입력되는 전압이 히스테리시스 특성을 가지도록 하는 전류 제어수단을 구비하는 옵티컬 인터페이스 회로를 제공한다.

이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부된 도면을 참조하여 설명하기로 한다.

도3는 본 발명의 바람직한 실시예에 따른 옵티컬 인터페이스 회로를 나타낸다.

도3을 참조하면, 본 발명의 옵티컬 인터페이스 회로는, 광 방출소자(LED)의 빛을 수신하여 전압을 발생시키는 데이터 수신부(100)와, 상기 데이터 수신부(100)에서 생성된 전압에 따라 임피던스값이 변하여 데이터 수신부(100)에서 생성된 전압을 일정 레벨로 유지하는 임피던스 제어부(200)와, 상기 임피던스 제어부(200)에 의해 일정 레벨로 조정된 전압을 기준전압과 비교하여 디지털 신호로 만드는 비교기(300)및, 비교기(300)의 출력이 하이 레벨이면 일정량의 전류를 비교기(300)의 입력단에 공급하는 풀업 전류 제어부(410)와, 비교부(300)의 출력이 로우 레벨이면 비교기(300)의 입력단에서 일정전류를 감소시키는 풀다운 전류 제어부(420)를 구비하여, 비교기(300)에 입력되는 전압이 히스테리시스 특성을 가지도록 하는 전류 제어부(400)를 포함하여 이루어진다.

구체적으로, 데이터 수신부(100)는 광방출 소자(LED)에서 전송된 빛 에너지를 수신하여 전류를 출력하는 포토 다이오드(21)와 포토 다이오드의 출력전류를 전압으로 바꾸는 저항(120)으로 실시 구성된다.

임피던스 제어부(200)는 게이트 단자와 드레인 단자가 노드 1에 공동으로 접속되고 소스 단자는 접지되는 NMOS(210)와, 드레인 단자는 전원전압(VDD)에 연결되고, 게이트 단자는 접지되며, 소스 단자는 NMOS(220)의 게이트와 드레인 단자와, 바이폴라 트랜지스터(240)의 베이스 단자에 공동으로 연결되는 PMOS(220)와, 다이오드 접속되어 게이트 단자와 드레인 단자는 상기 PMOS(220)의 소소 단자와 바이폴라 트랜지스터(240)의 베이스에 공동으로 연결되고 소소 단자는 접지되는NMOS(230)와, 베이스 단자는 상기 PMOS(220)의 소소 단자와 다이오드 접속된 NMOS(240)에 공동으로 연결되고 에미터 단자는 노드 1에 연결되고, 컬렉터 단자는 접지되는 바이폴라 트랜지스터(240)로 실시 구성된다.

비교기(300)는 양(+)입력 단자가 노드 1에 연결되고, 음(-)입력 단자가 기준전압(Vref)에 연결된다.

전류 제어부(400)는 비교기(300)의 출력이 하이 레벨일때 동작하는 풀업 전류 제어부(410)가 노드1과 전원전압 사이에 연결되고, 비교부(300)의 출력이 로우 레벨이면 비교기(300)의 입력단에서 일정전류를 감소시키는 풀다운 전류 제어부(420)가 노드1과 접지단에 연결 구성된다.

상기의 구성을 가진 옵티컬 인터페이스 회로의 동작을 도 3 내지 도 5를 참조하여 상세히 설명하도록 한다.

먼저, 광방출소자(LED)에서 전송된 빛을 포토 다이오드(110)에서 수신하여 전류를 발생시킬때 비교기의 초기상태의 전압은 로우 레벨이라고 가정하면, 풀다운 전류 제어부(420)가 활성화 되고, 포토 다이오드(110)에서 생성된 전류중 일부는 풀다운 전류 제어부(420)를 통하여 접지준위로 흐르게 된다.

여기서, 풀다운 제어부(420)에 흐르는 전류는 포토 다이오드(110)에서 생성된 전류에 비하여 매우 작아야 한다.

따라서, 포토 다이오드(110)에서 전류를 생성할때의 동작을 보면, 포토 다이오드(110)에서 생성된 전류가 저항(120)에서 전압으로 바뀌고, 임피던스 제어부(200)에서는 과도한 전압상승이 억제된다.

노드1의 전압이 다이오드 접속된 NMOS(210)의 문턱전압에 이르면 NMOS(210)의 임피던스가 감소하게되어, 포토 다이오드(110) 내부에 존재하는 캐패시터(130)와 고정저항(120)에 의하여 생성되는 시정수가 감소하여 광방출소자(LED)에서 전송되는 신호의 변화가 빈번하여도 비교기의 출력에 에러가 발생하지 않는다.

NMOS(210)와 저항(120)에 의하여 전류가 감소된 이후에도 포토 다이오드(110)에서 생성된 전류에 의하여 노드1의 전압이 계속 상승할경우, NMOS(230)의 문턱전압을 베이스 입력전압으로 하는 바이폴라 트랜지스터(240)가 활성화 되어, 노드1의 전류를 접지준위로 흐르도록 하여, 노드 1의 전압을 낮춘다.

이때, 노드1의 전압이 비교기에 인가되기 전에는 비교기의 출력은 로우 레벨상태에 있으므로, 풀다운 전류 제어부(420)이 활성화 상태에 있고 도 4에 도시된 바와 같이 풀업 전류 제어부(410)와 풀다운 전류 제어부(420)가 없는 종래의 전류-전압 그래프에 비하여 낮은 기울기를 갖는 응답특성을 갖게 된다.

따라서, 도5에 도시된 바와같이 포토 다이오드(110)의 출력전류(IIN)가 충분히 높은 전류(ITH+)인 경우에만, 비교기(300)에 입력되는 전압을 하이 레벨의 신호로 인식함으로서 노이즈의 영향을 받은 로우 레벨의 신호를 하이 레벨의 신호로 인식하지 않도록 한다.

다음으로, 광방출소자(LED)에서 포토 다이오드로 전송되는 빛의 전송량이 감소하여 포토 다이오드(110)에서 생성되는 전류가 감소하게 되면, 비교기(300)의 출력 전압은 상기한 이전의 비교기(300)의 출력전압이 포토 다이오드(110)의 출력전류가 충분히 높은 전류(ITH+)일때 하이 레벨 이었으므로, 풀업 전류 제어부(410)가 활성화 되어 풀업 전류 제어부(410)의 전류가 노드 1로 인가된다.

여기서, 풀업 전류 제어부(410)에 흐르는 전류는 포토 다이오드(110)에서 생성가능한 전류에 비하여 매우 작아야 한다.

따라서, 포토 다이오드(110)에서 전류가 생성되지 않을때의 동작을 보면, 노드 1의 전압이 로우 레벨상태 이므로 다이오드 접속된 NMOS(210)와, NMOS(210)와, 다이오드 접속된 NMOS(230)의 문턱 전압에 응답하는 바이폴라 트랜지스터(Q0)가 비 활성화 된다.

이때, 노드1의 전압이 비교기에 인가되기 전에는 비교기의 출력은 하이 레벨 상태에 있으므로, 풀업 전류 제어부(410)가 활성화 상태에 있고 도 4에 도시된 바와 같이 풀업 전류 제어부(410)와 풀다운 전류 제어부(420)가 없는 종래의 전류-전압 그래프에 비하여 높은 기울기를 갖는 응답특성을 갖게 된다.

따라서, 도5에 도시된 바와같이 포토 다이오드(110)의 출력전류(IIN)가 충분히 낮은 전류(ITH-)인 경우에만, 비교기(300)에 입력되는 전압을 로우 레벨의 신호로 인식함으로서 노이즈의 영향을 받은 하이 레벨의 신호를 로우 레벨의 신호로 인식하지 않도록 한다.

그러므로, 도4에 도시된 바와같이 기준전압(Vref)을 중심으로 포토 다이오드가 전류를 생성할때와 생성하지 않을때 전류차이가 벌어지게 되므로, 도 5에 도시된 바와 같이 입력전류에 대하여 비교기에 입력되는 전압은 히스테리시스 특성을 가지게 된다.

즉, 본 발명은 입력전류와 출력전류에 대하여 그 전류의 차이가 충분할 경우에 한하여 비교기가 동작하도록 하므로, 노이즈의 영향을 덜 받는 옵티컬 인터페이스 회로를 구현할수 있다.

본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.

상기한 바와 같이 본 발명은 종래의 옵티컬 인터페이스 회로가 노이즈를 감소시키기 위하여 CMOS공정중에 발생하는 옵셋, 주변 온도에 민감한 노이즈 제거 회로 블럭이나 슈미트 트리거를 사용하던 것을, 비교기에 입력되는 신호에 히스테리시스 특성을 부여함으로서 주변환경이나 CMOS공정중에 발생하는 옵셋에 영향을 거의 받지 않으면서 옵티컬 인터페이스 회로에서 발생하는 노이즈의 영향을 적게 받는 옵티컬 인터페이스 회로를 구현하였다.

Claims (1)

1. 광 방출소자의 빛을 수신하여 전압을 발생시키는 데이터 수신 수단;

   상기 데이터 수신 수단에서 생성된 전압에 따라 임피던스값이 변하여 데이터 수신부에서 생성된 전압을 일정 레벨로 유지하는 임피던스 제어수단;

   상기 임피던스 제어수단에 의해 일정 레벨로 조정된 전압을 제1 입력단으로 입력받아 제2 입력단으로 입력되는 기준전압과 비교하여 디지털 신호로 만드는 비교수단; 및

   상기 비교수단의 출력이 하이 레벨이면 전류를 상기 비교수단의 제1 입력단에 공급하는 풀업 전류 제어수단과, 상기 비교수단의 출력이 로우 레벨이면 상기 비교수단의 제1 입력단에서 일정전류를 감소시키는 풀다운 전류 제어수단을 구비하여, 상기 비교수단의 제1 입력단에 입력되는 전압이 히스테리시스 특성을 가지도록 하는 전류 제어수단

   을 구비하는 옵티컬 인터페이스 회로.