KR100394736B1 - Method And Apparatus For Fail Recovery And Board Selecting In Dual System - Google Patents

Method And Apparatus For Fail Recovery And Board Selecting In Dual System Download PDF

Info

Publication number
KR100394736B1
KR100394736B1 KR10-1999-0031099A KR19990031099A KR100394736B1 KR 100394736 B1 KR100394736 B1 KR 100394736B1 KR 19990031099 A KR19990031099 A KR 19990031099A KR 100394736 B1 KR100394736 B1 KR 100394736B1
Authority
KR
South Korea
Prior art keywords
board
error
signal
error recovery
recovery
Prior art date
Application number
KR10-1999-0031099A
Other languages
Korean (ko)
Other versions
KR20010011631A (en
Inventor
양대영
Original Assignee
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사 filed Critical 엘지전자 주식회사
Priority to KR10-1999-0031099A priority Critical patent/KR100394736B1/en
Publication of KR20010011631A publication Critical patent/KR20010011631A/en
Application granted granted Critical
Publication of KR100394736B1 publication Critical patent/KR100394736B1/en

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04QSELECTING
    • H04Q1/00Details of selecting apparatus or arrangements
    • H04Q1/18Electrical details
    • H04Q1/20Testing circuits or apparatus; Circuits or apparatus for detecting, indicating, or signalling faults or troubles
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04QSELECTING
    • H04Q2213/00Indexing scheme relating to selecting arrangements in general and for multiplex systems
    • H04Q2213/162Fault indication, e.g. localisation
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04QSELECTING
    • H04Q2213/00Indexing scheme relating to selecting arrangements in general and for multiplex systems
    • H04Q2213/167Redundancy

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Hardware Redundancy (AREA)
  • Debugging And Monitoring (AREA)

Abstract

이중화 시스템에서 액티브와 스탠바이를 유지하고 있는 보드의 상태를 워치도그 모니터링을 통해 감시하여 이중화 절체를 수행하며, 에러 발생 보드에 리셋 신호를 출력하여 소프트웨어의 에러를 자동으로 복구할 수 있도록 한 것이다.In the redundant system, the status of the board maintaining active and standby is monitored through watchdog monitoring to perform redundancy switchover, and to output the reset signal to the error-prone board to automatically recover the software error.

본 발명은 자신이 담당하는 보드가 일정시간 간격으로 억세스하여 보드의 에러 발생 여부를 검출하며, 에러 발생이 검출되는 경우 자신 보드의 동작 모드 절체를 위한 제어신호를 출력하는 에러 검출수단과, 상기 에러 검출수단과 상대측 보드에서 인가되는 동작 모드 선택신호를 논리 연산하여 자신 담당 보드 측에 동작 선택신호를 출력하는 연산수단과, 상기 에러 검출수단으로부터 자신 담당 보드의 에러 발생 신호를 검출하면 자신의 보드측에 에러 복구를 위한 리셋 신호를 출력하는 에러 복구수단을 포함하는 것을 특징으로 한다.The present invention detects whether an error occurs in the board by accessing the board in charge at regular intervals, and error detection means for outputting a control signal for switching the operation mode of the board when an error is detected; Arithmetic means for logically calculating the operation mode selection signal applied from the detection means and the counterpart board, and outputting the operation selection signal to the own board side; and if the error occurrence signal of the own board is detected from the error detection means, the board side of the board Error recovery means for outputting a reset signal for error recovery.

따라서, 소프트웨어의 요인으로 발생되는 에러에 대하여 자동 복구가 이루어지므로 시스템의 운용에 편리성이 제공된다.Therefore, since the automatic recovery is made for the errors caused by the software, the convenience of operating the system is provided.

Description

이중화 시스템에서 보드 선택 및 에러 복구장치및 방법{Method And Apparatus For Fail Recovery And Board Selecting In Dual System}Board Selection and Error Recovery Device and Method in Redundant System {Method And Apparatus For Fail Recovery And Board Selecting In Dual System}

본 발명은 이중화 시스템에 관한 것으로, 더 상세하게는 액티브(Active)와 스탠바이(Stand by)를 유지하고 있는 보드의 상태를 워치도그 모니터링(Watchdog Monitoring)을 통해 감시하여 이중화 절체를 수행하며, 에러 발생 보드에 리셋 신호(Reset)를 출력하여 소프트웨어의 에러를 자동으로 복구할 수 있도록 하는 이중화 시스템에서 보드 선택 및 에러 복구장치에 관한 것이다.The present invention relates to a redundancy system, and more particularly, to monitor the state of a board maintaining active and standby by watchdog monitoring to perform redundancy switching, and to generate an error. The present invention relates to a board selection and error recovery device in a redundant system that outputs a reset signal to the board so that software errors can be automatically recovered.

일반적으로, 교환 시스템은 연속적인 호 설정의 유지로 가입자의 민원 발생을 최소화하고 시스템의 안정된 동작을 위하여 미러(Mirror) 형태로 된 두개의 같은 보드가 실장되며, 이중 하나는 액티브 상태를 유지하도록 하고 다른 하나의 보드는 스탠바이 상태를 유지하도록 하고 있다.In general, the exchange system is equipped with two identical boards in mirror form for minimizing subscriber complaints by maintaining continuous call setup, and one of them is kept active. The other board is trying to stay on standby.

상기와 같이 미러 형태로 된 두개의 보드 중에서 일 예를들어 A 보드가 액티브 상태를 유지하게 되면 B 보드는 스탠바이 상태를 유지하는데, 이와 같은 상태에서 액티브 상태를 유지하고 있는 A 보드에서 설정된 시간 간격의 엑세스 신호가 워치도그 회로에 검출되지 않으면 워치도그 회로는 액티브 상태를 유지하고 있는 A 보드에 에러가 발생한 것으로 판단하여 스탠바이 상태를 유지하고 있는 B 보드를 액티브 상태로 절체시키고 액티브 상태에서 에러가 발생된 A 보드를 스탠바이 상태로 절체한 다음 에러가 발생된 A 보드의 복구를 대기하게 된다.For example, if the A board maintains the active state among the two boards in the mirror form as described above, the B board maintains the standby state. In this state, the B board maintains the standby state. If the access signal is not detected by the watchdog circuit, the watchdog circuit determines that an error has occurred in the A board maintaining the active state, and transfers the B board maintaining the standby state to the active state and generates an error in the active state. After A board is switched to standby, it waits for the recovery of the A board in error.

전술한 바와 같이 액티브 상태를 유지하고 있는 A 보드에 에러가 발생하여 스탠바이 상태를 유지하고 있는 B 보드로의 절체가 이루어진 후 에러 발생된 A 보드의 복구를 위해서는 A 보드를 슬롯으로부터 탈장시킨 다음 발생된 에러를 복구한 이후 재 실장하여야 하는 번거로운 문제점이 있으며, 간단한 에러의 발생에도 자체적으로 복구되지 못하여 반드시 해당 보드를 슬롯으로부터 탈장시켜야 하는 문제점이 있었다.As described above, an error occurs in the A board that is in the active state and the switchover to the B board that is in the standby state is performed. After recovering the error, there is a troublesome problem of remounting, and even if a simple error occurs, the board cannot be recovered by itself and must be removed from the slot.

본 발명은 전술한 바와 같은 제반적인 문제점을 감안한 것으로, 그 목적은 이중화 시스템에서 각 보드의 액티브 및 스탠바이 상태를 워치도그 모니터링을 통해 검출하여 이중화 절체를 수행하도록 하고, 에러 발생으로 인해 스탠바이 상태로 절체한 보드에 리셋 신호를 인가하여 소프트웨어에 의한 에러 발생인 경우 자동 복구가 실행되도록 하며, 이중화로 구성된 두 개 보드 모두에 자동 복구 불가능한 에러가 발생하는 경우 운용자에게 유지 보수를 요구하는 경보 신호를 출력하도록 하여 시스템의 운용에 편리성과 신뢰성을 제공하도록 한 것이다.The present invention has been made in view of the above-mentioned general problems, and its object is to detect the active and standby states of each board in a redundancy system through watchdog monitoring to perform redundancy switchover, and to switch to the standby state due to an error occurrence. A reset signal is applied to one board to enable automatic recovery in case of an error caused by software, and to output an alarm signal to the operator for maintenance when an error that cannot be recovered automatically occurs on both redundant boards. To provide convenience and reliability to the operation of the system.

도 1은 본 발명에 따른 이중화 시스템에서 보드 선택 및 에러 복구장치의 구성 블록도이고,1 is a block diagram illustrating a board selection and error recovery apparatus in a redundant system according to the present invention;

도 2는 본 발명에 따른 이중화 시스템의 보드 선택 및 에러 복구장치에서 리셋발생수단의 흐름도이다.2 is a flowchart of a reset generating means in a board selection and error recovery apparatus of a redundancy system according to the present invention.

<도면의 주요 부분에 대한 부호의 설명><Explanation of symbols for the main parts of the drawings>

10A,10B : 워치도그 검출부 20A,20B : 앤드 게이트10A, 10B: watch dog detector 20A, 20B: end gate

30A,30B : 리셋발생 및 타이머 회로부30A, 30B: Reset occurrence and timer circuit

상기한 바와 같은 목적을 달성하기 위한 본 발명은, 이중화 시스템에서 보드 선택 및 에러 복구장치에 있어서, 자신의 담당 보드를 일정시간 간격으로 억세스하여 해당 보드의 에러 발생 여부를 검출하며, 에러 발생이 검출되는 경우 상기 자신의 담당 보드에 대한 동작 모드 절체를 위한 제어신호를 출력하는 에러 검출수단과; 상기 에러 검출수단에서 인가되는 제어신호와 상대측 보드에서 인가되는 동작 모드 선택신호를 논리 연산하여 자신의 담당 보드 측에 동작 모드 선택신호를 출력하는 연산수단과; 상기 에러 검출수단에 의해 자신의 담당 보드에 대한 에러 발생이 검출되면 해당 보드측에 에러 자동 복구를 위한 리셋 신호를 출력하는 에러 복구수단을 포함하는 것을 특징으로 한다.The present invention for achieving the object as described above, in the board selection and error recovery apparatus in a redundant system, by accessing its own board at regular intervals to detect whether or not the error of the corresponding board, the error occurrence is detected Error detecting means for outputting a control signal for switching the operation mode to the board in charge thereof; Calculating means for performing a logic operation on the control signal applied from the error detecting means and the operation mode selection signal applied from the counterpart board, and outputting an operation mode selection signal to the board in charge of the controller; And error recovery means for outputting a reset signal for error automatic recovery to the corresponding board side when an error occurrence of the own board is detected by the error detection means.

이하, 첨부된 도면을 참조하여 본 발명의 바람직한 일 실시예를 상세히 설명하면 다음과 같다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings.

도 1에서 알 수 있는 바와 같이 본 발명에 따른 이중화 시스템에서 보드 선택 및 에러 복구장치는, A 보드 및 B 보드가 동일한 구성 즉, 워치도그 검출부(10A,10B)와, 앤드 게이트(20A,20B) 및 리셋 발생 및 타이머 회로부(30A,30B)로 이루어져 미러 형태를 유지하는데, 여기서, 워치도그 검출부(10A,10B)는 자신이 담당하는 보드가 액티브 상태를 유지하고 있는 경우 일정시간 간격으로 자신의 담당 보드를 억세스하여 보드의 에러 발생 여부를 검출하며, 자신이 담당하는 보드가 에러 발생으로 정상적인 기능을 실행할 수 없는 것으로 판단되면 스탠바이 상태를 유지하고 있는 다른 보드로의 절체를 위한 제어신호를 출력한다.As can be seen in Figure 1, the board selection and error recovery apparatus in the redundant system according to the present invention, the A board and the B board is the same configuration, that is, watch dog detection unit (10A, 10B) and end gate (20A, 20B) And a reset generation and timer circuits 30A and 30B to maintain a mirror shape, wherein the watchdog detection units 10A and 10B are responsible for their own maintenance at regular intervals when the boards they are maintaining are active. The board accesses the board to detect whether the board has an error, and if it is determined that the board in charge of the board cannot execute a normal function due to an error, it outputs a control signal for switching to another board in the standby state.

앤드 게이트(20A,20B)는 상기 워치도그 검출부(10A,10B)에서 출력되어 일측단자에 인가되는 신호와 상대측 보드의 앤드 게이트에서 출력되어 반전된 후에 다른 일측단자에 인가되는 신호를 논리 곱 연산하여 자신이 담당하는 보드측에 액티브 또는 스탠바이 신호를 출력한다.The AND gates 20A and 20B are logically multiplied by a signal output from the watch dog detectors 10A and 10B and applied to one terminal and a signal applied to the other terminal after being inverted after being output from the AND gate of the counter board. Outputs an active or standby signal to the board responsible for it.

리셋발생 및 타이머 회로부(30A,30B)는 워치도그 검출부(10A,10B)에서 출력되는 자신의 담당 보드에 대한 에러 신호를 검출하면 자신의 보드측에 에러 복구를 위한 리셋(Reset*) 신호를 출력함과 동시에 카운터를 시작하여 리셋(Reset*) 신호를 출력한 후 일정시간이 경과한 상태에서도 발생된 에러의 복구가 검출되지 않으면 보드의 하드웨어적인 이상인 것으로 판단하여 시스템 에러 신호를 출력한다.When the reset generation and timer circuits 30A and 30B detect an error signal for their own board output from the watchdog detectors 10A and 10B, they output a Reset * signal for error recovery to their board. At the same time, the counter starts and outputs the reset * signal. If the error recovery is not detected even after a certain time has elapsed, it is determined that the board has a hardware error and outputs a system error signal.

또한, 별도의 보드로 구성되며 상기 이중화로 구현되는 양측 보드 모두에 복구가 불가능한 하드웨어적인 에러가 발생하는 경우 상기 리셋 발생 및 타이머 회로부(30A,30B)에서 인가되는 시스템 에러 신호를 논리 곱 연산하여 시스템의 운용자에게 시스템 에러에 대한 신호를 출력하는 논리 연산수단인 앤드 게이트(100)가 구비된다.In addition, when a non-recoverable hardware error occurs in both boards configured as a separate board and implemented as the redundancy, a system by logically multiplying the reset occurrence and the system error signal applied from the timer circuits 30A and 30B And gate 100 is provided that is a logical operation means for outputting a signal for a system error to the operator of.

전술한 바와 같은 기술적 구성을 갖는 본 발명에서 시스템 감시 및 이중화절체와 에러 발생 보드의 복구를 실행하는 동작은 다음과 같다.In the present invention having the technical configuration as described above, the operation of performing system monitoring and redundancy switching and recovery of the error occurrence board are as follows.

일 예를 들어, A 보드가 액티브 상태를 유지하고 B 보드가 스탠바이 상태를 유지하고 있다고 가정하고 각 보드가 정상적인 상태를 유지하고 있다면 워치도그 검출부(10A,10B)에서 출력되는 신호는 "하이" 상태의 신호를 출력한다.For example, if the A board is active and the B board is in a standby state, and each board is in a normal state, the signal output from the watchdog detection units 10A and 10B is in a "high" state. Outputs the signal of.

따라서, A 보드의 앤드 게이트(20A)에서 출력되는 신호는 "하이" 상태를 유지하고, B 보드의 앤드 게이트(20B)에서 출력되는 "로우" 상태를 유지한다.Therefore, the signal output from the AND gate 20A of the A board maintains the "high" state, and the signal output from the AND gate 20B of the B board maintains the "low" state.

상기와 같이 A 보드가 액티브 상태이고 B 보드가 스탠바이를 유지하는 상태에서 A 보드측의 워치도그 검출부(10A)는 자신이 담당하고 있는 A 보드의 상태를 설정된 시간 간격으로 엑세스하여 자신이 담당하는 A 보드에서 에러가 검출되는지를 판단한다.As described above, while the A board is active and the B board maintains standby, the watchdog detection unit 10A on the A board side accesses the state of the A board, which is in charge of itself, at set time intervals, to which A is responsible. Determine if an error is detected on the board.

워치도그 검출부(10A)에 검출되는 A 보드의 상태가 에러의 발생으로 판단되면 자신의 보드는 스탠바이 상태를 유지하도록 하고 스탠바이 상태를 유지하고 있는 B 보드를 액티브 상태로 절환시키고자 하는 제어신호를 출력한다.If the state of the A board detected by the watchdog detection unit 10A is determined to be an error, the own board maintains the standby state and outputs a control signal for switching the B board holding the standby state to the active state. do.

따라서, A 보드의 앤드 게이트(20A)는 워치도그 검출부(10A)에서 일측단자에 입력되는 신호와 스탠바이 상태를 유지하고 있는 B 보드의 앤드 게이트(20B)의 출력단자로 부터 반전된 상태로 입력되는 신호를 논리 곱 연산하여 자신이 담당하고 있는 A 보드의 상태를 액티브 상태에서 스탠바이 상태로 절체하고, 스탠바이 상태를 유지하고 있는 B 보드의 앤드 게이트(20B)는 자신의 워치도그 검출부(10B)에서 인가되는 신호와 A 보드의 앤드 게이트(20A)에서 출력되어 반전된 상태로 입력되는 신호와 논리 곱 연산하여 B 보드의 상태를 스탠바이 상태에서 액티브 상태로 절체한다.Accordingly, the AND gate 20A of the A board is inverted from the signal input to one terminal of the watch dog detector 10A from the output terminal of the AND gate 20B of the B board which is in the standby state. Logically multiply the signals to switch the state of the A board in charge from the active state to the standby state, and the AND gate 20B of the B board maintaining the standby state is applied from its watchdog detection unit 10B. The state of the B board is transferred from the standby state to the active state by performing a logical multiplication with the signal to be output from the AND gate 20A of the A board and the inverted state.

상기에서 액티브 상태를 유지하고 있는 A 보드에 에러가 발생하는 경우 워치도그 검출부(10A)에서 출력되는 신호는 이중화 절체를 요구하기 위한 "로우" 상태의 신호를 출력하고, 스탠바이 상태를 유지하고 있는 B 보드의 앤드 게이트(20B)에서는 "로우" 상태의 신호를 출력하므로, A 보드의 앤드 게이트(20A)는 일측단자에 입력되는 "로우" 신호와 다른 일측단자에 "로우" 신호가 반전되어 입력되는 "하이" 신호를 논리 곱 연산하여 "로우" 상태로서 A 보드가 스탠바이로 절체되도록 한다.In the case where an error occurs in the A board maintaining the active state, the signal output from the watchdog detection unit 10A outputs a signal of the "low" state for requesting redundancy switching, and maintains the standby state. Since the AND gate 20B of the board outputs a signal of the "low" state, the AND gate 20A of the A board is inverted from the "low" signal input to one terminal and the "low" signal to the other terminal. Logically multiply the "high" signal to cause the A board to transition to standby as a "low" state.

이때, A 보드 엔드 게이트(20A)에서 출력되는 "로우" 상태의 신호는 B 보드 엔드 게이트(20B)의 다른 일측단자에 반전된 입력으로써 "하이" 상태로 입력되고, 이 상태에서 B 보드의 워치도그 검출부(10B)에서 출력되는 신호 역시 B 보드의 정상으로 인하여 "하이" 상태의 신호를 출력하므로, B 보드의 앤드 게이트(20B)는 "하이" 신호를 출력하여 스탠바이 상태의 B 보드를 액티브 상태로 절체한다.At this time, the signal of the "low" state output from the A board end gate 20A is input in the "high" state as an inverted input to the other terminal of the B board end gate 20B, and the watch of the B board in this state. Since the signal output from the dog detector 10B also outputs a "high" signal due to the normality of the B board, the AND gate 20B of the B board outputs a "high" signal to activate the B board in the standby state. Switch to.

상기와 같이 액티브 상태를 유지하고 있는 A 보드가 에러의 발생으로 인하여 자신의 보드는 스탠바이 상태로 절체되고 스탠바이 상태를 유지하고 있는 B 보드를 액티브 상태로 절체한 상태에서 에러 발생을 검출한 A 보드의 리셋발생 및 타이머 회로부(30A)는 발생된 에러의 복구를 위한 리셋신호(Reset*)를 자신의 보드측에 출력함과 동시에 카운터 회로를 동작시켜 설정된 시간의 카운터를 실행한다(S101, S102).As described above, the A board in the active state is switched to the standby state due to the occurrence of an error, and the B board in the standby state is transferred to the active state. The reset generation and timer circuit unit 30A outputs a reset signal Reset * for recovery of the generated error to the board side thereof, and simultaneously operates a counter circuit to execute counters of a set time (S101 and S102).

상기와 같이 에러 복구를 위한 리셋신호(Reset*)를 출력한 상태에서 카운터로 설정된 시간의 경과가 검출되면(S103) 자신이 담당하는 A 보드의 에러가 복구되었는지를 판단한다(S104).When the elapsed time set as the counter is detected in the state in which the reset signal Reset * for error recovery is output as described above (S103), it is determined whether an error of the A board in charge of the self has been recovered (S104).

상기에서 에러가 복구된 것으로 판단되면 B 보드에 에러가 발생되어 절체되기 이전까지 스탠바이 상태를 유지하고, 카운터로 설정된 시간 이내에 에러의 복구가 검출되지 않으면 A 보드에 하드웨어적인 에러가 발생되었음을 운용및 유지보수자에게 통보하기 위한 신호를 출력하여 슬롯으로 부터 탈장시켜 발생된 에러의 복구를 유도한다(S105).If it is determined that the error has been recovered, the standby state is maintained until an error occurs in the B board and is transferred. If the error recovery is not detected within the time set by the counter, operation and maintenance of a hardware error occurred in the A board. A signal for notifying a repairer is output to induce recovery from an error generated by dismounting from the slot (S105).

상기에서 이중화로 구성되어 있는 양측 보드 모두에 에러가 발생되어 리셋발생 및 타이머 회로부(30A,30B)에 의한 제어신호에도 복구되지 않는 경우 양측 보드에서 출력되는 신호에 의해 외부의 보드에 장착되는 앤드 게이트(100)의 논리 곱 연산에 의해 시스템 에러의 신호가 운용및 유지보수자에게 출력되어진다.And gates mounted on the external board by signals output from both boards when an error occurs in both boards configured as redundant in the above, and thus is not restored even in the occurrence of reset and control signals by the timer circuits 30A and 30B. By the logical product operation of (100), a signal of a system error is output to the operation and maintenance personnel.

이상에서 설명한 바와 같이 본 발명은 이중화 시스템에서 워치도그의 모니터링을 통해 자신이 담당하는 보드에 에러가 발생되는 경우 스탠바이 상태를 유지하고 있는 다른 보드를 액티브 상태로 절체시키고, 자신의 보드에 리셋신호를 출력하여 소프트웨어에 의한 에러를 복구할 수 있도록 하여 에러의 복구에 편리성을 제공하고, 에러 복구를 위하여 해당 보드를 슬롯으로부터 탈장시키는 불필요한 동작을 배제한다.As described above, according to the present invention, when an error occurs in a board in charge of the watchdog in a redundant system, another board that is in standby state is transferred to an active state, and a reset signal is applied to the board. It is possible to recover errors by software by outputting and provide convenience for error recovery, and to eliminate unnecessary operation of removing the board from slot for error recovery.

Claims (5)

이중화 시스템에서 보드 선택 및 에러 복구장치에 있어서,In the board selection and error recovery device in a redundant system, 자신의 담당 보드를 일정시간 간격으로 억세스하여 해당 보드의 에러 발생 여부를 검출하며, 에러 발생이 검출되는 경우 상기 자신의 담당 보드에 대한 동작 모드 절체를 위한 제어신호를 출력하는 에러 검출수단과;Error detection means for accessing its own board at regular time intervals to detect whether an error occurs in the corresponding board, and outputting a control signal for switching the operation mode to the owning board when an error is detected; 상기 에러 검출수단에서 인가되는 제어신호와 상대측 보드에서 인가되는 동작 모드 선택신호를 논리 연산하여 자신의 담당 보드 측에 동작 모드 선택신호를 출력하는 연산수단과;Calculating means for performing a logic operation on the control signal applied from the error detecting means and the operation mode selection signal applied from the counterpart board, and outputting an operation mode selection signal to the board in charge of the controller; 상기 에러 검출수단에 의해 자신의 담당 보드에 대한 에러 발생이 검출되면 해당 보드측에 에러 자동 복구를 위한 리셋 신호를 출력하는 에러 복구수단을 포함하는 것을 특징으로 하는 이중화 시스템에서 보드 선택 및 에러 복구장치.And error recovery means for outputting a reset signal for automatic error recovery to the corresponding board side when an error occurrence of the own board is detected by the error detection means. . 제 1항에 있어서, 상기 연산수단은 앤드 게이트로 이루어지며 상기 에러 검출수단의 제어신호를 일측단자의 입력으로 하고, 상기 상대측 보드의 동작 모드 선택신호를 반전한 신호를 다른 일측단자의 입력으로 하여 논리 곱 연산하는 것을 특징으로 하는 이중화 시스템에서 보드 선택 및 에러 복구장치.The method of claim 1, wherein the calculation means comprises an AND gate, and the control signal of the error detection means is input to one terminal, and the signal inverting the operation mode selection signal of the counter board is input to the other terminal. Board selection and error recovery in a redundant system, characterized in that the logical multiplication operation. 제 1항에 있어서, 상기 에러 복구수단은, 에러 자동 복구를 위한 리셋 신호를 출력함과 동시에 카운터를 시작하여 설정된 시간 이내에 해당 보드의 에러 복구가 이루어졌는지 여부를 판단한 다음 그에 대응되는 신호를 출력하는 것을 특징으로 하는 이중화 시스템에서 보드 선택 및 에러 복구장치.The method of claim 1, wherein the error recovery means outputs a reset signal for automatic error recovery, starts a counter, determines whether an error recovery of the corresponding board has been performed within a set time, and then outputs a corresponding signal. Board selection and error recovery device in a redundant system, characterized in that. 제 1항에 있어서, 이중화 구현되어 있는 양측 보드에 발생된 에러가 자동으로 복구되지 않는 경우 양측 보드의 에러 복구수단으로부터 보드의 에러 복구 여부에 따라 출력되는 신호를 논리 연산하여 시스템 에러 통지 신호를 출력하는 연산수단을 별도의 보드에 구비하는 것을 특징으로 하는 이중화 시스템에서 보드 선택 및 에러 복구장치.The system error notification signal is output by logically calculating a signal output from the error recovery means of both boards according to whether the board recovers the error from the error recovery means of both boards. Board selection and error recovery apparatus in a redundant system, characterized in that it comprises a calculation means to a separate board. 이중화 시스템의 보드 선택 및 에러 복구 방법에 있어서,In the board selection and error recovery method of a redundant system, 설정된 시간 간격으로 억세스하는 활성화 상태의 담당 보드에 에러의 발생이 검출되는지를 판단하는 과정과;Determining whether an error is detected in a board in charge of an activated state accessed at a set time interval; 상기 활성화 상태의 담당 보드에 에러의 발생이 검출되면 비 활성화 상태를 유지하고 있는 다른 보드와의 이중화 절체를 수행함과 동시에 에러 발생 보드에 에러 자동 복구를 위한 리셋 신호를 출력한 다음 에러 복구 여부를 검증하기 위하여 설정한 시간을 카운터하는 과정과;When an error occurs in the active board in the active state, a redundant switchover is performed with other boards that remain in the inactive state, and at the same time, a reset signal for automatic error recovery is output to the error generating board, and then the error recovery is verified. Counting the set time to perform; 상기 설정된 시간의 경과가 검출되면 상기 리셋 신호의 출력을 통해 에러 자동 복구를 시도한 보드의 에러가 복구되었는지를 판단한 다음 그 판단 결과에 따라 시스템의 에러 여부를 운용자에게 통지하는 과정을 포함하는 것을 특징으로 하는 이중화 시스템에서 보드 선택 및 에러 복구방법.Determining whether an error of a board which attempted automatic error recovery has been recovered through the output of the reset signal when the set time has been detected, and notifying an operator of an error of a system according to the determination result. Board selection and error recovery in redundant systems.
KR10-1999-0031099A 1999-07-29 1999-07-29 Method And Apparatus For Fail Recovery And Board Selecting In Dual System KR100394736B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-1999-0031099A KR100394736B1 (en) 1999-07-29 1999-07-29 Method And Apparatus For Fail Recovery And Board Selecting In Dual System

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-1999-0031099A KR100394736B1 (en) 1999-07-29 1999-07-29 Method And Apparatus For Fail Recovery And Board Selecting In Dual System

Publications (2)

Publication Number Publication Date
KR20010011631A KR20010011631A (en) 2001-02-15
KR100394736B1 true KR100394736B1 (en) 2003-08-14

Family

ID=19605599

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-1999-0031099A KR100394736B1 (en) 1999-07-29 1999-07-29 Method And Apparatus For Fail Recovery And Board Selecting In Dual System

Country Status (1)

Country Link
KR (1) KR100394736B1 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100854823B1 (en) * 2006-05-24 2008-08-27 엘지전자 주식회사 Method and apparatus for detecting error of an image display device

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19980043103A (en) * 1998-05-27 1998-08-17 이용성 Controller redundancy control method of field control device in automatic control system and device

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19980043103A (en) * 1998-05-27 1998-08-17 이용성 Controller redundancy control method of field control device in automatic control system and device

Also Published As

Publication number Publication date
KR20010011631A (en) 2001-02-15

Similar Documents

Publication Publication Date Title
EP2175371B1 (en) Synchronization control apparatuses, information processing apparatuses, and synchronization management methods
JP4655718B2 (en) Computer system and control method thereof
JPH10269100A (en) Board wiring fault detector
KR100394736B1 (en) Method And Apparatus For Fail Recovery And Board Selecting In Dual System
KR100279204B1 (en) Dual Controlling Method of Local Controller for An Automatic Control System and an Equipment thereof
JP4432354B2 (en) Watchdog timer circuit status monitoring system
JPH03266131A (en) Power source state decision system for multiple system
JPS61169036A (en) System supervisory device
JPS6290068A (en) Auxiliary monitor system
KR20000039890A (en) Apparatus and method for recovering fault of switching system
JP3107104B2 (en) Standby redundancy method
JPH0588926A (en) Automatic switching circuit for monitor and control system
KR20000059718A (en) Nonstop operation method and circuit for plc duplication system
JPH0272436A (en) Redundant system for microcomputer
KR100825458B1 (en) Apparatus for Duplexing Board for Network Synchronization Board in Radio Network Controller
JP3330261B2 (en) Digital protection and control equipment
JPH11353293A (en) Failure detector
JPH08314843A (en) Computer system
KR20010039096A (en) Apparatus for dual controlling of communication port in electronic switching system
JP2020071492A (en) Information processing system
JPH0263248A (en) Infinite loop fault detection system for task program
JPH05233578A (en) Faulty device degeneration method
JPH1153222A (en) Self-diagnostic method in multiple computer system
JPS6016781B2 (en) Failure detection method for electronic switching processing equipment
JPH0477617A (en) Duplex sensor monitoring system

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20090727

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee