KR100390809B1 - Test pattern for electromigration - Google Patents
Test pattern for electromigration Download PDFInfo
- Publication number
- KR100390809B1 KR100390809B1 KR10-2000-0082259A KR20000082259A KR100390809B1 KR 100390809 B1 KR100390809 B1 KR 100390809B1 KR 20000082259 A KR20000082259 A KR 20000082259A KR 100390809 B1 KR100390809 B1 KR 100390809B1
- Authority
- KR
- South Korea
- Prior art keywords
- test pattern
- area
- electromigration
- polysilicon layer
- width
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
- H01L22/34—Circuits for electrically characterising or monitoring manufacturing processes, e. g. whole test die, wafers filled with test structures, on-board-devices incorporated on each die, process control monitors or pad structures thereof, devices in scribe line
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Automation & Control Theory (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
본 발명은 일렉트로마이그레이션에 대한 테스트패턴에 있어서, 상기 테스트패턴의 연결부위의 폭이 단계적으로 감소하며, 테스트패턴의 아래에 도핑되지 않은 폴리실리콘층이 형성되고, 이 폴리실리콘층과 상기 연결부위가 콘택을 통해 연결된 구조로 이루어진 테스트패턴을 제공한다. 본 발명에 의하면, 전류집중으로 인한 온도상승을 방지할 수 있으며, 급격한 전류밀도 증가에 의한 열적 구배를 줄일 수 있다. 또한, 테스트패턴의 넓은 지역에서의 원치않는 EM현상을 방지할 수 있다. 따라서 EM측정시 패드와 테스트패턴간의 연결부위에서 발생할 수 있는 외부적 요소(구조에 의한 EM현상 증가 및 열적 구배)를 방지하여 테스트패턴지역안에서만의 EM정보를 얻을 수 있다.According to the present invention, in the test pattern for electromigration, the width of the connection portion of the test pattern is gradually reduced, and an undoped polysilicon layer is formed below the test pattern, and the polysilicon layer and the connection portion are Provides a test pattern consisting of a structure connected through the contact. According to the present invention, it is possible to prevent the temperature rise due to the current concentration, and to reduce the thermal gradient due to the rapid increase in the current density. In addition, unwanted EM phenomena in large areas of the test pattern can be prevented. Therefore, the EM information can be obtained only in the test pattern area by preventing external factors (increased EM phenomenon and thermal gradient due to the structure) that may occur at the connection area between the pad and the test pattern during EM measurement.
Description
본 발명은 일렉트로마이그레이션에 대한 테스트패턴에 관한 것으로, 특히 패드와 실제 테스트패턴 간의 연결부위에서의 열적 구배(Thermal gradient)를 최대한 억제하고 이 지역에서의 EM 페일(Fail)현상을 최대한 억제할 수 있는 EM에 대한 테스트패턴에 관한 것이다.The present invention relates to a test pattern for electromigration, and more particularly, to an EM that can suppress the thermal gradient at the connection area between the pad and the actual test pattern to the maximum and to suppress the EM fail phenomenon in the region as much as possible. The test pattern for.
구리 또는 알루미늄을 이용한 MLM(Multi-level metallization)공정에 있어서의 일레트로마이그레이션(Electromigration;EM)을 평가하는데 있어 현재까지 많이 알려지고 사용되어 왔던 테스트패턴은 그 테스트패턴의 고유결함으로 인하여 이를 이용한 신뢰성 결과에 대해 많은 문제점들이 지적되고 있는 실정이다. 이들 패턴의 가장 큰 단점은 측정시간이 오래 걸린다는 것이다. 이를 극복하기 위해 큰 스트레스를 가하는 경우 특히 전류에 대해서 테스트패턴의 모양상 온도구배 등을 가속시켜 일반적인 평가방법보다 더 큰 문제를 야기하게 된다.In evaluating electromigration (EM) in multi-level metallization (MLM) processes using copper or aluminum, the test patterns, which have been widely known and used up to now, are used due to the inherent nature of the test patterns. Many problems are pointed out about the results. The main disadvantage of these patterns is that they take a long time to measure. In order to overcome this problem, especially when a large stress is applied, the temperature gradient in shape of the test pattern is accelerated with respect to the current, which causes more problems than the general evaluation method.
종래의 테스트패턴의 대표적인 것들로는 도1에 나타낸 3가지 정도가 있다. 이중에서 테스트패턴A는 넓은 선폭과 작은 선폭 사이를 45도의 테이퍼 구조를 주어 온도 프로파일(주울 히팅)이 점진적으로 변화할 수 있도록 하였고, 테스트패턴B는 좁은 선폭의 3갈래로 나누어 연결함으로써 전류밀도를 낮추어 넓은 선폭에서의 EM 현상을 억제하도록 한 것이며, 테스트패턴C는 좁은 선폭으로의 감소를 폭에 단계를 두어 온도 프로파일이 점진적으로 변화할 수 있도록 한 것이다. 그러나 이들 패턴은 다음과 같은 문제점들을 가진다.Representative of the conventional test pattern is about three kinds shown in FIG. Among them, test pattern A gave a 45-degree taper structure between wide and small line widths so that the temperature profile (joule heating) could be gradually changed, and test pattern B was divided into three branches with narrow line widths to connect the current density. It is to reduce the EM phenomenon at a wide line width, and test pattern C is to reduce the narrow line width in steps to allow the temperature profile to change gradually. However, these patterns have the following problems.
먼저, 패턴A에 있어서, 넓은 면적의 Al패드는 필연적으로 온도에 대한 히트싱크 역할을 함에 따라 테스트패턴 대비 온도차이가 많이 발생한다. 45도 테이퍼 구조에 의한 점진적인 선폭감소(aa'지역)로 수MA/cm2이 흐르는 것에 대해 급격한 온도의 변화를 막을 수 있을 것으로 판단되지만 실제로 좁은 선폭의 테스트패턴(a')보다 넓은 선폭의 지역(a)이 10배로 더 넓기 때문에 좁은 선폭의 지역(a')은 뱀부(bamboo)구조를 가져도 넓은 지역(a)은 EM이 더 잘 일어날 수 있는 구조가 될 가능성이 크다. 따라서 실제 보고자 했던 지역이 아닌 지역에서 EM이 발생하기 쉽다.First, in pattern A, a large area Al pad inevitably serves as a heat sink for temperature, so that a large temperature difference occurs in comparison with the test pattern. The gradual decrease in line width (aa ') due to the 45-degree taper structure is expected to prevent the rapid temperature change for several MA / cm 2 flow, but it is actually a wider line width than the narrow test pattern (a'). Because (a) is ten times wider, a narrow area (a ') has a bamboo structure, but a large area (a) is likely to be a structure where EM can occur better. As a result, EM is likely to occur in areas other than the area in which the report was intended.
패턴B에 있어서, 3경로(b,b'b")로 나뉘어 인가가 되므로 패턴A의 경우처럼 선폭에 따른 배선구조의 변화가 없다. 따라서, 패드와 테스트패턴의 연결지역에서 EM이 더 빨리 일어나는 현상을 방지할 수 있다. 그러나 b지역에서 b'지역으로 전류밀도가 갈라져 인가되더라도 넓은 선폭에서 좁은 선폭으로의 갑작스러운 변화로 온도구배가 크게 발생할 수 있는 가능성이 있으며, 패턴A와 비교하면 Al패드(히트싱크)와 테스트패턴을 연결해주는 부위의 Al의 전체면적이 비교적 작으므로 높은 온도 및 높은 열적 구배가 잠재하여 이 부분에서 EM 현상이 가속될 수 있는 단점이 있다.Since the pattern B is divided into three paths (b, b'b "), there is no change in the wiring structure according to the line width as in the case of the pattern A. Therefore, EM occurs more quickly in the connection area between the pad and the test pattern. However, even if the current density is split from the b area to the b 'area, there is a possibility that the temperature gradient can occur largely due to the sudden change from the wide line width to the narrow line width. Since the total area of Al in the area connecting the (heatsink) and the test pattern is relatively small, high temperature and high thermal gradient are latent, which may cause the EM phenomenon to accelerate.
패턴C에 있어서, c지역에서 c'지역으로 3단계 정도의 폭 변화를 통해 테스트패턴과 연결하는 방법으로서, 갑작스러운 전류밀도 변화에 의한 온도구배를 방지할 수 있는 방법이다. 그러나 c지역에서 c'지역으로의 다단계적 선폭 감소로 전류밀도가 갈라져 인가되더라도 넓은 선폭에서 최종적인 좁은 선폭으로의 온도 구배는 방지할 수 있을지 모르나, 각 단계에서의 폭 변화가 계단 형태로 갑자기 변화하기 때문에 이 부분들에서 전류의 급격한 변화가 발생하여 EM이 발생할 확률이 크다.In pattern C, it is a method of connecting the test pattern through a three-step width change from the c region to the c 'region, thereby preventing the temperature gradient caused by the sudden current density change. However, even if the current density is divergent due to multi-stage linewidth reduction from the c region to the c 'region, the temperature gradient from the wide to the final narrow line width may be prevented. Because of this, there is a high probability of EM occurring due to a sudden change of current in these parts.
본 발명은 상기 문제점을 해결하기 위한 것으로써, 패드와 실제 테스트패턴 간의 연결부위에서의 열적 구배(Thermal gradient)를 최대한 억제하고 이 지역에서의 EM 페일(Fail)현상을 최대한 억제할 수 있는 EM에 대한 테스트패턴을 제공하는데 목적이 있다.The present invention is to solve the above problems, to the maximum possible suppression of the thermal gradient (Thermal gradient) at the connection between the pad and the actual test pattern and to the EM can be suppressed to the maximum EM (Fail) phenomenon in this area The purpose is to provide a test pattern.
도1은 종래의 EM에 대한 테스트패턴을 도시한 평면도.1 is a plan view showing a test pattern for a conventional EM.
도2는 본 발명에 의한 EM에 대한 테스트패턴을 도시한 도면.Figure 2 shows a test pattern for EM according to the present invention.
* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings
1 : 패드 3 : 도핑되지 않은 폴리실리콘층1 pad 3 undoped polysilicon layer
5 : 콘택 7 : 테스트패턴 연결부위5: Contact 7: Test pattern connection part
9 : 테스트패턴9: test pattern
상기 목적을 달성하기 위한 본 발명은, 일렉트로마이그레이션에 대한 테스트패턴에 있어서, 상기 테스트패턴의 연결부위의 폭이 단계적으로 감소하며, 테스트패턴의 아래에 도핑되지 않은 폴리실리콘층이 형성되고, 이 폴리실리콘층과 상기 연결부위가 콘택을 통해 연결된 구조로 이루어진 것을 특징으로 한다.According to the present invention for achieving the above object, in the test pattern for electromigration, the width of the connection portion of the test pattern is gradually reduced, and an undoped polysilicon layer is formed under the test pattern, and the poly The silicon layer and the connection portion is characterized in that consisting of a structure connected through the contact.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부된 도면을 참조하여 설명하기로 한다.DETAILED DESCRIPTION Hereinafter, exemplary embodiments of the present invention will be described with reference to the accompanying drawings so that those skilled in the art may easily implement the technical idea of the present invention. do.
본 발명에 의한 EM에 대한 테스트패턴을 도2에 나타내었다. 본 발명의 테스트패턴은 먼저, 테스트패턴(9)을 이루는 배선층 아래층의 배선구조에 도핑되지 않은 폴리실리콘층(3)을 형성한 후, 이 지역과 위쪽의 연결부위를 콘택(5)을 통해 연결한다. 따라서 콘택(5)을 통해 도핑되지 않은 폴리실리콘층(3)으로 열의 전달이 이루어질 수 있으므로 선폭이 좁아짐에 따른 온도상승을 방지할 수 있다. 또한, 연결부위(7)의 형태도 점진적으로 좁아지도록 하였으며, 넓은 선폭 부위도 라인내에 빈 공간을 허용하여 실제로는 좁은 선폭의 구성으로 이루어지도록 하였다. 즉, 넓은 지역의 패턴을 실제 테스트패턴의 폭으로 나누어질 수 있도록 설계하였으며, 테스트패턴지역의 폭에 따라 연결부위의 좁아지는 단계수는 조절할 수 있다.The test pattern for EM according to the present invention is shown in FIG. In the test pattern of the present invention, first, the undoped polysilicon layer 3 is formed on the wiring structure under the wiring layer constituting the test pattern 9, and then the connection portion between the region and the upper portion is connected through the contact 5. do. Therefore, since heat can be transferred to the undoped polysilicon layer 3 through the contact 5, it is possible to prevent a temperature rise due to a narrow line width. In addition, the shape of the connection part 7 is also gradually narrowed, and the wide line width portion also allows the empty space in the line so that it is actually made of a narrow line width configuration. That is, the wide area pattern is designed to be divided by the width of the actual test pattern, and the number of steps of narrowing the connection part can be adjusted according to the width of the test pattern area.
상기한 본 발명의 테스트패턴에 있어서는, 넓은 폭 지역에서 좁은 폭으로 줄어드는 지역에 전류집중(current crowding)으로 인한 온도상승을 도핑되지 않은 폴리실리콘(3)지역과 연결된 콘택(5)으로 제거할 수 있다. 또한, 테스트패턴의 폭에 따라 패드(1)지역으로부터 폭을 단계적으로 줄여 나감으로써 급격한 전류밀도 증가에 의한 열적 구배를 줄일 수 있다. 그리고 넓은 지역의 폭을 실제 테스트패턴의 폭으로 나뉘어지도록 설계하여 넓은 지역에서의 원치않는 EM현상을 방지할 수 있다. 따라서 EM측정시 패드와 테스트패턴간의 연결부위에서 발생할 수 있는 외부적 요소(구조에 의한 EM현상 증가 및 열적 구배)를 방지하여 테스트패턴 지역 안에서만의 EM정보를 얻을 수 있다.In the test pattern of the present invention described above, the temperature rise due to current crowding in the narrow area from the wide area can be removed by the contact 5 connected to the undoped polysilicon 3 area. have. In addition, by gradually reducing the width from the pad 1 region according to the width of the test pattern, it is possible to reduce the thermal gradient due to the rapid increase in the current density. And the wide area is designed to be divided by the width of the actual test pattern to prevent unwanted EM phenomenon in the large area. Therefore, the EM information can be obtained only in the test pattern area by preventing external factors (increased EM phenomenon and thermal gradient) due to the structure at the connection between the pad and the test pattern during EM measurement.
본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.Although the technical idea of the present invention has been described in detail according to the above preferred embodiment, it should be noted that the above-described embodiment is for the purpose of description and not of limitation. In addition, those skilled in the art will understand that various embodiments are possible within the scope of the technical idea of the present invention.
본 발명에 의하면, 전류집중으로 인한 온도상승을 방지할 수 있으며, 급격한 전류밀도 증가에 의한 열적 구배를 줄일 수 있다. 또한, 테스트패턴의 넓은 지역에서의 원치않는 EM현상을 방지할 수 있다. 따라서 EM측정시 패드와 테스트패턴 간의 연결 부위에서 발생할 수 있는 외부적 요소(구조에 의한 EM현상 증가 및 열적 구배)를 방지하여 테스트패턴 지역 안에서만의 EM정보를 얻을 수 있다.According to the present invention, it is possible to prevent the temperature rise due to the current concentration, and to reduce the thermal gradient due to the rapid increase in the current density. In addition, unwanted EM phenomena in large areas of the test pattern can be prevented. Therefore, the EM information can be obtained only within the test pattern area by preventing external factors (increased EM phenomenon and thermal gradient) due to the structure at the connection between the pad and the test pattern.
Claims (4)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2000-0082259A KR100390809B1 (en) | 2000-12-26 | 2000-12-26 | Test pattern for electromigration |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2000-0082259A KR100390809B1 (en) | 2000-12-26 | 2000-12-26 | Test pattern for electromigration |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20020052803A KR20020052803A (en) | 2002-07-04 |
| KR100390809B1 true KR100390809B1 (en) | 2003-07-10 |
Family
ID=27686198
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR10-2000-0082259A KR100390809B1 (en) | 2000-12-26 | 2000-12-26 | Test pattern for electromigration |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100390809B1 (en) |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0722484A (en) * | 1993-06-30 | 1995-01-24 | Nippon Telegr & Teleph Corp <Ntt> | Wiring structure for evaluating electro-migration lifetime |
| JPH0786329A (en) * | 1993-09-14 | 1995-03-31 | Nissan Motor Co Ltd | Semiconductor device |
| JPH098091A (en) * | 1995-06-15 | 1997-01-10 | Nec Corp | Teg for estimating electromigration |
| JPH09199563A (en) * | 1996-01-19 | 1997-07-31 | Nippon Steel Corp | Reliability estimation test method of semiconductor device, and element for estimation which is used in the method |
| KR19980020914U (en) * | 1996-10-17 | 1998-07-15 | 김영환 | Metal wiring pattern for measuring metal wiring reliability |
-
2000
- 2000-12-26 KR KR10-2000-0082259A patent/KR100390809B1/en not_active IP Right Cessation
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0722484A (en) * | 1993-06-30 | 1995-01-24 | Nippon Telegr & Teleph Corp <Ntt> | Wiring structure for evaluating electro-migration lifetime |
| JPH0786329A (en) * | 1993-09-14 | 1995-03-31 | Nissan Motor Co Ltd | Semiconductor device |
| JPH098091A (en) * | 1995-06-15 | 1997-01-10 | Nec Corp | Teg for estimating electromigration |
| JPH09199563A (en) * | 1996-01-19 | 1997-07-31 | Nippon Steel Corp | Reliability estimation test method of semiconductor device, and element for estimation which is used in the method |
| KR19980020914U (en) * | 1996-10-17 | 1998-07-15 | 김영환 | Metal wiring pattern for measuring metal wiring reliability |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20020052803A (en) | 2002-07-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5382831A (en) | Integrated circuit metal film interconnect having enhanced resistance to electromigration | |
| US5461260A (en) | Semiconductor device interconnect layout structure for reducing premature electromigration failure due to high localized current density | |
| KR930014956A (en) | Method of manufacturing a semiconductor device having a fusible link | |
| US6822437B1 (en) | Interconnect test structure with slotted feeder lines to prevent stress-induced voids | |
| US6316827B1 (en) | Semiconductor device having improved temperature distribution | |
| JP5011459B2 (en) | Integrated circuit test method | |
| US5003370A (en) | High power frequency semiconductor device with improved thermal resistance | |
| KR970077372A (en) | Method of forming interconnection pattern with uniform density | |
| KR100390809B1 (en) | Test pattern for electromigration | |
| US7155686B2 (en) | Placement and routing method to reduce Joule heating | |
| US5126819A (en) | Wiring pattern of semiconductor integrated circuit device | |
| KR100702367B1 (en) | Semiconductor device | |
| US6864171B1 (en) | Via density rules | |
| KR100823043B1 (en) | An integrated circuit and a method of manufacturing an integrated circuit | |
| US7339274B2 (en) | Metallization performance in electronic devices | |
| JPS6366950A (en) | Semiconductor device | |
| KR100643483B1 (en) | Semiconductor device fabricating method for use in minute pattern formation | |
| KR100368969B1 (en) | Wafer level package | |
| KR19980020914U (en) | Metal wiring pattern for measuring metal wiring reliability | |
| KR100320442B1 (en) | Method for layout of semiconductor interconnection | |
| KR100243014B1 (en) | Test circuit structure of semiconductor device | |
| KR100331843B1 (en) | Test pattern for testing metal interconnection of semiconductor device | |
| KR20030020308A (en) | Interconnection for accommodating thermal expansion for low elastic modulus dielectrics | |
| KR19980044787A (en) | Contact part notch prevention method in semiconductor device | |
| KR20030002080A (en) | Method of realizing test pattern of semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20110526 Year of fee payment: 9 |
|
| LAPS | Lapse due to unpaid annual fee |