KR100390484B1 - Apparatus and method for displaying two pictures - Google Patents

Apparatus and method for displaying two pictures Download PDF

Info

Publication number
KR100390484B1
KR100390484B1 KR1019950054983A KR19950054983A KR100390484B1 KR 100390484 B1 KR100390484 B1 KR 100390484B1 KR 1019950054983 A KR1019950054983 A KR 1019950054983A KR 19950054983 A KR19950054983 A KR 19950054983A KR 100390484 B1 KR100390484 B1 KR 100390484B1
Authority
KR
South Korea
Prior art keywords
screen
signal
image
horizontally
aspect ratio
Prior art date
Application number
KR1019950054983A
Other languages
Korean (ko)
Other versions
KR970057283A (en
Inventor
이창표
강경진
Original Assignee
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사 filed Critical 엘지전자 주식회사
Priority to KR1019950054983A priority Critical patent/KR100390484B1/en
Publication of KR970057283A publication Critical patent/KR970057283A/en
Application granted granted Critical
Publication of KR100390484B1 publication Critical patent/KR100390484B1/en

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N7/00—Television systems
    • H04N7/01—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level
    • H04N7/0117—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level involving conversion of the spatial resolution of the incoming video signal
    • H04N7/0122—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level involving conversion of the spatial resolution of the incoming video signal the input and the output signals having different aspect ratios
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/173—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components
    • H03K19/1733—Controllable logic circuits
    • H03K19/1737—Controllable logic circuits using multiplexers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/20—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits characterised by logic function, e.g. AND, OR, NOR, NOT circuits
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N7/00—Television systems
    • H04N7/01—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level
    • H04N7/0135—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level involving interpolation processes

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Computer Graphics (AREA)
  • Television Systems (AREA)
  • Transforming Electric Information Into Light Information (AREA)

Abstract

PURPOSE: An apparatus and a method for displaying two pictures are provided to display a whole image on a left picture at a ratio of 4 to 3, while displaying another image on a right picture through image decimation, thereby preventing distortion. CONSTITUTION: A first picture ratio converter(10) receives a first image signal for displaying two pictures for horizontally contracting a left picture at a ratio of 4 to 3. A second picture ratio converter(30) receives a second image signal for displaying two pictures for horizontally contracting a right picture at a ratio of 8 to 3. A multiplexer(50) multiplexes output of the first picture ratio converter and the second picture ratio converter for outputting a two-picture digital image signal. A multiplexing control signal generator(70) controls the multiplexer.

Description

2화면 표시장치 및 방법2-screen display and method

본 발명은 표시장치에 관한 것으로, 특히 화면의 경계선을 좌우로 이동가능하게 하여 한쪽 화면은 4:3화면 전체 영상으로 불 수 있도록 하고, 다른쪽 화면은 영상추림화(dec mation)하여 작은 영상을 볼 수 있도록 한 2화면 표시장치 및 방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a display device. In particular, a screen border can be moved left and right so that one screen can be blown as a 4: 3 full screen image, and the other screen can be imaged to reduce a small image. The present invention relates to a two-screen display and a method for viewing.

제1도는 종래의 기술에 의한 더블 윈도우 와이드 스크린 타브이(double window wide screen TV)에서의 화면상태를 도시한 것으로, 두화면을 동시에 시청할 수 있다.FIG. 1 shows a screen state of a conventional double window wide screen TV, and can simultaneously view two screens.

그러나 상기와 같은 종래의 2화면 디지탈 TV의 경우, 2화면의 경계선이 화면의 중앙에 수직선으로 나누어져 있어서 시청요구가 한쪽의 더 큰 경우 이를 만족시킬 수 없는 문제점이 있다.However, in the case of the conventional two-screen digital TV as described above, the boundary of the two screens is divided into vertical lines at the center of the screen, and thus there is a problem in that this cannot be satisfied when the viewing demand is larger on one side.

따라서 본 발명의 목적은 상기와 같은 문제점을 해결하기 위하여 , 화면의 경계선을 이동하여 16:9화면에 완전한 크기으 4:3화면을 표시하고, 남은 부분에도 다른 화면을 영상 추림화 하여 보기 좋게 표시할 수 있는 2화면 표시장치 및 방법을 제공하는 것이다.Accordingly, an object of the present invention is to display the 4: 3 screen in full size on the 16: 9 screen by moving the border of the screen, and to display the image on the remaining portion nicely by moving the screen border. It is to provide a two-screen display device and method that can be.

상기 목적을 달성하기 위한 본 빌명의 2화면 표시장치는, 2화면을 표시하기 위한 제1영상신호를 입력받아 4:3으로 수평수축하기 위한 제1화면비 변환부와, 상기 2화면을 표시하기 위한 제2영상신호를 입력받아 남은 화면을 8:3으로 수평수축하기 위한 제2화면비 변환부와, 상기 제1 및 제2 화면이 변환부의 출력을 다중화하여 2화면 디지탈 영상신호를 출력하기 위한 다중화부와, 상기 다중화부를 제어하기 위한 다중화 제어신호 발생부를 포함하여 구성된 것을 특징으로 한다.A two-screen display device of the present invention for achieving the above object comprises: a first aspect ratio converting unit for receiving a first video signal for displaying two screens and performing a horizontal shrinkage of 4: 3; and for displaying the two screens. A second aspect ratio converter for horizontally shrinking the remaining screen by receiving the second video signal at 8: 3; and a multiplexer for outputting the two-screen digital video signal by multiplexing the output of the converter by the first and second screens And a multiplexing control signal generator for controlling the multiplexer.

이하 첨부도면을 참조하여 본 발명을 좀 더 상세하게 설명하고자 한다.Hereinafter, the present invention will be described in more detail with reference to the accompanying drawings.

본 발명의 2화면 다중화 TV는, 제2도에 도시한 바와 같이 16:9의 화면을 주화면을 화면경계선(ⓐ)를 중심으로 좌측화면은 12:9, 즉 4:3의 정상비율로 나타내고, 우측에 남은 화면은 시각적으로 안정한 느낌을 갖도록 먼저 우화면 수평수축비를 16:6으로 하고, 좌우에 1:16만큼씩 잘라서 종횡비가 2: 1이 되도록 만든 것이다.In the two-screen multiplexing TV of the present invention, as shown in FIG. 2, the 16: 9 screen is represented by the normal ratio of 12: 9, that is, 4: 3, with the main screen centered on the screen boundary line ⓐ. , The remaining screen on the right side has a 16: 6 horizontal shrinkage ratio on the right side of the screen so that it has a visually stable feeling.

제3도는 상기와 같이 좌화면과 우화면을 수축하기 위한 전체블럭을 도시한 것은로, 2화면을 표시하기 위한 제1영상신호를 입력받아 4:3으로 수평수축하기 위한 제1화면비 변환부(10)와, 상기 2화면을 표시하기 위한 제2영상신호를 입력받아 남은 화면을 8:3으로 수평수축하기 위한 제2화면비 변환부(30)와, 상기 제1 및 제2 화면비 변환부(10.30)의 출력을 다중화하여 2화면 디지탈 영상신호를 출력하기 위한 다중화부(50)와, 상기 다중화부(50)를 제어하기 위한 다중화 제어신호 발생부(70)로 구성되며, 각부 상세구성은 다음과 같다.FIG. 3 illustrates the entire block for contracting the left screen and the right screen as described above. The first aspect ratio converting unit is configured to receive a first video signal for displaying two screens and to horizontally contract the video at 4: 3. 10), a second aspect ratio converter 30 for horizontally contracting the remaining screen to 8: 3 by receiving a second image signal for displaying the second screen, and the first and second aspect ratio converters 10.30. And a multiplexing unit 50 for outputting a 2-screen digital video signal by multiplexing the output of the multiplexer), and a multiplexing control signal generator 70 for controlling the multiplexing unit 50. same.

먼저 상기 제1 및 제2화면비 변화부(10.30)는 동일하게 구성되므로, 제4도를 참조하여 제1화면비 변환부(10)를 예를들어 설명하면, 두 입력영상데이타의 시작위치를 맞추기 위한 필드 메모리(11)와, 상기 필드메모리(11)에서 출력된 영상데이타를 수평수축하기 위한 샘플 메모리(12)와, 상기 필드메모리(11)의 출력과 샘플 메모리(12)의 출력을 입력으로 하여 수평수축된 데이타를 보간(decimation)함으로써 화질의 열화를 방지하기 위한 보간 필터(13)와, 화면에 표시되는 수평 위치를 맞추기 위한 라인 메모리(14)와, 4화소값들 중 마지막 값이 상기 라인 메모리(14)에 기록되는 것을 금지하기 위한 디스에이블 카운터(17)를 좌화면을 표시하기 위한 기본구성으로 하여 기본적으로 4화소당 1화소를 제거하도록 한다.First, since the first and second aspect ratio changing units 10.30 are configured in the same manner, the first aspect ratio converting unit 10 will be described with reference to FIG. 4, for example, to match the starting positions of two input image data. A field memory 11, a sample memory 12 for horizontally contracting video data output from the field memory 11, an output of the field memory 11 and an output of the sample memory 12 are inputted. An interpolation filter 13 for preventing deterioration of image quality by interpolating the horizontally contracted data, a line memory 14 for aligning a horizontal position displayed on the screen, and a final value of the four pixel values The disable counter 17 for prohibiting writing to the memory 14 is used as a basic configuration for displaying the left screen so that one pixel per four pixels is basically removed.

여기시 상기 보간 필터(13)는, 제5도 및 제6도에 도시한 바와 같이 ⅔, ⅓, 0 승산기가 차례로 연결된 제1디멀티플렉서(21)와, 상기 승산기가 역순으로 연결된 제2디멀티플렉서(22) 및 상기 제1,제2 디멀티플렉서(21.22)의 출력을 입력으로 하는 가산기(23)로 구성되며, 최초의 화소는 그대로 출력하고, 두번째, 세번째 화소는 화소의 거리에 비례하는 계수들의 평균을 취하도록 하고, 마지막은 제7도에 도시한 바와 같이 3화소는 하이(high)이고, 1화소는 로우가 되도록 2비트의 제1 카운터(24)와, 상기 제1카운터(24)의 출력을 논리곱하여 그 결과를 라인 메모리(14)의 쓰기 인에이블 신호로 출력하는 낸드게이트(25)를 구비하는 디스에이블 카운터부(17)를 통해서 쓰기를 금지하며, 상기 라인 메모리(14)의 출력은 좌화면이므로 지연없이 바로 다중화부(50)로 입력시킨다.In this case, the interpolation filter 13 may include a first demultiplexer 21 in which s, s, and 0 multipliers are sequentially connected to each other, and a second demultiplexer 22 in which the multipliers are connected in reverse order, as shown in FIGS. 5 and 6. ) And an adder 23 for inputting the outputs of the first and second demultiplexers 21.22, the first pixel being output as it is, and the second and third pixels taking an average of coefficients proportional to the distance of the pixel. Finally, as shown in FIG. 7, the output of the first counter 24 and the first counter 24 is 2-bit so that three pixels are high and one pixel is low. The write is prohibited through the disable counter unit 17 having a NAND gate 25 that multiplies and outputs the result as a write enable signal of the line memory 14. The output of the line memory 14 is displayed on the left screen. Therefore, it is input directly to the multiplexer 50 without delay.

그리고 부회면의 경우에는, 수평으로 16:6(8:3)만을 수축하기 위해 먼저 2:1로 수축을 시키고, 다시 이것을 4: 3으로 수축하여 총 8: 3이 수축되도록 해야 하므로, 상기 필드 메모리(11)에 저장할 때 한화소씩 건너뛰도록 클럭을 1/2분주 하여 2:1수축하도록 필드메모리(11)를 쓰기 인에이블시키는 클럭분주기(15) 및 멀티플렉서(16)와, 상기 라인 메모리(14)를 거친 데이타를 수평등기를 기준으로 11/l6라인 만큼 지연하여 우화면을 표시하도록 하는 지연부(18)를 추가연결하며, 상기 4:3수축 과정은 좌화면과 동일하므로 상기 좌화면의 설명을 참조한다.In the case of the sub-plane, the field should be first contracted 2: 1 in order to contract only 16: 6 (8: 3) horizontally, and then contracted 4: 4 again so that the total 8: 3 contracts. A clock divider 15 and a multiplexer 16 for write enable of the field memory 11 to divide the clock 1/2 by two pixels to skip one pixel when stored in the memory 11, and the line memory A delay unit 18 is further connected to delay the data having passed through (14) by 11 / l6 lines on the basis of horizontal registration, and the 4: 3 contraction process is the same as the left screen. See description in.

한편, 여기서 상기 지연부(18)는, 제8도에 도시한 바와 같에 수평동기신호를 리셋신호로 하는 제2카운터(26)와, 상기 제2카운터(26)의 카운트값을 라인x(11/16)값과 비교하는 제11비교기(27)와, 상기 제1비교기(27)의 출력과 수평동기신호를 입력으로 하고 좌/우 모드 선택신호를 선택신호로 히여 우화면 모드 선택신호가 입력되면 라인×(11/16) 이후에 신호를 출력하는 제3멀티플렉서(28)로 구성되며, 상기 다중화 제어신호 발생부(70)는 제9도에 도시한 바와 같이 수평동기신호(Hsync)에 리셋되는 카운터(71)와, 상기 카운터(71)의 출력값을 제2비교기(72)값과 비교하여 라인수×(12/16)니 되면 J-K 플립플롭(73)을 리셋하여 (나)도와 같이 910×(12/16) 구간동안은 상기 다중화부에 하이신호를 출력하여 좌화면을 표시하도록 하고, 910×(4/16) 구간동안은 로우신호를 출력하여 우화면을 표시하도록 한다.On the other hand, the delay unit 18, as shown in Fig. 8, the second counter 26 which uses the horizontal synchronization signal as the reset signal and the count value of the second counter 26, the line x (11). / 16) and the output of the first comparator 27, the horizontal comparator signal and the output signal of the first comparator 27 as input and the left / right mode selection signal as the selection signal inputs the right screen mode selection signal And a third multiplexer 28 for outputting a signal after the line X (11/16), and the multiplexing control signal generator 70 resets to the horizontal synchronization signal Hsync as shown in FIG. The counter 71 and the output value of the counter 71 are compared with the value of the second comparator 72, and when the number of lines x (12/16) is reached, the JK flip-flop 73 is reset to (910) as shown in (910). Display the left screen by outputting a high signal to the multiplexer during the x (12/16) section, and output the low signal during the 910 x (4/16) section. And to the display.

이상에서와 같이 본 발명에 의하면, 2화면 표시시 시청욕구가 큰 화면은 4:3의 좌화면에서 전체 영상을 불 수 있도록 표시하고, 다른 화면은 좌우영상 추림화를 통해 작은 영상을 볼 수 있도록 함으로써 영상이 길어지거나 눌려서 보이는 왜곡현상이 완화되고, 제품을 다양화할 수 있는 효과가 있다.As described above, according to the present invention, a screen having a large viewing desire when displaying two screens is displayed so that the entire image can be blown on the left screen of 4: 3, and the other screen is used to view a small image through the left and right image reduction. As a result, the distortion caused by the image being lengthened or pressed is alleviated, and the product can be diversified.

제1도는 종래의 기술에 의한 2화면 디지탈 TV의 화면구성도1 is a screen configuration diagram of a two-screen digital TV according to the prior art.

제2도는 본 발명에 의한 2화면 표시장치의 화면구성도2 is a screen configuration diagram of a two-screen display device according to the present invention

제3도는 본 발명에 의한 2화면 표시장치의 구성도.3 is a configuration diagram of a two-screen display device according to the present invention.

제4도는 제3도 2화면 표시장치의 화면이 변환부의 상세 구성도FIG. 4 is a detailed configuration diagram of a screen converting unit of FIG.

제5도는 제4도 화면비 변환부의 추림화 필터의 상세 구성도.FIG. 5 is a detailed block diagram of the demultiplexing filter of FIG.

제6도는 본 발명에 의한 2화면 표시장치의 4:3 추림화 방법도.6 is a 4: 3 demultiplexing method of a two-screen display according to the present invention.

제7도는 제4도 디스에이블 카운터부의 상세 구성도.FIG. 7 is a detailed configuration diagram of the FIG. 4 disable counter. FIG.

제8도는 제4도 지연부의 상세 구성도.8 is a detailed configuration diagram of the delay unit of FIG.

제9도는 제4도 멀티플렉서의 상세 구성도9 is a detailed block diagram of the FIG. 4 multiplexer.

****** 도면의 주요부분에 대한 부호의 설명 ************ Explanation of symbols for main parts of the drawings ******

10 : 제1화면비 변환부 30 : 제2화면비 변환부10: first aspect ratio converter 30: second aspect ratio converter

50 : 다중화부 70 : 다중화 제어신호 발생부50: multiplexer 70: multiplexed control signal generator

Claims (9)

2화면을 표시하기 위한 제영상신호를 입력받아 수평수축하여 종횡비 4:3으로 출력하기 위한 제1화면비 변환부와, 상기 2화면을 표시하기 위한 제2영상 신호를 입력받아 가로를 8:3으로 수평수축한 후 영상 추림화 하기 위한 제2화면비 변환부와, 상기 제1 및 제2 화면비 변환부의 출력을 다중화하여 2화면 디지탈 영상신호를 출력하기 위한 다중화부와, 상기 다중화부를 제어하기 위한 다중화 제어신호 발생부를 포함하여 구성된 것을 특징으로 하는 2화면 표시장치.A first aspect ratio converter for receiving a second image signal for displaying a second screen and horizontally contracting the image to display an aspect ratio of 4: 3, and receiving a second image signal for displaying the second screen to a horizontal aspect ratio of 8: 3. A second aspect ratio converter for horizontally condensing the image after horizontal contraction, a multiplexer for outputting a two-screen digital image signal by multiplexing outputs of the first and second aspect ratio converters, and multiplexing control for controlling the multiplexer A two-screen display device comprising a signal generator. 제1항에 있어서, 상기 2화면 표시장치는 제1화면비 변환부와 제2화면비 변환부가 동일하게 구성된 것을 특징으로 하는 2화면 표시장치.The two-screen display device according to claim 1, wherein the two-screen display device comprises a first aspect ratio converter and a second aspect ratio converter. 제1항 또는 제2항에 있어서, 상기 제1화면비 변환부는, 두 입력영상데이타의 시작위치를 맞추기 위한 필드 메모리와, 상기 필드메모리에서 출력된 영상 데이타를 수평수축하기 위한 샘플 메모리와, 상기 필드메모리의 출력과 샘플 메모리의 출력을 입력으로 하여 수평수축된 데이터를 영상 추림화로 보간하기 위한 보간 필터와, 화면에 표시되는 수평 위치를 맞추기 위한 라인 메모리와, 4화소값들 중 마지막 값이 상기 라인 메모리에 기록되는 것을 금지하기 위한 디스에이블 카운터부를 포함하여 구성되어 좌화면 선택 모드신호가 입력되면 좌화면을 표시하고, 상기 필드메모리에 저장할 때 한화소씩 건너뛰도록 클럭을 1/2분주 하여 상기 영상데이타를 2;1수축시키는 클럭분주기 및 멀티플렉서와, 상기 라인 메모리의 읽기리셋을 쓰기리셋의 11/16라인만큼 지연시키기 위한 지연부를 라인 메모리의 읽기리셋을 쓰기리겟의 11/16라인만큼 지연시키기 위한 지연부를 추가 연결하여 우화면 선택모드가 입력되면 우화면을 표시하도록 구성된 것을 특징으로 하는 2화면 표시장치.3. The display device of claim 1, wherein the first aspect ratio converter comprises: a field memory for matching start positions of two input image data, a sample memory for horizontally contracting image data output from the field memory, and the field; An interpolation filter for interpolating the horizontally contracted data with image output by inputting the output of the memory and the output of the sample memory, a line memory for adjusting the horizontal position displayed on the screen, and the last value of the four pixel values is the line. And a disable counter unit for prohibiting writing to a memory. The left screen is displayed when a left screen selection mode signal is input, and the clock is divided by 1/2 to skip by one pixel when stored in the field memory. A clock divider and multiplexer that contracts data by 2 and 1, and read reset of the line memory is performed only on 11/16 lines of write reset. If the delay line unit by the write line 11/16 riget the read reset of the memory by adding a delay to delay connecting the right screen selection mode, the input is configured to display the right screen according to claim 2, the display unit to delay. 제3항에 있어서, 상기 보간 필터는, ⅔,⅓,0 승산기가 차례로 연결된 제1디멀티플렉서와, 상기 승산기가 역순으로 연결된 제2디멀티플렉서 및 상기 제1 제2 디멀티플렉서의 출력을 가산하는가산기를 포함하여 구성된 것을 특징으로 하는 2화면 표시장치.4. The interpolation filter of claim 3, wherein the interpolation filter comprises: a first demultiplexer connected in turn with a multiplier of ⅓, ⅓, 0, a second demultiplexer connected with the multiplier in reverse order, and an adder for adding outputs of the first second demultiplexer Two-screen display, characterized in that configured. 제3항에 있어서, 상기 디스에이블 카운터부는, 2비트카운터와, 상기 2비트카운터의 출력을 논리곱하는 낸드게이트를 포함하여 구성된 것을 특징으로 하는 2화면 표시장치.4. The two-screen display device according to claim 3, wherein the disable counter unit comprises a 2-bit counter and a NAND gate that ANDs the output of the 2-bit counter. 제3항에 있어서, 상기 지연부는, 수평동기신호를 리셋신호로 하는 카운터와,4. The apparatus of claim 3, wherein the delay unit comprises: a counter for setting a horizontal synchronization signal as a reset signal; 상기 카운터의 값을 라인×(11/16)값고 비교하는 비교기와, 상기 비교기와 수평동기신호를 입력으로 하여 우화면 모드 선택신호가 입력되면 라인×(11/16) 이후의 신호를 출력하는 멀티플렉서를 포함하여 구성된 것을 특징으로 하는 2화면 표시장치.A comparator for comparing the counter value with a line x (11/16) value, and a multiplexer for outputting a signal after line x (11/16) when the right screen mode selection signal is inputted with the comparator and a horizontal synchronization signal as an input. Two-screen display, characterized in that configured to include. 제3항에 있어서, 상기 다중화 제어신호 발생부는, 수평동기신호를 리셋신호로 하는 카운터와, 상기 카운터의 값을 라인×(12/16)값과 비교하는 비교기와, 상기 수평동기신호와 비교기의 출력을 입력으로하여 라인×(12/16)구간동안은 하이신호를 출력하고, 나머지 라인×(4/16) 구간동안은 로우신호를 출력하는 J-K 플립플롭을 포함하여 구성된 것을 특징으로 하는 2화면 표시장치.4. The multiplexing control signal generating unit according to claim 3, wherein the multiplexing control signal generation unit comprises: a counter for setting a horizontal synchronization signal as a reset signal; a comparator for comparing the value of the counter with a line x (12/16) value; Two screens comprising a JK flip-flop that outputs a high signal during a line x (12/16) section and a low signal for the remaining line x (4/16) section as an output. Display. 제1항 또는 제3항에 있어서, 영상 추림하는 제2영상신호를 8:3으로 수평수축하여 출력된 화면의 좌우를 1/16만큼 절단하여 버리는 것을 특징으로 하는 2화면 표시장치.4. The two-screen display device according to claim 1 or 3, wherein the left and right sides of the output screen are cut by 1/16 by horizontally contracting the second video signal to be deduced by 8: 3. 2화면을 표시하기 위한 제1영상신호를 입력받아 수평수축하여 종횡비 4:3으로 출력하는 과정과, 상기 2화면을 표시하기 위한 제2영상신호를 입력받아 가로를 8:3으로 수평수축하고 좌우 1/16 만큼 영상 추림화하는 과정과, 상기 수평 수축한 제1영상신호와 상기 영상 추림화한 제2영상신호를 다중화하여 2화면 디지털 영상신호로 출력하는 과정을 포함하여 이루어진 것을 특징으로 하는 2화면 표시방법.Receiving a first image signal for displaying a second screen and horizontally shrinking the image to output an aspect ratio of 4: 3; and receiving a second image signal for displaying the second screen horizontally for 8: 3 horizontally and horizontally And extracting the video image by 1/16, multiplexing the horizontally contracted first video signal and the video condensed second video signal, and outputting them as a two-screen digital video signal. How to display.
KR1019950054983A 1995-12-22 1995-12-22 Apparatus and method for displaying two pictures KR100390484B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950054983A KR100390484B1 (en) 1995-12-22 1995-12-22 Apparatus and method for displaying two pictures

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950054983A KR100390484B1 (en) 1995-12-22 1995-12-22 Apparatus and method for displaying two pictures

Publications (2)

Publication Number Publication Date
KR970057283A KR970057283A (en) 1997-07-31
KR100390484B1 true KR100390484B1 (en) 2003-09-06

Family

ID=37421854

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950054983A KR100390484B1 (en) 1995-12-22 1995-12-22 Apparatus and method for displaying two pictures

Country Status (1)

Country Link
KR (1) KR100390484B1 (en)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07184138A (en) * 1993-12-24 1995-07-21 Toshiba Corp Two-picture video processing circuit
KR950024528A (en) * 1994-01-17 1995-08-21 김광호 Two-screen simultaneous viewing on wide television

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07184138A (en) * 1993-12-24 1995-07-21 Toshiba Corp Two-picture video processing circuit
KR950024528A (en) * 1994-01-17 1995-08-21 김광호 Two-screen simultaneous viewing on wide television

Also Published As

Publication number Publication date
KR970057283A (en) 1997-07-31

Similar Documents

Publication Publication Date Title
US5497197A (en) System and method for packaging data into video processor
US5459477A (en) Display control device
US7542098B2 (en) Display device and display method
KR100851707B1 (en) Video signal processing method and apparatus
KR100532105B1 (en) Device for generating 3D image signal with space-division method
TW511073B (en) A method and apparatus in a computer system to generate a downscaled video image for display on a television system
KR100221742B1 (en) Image display apparatus
US7184087B2 (en) On-screen device for subject of interest in portable electronic device, and method of controlling same
USRE38933E1 (en) Method and circuit for converting the image format of three-dimensional electronic images produced with line polarization
KR100390484B1 (en) Apparatus and method for displaying two pictures
GB2165719A (en) Split-screen display arrangement
KR100224581B1 (en) Image enlargement apparatus and method using child-screen
JP2007264465A (en) Video signal processing circuit
US5396298A (en) Video signal processing apparatus for performing magnification processing
KR100618270B1 (en) Method for reading data by scaler unit for screen image division of video display apparatus
KR0176317B1 (en) Double screen display device
KR200283945Y1 (en) Multi-screen splitter with picture quality protection
JPH09270954A (en) Screen compositing circuit
KR100208374B1 (en) Efficient screen size variable circuit in picture signal processing sysem
KR100224854B1 (en) Image processing method
KR100462448B1 (en) Television system with provisions for displaying an auxiliary image of variable size
KR100403805B1 (en) A stereoscopic image processor and a method thereof
US5485218A (en) Image processor for producing even field video data based on odd field video data
EP0651580B1 (en) System and method for packing data into video processor
KR100348444B1 (en) Television standard signal converter

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
N231 Notification of change of applicant
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20080319

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee