KR100390093B1 - Test apparatus for semiconductor memory - Google Patents
Test apparatus for semiconductor memory Download PDFInfo
- Publication number
- KR100390093B1 KR100390093B1 KR10-2001-0004775A KR20010004775A KR100390093B1 KR 100390093 B1 KR100390093 B1 KR 100390093B1 KR 20010004775 A KR20010004775 A KR 20010004775A KR 100390093 B1 KR100390093 B1 KR 100390093B1
- Authority
- KR
- South Korea
- Prior art keywords
- power supply
- test
- semiconductor memory
- power
- main
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/56—External testing equipment for static stores, e.g. automatic test equipment [ATE]; Interfaces therefor
Abstract
본 발명은 컴퓨터 장치의 메인 파워 서플라이 외에 반도체 메모리의 테스트를 위한 별도의 테스트용 파워 서플라이를 구비하여 메인 파워 서플라이 또는 테스트용 파워 서플라이의 전원만으로 메모리 테스트를 실행할 수 있도록 함으로써 보다 정확한 테스트가 가능토록 하는 반도체 메모리 테스트 장치를 제공한다.The present invention provides a separate test power supply for the test of the semiconductor memory in addition to the main power supply of the computer device, so that the memory test can be executed using only the power supply of the main power supply or the test power supply to enable more accurate testing. Provided is a semiconductor memory test apparatus.
이는 컴퓨터 장치의 메인 파워 서플라이에서 공급되는 소정의 전압을 반도체 메모리에 공급하여 상기 반도체 메모리의 정상 또는 불량여부를 테스트하도록 된 반도체 메모리 테스트 장치에 있어서, 상기 메인 파워 서플라이로부터 공급되는 전원과는 별도로 상기 반도체 메모리에 테스트용 전원을 공급하기 위한 테스트용 파워 서플라이와; 상기 반도체 메모리의 테스트를 위한 소정의 소켓을 통해 상기 메인 파워 서플라이로부터 공급되는 전원 또는 상기 테스트용 파워 서플라이로부터 공급되는 전원을 선택적으로 상기 반도체 메모리에 공급하기 위한 스위칭 보드를 구비함에 의해 달성되며, 이러한 본 발명은 메모리 테스트시 전원의 간섭을 배제할 수 있게 되어 테스트 성능을 향상시킬 수 있게 된다.The semiconductor memory test apparatus is configured to test whether the semiconductor memory is normal or defective by supplying a predetermined voltage supplied from the main power supply of the computer device to the semiconductor memory, wherein the power is supplied separately from the main power supply. A test power supply for supplying test power to the semiconductor memory; Achieved by providing a switching board for selectively supplying power supplied from the main power supply or power supplied from the test power supply to the semiconductor memory through a predetermined socket for testing the semiconductor memory. The present invention can eliminate the interference of the power supply during the memory test to improve the test performance.
Description
본 발명은 반도체 메모리 테스트 장치에 관한 것으로서, 특히 PC 또는 워크 스테이션 또는 서버 등의 컴퓨터 장치의 메인 보드(Main Board)를 이용한 반도체 메모리의 테스트시에 메인 파워 서플라이 외에 메모리 테스트를 위한 별도의 테스트용 파워 서플라이를 구비하여 메인 파워 서플라이 또는 테스트용 파워 서플라이의 전원만으로 메모리 테스트를 실행할 수 있도록 하는 반도체 메모리 테스트 장치에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention [0001] The present invention relates to a semiconductor memory test apparatus. In particular, when testing a semiconductor memory using a main board of a computer device such as a PC or a workstation or a server, a separate test power for a memory test in addition to the main power supply is provided. The present invention relates to a semiconductor memory test apparatus having a supply so that a memory test can be executed using only a power supply of a main power supply or a test power supply.
최근 반도체 소자 생산업체에서는 반도체 소자를 실제 사용하는 PC 또는 워크 스테이션 또는 서버 등의 컴퓨터 장치의 메인 보드 자체를 이용한 테스트 방법을 많이 사용하고 있는데, 컴퓨터 장치의 메인 보드를 이용한 방법은 메인 보드에 메모리 모듈이나 반도체 단위 소자를 착탈 가능하게 설치할 수 있게 하기 위해 소켓을 설치한 후, 이 소켓에 테스트할 메모리 모듈이나 단위 메모리 소자를 삽입하고 컴퓨터 장치를 가동시킴으로써 메모리 모듈이나 메모리 소자가 정상인지 불량인지를 판단한다.Recently, semiconductor device manufacturers have used a lot of test methods using the main board itself of a computer device such as a PC, a workstation, or a server that actually uses the semiconductor device. After the socket is installed to allow the semiconductor unit device to be detachably installed, the memory module or the unit memory device is inserted into the socket and the computer device is operated to determine whether the memory module or the memory device is normal or bad. do.
그러나 이러한 방법은 컴퓨터 장치의 메인 파워 서플라이에서 공급되는 소정의 전압(예 : 3V)만을 테스트할 반도체 메모리 모듈에 직접 공급하여 테스트함으로써 테스트에 이용되는 컴퓨터 장치 이외의 실제로 제품이 사용되는 환경, 즉 실제의 실장환경에서는 테스트의 정확성(공급되는 전압이 변할 경우 테스트 결과가 달라질 수 있음)이 떨어지는 문제점이 있었다.However, this method is designed by supplying and testing only a predetermined voltage (for example, 3V) supplied from the main power supply of the computer device directly to the semiconductor memory module to be tested, so that the environment in which the product is actually used other than the computer device used in the test is used. In the test environment, there was a problem that the accuracy of the test (the test result may be changed when the supplied voltage is changed) is reduced.
따라서 도 1에 도시한 바와 같이, 파워 콘트롤러(50)를 구비하여 메인 보드(10) 내의 도시하지 않은 CPU에서 제공되는 제어신호에 따라 메인 파워 서플라이(40)에서 공급되는 전원을 가변하여 메인 보드(10)의 소켓(20)에 설치된 메모리 모듈(30)에 공급할 수 있도록 함으로써 테스트의 정확도를 높이고 있다.Therefore, as shown in FIG. 1, the power controller 50 is provided to vary the power supplied from the main power supply 40 in accordance with a control signal provided from a CPU (not shown) in the main board 10. The accuracy of the test is improved by being able to supply to the memory module 30 installed in the socket 20 of 10).
그러나 이러한 방법 역시 메인 파워 서플라이(40)로부터 메인 보드(10)에 공급되는 전원이 메모리 모듈(30)에 영향을 줄 수 있어 테스트 결과가 만족스럽지 못하였다.However, such a method was also unsatisfactory because the power supplied from the main power supply 40 to the main board 10 may affect the memory module 30.
본 발명은 이러한 점을 감안한 것으로, 본 발명의 목적은 컴퓨터 장치의 메인 파워 서플라이 외에 메모리 모듈의 테스트를 위한 별도의 테스트용 파워 서플라이를 구비하여 메인 파워 서플라이 또는 테스트용 파워 서플라이의 전원만으로 메모리 테스트를 실행할 수 있도록 함으로써 보다 정확한 테스트가 가능토록 하는 반도체 메모리 테스트 장치를 제공함에 있다.The present invention has been made in view of the above, and an object of the present invention is to provide a separate test power supply for testing a memory module in addition to the main power supply of a computer device. The present invention provides a semiconductor memory test apparatus that enables execution of more accurate tests.
도 1은 종래의 반도체 메모리 테스트 장치의 개략 구성도.1 is a schematic configuration diagram of a conventional semiconductor memory test apparatus.
도 2는 본 발명에 따른 반도체 메모리 테스트 장치의 일 실시 예의 구성도.2 is a configuration diagram of an embodiment of a semiconductor memory test apparatus according to the present invention;
도 3은 도 2의 스위칭 보드의 내부 결선도.3 is an internal connection diagram of the switching board of FIG.
도 4는 본 발명에 따른 반도체 메모리 테스트 장치의 다른 실시 예의 구성도.4 is a configuration diagram of another embodiment of a semiconductor memory test apparatus according to the present invention;
도 5는 도 4의 스위칭부의 상세 구성도이다.5 is a detailed configuration diagram of the switching unit of FIG. 4.
<도면의 주요부분에 대한 부호의 설명><Description of the symbols for the main parts of the drawings>
110,210 : 메인 보드 120,220 : 소켓110,210: main board 120,220: socket
130,230 : 메모리 모듈 140,240 : 메인 파워 서플라이130,230: Memory Module 140,240: Main Power Supply
150,250 : 테스트용 파워 서플라이 160 : 스위칭 보드150,250 Test Power Supply 160: Switching Board
260 : 스위칭부 270 : 제어부260: switching unit 270: control unit
상기 목적을 달성하기 위한 본 발명의 일 실시 예에 따른 반도체 메모리 테스트 장치는, 메인 파워 서플라이와; 테스트용 파워 서플라이 및 상기 테스트용 파워 서플라이로부터 공급되는 전원 또는 컴퓨터 장치의 메인 보드 내에 장착된 반도체 메모리 테스트를 위한 소켓을 통해 상기 메인 파워 서플라이로부터 공급되는 전원을 선택적으로 반도체 메모리에 공급하기 위한 스위칭 보드를 구비하는 반도체 메모리 테스트 장치에 있어서, 상기 스위칭 보드는 상기 소켓을 통해 메인 보드로부터 공급되는 신호를 인가받는 신호라인들은 반도체 메모리와 연결되는 신호라인들과 연결되고, 상기 소켓측의 전원단과 연결되는 전원단들은 제1 통합 전원단으로 연결되며, 상기 소켓측의 그라운드단과 연결되는 그라운드단들은 제1 통합 그라운드단으로 연결되고, 상기 반도체 메모리에 전원을 공급하기 위한 전원단들은 제2 통합 전원단으로 연결되며, 상기 반도체 메모리의 그라운드와 연결하기 위한 그라운드단들은 제2 통합 그라운드단으로 연결되어, 필요에 따라 상기 제1 및 제2 통합 전원단, 제1 및 제2 통합 그라운드단을 서로 연결 또는 차단하여 상기 메인 파워 서플라이 또는 테스트용 파워 서플라이의 전원을 상기 반도체 메모리에 공급하도록 된 것을 특징으로 한다.According to one or more exemplary embodiments, a semiconductor memory test apparatus includes a main power supply; Switching board for selectively supplying power supplied from the main power supply to the semiconductor memory through a test power supply and a power supply supplied from the test power supply or a socket for semiconductor memory test mounted in a main board of a computer device. In the semiconductor memory test apparatus including a signal line, the switching board is connected to the signal line is connected to the signal line connected to the semiconductor memory, the signal line is applied from the main board through the socket, the power supply terminal of the socket side Power stages are connected to a first integrated power stage, ground terminals connected to the ground terminal on the socket side are connected to a first integrated ground stage, and power stages for supplying power to the semiconductor memory are connected to a second integrated power stage. Connected to the semiconductor memory Ground terminals for connection with the ground are connected to a second integrated ground terminal, so as to connect or disconnect the first and second integrated power stages and the first and second integrated ground stages from each other, if necessary, the main power supply or test. It is characterized in that the power supply for the power supply to the semiconductor memory.
이하, 본 발명을 첨부된 도면을 참조로 하여 상세히 설명한다.Hereinafter, with reference to the accompanying drawings the present invention will be described in detail.
도 2는 본 발명에 따른 반도체 메모리 테스트 장치의 일 실시 예의 구성도를 도시한 것으로, 메인 보드(110)내에 장착된 메모리 테스트를 위한 소켓(120)을 통해 메모리 모듈(130)에 테스트를 위해 필요한 전원을 공급하기 위한 메인 파워 서플라이(140), 상기 메인 파워 서플라이(140)로부터 공급되는 전원과는 별도로 상기메모리 모듈(130)에 테스트를 위한 전원(2V∼5V)을 공급하기 위한 테스트용 파워 서플라이(150), 상기 테스트용 파워 서플라이(150) 또는 상기 소켓(120)을 통해 메인 파워 서플라이(140)로부터 공급되는 전원을 선택적으로 상기 메모리 모듈(130)에 공급하기 위한 스위칭 보드(160)로 구성된다.2 is a block diagram of an embodiment of a semiconductor memory test apparatus according to the present invention, which is required for testing a memory module 130 through a socket 120 for a memory test mounted in a main board 110. Test power supply for supplying power (2V to 5V) for testing to the memory module 130 separately from the power supply from the main power supply 140, the power supply from the main power supply 140 for supplying power. And a switching board 160 for selectively supplying power supplied from the main power supply 140 to the memory module 130 through the test power supply 150 or the socket 120. do.
여기서, 상기 테스트용 파워 서플라이(150)는 상기 메인 파워 서플라이(140)내에 종속적으로 구비하거나 또는 별개로 구성할 수도 있다.Here, the test power supply 150 may be provided in the main power supply 140 dependently or may be configured separately.
도 3은 상기 스위칭 보드(160)의 내부 결선도를 도시한 것으로, 소켓(120)을 통해 메인 보드(110)로부터 공급되는 신호를 인가받는 신호라인(Sig1)들은 메모리 모듈(130)과 연결되는 신호라인(Sig2)들과 연결되고, 소켓(120)측의 전원단과 연결되는 전원단(Vcc1)들은 통합 전원단(CVcc1)으로 연결되며, 소켓(120)측의 그라운드단과 연결되는 그라운드단(GND1)들은 통합 그라운드단(CGND1)으로 연결된다. 그리고 메모리 모듈(130)에 전원을 공급하기 위한 전원단(Vcc2)들은 통합 전원단(CVcc2)으로 연결되고, 메모리 모듈(130)의 그라운드와 연결되기 위한 그라운드단(GND2)들은 통합 그라운드단(CGND2)으로 연결된다.3 illustrates an internal connection diagram of the switching board 160. Signal lines Sig1 receiving a signal supplied from the main board 110 through the socket 120 are connected to the memory module 130. The power terminals Vcc1 connected to the lines Sig2 and connected to the power terminal of the socket 120 are connected to the integrated power terminal CVcc1, and the ground terminal GND1 connected to the ground terminal of the socket 120 side. Are connected to the integrated ground terminal CGND1. The power terminals Vcc2 for supplying power to the memory module 130 are connected to the integrated power terminal CVcc2, and the ground terminals GND2 for connecting to the ground of the memory module 130 are integrated ground terminals CGND2. ).
상기와 같이 구성된 본 발명의 일 실시 예에서 상기 메인 파워 서플라이(140)에서 제공되는 전원을 이용하여 메모리 테스트를 할 경우, 작업자는 스위칭 보드(160)의 통합 전원단(CVcc1)은 통합 전원단(CVcc2)과 연결시키고, 통합 그라운드단(CGND1)은 통합 그라운드단(CGND2)과 연결시킨다. 이때, 연결은 점퍼선 또는 패턴 솔더링으로 행한다.In one embodiment of the present invention configured as described above when the memory test using the power provided from the main power supply 140, the operator is the integrated power terminal CVcc1 of the switching board 160 is integrated power stage ( CVcc2), and the integrated ground terminal CGND1 is connected to the integrated ground terminal CGND2. At this time, connection is performed by jumper wire or pattern soldering.
그리고 메인 파워 서플라이(140)로부터 전원을 공급하면 이는 메인보드(110)에 설치된 소켓(120)을 통해 상기 스위칭 보드(160)의 전원단(Vcc1)에 공급되며, 전원단(Vcc1)의 전원은 통합 전원단(CVcc1)과 통합 전원단(CVcc2)을 통해 전원단(Vcc2)으로 공급되어 스위칭 보드(160)에 삽입되어 있는 메모리 모듈(130)로 공급되게 된다.When the power is supplied from the main power supply 140, it is supplied to the power terminal Vcc1 of the switching board 160 through the socket 120 installed on the main board 110, and the power of the power terminal Vcc1 is The power supply terminal Vcc2 is supplied to the memory module 130 inserted into the switching board 160 through the integrated power supply terminal CVcc1 and the integrated power supply terminal CVcc2.
이때, 그라운드는 그라운드단(GND1)이 통합 그라운드단(CGND1)을 통해 통합 그라운드단(CGND2)과 연결되고, 통합 그라운드단(CGND2)이 그라운드단(GND2)과 연결되어 스위칭 보드(160)에 삽입되어 있는 메모리 모듈(130)의 그라운드와 연결되게 된다.In this case, the ground terminal GND1 is connected to the integrated ground terminal CGND2 through the integrated ground terminal CGND1, and the integrated ground terminal CGND2 is connected to the ground terminal GND2 and inserted into the switching board 160. It is connected to the ground of the memory module 130.
상기의 경우 테스트를 위한 각종 신호들은 상기 신호라인(Sig1),(Sig2)을 통해 메인 보드(110)의 소켓(120) 및 스위칭 보드(160)를 통해 메모리 모듈(130)로 제공된다.In this case, various signals for the test are provided to the memory module 130 through the socket 120 of the main board 110 and the switching board 160 through the signal lines Sig1 and Sig2.
상기와는 달리 테스트용 파워 서플라이(150)로부터 전원을 공급하고자 할 경우,작업자는 상기 통합 전원단(CVcc1)과 통합 전원단(CVcc2)의 연결을 차단하고 통합 그라운드단(CGND1)과 통합 그라운드단(CGND2)의 연결을 차단한다. 연결의 차단은 상기 연결을 위해 사용한 점퍼선이나 패턴 솔더링을 없애면 되며, 연결을 차단하면 메인 파워 서플라이(140)로부터 메모리 모듈(130)로의 전원공급은 완전히 차단된다.Unlike the above, when the user wants to supply power from the test power supply 150, the worker cuts off the connection between the integrated power terminal CVcc1 and the integrated power terminal CVcc2, and integrates the integrated ground terminal CVG1 and the integrated ground terminal. Disconnect (CGND2). The disconnection of the connection may be performed by removing the jumper wire or the pattern soldering used for the connection. When the connection is interrupted, the power supply from the main power supply 140 to the memory module 130 is completely blocked.
그리고 테스트용 파워 서플라이(150)로부터 전원을 공급하면 이는 상기 통합 전원단(CVcc2)으로 인가되어 전원단(Vcc2)을 통해 메모리 모듈(130)로 공급되며, 그라운드 역시 마찬가지이다.When power is supplied from the test power supply 150, it is applied to the integrated power supply terminal CVcc2 and supplied to the memory module 130 through the power supply terminal Vcc2, and the ground is the same.
이 경우도 역시 테스트를 위한 각종 신호들은 상기 신호라인(Sig1),(Sig2)을 통해 메인 보드(110)의 소켓(120) 및 스위칭 보드(160)를 통해 메모리 모듈(130)로 제공된다.In this case, the various signals for the test are also provided to the memory module 130 through the socket 120 of the main board 110 and the switching board 160 through the signal lines Sig1 and Sig2.
도 4는 본 발명에 따른 반도체 메모리 테스트 장치의 다른 실시 예의 구성도를 도시한 것으로, 메인 보드(210) 및 메모리 모듈(230)에 필요한 전원을 공급하기 위한 메인 파워 서플라이(240)와, 상기 메인 파워 서플라이(240)로부터 공급되는 전원과는 별도로 메모리 모듈(230)에 테스트를 위한 전원(2V∼5V)을 공급하기 위한 테스트용 파워 서플라이(250)와, 상기 테스트용 파워 서플라이(250) 또는 상기 메인 파워 서플라이(240)로부터 공급되는 전원을 소켓(220)을 통해 선택적으로 메모리 모듈(230)에 공급하기 위한 스위칭부(260)와, 상기 스위칭부(260)의 스위칭 제어를 위한 제어부(270)로 구성되며, 상기 제어부(270)의 기능은 메인 보드(210) 내의 도시하지 않은 CPU가 행할 수 있도 있다.4 is a block diagram of another embodiment of a semiconductor memory test apparatus according to the present invention. The main power supply 240 for supplying power to the main board 210 and the memory module 230, and the main In addition to the power supplied from the power supply 240, the test power supply 250 for supplying the power (2V to 5V) for the test to the memory module 230, the test power supply 250 or the Switching unit 260 for selectively supplying the power supplied from the main power supply 240 to the memory module 230 through the socket 220, and the control unit 270 for switching control of the switching unit 260 The controller 270 may perform a function of a CPU (not shown) in the main board 210.
상기 실시 예와 마찬가지로 상기 테스트용 파워 서플라이(250)는 상기 메인 파워 서플라이(240)내에 종속적으로 구비하거나 또는 별개로 구성할 수도 있다.Similar to the above embodiment, the test power supply 250 may be provided in the main power supply 240 dependently or separately.
상기 테스트용 파워 서플라이(250)는 상기 메인 파워 서플라이(240)로부터 소정의 전원을 공급받아 메모리 모듈(230)에 테스트용 전원을 공급하도록 구성할 수 있음은 물론이다.The test power supply 250 may be configured to receive a predetermined power from the main power supply 240 to supply test power to the memory module 230.
상기 스위칭부(260)는 도 5에 도시한 바와 같이, 메인 파워 서플라이(240)의 전원단(Vcc1)과 테스트용 파워 서플라이(250)의 전원단(Vcc2)으로부터 공급되는 전원을 스위칭하여 소켓(220)의 전원단(Vcc)으로 공급하기 위한 전원용 스위치(SW1)와, 메인 파워 서플라이(240)의 그라운드단(GND1) 또는 테스트용 파워 서플라이(250)의 그라운드단(GND2)을 소켓(220)의 그라운드단(GND)과 연결하기 위한 그라운드용 스위치(SW2)로 구성된다. 여기서, 상기 전원용 스위치(SW1)와 그라운드용 스위치(SW2)는 각각 1개씩만 도시하였으나, 이는 메모리 모듈(230)의 테스트를 위해 소켓(220)에 필요한 전원단과 그라운드단 만큼 구비됨은 물론이다.As illustrated in FIG. 5, the switching unit 260 switches the power supplied from the power supply terminal Vcc1 of the main power supply 240 and the power supply terminal Vcc2 of the test power supply 250 to form a socket ( The power supply switch SW1 for supplying the power supply terminal Vcc of the 220 and the ground terminal GND1 of the main power supply 240 or the ground terminal GND2 of the test power supply 250 are connected to the socket 220. It is composed of a ground switch (SW2) for connecting to the ground terminal (GND) of the. Here, although only one power switch SW1 and one ground switch SW2 are illustrated, each of the power switch SW1 and the ground switch SW2 may be provided as many as the power terminal and the ground terminal required for the test of the memory module 230.
상기와 같이 구성된 실시 예에서 메모리 테스트를 위해 메인 파워 서플라이(240)의 전원을 이용하고자 할 경우, 작업자의 키입력 등의 제어를 통해 제어부(270)에서는 메인 파워 서플라이(240)의 전원을 선택하도록 스위칭부(260)에 제어신호를 제공한다.In the embodiment configured as described above, when the power of the main power supply 240 is to be used for the memory test, the controller 270 selects the power of the main power supply 240 through control of a key input of an operator. The control unit 260 provides a control signal.
이에 따라 스위칭부(260)의 전원용 스위치(SW1)와 그라운드용 스위치(SW2)는 각각 단자(a)로 스위칭되며, 상기 스위치(SW1),(SW2)의 스위칭에 따라 메인 파워 서플라이(240)의 전원단(Vcc1)이 소켓(220)의 전원단(Vcc)과 연결되어 메인 파워 서플라이(240)의 전원이 소켓(220)으로 제공되며, 메인 파워 서플라이(240)의 그라운드단(GND1)이 소켓(220)의 그라운드단(GND)과 연결되게 된다. 따라서 소켓(220)을 통해 메인 파워 서플라이(240)의 전원이 메모리 모듈(230)에 공급되게 된다.Accordingly, the power switch SW1 and the ground switch SW2 of the switching unit 260 are respectively switched to the terminal a, and the main power supply 240 is switched according to the switching of the switches SW1 and SW2. The power supply terminal Vcc1 is connected to the power supply terminal Vcc of the socket 220 so that the power supply of the main power supply 240 is provided to the socket 220, and the ground end GND1 of the main power supply 240 is the socket. It is connected to the ground terminal (GND) of (220). Therefore, the power of the main power supply 240 is supplied to the memory module 230 through the socket 220.
상기와는 달리 메모리 테스트를 위해 테스트용 파워 서플라이(250)의 전원을 이용하고자 할 경우, 작업자의 키입력 등의 제어를 통해 제어부(270)에서는 테스트용 파워 서플라이(250)의 전원을 선택하도록 스위칭부(260)에 제어신호를 제공한다.Unlike the above, when the power of the test power supply 250 is to be used for the memory test, the controller 270 switches to select the power of the test power supply 250 through control of a key input of an operator. The control unit 260 provides a control signal.
이에 따라 스위칭부(260)의 전원용 스위치(SW1)와 그라운드용 스위치(SW2)는각각 단자(b)로 스위칭되며, 상기 스위치(SW1),(SW2)의 스위칭에 따라 테스트용 파워 서플라이(250)의 전원단(Vcc2)이 소켓(220)의 전원단(Vcc)과 연결되어 테스트용 파워 서플라이(250)의 전원이 소켓(220)으로 제공되며, 테스트용 파워 서플라이(250)의 그라운드단(GND2)이 소켓(220)의 그라운드단(GND)과 연결되게 된다. 따라서 소켓(220)을 통해 테스트용 파워 서플라이(250)의 전원이 메모리 모듈(230)에 공급되게 된다.Accordingly, the power switch SW1 and the ground switch SW2 of the switching unit 260 are respectively switched to the terminal b, and the test power supply 250 is switched according to the switching of the switches SW1 and SW2. The power supply terminal (Vcc2) is connected to the power supply terminal (Vcc) of the socket 220, the power supply of the test power supply 250 is provided to the socket 220, the ground end (GND2) of the test power supply 250 ) Is connected to the ground terminal GND of the socket 220. Therefore, the power of the test power supply 250 is supplied to the memory module 230 through the socket 220.
이상과 같이 본 발명은 메인 파워 서플라이(140),(240)의 전원 또는 테스트용 파워 서플라이(150),(250)의 전원을 선택적으로 메모리 모듈(130),(230)에 공급하여 메모리 테스트를 행할 수 있게 되므로 테스트용 파워 서플라이(150),(250)의 전원을 이용한 메모리 테스트시 메인 파워 서플라이(140),(240)에 의한 영향을 완전히 배제시킬 수 있게 된다.As described above, the present invention selectively supplies the power of the main power supply 140 and 240 or the power of the test power supply 150 and 250 to the memory modules 130 and 230 to perform a memory test. Since it can be performed, it is possible to completely exclude the influence of the main power supply 140, 240 during the memory test using the power of the test power supply 150, 250.
본 발명은 상기에 기술된 실시 예에 의해 한정되지 않고, 당업자들에 의해 다양한 변형 및 변경을 가져올 수 있으며, 이는 첨부된 청구항에서 정의되는 본 발명의 취지와 범위에 포함된다.The present invention is not limited to the above described embodiments, and various modifications and changes can be made by those skilled in the art, which are included in the spirit and scope of the present invention as defined in the appended claims.
이상에서 살펴본 바와 같이 본 발명은, 컴퓨터 장치의 메인 보드를 이용한 반도체 메모리의 테스트시 메인 파워 서플라이 외에 별도의 테스트용 파워 서플라이를 구비하여 메인 파워 서플라이 또는 테스트용 파워 서플라이의 전원을 선택적으로 사용하여 메모리 테스트를 실행할 수 있게 됨으로써 전원의 간섭을 배제할 수있어 반도체 메모리의 테스트 성능을 향상시킬 수 있게 된다.As described above, the present invention provides a test power supply in addition to the main power supply when testing a semiconductor memory using a main board of a computer device, and selectively uses a power supply of a main power supply or a test power supply. By being able to run the test, interference from the power supply can be eliminated, which improves the test performance of the semiconductor memory.
Claims (2)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2001-0004775A KR100390093B1 (en) | 2001-02-01 | 2001-02-01 | Test apparatus for semiconductor memory |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2001-0004775A KR100390093B1 (en) | 2001-02-01 | 2001-02-01 | Test apparatus for semiconductor memory |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20010074065A KR20010074065A (en) | 2001-08-04 |
| KR100390093B1 true KR100390093B1 (en) | 2003-07-04 |
Family
ID=19705189
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR10-2001-0004775A KR100390093B1 (en) | 2001-02-01 | 2001-02-01 | Test apparatus for semiconductor memory |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100390093B1 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2014051726A1 (en) * | 2012-09-27 | 2014-04-03 | Intel Corporation | Testing device for validating stacked semiconductor devices |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110047557B (en) * | 2019-04-18 | 2021-01-05 | 环旭电子股份有限公司 | Enterprise-level solid state disk function testing device and method |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5963896A (en) * | 1982-10-04 | 1984-04-11 | Toshiba Corp | Remote supervisory and controlling device |
| KR20000062552A (en) * | 1999-02-16 | 2000-10-25 | 아끼구사 나오유끼 | Semiconductor device having test mode entry circuit |
| KR20010001001U (en) * | 1999-06-23 | 2001-01-15 | 김영환 | Apparatus for testing a memory module of a semiconductor memory device |
| US6226200B1 (en) * | 1999-11-17 | 2001-05-01 | Motorola Inc. | In-circuit memory array bit cell threshold voltage distribution measurement |
-
2001
- 2001-02-01 KR KR10-2001-0004775A patent/KR100390093B1/en not_active IP Right Cessation
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5963896A (en) * | 1982-10-04 | 1984-04-11 | Toshiba Corp | Remote supervisory and controlling device |
| KR20000062552A (en) * | 1999-02-16 | 2000-10-25 | 아끼구사 나오유끼 | Semiconductor device having test mode entry circuit |
| KR20010001001U (en) * | 1999-06-23 | 2001-01-15 | 김영환 | Apparatus for testing a memory module of a semiconductor memory device |
| US6226200B1 (en) * | 1999-11-17 | 2001-05-01 | Motorola Inc. | In-circuit memory array bit cell threshold voltage distribution measurement |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2014051726A1 (en) * | 2012-09-27 | 2014-04-03 | Intel Corporation | Testing device for validating stacked semiconductor devices |
| US9599661B2 (en) | 2012-09-27 | 2017-03-21 | Intel Corporation | Testing device for validating stacked semiconductor devices |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20010074065A (en) | 2001-08-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP1123514A1 (en) | Remote test module for automatic test equipment | |
| KR20060122757A (en) | Channel switching circuit | |
| US7372288B2 (en) | Test apparatus for testing multiple electronic devices | |
| US7913002B2 (en) | Test apparatus, configuration method, and device interface | |
| KR100390093B1 (en) | Test apparatus for semiconductor memory | |
| US7348784B2 (en) | Error factor acquisition device, method, program, and recording medium | |
| US20060041811A1 (en) | Circuit for testing power down reset function of an electronic device | |
| US5393991A (en) | Hybrid integrated circuit device having burn-in testing means | |
| EP1724598A1 (en) | Semiconductor device test equipment and device interface board | |
| US5753982A (en) | Apparatus for supplying power to a peripheral device from computer system | |
| JP5461394B2 (en) | Test wafer unit and test system | |
| US6321174B1 (en) | Apparatus and method for testing add-on device of a computer system | |
| US20040237013A1 (en) | Apparatus and method for sensing emulator cable orientation while providing signal drive capability | |
| JPH07168655A (en) | Changeover control device of serial communication port and optical communication port and its driving method | |
| US20040064763A1 (en) | Apparatus and method for a trace system on a chip having multiple processing units | |
| KR100606750B1 (en) | apparatus for downloading program, which is used for handy set | |
| CN110781049A (en) | Automatic identifying and expanding device for JTAG link | |
| CN113341295B (en) | Test jig and test system | |
| JPS63218880A (en) | Board test system | |
| JP4066265B2 (en) | Contact ring of semiconductor test equipment | |
| US20100052767A1 (en) | Semiconductor module | |
| JPH11183548A (en) | Ic connection testing method | |
| JP4043201B2 (en) | Electronic circuit unit with test connector | |
| KR100835466B1 (en) | Structure for increasing the functions of pin electronics | |
| KR100266777B1 (en) | Jig for tuner measurement |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20070518 Year of fee payment: 5 |
|
| LAPS | Lapse due to unpaid annual fee |