JPH11183548A - Ic connection testing method - Google Patents
Ic connection testing methodInfo
- Publication number
- JPH11183548A JPH11183548A JP9347501A JP34750197A JPH11183548A JP H11183548 A JPH11183548 A JP H11183548A JP 9347501 A JP9347501 A JP 9347501A JP 34750197 A JP34750197 A JP 34750197A JP H11183548 A JPH11183548 A JP H11183548A
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- stage
- terminal
- substrate
- power source
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Abstract
Description
【0001】[0001]
【発明の属する技術分野】本発明は、電子計算機内部に
おいて半導体素子,スイッチ,電源等の電気部品を、ハ
ンダ等の金属導電体やコネクタを用いて接続した閉回路
に、電気信号を供給して動作させる基板構成に関し、特
に基板上に実装された集積回路(以下、ICと略す)と
基板配線との接続試験方法に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for supplying an electric signal to a closed circuit in which an electronic component such as a semiconductor element, a switch, and a power supply is connected using a metal conductor such as solder or a connector inside an electronic computer. More particularly, the present invention relates to a method of testing a connection between an integrated circuit (hereinafter abbreviated as IC) mounted on a substrate and a substrate wiring.
【0002】[0002]
【従来の技術】従来、コンピュータ等の電子計算機に搭
載される基板においては、その実装の多種化・高密度化
に伴い、基板上に実装されたICと配線の接続を確認す
る接続試験が不可欠である。2. Description of the Related Art Conventionally, on a board mounted on a computer such as a computer, a connection test for confirming a connection between an IC mounted on the board and a wiring is indispensable due to the diversification and high density of mounting. It is.
【0003】このような接続試験方法の一例として、特
開平7−84008号公報記載の「評価用半導体集積回
路及びこれを用いた試験方法」につき、簡略に概要を説
明する。As an example of such a connection test method, a brief description will be given of an “evaluation semiconductor integrated circuit and a test method using the same” described in JP-A-7-84008.
【0004】従来技術においては、IC内部において、
1つの機能別回路ブロックに対し独立に電源電圧を供給
して消費電流を検出し、その評価を行うことを目的とし
ている。In the prior art, in an IC,
It is an object of the present invention to independently supply a power supply voltage to one functional circuit block, detect a current consumption, and evaluate the current consumption.
【0005】図6に示すように、互いに機能が異なる複
数の回路ブロックをICチップ上に形成し、回路ブロッ
クの電源電圧入力端子を、各回路ブロックに共通の内部
電源配線に接続せず、ICチップ上に設けた専用の電極
パッドに接続する。これにより、その電極パッドを介し
て回路ブロックに独立に電源電圧を供給自在にしてい
る。As shown in FIG. 6, a plurality of circuit blocks having different functions are formed on an IC chip, and a power supply voltage input terminal of the circuit block is not connected to an internal power supply wiring common to each circuit block. Connect to dedicated electrode pads provided on the chip. Thus, the power supply voltage can be freely supplied to the circuit block independently via the electrode pad.
【0006】上述の、互いに機能が異なる複数の回路ブ
ロックを有するICに対し、1つの回路ブロックのみに
電流検出器を介して電源電圧を供給することによって、
この回路ブロックのみで消費される電流を測定する。こ
うして、1つの回路ブロックに対して独立に動作電流お
よび非動作電流を測定する。したがってこの回路ブロッ
クを他の回路ブロックと独立に評価することも可能とな
る。By supplying a power supply voltage to only one circuit block via a current detector to the IC having a plurality of circuit blocks having different functions from each other,
The current consumed only by this circuit block is measured. Thus, the operating current and the non-operating current are measured independently for one circuit block. Therefore, this circuit block can be evaluated independently of other circuit blocks.
【0007】また、回路ブロックの1つに大きな異常電
流が流れ、他の正常な回路ブロックに悪影響を与える恐
れがある場合には、異常のある回路ブロックには電源電
圧を供給しないことにより、正確な評価を行うことがで
きる。If a large abnormal current flows through one of the circuit blocks, which may adversely affect other normal circuit blocks, the power supply voltage is not supplied to the abnormal circuit block, so that accurate operation can be achieved. Evaluation can be performed.
【0008】[0008]
【発明が解決しようとする課題】このような従来技術の
IC接続試験方法は、これを実施するために、IC内部
の回路ブロック毎にそれぞれ専用の電極パッド及び外部
端子を必要とする。よって、IC内部の回路ブロック数
が増加した場合、これに比例して専用パッド及び外部端
子の数も増加し、ICチップ上の配線や端子配線が複雑
化する。これによりICチップの表面積拡大、回路ブロ
ック評価工数の増加に伴うコスト上昇が避けられない。Such a prior art IC connection test method requires dedicated electrode pads and external terminals for each circuit block inside the IC in order to carry out the method. Therefore, when the number of circuit blocks inside the IC increases, the number of dedicated pads and the number of external terminals increase in proportion to the increase, and wiring and terminal wiring on the IC chip become complicated. As a result, an increase in the surface area of the IC chip and an increase in cost due to an increase in the number of steps for evaluating the circuit block are inevitable.
【0009】また、複数のICが実装、配線された基板
上において、従来技術のIC接続試験を適用しようとす
る場合、各IC内部の回路ブロック毎に試験を実施する
ことになり、多大な工数を費やさなければならない。し
かも基板に実装、配線された全てのICに対し、ICの
内部共通の電源線に加え回路ブロック試験専用の電極パ
ッド及び外部端子を設けることは、極めて非効率的であ
るとともに、基板上の配線レイアウトに大きな影響を与
えてしまう恐れもある。Further, when applying a conventional IC connection test to a substrate on which a plurality of ICs are mounted and wired, a test is performed for each circuit block inside each IC, which requires a large number of man-hours. Have to spend. In addition, it is extremely inefficient to provide an electrode pad and an external terminal dedicated to a circuit block test in addition to a common power supply line inside the IC for all the ICs mounted and wired on the board, and it is extremely inefficient. There is a risk that the layout will be greatly affected.
【0010】本発明は、基板に実装、配線されたICの
接続試験を安価、迅速及び正確に実施することのできる
試験方法の提供を目的としている。SUMMARY OF THE INVENTION An object of the present invention is to provide a test method capable of performing an inexpensive, quick and accurate connection test of an IC mounted and wired on a substrate.
【0011】また本発明では、複雑なIC内部回路や多
数の外部端子を必要とせずに、基板に実装IC各々につ
いて個別に試験することができ、単一電源を用いた方法
よりも精度の高い接続試験が実施可能な試験方法の提供
を目的としている。Further, according to the present invention, each of the mounted ICs can be individually tested on the board without requiring a complicated IC internal circuit or a large number of external terminals, and the accuracy is higher than the method using a single power supply. The purpose is to provide a test method that can perform a connection test.
【0012】さらに言うならば本発明は、ICの出力端
子および入出力端子にあらかじめ備えられているハイイ
ンピーダンス機能(以下HI−Z)を利用し、リーク電
流の方向を確定させることにより、基板に実装、配線さ
れた任意のICの接続試験を行い得るIC接続試験方法
の提供を目的としている。More specifically, the present invention utilizes a high impedance function (hereinafter referred to as HI-Z) provided in advance at an output terminal and an input / output terminal of an IC to determine the direction of a leak current, thereby providing It is an object of the present invention to provide an IC connection test method capable of performing a connection test of an arbitrary mounted and wired IC.
【0013】このHI−Zは、共通バスを介して互いに
データ授受を行う複数のICにおいて、該当データに無
関係のICを共通バスから切離させるために設定する機
能である。それにより、任意のICの双方向(入出力兼
用)端子や出力端子からの出力信号を無効にしたり、信
号自体を出力させないようにすることができ、昨今のI
Cのほとんどに、標準的に備わっている。The HI-Z is a function for setting a plurality of ICs that exchange data with each other via a common bus in order to disconnect an IC irrelevant to the data from the common bus. As a result, it is possible to invalidate the output signal from the bidirectional (input / output) terminal or output terminal of an arbitrary IC or not to output the signal itself.
Most of C are standard.
【0014】[0014]
【課題を解決するための手段】本発明のIC接続試験方
法は、基板上に実装される前段ICと、該基板上に実装
され前記前段ICに接続される後段ICと、前記前段I
C及び後段ICからそれぞれ引き出され、前記基板外に
接地を設ける接地線と、前記前段IC及び後段ICにそ
れぞれ個別に接続され、各々のICに任意の電圧を供給
する可変調整可能な第1及び第2の電源を有し、前記前
段IC内に設けられ、前記第1の電源から供給される電
流を出力端子から流出させる出力バッファと、前記後段
IC内に設けられ、入力端子から流入する電流を前記第
2の電源に対して供給する入力バッファとを接続して構
成される閉回路において、前記第1および第2の電源で
相異なる電圧を設定し、該電圧差によって発生するリー
ク電流を測定することを特徴とする。According to the present invention, there is provided an IC connection test method, comprising: a first-stage IC mounted on a substrate; a second-stage IC mounted on the substrate and connected to the first-stage IC;
C and a ground line extending from the rear-stage IC to provide a ground outside the substrate, and a first and a variably-adjustable first line and a variably-adjustable line that are individually connected to the front-stage IC and the rear-stage IC and supply an arbitrary voltage to each IC. An output buffer that has a second power supply and is provided in the preceding IC and causes a current supplied from the first power supply to flow out of an output terminal; and a current that is provided in the subsequent IC and flows in from an input terminal. In a closed circuit configured by connecting an input buffer that supplies the second power to the first power supply, different voltages are set for the first and second power supplies, and a leakage current generated by the voltage difference is set. It is characterized by measuring.
【0015】またさらに、本発明は上記の構成に加え
て、前記前段ICの出力バッファと前記第2のICの入
力バッファとを接続する線から前記基板外に引き出され
る外部端子を有し、前記前段IC及び後段ICのいずれ
かをハイインピーダンスに設定して電流を遮断し、前記
外部端子とハイインピーダンスを設定されていないIC
に接続される電源の間で構成される閉回路において、前
記ハイインピーダンスを設定されていないICに接続さ
れる電源と前記外部端子との間の電圧差によって発生す
るリーク電流を測定することを特徴とする。Still further, according to the present invention, in addition to the above configuration, the semiconductor device further comprises an external terminal drawn out of the substrate from a line connecting the output buffer of the pre-stage IC and the input buffer of the second IC. Any one of the pre-stage IC and the post-stage IC is set to high impedance to interrupt the current, and the external terminal and the IC not set to high impedance
And measuring a leakage current generated by a voltage difference between a power supply connected to an IC not set to the high impedance and the external terminal in a closed circuit formed between power supplies connected to the IC. And
【0016】[0016]
【発明の実施の形態】本発明の一実施例について、図面
を参照して詳細に説明する。DESCRIPTION OF THE PREFERRED EMBODIMENTS One embodiment of the present invention will be described in detail with reference to the drawings.
【0017】図1において、基板1上に2つのIC2お
よび3が実装されている。両ICの電源端子21および
31には、それぞれ電源4および5が接続されており、
各ICに対して任意の電圧をかけることができる。両I
Cは信号端子23および32の間をボンディングワイヤ
で接続されており、それとは別に、基板外のGNDで共
通に接地されている。In FIG. 1, two ICs 2 and 3 are mounted on a substrate 1. Power supplies 4 and 5 are connected to power supply terminals 21 and 31 of both ICs, respectively.
Any voltage can be applied to each IC. Both I
C is connected between the signal terminals 23 and 32 by a bonding wire, and is separately grounded by GND outside the substrate.
【0018】IC2は、入力バッファ6,内部論理回路
8,および出力バッファ7により構成されている。これ
らの構成要素は、ボンディングワイヤによって相互に接
続されており、前述の電源4から電圧供給を受けるとも
に、GNDで接地されている。The IC 2 includes an input buffer 6, an internal logic circuit 8, and an output buffer 7. These components are interconnected by bonding wires, receive a voltage supply from the power supply 4 described above, and are grounded by GND.
【0019】出力バッファ7は、図2に示すように、2
つのトランジスタ11と2つの保護ダイオード10によ
って、出力端子23からのみ電流を流出し得る。また、
入力バッファも同様に、2つの保護ダイオード10とト
ランジスタ11によって、入力端子22から入力された
電流を電源端子21に対してのみ流出することができ
る。なお、IC3の構成はIC2と同一であるので、説
明は割愛する。As shown in FIG. 2, the output buffer 7
With one transistor 11 and two protection diodes 10, current can flow out only from the output terminal 23. Also,
Similarly, the input buffer can allow the current input from the input terminal 22 to flow out only to the power supply terminal 21 by the two protection diodes 10 and the transistor 11. Since the configuration of IC3 is the same as that of IC2, the description is omitted.
【0020】次に、本発明のIC接続試験方法の動作に
ついて順を追って説明する。Next, the operation of the IC connection test method of the present invention will be described step by step.
【0021】電源4および5の電圧が等しくなるよう
に、2つのICの電源電圧を設定し、IC2の信号端子
から”H”を出力させるように、基板入力端子への印加
電圧を設定する。そして、この状態における基板1の消
費電流(電源電流)を測定する。The power supply voltages of the two ICs are set so that the voltages of the power supplies 4 and 5 are equal, and the voltage applied to the substrate input terminal is set so that "H" is output from the signal terminal of the IC2. Then, the current consumption (power supply current) of the substrate 1 in this state is measured.
【0022】このとき、電源4と電源5の間では、電源
4→IC2(電源端子21→トランジスタ11→出力端
子23→)ボンディングワイヤ→IC3(入力端子32
→保護ダイオード10→電源端子31)→電源5という
閉回路が形成される。その様子を図3に示す。なお、こ
の段階では、2つの電源電圧は等しいため、閉回路内に
両電源間のリーク電流は発生しない。At this time, between power supply 4 and power supply 5, power supply 4 → IC2 (power supply terminal 21 → transistor 11 → output terminal 23 →) bonding wire → IC3 (input terminal 32)
A closed circuit of → protection diode 10 → power supply terminal 31) → power supply 5 is formed. This is shown in FIG. At this stage, since the two power supply voltages are equal, no leak current occurs between the two power supplies in the closed circuit.
【0023】続いて、2つの電源電圧を調節し、閉回路
内で電圧差を生じさせる。このとき、電圧差が大きすぎ
ると過電流が発生し、バッファを破壊する恐れがあるの
で、電圧差が0.5Vになるよう、電源4の電圧=5.
0V,電源5の電圧=4.5Vに設定する。そして出力
端子23から”H”を出力させるような、入力端子22
への印加電圧を設定する。Subsequently, the two power supply voltages are adjusted to create a voltage difference in the closed circuit. At this time, if the voltage difference is too large, an overcurrent may occur and the buffer may be destroyed, so that the voltage of the power supply 4 = 5.
0 V and the voltage of the power supply 5 are set to 4.5 V. Then, the input terminal 22 that outputs “H” from the output terminal 23
Set the applied voltage to.
【0024】2つの電源間の閉回路が正しく接続されて
いる場合、即ち2つのIC間の接続に異常がない場合
は、電圧差によって、図3の太線矢印で示した経路を通
り一定のリーク電流が発生する。このときの基板1の消
費電流は、2つの電源間のリーク電流を含んでいるの
で、先に測定した消費電流の値から変動する。この変化
を読みとることで、基板1上に実装された2つのICの
接続状態を確認する。When the closed circuit between the two power supplies is correctly connected, that is, when there is no abnormality in the connection between the two ICs, a constant leak is caused by the voltage difference through the path indicated by the thick arrow in FIG. An electric current is generated. Since the current consumption of the substrate 1 at this time includes a leak current between the two power supplies, the current consumption fluctuates from the previously measured current consumption value. By reading this change, the connection state of the two ICs mounted on the board 1 is confirmed.
【0025】次に、本発明の第2の実施例について、図
面を参照して説明する。Next, a second embodiment of the present invention will be described with reference to the drawings.
【0026】図4に示すように、基板1上の、2つのI
C間のボンディングワイヤから、外部端子12が引き出
されている。また、第1の実施例と同様に、基板1に2
系統の電源を配し、電源4をIC2の電源端子に、電源
5をIC3の電源端子にそれぞれ接続する。そして、そ
れぞれのIC中の内部論理回路8には、HI−Z機能を
設定するためのHI−Z設定端子24および34を設け
る。As shown in FIG. 4, two I
The external terminal 12 is drawn out from the bonding wire between C. Also, as in the first embodiment, two
A power supply for the system is arranged, and the power supply 4 is connected to the power supply terminal of the IC 2 and the power supply 5 is connected to the power supply terminal of the IC 3. The internal logic circuit 8 in each IC is provided with HI-Z setting terminals 24 and 34 for setting the HI-Z function.
【0027】電源4から外部端子12の間の接続を確認
するため、電源4と電源5の電圧を同じ値に調整する。
本実施例でも第1の実施例と同様に双方5.0Vに調節
するものとする。それから、HI−Z設定端子34から
信号を入力し、IC3のHI−Z機能を動作させるとと
もに、IC2の接続を切り離した状態にさせる信号を、
HI−Z設定端子24から入力する。こうして、電源5
から外部端子12の間の接続試験中は、IC2(電源
4)の電源電圧、信号端子のHI−Zを維持し、試験の
対象外に保つ。In order to confirm the connection between the power supply 4 and the external terminal 12, the voltages of the power supply 4 and the power supply 5 are adjusted to the same value.
In this embodiment as well, both are adjusted to 5.0 V as in the first embodiment. Then, a signal is input from the HI-Z setting terminal 34 to operate the HI-Z function of the IC 3 and to disconnect the connection of the IC 2 from the signal.
Input from the HI-Z setting terminal 24. Thus, the power supply 5
During the connection test from to the external terminal 12, the power supply voltage of the IC 2 (power supply 4) and the signal terminal HI-Z are maintained and are not subjected to the test.
【0028】信号端子をHI−Zにすることにより、電
源5と外部端子11の間では、外部端子12→IC3
(入力端子32→保護ダイオード10→電源端子31)
→電源5という、図7に示すような閉回路が形成され
る。By setting the signal terminal to HI-Z, between the power supply 5 and the external terminal 11, the external terminal 12 → IC3
(Input terminal 32 → protection diode 10 → power supply terminal 31)
→ A closed circuit as shown in FIG.
【0029】信号端子をHI−Zに設定した後、電源4
を0Vに設定し、外部端子から印加電圧を与える。この
際、外部端子への印加電圧が大きすぎると、過電流の発
生によりバッファを破壊してしまう恐れがあるので、こ
れは(0V<電圧差<0.5V)の範囲に設定すること
が望ましい。After setting the signal terminal to HI-Z, the power supply 4
Is set to 0 V, and an applied voltage is applied from an external terminal. At this time, if the voltage applied to the external terminal is too high, the buffer may be destroyed due to the occurrence of an overcurrent. Therefore, it is desirable to set the voltage in the range of (0 V <voltage difference <0.5 V). .
【0030】電源5から外部端子12の間の接続が正常
であれば、この間の電圧差により、図5の太線矢印に示
す経路で、一定のリーク電流が発生する。このリーク電
流を測定することにより、IC3と外部端子12間の接
続を確認することができる。If the connection between the power supply 5 and the external terminal 12 is normal, a constant leak current is generated in the path indicated by the thick arrow in FIG. By measuring the leak current, the connection between the IC 3 and the external terminal 12 can be confirmed.
【0031】反対に、電源4から外部端子12の接続試
験を実施した場合、設定した2つの電源電圧を入れ替
え、かつIC3のHI−Z機能を設定するための信号を
HI−Z設定端子34に入力する。以下、電源5と外部
端子12間の場合と同様に、電源4の電圧を0にし、外
部端子12から0.5V程度の電圧をかけてリーク電流
を測定し、IC2と外部端子12間の接続を確認する。On the other hand, when the connection test of the power supply 4 to the external terminal 12 is performed, the two power supply voltages that have been set are exchanged, and a signal for setting the HI-Z function of the IC 3 is sent to the HI-Z setting terminal 34. input. Thereafter, as in the case between the power supply 5 and the external terminal 12, the voltage of the power supply 4 is set to 0, a leak current is measured by applying a voltage of about 0.5 V from the external terminal 12, and the connection between the IC 2 and the external terminal 12 is performed. Check.
【0032】[0032]
【発明の効果】本発明によれば、基板に供給する複数系
統の電源を用いて、基板上に実装、配線された複数のI
Cで形成される閉回路に任意の電圧差を与え、この際に
発生するリーク電流を測定することにより、任意のIC
について個別に試験を行うことが可能となり、単一の電
源を使用した方法に比べて、精度の高い接続試験を実現
することができる。According to the present invention, a plurality of I / Os mounted and wired on a substrate using a plurality of systems of power supplies supplied to the substrate.
By applying an arbitrary voltage difference to the closed circuit formed by C and measuring a leak current generated at this time, an arbitrary IC can be obtained.
Can be individually tested, and a connection test with higher accuracy can be realized as compared with the method using a single power supply.
【0033】また、本発明によれば、ICの出力端子及
び入出力端子のHI−Z機能を利用して、上述のリーク
電流の方向を設定することにより、基板に実装、配線さ
れた任意のICの接続試験をより詳細に設定し実施する
ことができる。現在のICには、ほとんど出力端子及び
入力端子のHI−Z機能が備えられており、ICの仕様
変更等をする必要もなく、基板に電源系統を追加するだ
けでよい。これによって非常に安価な接続試験を実現す
ることができる。Further, according to the present invention, the direction of the above-described leakage current is set by using the HI-Z function of the output terminal and the input / output terminal of the IC, so that any of the components mounted and wired on the substrate can be set. An IC connection test can be set and executed in more detail. Most current ICs are provided with HI-Z functions of output terminals and input terminals, and there is no need to change the specifications of the IC, and it is only necessary to add a power supply system to the board. Thereby, a very inexpensive connection test can be realized.
【図1】本発明のIC接続試験方法に用いられる基板の
第一実施例を示すブロック図である。FIG. 1 is a block diagram showing a first embodiment of a substrate used in an IC connection test method of the present invention.
【図2】本発明の第一実施例の基板上に実装されるIC
の内部構成を示したブロック図である。FIG. 2 is an IC mounted on a substrate according to the first embodiment of the present invention;
FIG. 2 is a block diagram showing an internal configuration of the device.
【図3】本発明の接続試験の第一実施例における、リー
ク電流の流れを示した図である。FIG. 3 is a diagram showing a flow of a leak current in the first embodiment of the connection test of the present invention.
【図4】本発明のIC接続試験方法に用いられる基板の
第二実施例を示すブロック図である。FIG. 4 is a block diagram showing a second embodiment of the substrate used in the IC connection test method of the present invention.
【図5】本発明の接続試験の第二実施例における、リー
ク電流の流れを示した図である。FIG. 5 is a diagram showing a flow of a leak current in a second embodiment of the connection test of the present invention.
【図6】従来のIC(集積回路)接続試験方法に用いら
れるICの概略ブロック図である。FIG. 6 is a schematic block diagram of an IC used in a conventional IC (integrated circuit) connection test method.
1 基板 2,3 IC 4,5 電源 6 入力バッファ 7 出力バッファ 8 内部論理回路 10 保護ダイオード 11 トランジスタ 12 外部端子 21,31 電源端子 22,32 入力端子 23 出力端子 24,34 HI−Z設定端子 Reference Signs List 1 substrate 2, 3 IC 4, 5 power supply 6 input buffer 7 output buffer 8 internal logic circuit 10 protection diode 11 transistor 12 external terminal 21, 31, power supply terminal 22, 32 input terminal 23 output terminal 24, 34 HI-Z setting terminal
Claims (3)
と、 前記前段IC及び後段ICからそれぞれ引き出され、前
記基板外に接地を設ける接地線と、 前記前段IC及び後段ICにそれぞれ個別に接続され、
各々のICに任意の電圧を供給する可変調整可能な第1
及び第2の電源を有し、 前記前段IC内に設けられ、前記第1の電源から供給さ
れる電流を出力端子から流出させる出力バッファと、前
記後段IC内に設けられ、入力端子から流入する電流を
前記第2の電源に対して供給する入力バッファとを接続
して構成される閉回路において、 前記第1および第2の電源で相異なる電圧を設定し、該
電圧差によって発生するリーク電流を測定することを特
徴とするIC接続試験方法。1. A pre-stage IC mounted on a substrate, and a post-stage IC mounted on the substrate and connected to the pre-stage IC
And ground lines that are respectively pulled out from the pre-stage IC and the post-stage IC and provide a ground outside the substrate, and are individually connected to the pre-stage IC and the post-stage IC, respectively.
A variably adjustable first IC that supplies an arbitrary voltage to each IC
An output buffer that is provided in the preceding-stage IC and allows the current supplied from the first power source to flow out of the output terminal; and an output buffer that is provided in the subsequent-stage IC and flows in from the input terminal. In a closed circuit configured by connecting an input buffer for supplying a current to the second power supply, different voltages are set in the first and second power supplies, and a leakage current generated by the voltage difference is set. An IC connection test method characterized by measuring the following.
ICの出力バッファと前記第2のICの入力バッファと
を接続する線から前記基板外に引き出される外部端子を
有し、 前記前段IC及び後段ICのいずれかをハイインピーダ
ンスに設定して電流を遮断し、前記外部端子とハイイン
ピーダンスを設定されていないICに接続される電源の
間で構成される閉回路において、 前記ハイインピーダンスを設定されていないICに接続
される電源と前記外部端子との間の電圧差によって発生
するリーク電流を測定することを特徴とするIC接続試
験方法。2. The semiconductor device according to claim 1, further comprising an external terminal drawn out of the substrate from a line connecting an output buffer of the preceding IC and an input buffer of the second IC. A closed circuit configured between the external terminal and a power supply connected to an IC for which high impedance has not been set, wherein one of the IC and the post-stage IC is set to high impedance to interrupt the current; An IC connection test method, comprising measuring a leak current generated by a voltage difference between a power supply connected to an unset IC and the external terminal.
を0.5Vより小さくして行うことを特徴とする請求項
1あるいは2記載のIC接続試験方法。3. The IC connection test method according to claim 1, wherein the voltage difference between the first power supply and the second power supply is made smaller than 0.5V.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP34750197A JP3396834B2 (en) | 1997-12-17 | 1997-12-17 | IC connection test method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP34750197A JP3396834B2 (en) | 1997-12-17 | 1997-12-17 | IC connection test method |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH11183548A true JPH11183548A (en) | 1999-07-09 |
JP3396834B2 JP3396834B2 (en) | 2003-04-14 |
Family
ID=18390660
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP34750197A Expired - Fee Related JP3396834B2 (en) | 1997-12-17 | 1997-12-17 | IC connection test method |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3396834B2 (en) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007017229A (en) * | 2005-07-06 | 2007-01-25 | Denso Corp | Multichip module |
JP2008122338A (en) * | 2006-11-15 | 2008-05-29 | Univ Of Tokushima | Wiring trouble inspecting method for electronic circuit, and inspection facilitation circuit therefor |
US7541612B2 (en) | 2005-11-16 | 2009-06-02 | Sansumg Electronics Co., Ltd. | Multi-chip package semiconductor device and method of detecting a failure thereof |
JP2011039023A (en) * | 2009-08-12 | 2011-02-24 | Samsung Electro-Mechanics Co Ltd | Test method of substrate |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04288900A (en) * | 1990-10-29 | 1992-10-13 | Hewlett Packard Co <Hp> | Circuit testing device |
JPH05190637A (en) * | 1992-01-13 | 1993-07-30 | Nec Kyushu Ltd | Test method of semiconductor integrated circuit |
JPH05302951A (en) * | 1992-04-27 | 1993-11-16 | Casio Comput Co Ltd | Ic module |
JPH0784008A (en) * | 1993-09-20 | 1995-03-31 | Fujitsu Ltd | Semiconductor integrated circuit for evaluation and testing method using the same |
JPH0843494A (en) * | 1994-08-02 | 1996-02-16 | Hitachi Ltd | Electronic circuit |
JPH09130223A (en) * | 1995-10-26 | 1997-05-16 | Toshiba Corp | Semiconductor interface device |
JPH09260595A (en) * | 1996-03-26 | 1997-10-03 | Toshiba Microelectron Corp | Semiconductor integrated circuit device and designing method thereof |
-
1997
- 1997-12-17 JP JP34750197A patent/JP3396834B2/en not_active Expired - Fee Related
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04288900A (en) * | 1990-10-29 | 1992-10-13 | Hewlett Packard Co <Hp> | Circuit testing device |
JPH05190637A (en) * | 1992-01-13 | 1993-07-30 | Nec Kyushu Ltd | Test method of semiconductor integrated circuit |
JPH05302951A (en) * | 1992-04-27 | 1993-11-16 | Casio Comput Co Ltd | Ic module |
JPH0784008A (en) * | 1993-09-20 | 1995-03-31 | Fujitsu Ltd | Semiconductor integrated circuit for evaluation and testing method using the same |
JPH0843494A (en) * | 1994-08-02 | 1996-02-16 | Hitachi Ltd | Electronic circuit |
JPH09130223A (en) * | 1995-10-26 | 1997-05-16 | Toshiba Corp | Semiconductor interface device |
JPH09260595A (en) * | 1996-03-26 | 1997-10-03 | Toshiba Microelectron Corp | Semiconductor integrated circuit device and designing method thereof |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007017229A (en) * | 2005-07-06 | 2007-01-25 | Denso Corp | Multichip module |
JP4710443B2 (en) * | 2005-07-06 | 2011-06-29 | 株式会社デンソー | Multi-chip module |
US7541612B2 (en) | 2005-11-16 | 2009-06-02 | Sansumg Electronics Co., Ltd. | Multi-chip package semiconductor device and method of detecting a failure thereof |
US8039274B2 (en) | 2005-11-16 | 2011-10-18 | Samsung Electronics Co., Ltd. | Multi-chip package semiconductor device and method of detecting a failure thereof |
JP2008122338A (en) * | 2006-11-15 | 2008-05-29 | Univ Of Tokushima | Wiring trouble inspecting method for electronic circuit, and inspection facilitation circuit therefor |
JP2011039023A (en) * | 2009-08-12 | 2011-02-24 | Samsung Electro-Mechanics Co Ltd | Test method of substrate |
Also Published As
Publication number | Publication date |
---|---|
JP3396834B2 (en) | 2003-04-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2827229B2 (en) | Semiconductor integrated circuit | |
US4894605A (en) | Method and on-chip apparatus for continuity testing | |
JP3088727B2 (en) | Quiescent current measuring device | |
KR920002875B1 (en) | Integrated circuit transfer test device system | |
JP2003332450A (en) | Semiconductor integrated circuit | |
JP3195800B2 (en) | Semiconductor device test system and semiconductor device test method | |
JPH11183548A (en) | Ic connection testing method | |
JP3509001B2 (en) | Semiconductor integrated circuit having self-diagnosis test circuit function and method of testing semiconductor integrated circuit | |
JPH08179011A (en) | Pin testing circuit for semiconductor test device | |
US6433628B1 (en) | Wafer testable integrated circuit | |
JP3353288B2 (en) | LSI test equipment | |
JPH0568103B2 (en) | ||
JPH0541429A (en) | Semiconductor ic wafer and manufacture of semiconductor ic | |
JP2002022803A (en) | Semiconductor device and test method for semiconductor device | |
JP3945641B2 (en) | Semiconductor device | |
JP3783865B2 (en) | Semiconductor device, burn-in test method, manufacturing method thereof, and burn-in test control circuit | |
JP3207639B2 (en) | Semiconductor integrated circuit | |
JP2000039461A (en) | Measuring method for junction temperature of semiconductor integrated circuit and dut board using the measuring method | |
JPH0658989A (en) | Short circuit detecting/testing method for wiring board | |
JP2002231776A (en) | Semiconductor wafer and its testing method | |
JPH05341014A (en) | Semiconductor module mono-body, semiconductor module device, and method for testing | |
JP3236072B2 (en) | Test circuit and test method | |
JP2919312B2 (en) | Inspection method for semiconductor device | |
KR0163727B1 (en) | Ac characteristics monitoring circuit for semiconductor | |
JP3132635B2 (en) | Test method for semiconductor integrated circuit |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20030107 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |