JPH0658989A - Short circuit detecting/testing method for wiring board - Google Patents

Short circuit detecting/testing method for wiring board

Info

Publication number
JPH0658989A
JPH0658989A JP4212561A JP21256192A JPH0658989A JP H0658989 A JPH0658989 A JP H0658989A JP 4212561 A JP4212561 A JP 4212561A JP 21256192 A JP21256192 A JP 21256192A JP H0658989 A JPH0658989 A JP H0658989A
Authority
JP
Japan
Prior art keywords
short circuit
output
wiring board
end matching
matching termination
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP4212561A
Other languages
Japanese (ja)
Inventor
Toshiro Sato
敏郎 佐藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP4212561A priority Critical patent/JPH0658989A/en
Publication of JPH0658989A publication Critical patent/JPH0658989A/en
Withdrawn legal-status Critical Current

Links

Landscapes

  • Testing Of Short-Circuits, Discontinuities, Leakage, Or Incorrect Line Connections (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

PURPOSE:To facilitate short circuit test for wiring board. CONSTITUTION:In the method for detecting short circuit of wiring on a hybrid wiring board mounting receiving end matching termination LSIs 1 and sensing end matching termination LSIs 2, termination resistor 4 for the receiving end matching termination LSI 1 is provided with a probing pad 5. A predetermined voltage VTEST is applied on the probing pad 5 and a current, flowing at that time, is measured and then short circuit is detected based on the value of current thus detected.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、配線基板のショート検
出試験方法に関するものである。近年、コンピュータ等
の情報処理装置用実装基板においては、LSIの多ピン
化とピンの高密度化に伴って、基板の配線密度とヴィア
ホール密度の改善への要求が高くなってきている。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a short circuit detection test method for wiring boards. 2. Description of the Related Art In recent years, in mounting boards for information processing devices such as computers, there is an increasing demand for improvement in wiring density and via hole density of the boards as the number of pins of LSIs increases and the density of pins increases.

【0002】このようなニーズに応えるために、例えば
セラミック基板上にポリイミド絶縁層を介して薄膜回路
を形成し、高密度な配線とヴィアホール密度を実現可能
とした薄膜配線基板の実用化が進行している。
[0002] In order to meet such needs, for example, a thin film circuit substrate is formed on a ceramic substrate through a polyimide insulating layer via a polyimide insulating layer to realize high density wiring and via hole density. is doing.

【0003】しかし、配線の微細化によって、単位長当
たりの配線抵抗が大きくるために、従来使用されていた
配線の受端における整合終端方式の伝送方式は出力レベ
ルの極端な低下によって採用することができない。
However, since the wiring resistance per unit length becomes large due to the miniaturization of wiring, the transmission method of the matching termination method used at the receiving end of the wiring, which has been conventionally used, should be adopted due to the extreme decrease of the output level. I can't.

【0004】そこで、送端において整合終端し、受端は
開放する、送端整合終端形の伝送方式を採用されること
があり、この送端整合終端形のLSIと従来の受端整合
終端形のLSIが混在して搭載される配線基板3のショ
ート検出試験を効率的に行う試験方法が求められてい
る。
Therefore, there is a case where a transmission end matching termination type transmission system in which the transmission end is matched and the receiving end is opened. This sending end matching termination type LSI and the conventional receiving end matching termination type are used. There is a demand for a test method for efficiently performing a short-circuit detection test on the wiring board 3 on which the above LSIs are mixedly mounted.

【0005】[0005]

【従来の技術】ECL受端整合終端形出力回路を図4
(a)に、ECL送端整合形出力回路を図4(b)に、
これら送端整合終端形のLSI2と、受端整合終端形の
LSI1が混在して搭載される配線基板3を図5に示
す。
2. Description of the Related Art An ECL receiving end matching termination type output circuit is shown in FIG.
FIG. 4B shows an ECL transmission end matching type output circuit in FIG.
FIG. 5 shows a wiring board 3 on which the sending end matching termination type LSI 2 and the receiving end matching termination type LSI 1 are mixedly mounted.

【0006】受端整合終端形出力回路において、エミッ
タを共通としてカレントスイッチを構成する複数のトラ
ンジスタTR1、TR2・・のコレクタの出力には、エ
ミッタフォロワ回路TREFが接続され、終端抵抗4が接
続された配線パターン12に接続される。
In the receiving end matching termination type output circuit, an emitter follower circuit TREF and a terminating resistor 4 are connected to the outputs of the collectors of a plurality of transistors TR1, TR2 ,. Connected to the wiring pattern 12.

【0007】一方、送端整合形出力回路において、上記
エミッタフォロワトランジスタTREFのエミッタにコレ
クタが、ベースが図示しない内蔵の基準電圧発生回路に
接続されるエミッタフォロワトランジスタTREF2が追
加され、LSI出力は、内蔵の終端抵抗4を経て配線パ
ターン12に接続される。
On the other hand, in the sending end matching type output circuit, a collector is added to the emitter of the emitter follower transistor TREF, and an emitter follower transistor TREF2 whose base is connected to a built-in reference voltage generating circuit (not shown) is added. It is connected to the wiring pattern 12 via the built-in terminating resistor 4.

【0008】以上の受端整合終端形のLSIと、送端整
合終端形のLSIが混在して搭載される配線基板3にお
けるショートの有無の確認は、先ず、両LSIの出力論
理レベルを相違させておいて、例えば送端整合終端形の
出力ピン6をプローブし、その論理レベルにより行うこ
とが可能である。
To confirm the presence or absence of a short circuit in the wiring board 3 on which the receiving end matching termination type LSI and the sending end matching termination type LSI are mixedly mounted, first, the output logic levels of the two LSIs are made different from each other. In this case, for example, it is possible to probe the output pin 6 of the transmission end matching termination type and perform the operation according to the logic level.

【0009】図5に示す例は、送端整合終端形のLSI
の出力論理レベルを”L”に、受端整合終端形のLSI
の出力論理レベルを”H”にした場合の判定方法を示す
もので、この状態において、送端整合終端形のLSIの
出力が”L”なら、配線ショートがないこととなり、”
H”なら、配線ショートが確認できる。
The example shown in FIG. 5 is a sending end matching termination type LSI.
Output logic level to "L", receiving end matching termination type LSI
In this state, if the output of the sending end matching termination type LSI is "L", it means that there is no wiring short circuit.
If it is "H", then a wiring short circuit can be confirmed.

【0010】[0010]

【発明が解決しようとする課題】しかし、上述した従来
例においては、ショート検出をするためには、測定対象
のLSIを互いに異なる出力論理レベルにセットする必
要があり、試験に膨大な工数を必要とするという欠点を
有するものであった。
However, in the above-mentioned conventional example, in order to detect a short circuit, it is necessary to set the LSIs to be measured to different output logic levels from each other, which requires a huge number of man-hours for the test. It had a drawback that

【0011】本発明は、以上の欠点を解消すべくなされ
たものであって、簡単にショート検出試験を行うことの
できる配線基板のショート検出試験方法を提供すること
を目的とする。
The present invention has been made to solve the above-mentioned drawbacks, and an object of the present invention is to provide a short-circuit detection test method for a wiring board which can easily perform a short-circuit detection test.

【0012】[0012]

【課題を解決するための手段】本発明によれば上記目的
は、実施例に対応する図1に示すように、受端整合終端
形LSI1と送端整合終端形LSI2が混在して搭載さ
れた配線基板3の配線ショートを検出する配線基板のシ
ョート検出試験方法であって、受端整合終端形LSI1
の終端抵抗4にプロービングパッド5を設け、前記プロ
ービングパッド5から所定の電圧VTESTを印加して、こ
の時流れる電流を計測し、該電流値によりショートの有
無を検出する配線基板のショート検出試験方法を提供す
ることにより達成される。
According to the present invention, the above object is to mount a receiving end matching termination type LSI 1 and a sending end matching termination type LSI 2 in a mixed manner as shown in FIG. 1 corresponding to the embodiment. A short-circuit detection test method for a wiring board, which detects a wiring short-circuit of the wiring board 3, comprising a receiving end matching termination type LSI 1
A short circuit detection test method for a wiring board in which a probing pad 5 is provided on the terminating resistor 4, a predetermined voltage VTEST is applied from the probing pad 5, the current flowing at this time is measured, and the presence or absence of a short circuit is detected by the current value. Is achieved by providing.

【0013】また、図2に示すように、前記送端整合終
端形LSI2には、”H”レベル電位より高電位の基準
電位VREFと出力ピン6の電位とを比較し、LSI2外
部に比較結果を出力するコンパレータ7が組み込まれ、
前記プロービングパッド5に前記基準電位VREFよりや
や高電位の電圧VTESTを印加してコンパレータ7からの
出力を記録し、該コンパレータ7からの出力に基づいて
ショート箇所を特定する配線基板のショート検出試験方
法を構成することも可能である。
Further, as shown in FIG. 2, in the sending end matching termination type LSI 2, the reference potential VREF higher than the "H" level potential and the potential of the output pin 6 are compared, and the comparison result is output outside the LSI 2. Incorporating a comparator 7 that outputs
A short circuit detection test method for a wiring board in which a voltage VTEST slightly higher than the reference potential VREF is applied to the probing pad 5 to record an output from the comparator 7 and a short circuit portion is identified based on the output from the comparator 7. Can also be configured.

【0014】さらに、図3に示すように、受端整合終端
形LSI1には、動作モードと検査モードとを切り替え
る切替スイッチ8を備え、かつ、検査モードにおいて電
流の流れを検出する電流検出回路9が設けられ、該電流
検出回路9からの出力の有無により配線間のショートを
検出する配線基板のショート検出試験方法を構成するこ
ともでき、この場合、前記電流検出回路9は、各出力ピ
ン6、6・・に対応して複数設けられ、かつ、各出力ピ
ン6に対応する電流検出回路9からの出力をデコーダ1
0を介して出力し、該デコーダ10の出力からショート
ピンを特定することもでき、前記電流検出回路9は、モ
ード選択信号SMによりON/OFFされ、エミッタが
出力端子に接続されるとともに、コレクタにコレクタ抵
抗が接続されたスイッチングトランジスタTRSと、前
記スイッチングトランジスタTRSのコレクタ出力と基
準電位VREFとを比較するコンパレータ11とから構成
することも可能である。
Further, as shown in FIG. 3, the receiving end matching termination type LSI 1 is provided with a changeover switch 8 for switching between an operation mode and a test mode, and a current detection circuit 9 for detecting a current flow in the test mode. Can be provided, and a short-circuit detection test method for a wiring board that detects a short circuit between wirings depending on the presence / absence of an output from the current detection circuit 9 can be configured. In this case, the current detection circuit 9 includes each output pin 6 , 6, ..., And the decoder 1 outputs the output from the current detection circuit 9 corresponding to each output pin 6.
It is also possible to specify the short pin from the output of the decoder 10 by outputting through 0, and the current detection circuit 9 is turned on / off by the mode selection signal SM, the emitter is connected to the output terminal, and the collector is connected. It is also possible to include a switching transistor TRS having a collector resistance connected to the comparator, and a comparator 11 for comparing the collector output of the switching transistor TRS with the reference potential VREF.

【0015】[0015]

【作用】本発明において、受端整合終端形LSI1の終
端抵抗4には、プロービングパッド5が設けられ、ショ
ート検出は、該プロービングパッド5に所定の電圧VTE
STを印加して行なわれる。プロービングパッド5への検
査電圧VTESTの印加により、配線にショート箇所がある
場合には、電流が送端整合終端形LSI2側に流れ、シ
ョートがない場合には、電流は流れない。
In the present invention, the terminating resistor 4 of the receiving end matching termination type LSI 1 is provided with the probing pad 5, and the short circuit is detected by the predetermined voltage VTE.
It is performed by applying ST. By applying the inspection voltage VTEST to the probing pad 5, a current flows to the sending end matching termination type LSI 2 side when the wiring has a short circuit portion, and no current flows when there is no short circuit.

【0016】したがって、プロービングパッド5に検査
電圧VTESTを印加し、電流が流れるか否かを検査するだ
けで、回路ショートが検出される。
Therefore, the circuit short circuit is detected only by applying the inspection voltage VTEST to the probing pad 5 and inspecting whether or not a current flows.

【0017】[0017]

【実施例】以下、本発明の望ましい実施例を添付図面に
基づいて詳細に説明する。図1に本発明の第1の実施例
を示す。同図において、2は送端整合終端形のLSI、
1は受端整合終端形のLSI、12は配線基板3内の配
線パターンである。なお、上記LSI1、2は、出力段
のみが示されており、具体的構成は、図4に示したとも
のと同様である。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENT A preferred embodiment of the present invention will now be described in detail with reference to the accompanying drawings. FIG. 1 shows a first embodiment of the present invention. In the figure, 2 is a sending end matching termination type LSI,
Reference numeral 1 is a receiving end matching termination type LSI, and 12 is a wiring pattern in the wiring board 3. Only the output stage is shown in the LSIs 1 and 2, and the specific configuration is the same as that shown in FIG.

【0018】受端整合終端形のLSI1に接続される配
線パターン12は終端抵抗4が接続されてインピーダン
ス整合が取られており、該終端抵抗4の近傍にプロービ
ングパッド5が形成されている。また、ショート検出試
験に際しては、終端抵抗4はオープン状態とされる。
The wiring pattern 12 connected to the receiving end matching termination type LSI 1 is connected to a terminating resistor 4 for impedance matching, and a probing pad 5 is formed in the vicinity of the terminating resistor 4. Further, in the short-circuit detection test, the terminating resistor 4 is brought into an open state.

【0019】この状態において、上記LSI1、2間の
ショートを検出するために、先ず、外部電源13からプ
ロービングパッド5に対してVOHよりやや越える電圧V
TESTを印加し、その時の電流値を測定する。
In this state, in order to detect the short circuit between the LSIs 1 and 2, first, the voltage V slightly exceeding VOH is applied to the probing pad 5 from the external power source 13.
Apply TEST and measure the current value at that time.

【0020】この時、配線パターン12間がショートし
ていなければ、電流が流れることはない。また、ショー
トしている場合には、送端整合終端形のLSIの出力ピ
ン6が定電流源14でドライブされているために、図1
において矢印で示すように、最大ISTの電流が流れるこ
ととなり、この電流値を観測することによりショーとの
有無が検査される。
At this time, no current flows unless the wiring patterns 12 are short-circuited. In the case of a short circuit, since the output pin 6 of the sending end matching termination type LSI is driven by the constant current source 14, FIG.
As indicated by the arrow in FIG. 5, a maximum IST current flows, and the presence or absence of a show is inspected by observing this current value.

【0021】図2に本発明の第2の実施例を示す。この
実施例において、送端整合終端形のLSI2は、コンパ
レータ7を備える。このコンパレータ7の反転入力端子
には、LSIの”H”レベルの出力レベルよりやや高電
位の電位が基準電位VREFとして印加され、非反転入力
端子は、LSIの出力ピン6と内蔵の終端抵抗4との間
に接続される。さらに、コンパレータ7の出力は、LS
I2に設けた観測ピン14に出力される。
FIG. 2 shows a second embodiment of the present invention. In this embodiment, the sending end matching termination type LSI 2 includes a comparator 7. A potential slightly higher than the output level of the "H" level of the LSI is applied to the inverting input terminal of the comparator 7 as the reference potential VREF, and the non-inverting input terminal is the output pin 6 of the LSI and the built-in terminating resistor 4 Connected between and. Further, the output of the comparator 7 is LS
It is output to the observation pin 14 provided on I2.

【0022】かかる構成の下、配線パターン12、12
間のショートは以下の手順で観測される。すなわち、先
ず、外部電源13からプロービングパッド5に対して、
上記基準電位VREFよりやや高い電位を印加する。この
状態において、配線パターン12間のショートがない場
合には、送端整合終端形のLSIの出力が”H”レベル
であっても、コンパレータ7の基準電位VREFは、これ
よりやや高い電位のために、コンパレータ7の出力は、
反転状態のままに維持される。
Under this structure, the wiring patterns 12, 12
The short circuit between them is observed by the following procedure. That is, first, from the external power source 13 to the probing pad 5,
A potential slightly higher than the reference potential VREF is applied. In this state, if there is no short circuit between the wiring patterns 12, the reference potential VREF of the comparator 7 is slightly higher than this even if the output of the sending end matching termination type LSI is at "H" level. The output of the comparator 7 is
It remains in the inverted state.

【0023】これに対し、配線パターン12間にショー
トがある場合には、コンパレータ7の非反転入力端子に
は外部電源13の出力電位が印加されることとなり、該
電位は基準電位VREFより高電位なために、コンパレー
タ7の出力は非反転方向に反転する。
On the other hand, when there is a short circuit between the wiring patterns 12, the output potential of the external power source 13 is applied to the non-inverting input terminal of the comparator 7, which potential is higher than the reference potential VREF. Therefore, the output of the comparator 7 is inverted in the non-inversion direction.

【0024】これら各出力ピン6からのコンパレータ7
の出力は、図示しない記憶装置において記憶され、すべ
てのプロービングパッド5に検査電圧VTESTを印加した
後、記憶装置の内容を確認し、コンパレータ7出力が反
転しているビットに対応する出力ピン6を特定すること
により、ショート箇所の特定がなされる。
Comparator 7 from each of these output pins 6
The output of is stored in a storage device (not shown), and after the inspection voltage VTEST is applied to all probing pads 5, the contents of the storage device are confirmed and the output pin 6 corresponding to the bit in which the output of the comparator 7 is inverted is set. By specifying, the short-circuited part is specified.

【0025】図3に本発明の第3の実施例を示す。この
実施例において、受端整合終端形LSI1には、ショー
ト電流検出回路9と、デコーダ10とが内蔵されてい
る。ショート電流検出回路9は、電源ラインLVと出力
ピン6との間に挿入されるスイッチングトランジスタT
RS(切替スイッチ8)と、このスイッチングトランジ
スタTRSのコレクタ電位と基準電位VREFとを比較する
コンパレータ11とからなり、スイッチングトランジス
タTRSのベースには、通常動作モードと検査モードと
を切り替えるためのモード選択信号SMが入力される。
FIG. 3 shows a third embodiment of the present invention. In this embodiment, the receiving end matching termination type LSI 1 includes a short current detection circuit 9 and a decoder 10. The short-circuit current detection circuit 9 includes a switching transistor T inserted between the power supply line LV and the output pin 6.
It comprises RS (changeover switch 8) and a comparator 11 for comparing the collector potential of the switching transistor TRS with the reference potential VREF. The base of the switching transistor TRS has a mode selection for switching between the normal operation mode and the inspection mode. The signal SM is input.

【0026】すなわち、受端整合終端形LSI1は、通
常動作モードにおいて、スイッチングトランジスタTR
Sのベースに、該スイッチングトランジスタTRSを”O
FF“させる電位のモード選択信号SMが入力され、出
力端子には、出力トランジスタTREFのエミッタ出力電
位が出力され、検査モードにおいては、モード選択信号
SMによりスイッチングトランジスタTRSは”ON“さ
れ、コレクタ電位がコンパレータ11に出力される。
That is, the receiving end matching termination type LSI 1 has the switching transistor TR in the normal operation mode.
The switching transistor TRS is connected to the base of S by "O".
The mode selection signal SM of the potential to be FF is input, the emitter output potential of the output transistor TREF is output to the output terminal, and in the inspection mode, the switching transistor TRS is turned “ON” by the mode selection signal SM and the collector potential. Is output to the comparator 11.

【0027】一方、コンパレータ11の基準電位VREF
は、上記スイッチングトランジスタTRSのコレクタ抵
抗による電圧降下値よりやや高い値とされている。ま
た、これらショート電流検出回路9は、受端整合終端形
LSI1の各出力ピン6に対応して複数個設けられてお
り、各ショート電流検出回路9のコンパレータ11の出
力は、デコーダ10に供給される。
On the other hand, the reference potential VREF of the comparator 11
Is a value slightly higher than the voltage drop value due to the collector resistance of the switching transistor TRS. A plurality of short-circuit current detection circuits 9 are provided corresponding to each output pin 6 of the receiving end matching termination type LSI 1, and the output of the comparator 11 of each short-circuit current detection circuit 9 is supplied to the decoder 10. It

【0028】したがってこの実施例において、先ず、受
端整合終端形LSI1のモードを検査モードに切り替え
た状態で運用すると、配線パターン12のショートがな
い状態では、スイッチングトランジスタTRSのコレク
タ電位は電源レベルと同一となり、コンパレータ11か
らデコーダ10には、”1“が出力される。これに対
し、配線パターン12のショートがある部位において
は、スイッチングトランジスタTRSにショート電流が
流れるために、コレクタ電位は基準電位VREFより低く
なり、コンパレータ11からデコーダ10には、”0
“が出力される。
Therefore, in this embodiment, first, when the receiving end matching termination type LSI 1 is operated with the mode switched to the inspection mode, the collector potential of the switching transistor TRS becomes equal to the power supply level when the wiring pattern 12 is not short-circuited. As a result, the comparator 11 outputs "1" to the decoder 10. On the other hand, in the portion of the wiring pattern 12 where there is a short circuit, the short circuit current flows through the switching transistor TRS, so the collector potential becomes lower than the reference potential VREF, and the comparator 11 to the decoder 10 receive "0".
"Is output.

【0029】以上の後、デコーダ10出力を観察する
と、ビット列の内、”0“が出力されているピンが接続
されている配線パターン12をショート部位として特定
することができる。
After the above, by observing the output of the decoder 10, the wiring pattern 12 to which the pin outputting "0" is connected in the bit string can be specified as the short circuit portion.

【0030】[0030]

【発明の効果】以上の説明から明らかなように、本発明
によれば、送端整合終端形のLSIと、受端整合終端形
のLSIが混在して搭載される回路基板へのショート試
験を容易に行うことができる。
As is apparent from the above description, according to the present invention, a short-circuit test is performed on a circuit board on which a sending end matching termination type LSI and a receiving end matching termination type LSI are mounted in a mixed manner. It can be done easily.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の実施例を示す図である。FIG. 1 is a diagram showing an embodiment of the present invention.

【図2】本発明の第2の実施例を示す図である。FIG. 2 is a diagram showing a second embodiment of the present invention.

【図3】本発明の第3の実施例を示す図である。FIG. 3 is a diagram showing a third embodiment of the present invention.

【図4】整合終端形式を示す図で、(a)は受端整合終
端形のLSIの出力回路を、(b)は送端整合終端形の
LSIの出力回路を示す。
4A and 4B are diagrams showing a matching termination type, wherein FIG. 4A shows an output circuit of a receiving end matching termination type LSI, and FIG. 4B shows an output circuit of a sending end matching termination type LSI.

【図5】従来例を示す図である。FIG. 5 is a diagram showing a conventional example.

【符号の説明】[Explanation of symbols]

1 受端整合終端形LSI 2 送端整合終端形LSI 3 配線基板 4 終端抵抗 5 プロービングパッド 6 出力ピン 7 コンパレータ 8 切替スイッチ 9 電流検出回路 10 デコーダ 11 コンパレータ 1 Receiving end matching termination type LSI 2 Sending end matching termination type LSI 3 Wiring board 4 Termination resistor 5 Probing pad 6 Output pin 7 Comparator 8 Changeover switch 9 Current detection circuit 10 Decoder 11 Comparator

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 FI 技術表示箇所 H01L 21/66 E 8406−4M 23/12 301 Z 9355−4M ─────────────────────────────────────────────────── ─── Continuation of the front page (51) Int.Cl. 5 Identification code Office reference number FI technical display location H01L 21/66 E 8406-4M 23/12 301 Z 9355-4M

Claims (5)

【特許請求の範囲】[Claims] 【請求項1】受端整合終端形LSI(1)と送端整合終端
形LSI(2)が混在して搭載された配線基板(3)の配線
ショートを検出する配線基板のショート検出試験方法で
あって、 受端整合終端形LSI(1)の終端抵抗(4)にプロービン
グパッド(5)を設け、 前記プロービングパッド(5)から所定の電圧(VTEST)を
印加して、この時流れる電流を計測し、該電流値により
ショートの有無を検出する配線基板のショート検出試験
方法。
1. A wiring board short circuit detection test method for detecting a wiring short circuit of a wiring board (3) on which a receiving end matching termination type LSI (1) and a sending end matching termination type LSI (2) are mixedly mounted. Therefore, a probing pad (5) is provided on the terminating resistor (4) of the receiving end matching termination type LSI (1), a predetermined voltage (VTEST) is applied from the probing pad (5), and the current flowing at this time is changed. A short circuit detection test method for a wiring board, which measures and detects the presence or absence of a short circuit based on the current value.
【請求項2】前記送端整合終端形LSI(2)には、”
H”レベル電位より高電位の基準電位(VREF)と出力ピ
ン(6)の電位とを比較し、LSI(2)外部に比較結果を
出力するコンパレータ(7)が組み込まれ、 前記プロービングパッド(5)に前記基準電位(VREF)よ
りやや高電位の電圧(VTEST)を印加してコンパレータ
(7)からの出力を記録し、 該コンパレータ(7)からの出力に基づいてショート箇所
を特定する配線基板のショート検出試験方法。
2. The sending end matching termination type LSI (2) comprises:
A comparator (7) for comparing the reference potential (VREF) higher than the H ″ level potential with the potential of the output pin (6) and outputting the comparison result to the outside of the LSI (2) is incorporated, and the probing pad (5) ) Is applied with a voltage (VTEST) that is slightly higher than the reference potential (VREF),
A short circuit detection test method for a wiring board, wherein the output from (7) is recorded and the short circuit location is identified based on the output from the comparator (7).
【請求項3】前記受端整合終端形LSI(1)には、動作
モードと検査モードとを切り替える切替スイッチ(8)を
備え、かつ、検査モードにおいて電流の流れを検出する
電流検出回路(9)が設けられ、 該電流検出回路(9)からの出力の有無により配線間のシ
ョートを検出する配線基板のショート検出試験方法。
3. The receiving end matching termination type LSI (1) includes a changeover switch (8) for switching between an operation mode and a test mode, and a current detection circuit (9) for detecting a current flow in the test mode. ) Is provided, and a short circuit detection test method for a wiring board is provided, which detects a short circuit between wirings by the presence or absence of an output from the current detection circuit (9).
【請求項4】前記電流検出回路(9)は、各出力ピン
(6、6・・)に対応して複数設けられ、かつ、各出力ピ
ン(6)に対応する電流検出回路(9)からの出力をデコー
ダ(10)を介して出力し、該デコーダ(10)の出力から
ショートピンを特定する請求項3記載の配線基板のショ
ート検出試験方法。
4. The current detection circuit (9) has output pins
(6, 6 ...) A plurality of current detection circuits (9) are provided corresponding to each output pin (6) and output through the decoder (10), and the decoder (10) 4. The short circuit detection test method for a wiring board according to claim 3, wherein the short pin is specified from the output of FIG.
【請求項5】前記電流検出回路(9)は、モード選択信号
(SM)によりON/OFFされ、エミッタが出力端子に
接続されるとともに、コレクタにコレクタ抵抗が接続さ
れたスイッチングトランジスタ(TRS)と、 前記スイッチングトランジスタ(TRS)のコレクタ出力
と基準電位(VREF)とを比較するコンパレータ(11)と
からなる請求項または4記載の配線基板のショート検出
試験方法。
5. A mode selection signal for the current detection circuit (9).
(SM) turns ON / OFF, the emitter is connected to the output terminal, the collector is connected to the collector transistor (TRS), the collector output of the switching transistor (TRS) and the reference potential (VREF) The short circuit detection test method for a wiring board according to claim 4 or 5, further comprising a comparator (11) for comparing
JP4212561A 1992-08-10 1992-08-10 Short circuit detecting/testing method for wiring board Withdrawn JPH0658989A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4212561A JPH0658989A (en) 1992-08-10 1992-08-10 Short circuit detecting/testing method for wiring board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4212561A JPH0658989A (en) 1992-08-10 1992-08-10 Short circuit detecting/testing method for wiring board

Publications (1)

Publication Number Publication Date
JPH0658989A true JPH0658989A (en) 1994-03-04

Family

ID=16624739

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4212561A Withdrawn JPH0658989A (en) 1992-08-10 1992-08-10 Short circuit detecting/testing method for wiring board

Country Status (1)

Country Link
JP (1) JPH0658989A (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6343498B1 (en) 1999-10-29 2002-02-05 Denso Corporation Physical quantity sensor having fault detection function
KR101103806B1 (en) * 2010-01-20 2012-01-06 한전케이피에스 주식회사 Inspection Apparatus and Inspection Method of BOD Card
WO2014200375A1 (en) 2013-06-09 2014-12-18 Active Space Technologies, Actividades Aeroespaciais, Lda. Method and system for monitoring electrical wire aging
CN112630621A (en) * 2020-12-16 2021-04-09 北京集创北方科技股份有限公司 Pin short circuit detection circuit and detection method

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6343498B1 (en) 1999-10-29 2002-02-05 Denso Corporation Physical quantity sensor having fault detection function
KR101103806B1 (en) * 2010-01-20 2012-01-06 한전케이피에스 주식회사 Inspection Apparatus and Inspection Method of BOD Card
WO2014200375A1 (en) 2013-06-09 2014-12-18 Active Space Technologies, Actividades Aeroespaciais, Lda. Method and system for monitoring electrical wire aging
CN112630621A (en) * 2020-12-16 2021-04-09 北京集创北方科技股份有限公司 Pin short circuit detection circuit and detection method
CN112630621B (en) * 2020-12-16 2023-04-28 北京集创北方科技股份有限公司 Pin short circuit detection circuit and detection method

Similar Documents

Publication Publication Date Title
JP2991440B2 (en) Power line test method for integrated circuits
JP2621927B2 (en) Circuit test apparatus and method
JP2664429B2 (en) Circuit board inspection apparatus and method
US5280237A (en) Method for testing semiconductor integrated circuits soldered to boards and use of a transistor tester for this method
JP2000206176A (en) Burn-in apparatus
JPH1130649A (en) Semiconductor circuit testing method and testing device
US5101152A (en) Integrated circuit transfer test device system utilizing lateral transistors
US5736849A (en) Semiconductor device and test method for connection between semiconductor devices
JPH0658989A (en) Short circuit detecting/testing method for wiring board
JP3487281B2 (en) Semiconductor device and test method thereof
JP3555953B2 (en) Apparatus for testing connections with pulling resistors
JPH0746130B2 (en) LSI system
US6765403B2 (en) Test circuit and test method for protecting an IC against damage from activation of too many current drawing circuits at one time
JP3353288B2 (en) LSI test equipment
JP3396834B2 (en) IC connection test method
US5841787A (en) Memory programming and test circuitry and methods for implementing the same
JP3945641B2 (en) Semiconductor device
JP3114655B2 (en) Integrated circuit for test board failure detection of semiconductor integrated circuit
JP3186555B2 (en) Connection test apparatus and connection test method between integrated circuit device and substrate
JP2919312B2 (en) Inspection method for semiconductor device
JP2996989B2 (en) Pin current measuring circuit of IC tester and its substrate
JPH06130108A (en) Testing of printed circuit board
JPH05142292A (en) Testing circuit of wiring between lsis
JPH05256890A (en) Connection inspecting device
JPH0829472A (en) Method for checking conformity of signal line

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 19991102