KR100388297B1 - 반도체패키지용 회로기판의 솔더마스크 라미네이션 방법 - Google Patents
반도체패키지용 회로기판의 솔더마스크 라미네이션 방법 Download PDFInfo
- Publication number
- KR100388297B1 KR100388297B1 KR10-2001-0010451A KR20010010451A KR100388297B1 KR 100388297 B1 KR100388297 B1 KR 100388297B1 KR 20010010451 A KR20010010451 A KR 20010010451A KR 100388297 B1 KR100388297 B1 KR 100388297B1
- Authority
- KR
- South Korea
- Prior art keywords
- solder mask
- circuit board
- opening
- ball
- ball land
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/3452—Solder masks
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
- H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
- H05K3/061—Etching masks
- H05K3/064—Photoresists
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
Abstract
이 발명은 반도체패키지용 회로기판의 솔더마스크 라미네이션 방법에 관한 것으로, 회로기판중 볼랜드에 융착되는 도전성볼의 전단응력값을 향상시킬 수 있도록, 대략 판상의 수지층과, 상기 수지층 표면에 본드핑거 및 볼랜드를 가지며 형성된 도전성 회로패턴과, 상기 회로패턴중 본드핑거 및 볼랜드와 대응되는 영역에 개구가 형성되도록 상기 수지층 및 회로패턴 표면에 라미네이션된 솔더마스크로 이루어진 반도체패키지용 회로기판에 있어서, 상기 볼랜드 표면에 솔더마스크에 의해 형성된 개구는, 상기 볼랜드 표면과 접촉된 부분의 직경은 상기 볼랜드 표면에서 멀어지는 부분의 직경보다 더 작게 형성됨을 특징으로 함.
Description
본 발명은 회로기판의 솔더마스크 라미네이션 방법에 관한 것으로, 더욱 상세하게 설명하면 회로기판에 융착되는 도전성볼의 전단응력값을 향상시킬 수 있는 반도체패키지용 회로기판의 솔더마스크 라미네이션 방법에 관한 것이다.
일반적으로 반도체패키지용 회로기판은 PGA(Pin Grid Array), BGA(Ball Grid Array), CSP(Chip Scale Package) 등의 반도체패키지에 사용되는 것으로서 유리섬유로 보강시킨 열경화성 수지 복합재(Glass Fiber Reinforced Thermosetting Composite)와 이를 구리박막(Cu Foil)을 이용해서 샌드위치 형태로 적층시킨후 표면에 고분자 수지인 솔더마스크가 라미네이션된 형태를 한다.
이러한 회로기판(10')의 일반적인 구조가 도1에 도시되어 있다.
도시된 바와 같이 대략 판상의 열경화성 수지층(1)을 중심으로 그 상,하면에는 도전성 회로패턴(2)이 형성되어 있다. 상기 회로패턴(2)은 차후 도전성와이어(22)가 본딩되는 본드핑거(2a)와, 차후 도전성볼(24)이 융착되는 볼랜드(2b)를 포함하여 형성되어 있다. 또한, 상기 수지층(1)의 상,하면에 형성된 회로패턴(2)은 도전성 비아홀(3)에 의해 상호 연결되어 있다. 여기서, 상기 회로패턴(2)은 구리박막이 에칭(Etching) 등의 방법에 의해 형성된 것이다.
더불어, 상기 본드핑거(2a) 및 볼랜드(2b)를 제외한 회로패턴(2)과 수지층(1)의 상,하면에는 절연성의 솔더마스크(4)가 라미네이션되어 있다. 즉, 상기 회로패턴(2)중 본드핑거(2a) 및 볼랜드(2b)는 솔더마스크(4)의 개구(5)에 의해 외부로 오픈(Open)되어 있다.
한편, 도2a 내지 도2d에는 종래 회로기판(10')에서 솔더마스크(4)를 라미네이션하는 방법이 도시되어 있으며, 이를 참조하여 종래 솔더마스크(4)의 라미네이션 방법을 간단히 설명하면 다음과 같다.
1. 솔더마스크 라미네이션 단계로서, 수지층(1)의 상,하면에 일정 두께의 솔더마스크(4)를 라미네이션한다. 물론, 상기 수지층(1)의 상,하면에는 본드핑거(2a) 및 볼랜드(2b)를 포함하는 회로패턴(2)이 이미 형성된 상태이며, 상기 수지층(1)의 상,하면에 형성된 모든 회로패턴(2)은 상기 솔더마스크(4)에 의해 덮여진다.(도2a 참조)
2. 포토레지스트 형성 및 에칭 단계로서, 상기 솔더마스크(4)의 일정 부분(예를 들면, 회로패턴(2)중 본드핑거(2a) 및 볼랜드(2b)에 해당하는 부분)만이 외부로 노출되도록 상기 솔더마스크(4)의 표면에 개구(pr1)를 갖는 포토레지스트(pr)를 형성하고, 이어서 에칭 용액을 상기 포토레지스트(pr)의 개구(pr1)를 통해 오픈된 솔더마스크(4)의 표면에 분사함으로써, 일정부분(회로패턴(2)중 본드핑거(2a) 및볼랜드(2b))이 외부로 노출되도록 에칭을 수행한다.(도2b 참조)
즉, 상기 솔더마스크(4)의 일정 부분이 에칭되어 일정 크기의 개구(5)가 형성됨으로써, 상기 개구(5)를 통하여 회로패턴(2)중 본드핑거(2a) 및 볼랜드(2b)가 외부로 오픈되도록 한다.
3. 포토레지스트 제거 단계로서, 상기 솔더마스크(4)의 표면에서 포토레지스트(pr)를 제거하여 다음 공정을 수행할 수 있도록 한다.(도2c 및 도2d 참조)
여기서, 상기 에칭 단계가 완료된 후에, 상기 볼랜드(2b)와 대응하는 영역의 솔더마스크(4)에는 도2c 및 도2d에 도시된 바와 같이 대략 원형의 개구(5)가 형성된다. 이러한 개구(5)는, 통상 에칭 용액의 물리적, 화학적 성질로 인하여, 볼랜드(2b)의 표면과 접촉한 부분의 직경(d1)보다 볼랜드(2b)의 표면에서 멀어지는 부분의 직경(d2)이 더 크게 형성되어 있다. 즉, 상기 에칭은 솔더마스크(4)의 바깥 표면에서부터 그 내측(볼랜드(2b)의 표면에 가까워지는 영역)으로 진행되기 때문에, 볼랜드(2b)의 표면에서 먼 부분의 직경(d2)은 상대적으로 크게 형성되고, 볼랜드(2b)의 표면과 가까운 부분의 직경(d1)은 상대적으로 작게 형성된다.
계속해서, 이러한 회로기판(10')을 이용한 반도체패키지(20')가 도3에 도시되어 있다.
도시된 바와 같이 회로기판(10)의 상면 중앙에는 반도체칩(21)이 접착되어 있고, 상기 반도체칩(21)은 도전성와이어(22)에 의해 상기 회로기판(10)의 회로패턴(2)중 본드핑거(2a)에 연결되어 있다. 또한 상기 반도체칩(21), 도전성와이어(22) 등은 봉지재로 봉지되어 일정 형태의 봉지부(23)를 이루고 있다.또한, 상기 회로기판(10)의 회로패턴(2)중 볼랜드(2b)에는 각각 도전성볼(24)이 융착되어 있다.
그러나, 이러한 종래의 회로기판(10)은 회로패턴(2)중 볼랜드(2b)와 대응되는 영역에 형성된 솔더마스크(4)의 개구(5) 모양으로 인하여 도전성볼(24)의 전단응력값이 저하되는 단점이 있다.
즉, 볼랜드(2b)의 표면과 가까운 개구(5)의 직경(d1)이 볼랜드(2b)의 표면으로부터 먼 개구(5)의 직경(d2)보다 작게 형성되고, 또한 그 단면은 솔더마스크(4)쪽으로 오목(Concave) 또는 단면상 대략 삼각 모양으로 형성됨으로써, 상기 볼랜드(2b)에 융착된 도전성볼(24)의 횡방향에 대한 저항력(전단응력값)이 매우 작은 단점이 있다.
상기와 같이 도전성볼(24)의 전단응력값이 작을 경우에는, 상기 반도체패키지(20')가 마더보드에 실장된 후 열팽창 및 열수축을 반복함에 따라 상기 도전성볼(24)이 상기 회로기판(10')의 볼랜드(2b)에서 쉽게 단락됨으로써, 반도체패키지(20')의 신뢰성을 크게 저하시키는 원인이 된다.
따라서 본 발명은 상기와 같은 종래의 문제점을 해결하기 위해 안출한 것으로, 회로기판중 볼랜드에 융착되는 도전성볼의 전단응력값을 향상시킬 수 있는 반도체패키지용 회로기판의 솔더마스크 라미네이션 방법을 제공하는데 있다.
도1은 종래의 반도체패키지용 회로기판을 도시한 단면도이다.
도2a 내지 도2d는 종래 반도체패키지용 회로기판에서 솔더마스크의 라미네이션 방법을 도시한 설명도이다.
도3은 종래의 회로기판이 이용된 반도체패키지를 도시한 단면도이다.
도4는 본 발명에 의한 회로기판을 도시한 단면도이다.
도5a 내지 도5g는 본 발명에 의한 반도체패키지용 회로기판에서 솔더마스크의 라미네이션 방법을 도시한 설명도이다.
도6은 본 발명에 의한 회로기판이 이용된 반도체패키지를 도시한 단면도이다.
- 도면중 주요 부호에 대한 설명 -
10; 본 발명에 의한 회로기판
1; 수지층 2; 회로패턴
2a; 본드핑거(Bond Finger) 2b; 볼랜드(Ball Land)
3; 도전성 비아홀(Via Hole) 4; 솔더마스크(Solder Mask)
5; 솔더마스크의 개구 d1,d2; 직경
pr; 포토레지스트(Photo Resist) pr1; 포토레지스트의 개구
20; 반도체패키지 21; 반도체칩
22; 도전성와이어 23; 봉지부
24; 도전성볼
상기한 목적을 달성하기 위해 본 발명에 의한 반도체패키지용 회로기판은 대략 판상의 수지층과, 상기 수지층 표면에 본드핑거 및 볼랜드를 가지며 형성된 도전성 회로패턴과, 상기 회로패턴중 본드핑거 및 볼랜드와 대응되는 영역에 개구가 형성되도록 상기 수지층 및 회로패턴 표면에 라미네이션된 솔더마스크로 이루어진 반도체패키지용 회로기판에 있어서, 상기 볼랜드 표면에 솔더마스크에 의해 형성된 개구는, 상기 볼랜드 표면과 접촉된 부분의 직경은 상기 볼랜드 표면에서 멀어지는 부분의 직경보다 더 크게 형성됨을 특징으로 한다.
여기서, 상기 개구는 단면상 역삼각 모양으로 형성되어 있다.
또한, 상기한 목적을 달성하기 위해 본 발명에 의한 회로기판의 솔더마스크 라미네이션 방법은 수지층의 표면에 볼랜드가 형성된 회로기판을 제공하는 단계와; 대략 판상의 솔더마스크 표면에, 상기 회로기판의 볼랜드와 동일한 위치에 개구가 형성되도록 포토레지스트를 형성하는 단계와; 상기 포토레지스트의 개구 내측인 솔더마스크 표면에 에칭 용액을 분사하여, 상기 솔더마스크에 개구가 형성되도록 하는 단계와; 상기 솔더마스크의 개구가 상기 회로기판의 볼랜드와 대응되도록, 상기 솔더마스크를 상기 회로기판에 라미네이션하되, 상기 솔더마스크의 개구중 직경이 큰 부분이 상기 회로기판의 볼랜드 표면에 접착되도록 하는 단계를 포함하여 이루어진 것을 특징으로 한다.
상기와 같이 하여 본 발명에 의한 반도체패키지용 회로기판의 솔더마스크 라미네이션 방법에 의하면, 회로기판의 볼랜드 표면과 접촉한 부분의 개구 직경이 상기 볼랜드 표면으로부터 먼 개구 직경보다 크게 형성됨으로써, 차후 도전성볼이 볼랜드 및 상기 개구 내측에 융착되었을 때, 상기 도전성볼의 융착면적이 넓어짐은 물론, 인터락킹(Inter-Locking) 효과도 증대되는 장점이 있다.
즉, 상기 볼랜드에 대한 상기 도전성볼의 융착면적은 종래와 비교하여 더 커지고, 또한 상기 도전성볼의 일부 영역을 감싸는 개구의 형태가 상기와 같이 단면상 대략 역삼각 모양을 함으로써 결국 상기 도전성볼과 개구 사이의 인터락킹력이 향상된다.
이는 결국, 상기 도전성볼의 횡방향에 대한 저항력 즉, 전단응력값을 향상시킴으로써, 상기 회로기판을 채택한 반도체패키지가 마더보드에 실장된 후 열팽창하거나 열수축하여도 상기 회로기판과 마더보드를 상호 연결하는 도전성볼이 종래와 같이 쉽게 단락되지 않는 장점이 있다. 즉, 상기 회로기판을 채택한 반도체패키지의 신뢰성이 향상된다.
이하 본 발명이 속한 기술분야에서 통상의 지식을 가진 자가 본 발명을 용이하게 실시할 수 있을 정도로 본 발명의 바람직한 실시예를 첨부된 도면을 참조하여 상세하게 설명하면 다음과 같다.
도4는 본 발명에 의한 회로기판(10)을 도시한 단면도이다.
도시된 바와 같이 대략 판상의 수지층(1)이 구비되고, 그 상,하면에는 회로패턴(2)이 형성되어 있다. 상기 수지층(1)의 하면에는 볼랜드(2b)를 포함하는 회로패턴(2)이 형성되고, 상기 수지층(1) 상면에는 본드핑거(2a)를 포함하는 회로패턴(2)이 형성되어 있다. 또한, 상기 수지층(1) 상,하면의 회로패턴(2)은 도전성 비아홀(3)에 의해 상호 연결된 형태를 한다. 또한, 상기 수지층(1) 상면의 회로패턴(2)중 본드핑거(2a)를 제외한 전체 영역은 일정 두께의 솔더마스크(4)가 라미네이션되어 있으며, 이러한 구조는 종래와 동일하다.
한편, 본 발명은 상기 수지층(1) 하면에 라미네이션된 솔더마스크(4)에 특징이 있다. 즉, 상기 수지층(1) 하면에 형성된 볼랜드(2b) 표면에는 개구(5)가 형성되도록 솔더마스크(4)가 라미네이션되어 있는데, 상기 개구(5)는 상기 볼랜드(2b) 표면과 접촉된 부분의 직경(d1)이 상기 볼랜드(2b) 표면에서 멀어지는 부분의 직경(d2)보다 더 크게 형성되어 있다.
또한, 상기 개구(5)는 종래와 다르게 단면상 역삼각 모양으로 형성되어 있다. 즉, 종래에는 개구(5)가 단면상 대략 삼각 모양으로 형성되어 있으나, 본 발명에 의해 형성된 솔더마스크(4)의 개구(5)는 대략 역삼각 모양으로 형성됨으로써, 차후 도전성볼(24)의 융착 면적을 최대한 넓게 확보하고, 또한 개구(5)의 표면(직경(d2)이 더 작은 영역)이 상기 도전성볼(24)을 인터락킹하는 역할을 함으로써, 상기 볼랜드(2b)에 융착될 도전성볼(24)의 전단응력값이 증대된다.
계속해서, 도5a 내지 도5g는 본 발명에 의한 반도체패키지용 회로기판(10)에서 솔더마스크(4)의 라미네이션 방법이 도시되어 있으며, 이를 참조하여 본 발명에 의한 솔더마스크(4)의 라미네이션 방법을 설명하면 다음과 같다.
1. 회로기판제공 단계로서, 수지층(1)을 중심으로 그 상면에 본드핑거(2a)를 포함하는 회로패턴(2)이 형성되고, 하면에는 볼랜드(2b)를 포함하는 회로패턴(2)이 형성된 회로기판(10)을 제공한다. 물론, 상기 수지층(1) 상,하면의 회로패턴(2)은도전성 비아홀(3)에 의해 상호 연결되어 있다.(도5a 참조)
여기서, 상기 수지층(1) 상면의 본드핑거(2a)를 포함하는 회로패턴(2)에는 종래와 같은 방법으로 솔더마스크(4)가 라미네이션된 후, 개구(pr1)가 형성된 포토레지스트(pr)가 형성되고 에칭이 수행됨으로써 본드핑거(2a)가 미리 오픈될 수 있다.(도5b 참조)
2. 포토레지스트 형성 단계로서, 대략 판상으로서 별도의 솔더마스크(4)를 준비하고, 상기 솔더마스크(4)의 표면에 상기 회로기판(10)의 볼랜드(2b)와 동일한 위치에 개구(pr1)가 형성된 포토레지스트(pr)를 형성한다.(도5c 참조)
3. 에칭 단계로서, 상기 포토레지스트(pr)의 개구(pr1) 내측에 위치된 솔더마스크(4) 표면에 에칭 용액을 분사함으로써, 상기 솔더마스크(4)에 개구(5)가 형성되도록 한다.(도5d 참조)
여기서, 상기 솔더마스크(4)에 형성되는 개구(5)는, 도5d와 같이 하부에서 에칭용액을 분사하였을 경우, 상기 솔더마스크(4)의 하부에 형성된 개구(5)의 직경은 상기 솔더마스크(4)의 상부에 형성된 개구(5)의 직경보다 더 크게 형성된다.
물론, 상기와 같은 에칭 단계 후에는 상기 솔더마스크(4) 표면에 형성된 포토레지스트(pr)를 제거한다.
4. 솔더마스크 라미네이션 단계로서, 상기 솔더마스크(4)의 개구(5)가 상기 회로기판(10)의 볼랜드(2b)와 대응되도록, 상기 솔더마스크(4)를 상기 회로기판(10)에 라미네이션하되, 상기 솔더마스크(4)의 개구(5)중 직경(d1)이 큰 부분이 상기 회로기판(10)의 볼랜드(2b) 표면에 접착되도록 한다.
즉, 도5e에 도시된 바와 같이 개구(5)의 직경(d1)이 큰 부분이 상부를 향하고, 개구(5)의 직경(d2)이 작은 부분이 하부를 향하도록 한 상태에서, 상기 솔더마스크(4)의 개구(5)와 회로기판(10)의 볼랜드(2b) 위치를 정확히 맞추어 라미네이션하게 된다.
상기와 같이 솔더마스크(4)를 라미네이션하게 되면, 도5f 및 도5g에 도시된 바와 같이 솔더마스크(4)의 개구(5)중 더 큰 직경(d1)을 갖는 부분이 상기 회로기판(10)의 볼랜드(2b) 표면에 접착된다.
한편, 도6은 본 발명에 의한 회로기판(10)이 이용된 반도체패키지(20)를 도시한 단면도이다. 여기서, 종래와 동일한 구조는 설명을 생략하기로 한다.
도시된 바와 같이 회로기판(10)중 볼랜드(2b) 및 솔더마스크(4)의 개구(5) 내측에는 도전성볼(24)이 융착되어 있다. 여기서, 상기 도전성볼(24)과 상기 볼랜드(2b) 사이의 융착 면적은 종래에 비하여 더 크게 확장된다. 즉, 솔더마스크(4)의 개구(5)중 직경(d1)이 더 큰 부분이 볼랜드(2b)에 접착되어 있음으로써, 종래에 비하여 도전성볼(24)과 볼랜드(2b) 사이의 융착 면적이 더 증가하게 된다. 또한, 솔더마스크(4)의 개구(5)중 직경(d2)이 더 작은 부분은 도전성볼(24)의 표면을 인터락킹하는 역할을 함으로써, 결국 상기 도전성볼(24)의 전단응력값이 증가하게 된다.
이상에서와 같이 본 발명은 비록 상기의 실시예에 한하여 설명하였지만 여기에만 한정되지 않으며, 본 발명의 범주 및 사상을 벗어나지 않는 범위내에서 여러가지로 변형된 실시예도 가능할 것이다.
따라서 본 발명에 의한 반도체패키지용 회로기판의 솔더마스크 라미네이션 방법에 의하면, 회로기판의 볼랜드 표면과 접촉한 부분의 개구 직경이 상기 볼랜드 표면으로부터 먼 개구 직경보다 크게 형성됨으로써, 도전성볼이 볼랜드 및 상기 개구 내측에 융착되었을 때, 상기 도전성볼의 융착면적이 넓어짐은 물론, 인터락킹(Inter-Locking) 효과도 증대된다.
즉, 상기 볼랜드에 대한 상기 도전성볼의 융착면적은 종래와 비교하여 더 커지고, 또한 상기 도전성볼의 일부 영역을 감싸는 개구의 형태가 상기와 같이 단면상 대략 역삼각 모양을 함으로써 결국 상기 도전성볼과 개구 사이의 인터락킹력이 향상된다.
더불어, 상기와 같은 도전성볼의 융착 면적 증가 및 인터락킹 효과는 결국 상기 도전성볼의 전단응력값을 향상시키고, 이에 따라 상기 회로기판의 신뢰성이 향상된다.
Claims (3)
- (삭제)
- (삭제)
- 반도체패키지용 회로기판의 솔더마스크 라미네이션 방법에 있어서,수지층의 표면에 볼랜드가 형성된 회로기판을 제공하는 단계와;대략 판상의 솔더마스크 표면에, 상기 회로기판의 볼랜드와 동일한 위치에 개구가 형성되도록 포토레지스트를 형성하는 단계와;상기 포토레지스트의 개구 내측인 솔더마스크 표면에 에칭 용액을 분사하여, 상기 솔더마스크에 개구가 형성되도록 하는 단계와;상기 솔더마스크의 개구가 상기 회로기판의 볼랜드와 대응되도록, 상기 솔더마스크를 상기 회로기판에 라미네이션하되, 상기 솔더마스크의 개구중 직경이 큰 부분이 상기 회로기판의 볼랜드 표면에 접착되도록 하는 단계를 포함하여 이루어진 반도체패키지용 회로기판의 솔더마스크 라미네이션 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2001-0010451A KR100388297B1 (ko) | 2001-02-28 | 2001-02-28 | 반도체패키지용 회로기판의 솔더마스크 라미네이션 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2001-0010451A KR100388297B1 (ko) | 2001-02-28 | 2001-02-28 | 반도체패키지용 회로기판의 솔더마스크 라미네이션 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20020070547A KR20020070547A (ko) | 2002-09-10 |
| KR100388297B1 true KR100388297B1 (ko) | 2003-06-19 |
Family
ID=27695925
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR10-2001-0010451A KR100388297B1 (ko) | 2001-02-28 | 2001-02-28 | 반도체패키지용 회로기판의 솔더마스크 라미네이션 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100388297B1 (ko) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101319393B1 (ko) * | 2007-02-20 | 2013-10-17 | 엘지전자 주식회사 | 멀티 칩이 실장된 기판의 제조방법 및 멀티 칩이 실장된기판 |
-
2001
- 2001-02-28 KR KR10-2001-0010451A patent/KR100388297B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR20020070547A (ko) | 2002-09-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5915169A (en) | Semiconductor chip scale package and method of producing such | |
| KR100427925B1 (ko) | 반도체 장치 및 그 제조 방법 | |
| US6534391B1 (en) | Semiconductor package having substrate with laser-formed aperture through solder mask layer | |
| US8084850B2 (en) | Semiconductor chip package, stacked package comprising semiconductor chips and methods of fabricating chip and stacked packages | |
| US6476331B1 (en) | Printed circuit board for semiconductor package and method for manufacturing the same | |
| US6818998B2 (en) | Stacked chip package having upper chip provided with trenches and method of manufacturing the same | |
| US9345143B2 (en) | Method of fabricating a wiring board | |
| US8049114B2 (en) | Package substrate with a cavity, semiconductor package and fabrication method thereof | |
| US6285086B1 (en) | Semiconductor device and substrate for semiconductor device | |
| US20080067666A1 (en) | Circuit board structure with embedded semiconductor chip and method for fabricating the same | |
| US6236112B1 (en) | Semiconductor device, connecting substrate therefor, and process of manufacturing connecting substrate | |
| US5736789A (en) | Ball grid array casing for integrated circuits | |
| US8334590B1 (en) | Semiconductor device having insulating and interconnection layers | |
| JP2006511085A (ja) | 電子デバイス及びその製造方法 | |
| JP2006511085A5 (ko) | ||
| KR100388297B1 (ko) | 반도체패키지용 회로기판의 솔더마스크 라미네이션 방법 | |
| KR100691942B1 (ko) | 반도체 패키지 및 그 제조 방법 | |
| KR20020080232A (ko) | 베이스 배선 기판 및 그 제조방법과 반도체 장치 및 그제조방법 | |
| US20030201544A1 (en) | Flip chip package | |
| JP2007019275A (ja) | 半導体装置、基板及び半導体装置の製造方法 | |
| EP1369919A1 (en) | Flip chip package | |
| KR20010061784A (ko) | 칩 스캐일 패키지 및 그의 제조 방법 | |
| JP2006080356A (ja) | 半導体装置及びその製造方法 | |
| KR101103767B1 (ko) | 인쇄회로기판 및 그 제조방법 | |
| KR100456482B1 (ko) | 패터닝된 리드 프레임을 이용한 볼 그리드 어레이 패키지 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20120605 Year of fee payment: 10 |
|
| LAPS | Lapse due to unpaid annual fee |