KR100386449B1 - 웨이퍼의 표면 측정을 위한 방법 - Google Patents
웨이퍼의 표면 측정을 위한 방법 Download PDFInfo
- Publication number
- KR100386449B1 KR100386449B1 KR10-2000-0066854A KR20000066854A KR100386449B1 KR 100386449 B1 KR100386449 B1 KR 100386449B1 KR 20000066854 A KR20000066854 A KR 20000066854A KR 100386449 B1 KR100386449 B1 KR 100386449B1
- Authority
- KR
- South Korea
- Prior art keywords
- wafer
- thickness
- oxide film
- nitride film
- measuring
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 14
- 150000004767 nitrides Chemical class 0.000 claims abstract description 29
- 239000000126 substance Substances 0.000 claims abstract description 13
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims abstract description 10
- 229910052814 silicon oxide Inorganic materials 0.000 claims abstract description 10
- 238000000151 deposition Methods 0.000 claims abstract description 6
- 238000005498 polishing Methods 0.000 claims abstract description 6
- 238000007517 polishing process Methods 0.000 claims description 7
- 238000005259 measurement Methods 0.000 claims description 6
- 238000004441 surface measurement Methods 0.000 claims description 2
- 239000004065 semiconductor Substances 0.000 abstract description 6
- 230000010354 integration Effects 0.000 abstract 1
- 238000002845 discoloration Methods 0.000 description 12
- 238000005229 chemical vapour deposition Methods 0.000 description 5
- 230000008021 deposition Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/10—Measuring as part of the manufacturing process
- H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/31051—Planarisation of the insulating layers
- H01L21/31053—Planarisation of the insulating layers involving a dielectric removal step
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Length Measuring Devices With Unspecified Measuring Means (AREA)
Abstract
본 발명은 웨이퍼의 표면 측정을 위한 방법에 관한 것으로서, 특히, 웨이퍼 상에 실리콘 산화막, 질화막 및 산화막을 순차적으로 증착하여 패턴을 형성하는 단계와; 상기 패턴에서 화학기계적연마를 사용해서 산화막을 제거하는 단계와; 상기 결과물 상에 잔류한 질화막의 두께를 막두께 측정기구를 사용하여 웨이퍼의 중앙부터 가장자리까지 측정하는 단계와; 상기 측정된 결과 수치들을 전자적인 형상으로 변환하여 데이터 상태로 나타내는 단계;로 이루어진 웨이퍼의 표면 측정을 위한 방법인 바, 반도체 소자의 특성, 신뢰성 및 수율을 향상시키고 그에 따른 반도체 소자의 고집적화를 가능하게 하는 기술로 매우 유용하고 효과적인 장점을 지닌 발명에 관한 것이다.
Description
본 발명은 웨이퍼의 표면 측정을 위한 방법에 관한 것으로, 보다 상세하게는 웨이퍼 상에 실리콘 산화막, 질화막 및 산화막을 순차적으로 증착하여 패턴을 형성한 후 상기 패턴에서 화학기계적연마를 사용해서 산화막을 제거하여 상기 결과물 상에 잔류한 질화막의 두께를 웨이퍼의 중앙부터 가장자리까지 막두께 측정기구를 사용하여 측정 한 후, 상기 측정 수치들을 전자적인 형상으로 변환하여 출력장치를 이용하여 데이터 처리 상태를 보여줌으로써, 육안으로 웨이퍼의 불균일도를 파악할 수 있도록 하는 것이다.
일반적으로, 웨이퍼 표면의 변색 혹은 퇴색 현상(discolor)의 발견은 반도체 소자 제조 공정 진행 중 하나인 화학기계적연마 공정을 진행하고 나서 우연히 발견되었으나, 반도체 소자가 패턴닝 되어있는 웨이퍼에서는 쉽게 발견되지 않는다.
또한, 상기 패턴 웨이퍼에서의 변색 혹은 퇴색 현상(discolor)은 웨이퍼 자체에 의한 것인지 또는 화학기계적연마 공정에 기인한 것인지 구분하기도 어렵다.
한편, 상기와 같이 변색 혹은 퇴색 현상(discolor)을 발견하더라도 반도체 공정 중 여러 공정을 거친 다음에 발견함으로써, 소정의 시간이 지난 후 웨이퍼의 품질을 확인하게 되어 시간의 소모와 공정진행으로 인한 손실을 초래하게 되었다.
본 발명은 이러한 점을 검안하여 안출한 것으로서, 웨이퍼 상에 실리콘 산화막, 질화막 및 산화막을 순차적으로 증착하여 패턴을 형성한 후 상기 패턴에서 화학기계적연마를 사용해서 산화막을 제거하여 상기 결과물 상에 잔류한 질화막의 두께를 웨이퍼의 중앙부터 가장자리까지 막두께 측정기구를 사용하여 측정하여, 상기 측정 수치들을 전자적인 형상으로 변환한 후, 출력장치를 이용하여 데이터 처리 상태를 보여줌으로써, 육안으로 웨이퍼의 웨이퍼 표면의 변색 또는 퇴색되는 현상(discolor)을 나타나게 만들어 육안으로 관찰할 수 있도록 하는 것이 목적이다.
도 1 혹은 도 2는 본 발명에 따른 웨이퍼의 표면 측정을 위한 방법을 순차적으로 나타낸 도면이다.
도 3은 본 발명에 따른 잔류한 질화막 두께 측정 수치들을 데이터로 나타낸 도면이다.
-- 도면의 주요부분에 대한 부호의 설명 --
1 : 웨이퍼 3 : 실리콘 산화막
7 : 질화막 9 : 산화막
상기와 같은 목적은 웨이퍼 상에 실리콘 산화막, 질화막 및 산화막을 순차적으로 증착하여 패턴을 형성하는 단계와; 상기 패턴에서 화학기계적연마를 사용해서 산화막을 제거하는 단계와; 상기 결과물 상에 잔류한 질화막의 두께를 막두께 측정기구를 사용하여 웨이퍼의 중앙부터 가장자리까지 측정하는 단계와; 상기 측정된 결과 수치들을 전자적인 형상으로 변환하여 데이터 상태로 나타내는 단계;로 이루어진 웨이퍼의 표면 측정을 위한 방법을 제공함으로써 달성된다.
그리고, 상기 실리콘 산화막의 산화두께는 50∼150Å이고, 상기 질화막의 두께는 1100∼1300Å이며, 상기 산화막의 적층두께는 5400∼6600Å으로 하는 것을 특징으로 한다.
또한, 상기 질화막과 산화막은 화학기상증착법(CVD : Chemical Vaper Deposition)으로 증착하는 것을 특징으로 한다.
이하, 첨부한 도면을 참조하여 본 발명의 바람직한 일실시예에 대해 상세하게 설명하고자 한다.
도 1 혹은 도 2는 본 발명에 따른 웨이퍼의 표면 측정을 위한 방법을 순차적으로 나타낸 도면이다.
도 1에 도시된 바와 같이, 웨이퍼(1) 상에 실리콘 산화막(3)을 50∼150Å의 두께로 산화시키고, 질화막(7)은 1100∼1300Å의 두께로 적층하며, 산화막(9)을 5400∼6600Å의 두께로 순차적으로 적층하여 패턴을 형성한다. 이때, 상기 질화막(7)과 산화막(9)은 화학기상증착법(CVD)에 의해 증착된다.
여기서, 상기 도1의 A는 패턴을 더욱 상세하게 나타낸 도면으로서, 증착상태의 불균일도를 보여준다.
이어서, 도 2에 도시된 바와 같이, 상기 패턴의 산화막(9)을 화학기계적연마 공정을 실시하여 질화막(7)이 드러나도록 평탄화 시킨다. 이때, 상기 산화막(9)을 증착하는 이유는 일반적으로 질화막(7) 상에 직접적으로 화학기계적연마 공정을 실시하기가 어렵기 때문이다.
여기서, 상기 도2의 B는 상기 화학기계적연마 공정 진행 후 상태를 더욱 상세하게 나타낸 것으로서, 상기 잔류한 질화막의 하부의 불균일도를 보여준다.
또한, 상기 잔류한 질화막(7)의 평균 두께가 약 900Å 정도 되도록 화학기계적연마 공정을 실시한다.
여기서, 반도체 장비 중 하나인 막두께 측정장비를 이용하여 상기 잔류한 질화막(7)의 두께를 0.2mm ∼ 20mm 간격으로 측정한다.
도 3은 본 발명에 따른 잔류한 질화막 두께 측정 수치들을 데이터로 나타낸 도면이다.
도 3에 도시된 바와 같이, 상기 잔류한 질화막 두께 측정 수치들을 측정 간격을 0.2mm ∼ 20mm 간격으로 유지하여, 상기 측정 수치들을 전자적인 형상으로 변환한 후, 출력장치를 이용하여 데이터 처리 상태를 보여줌으로써, 고가의 나노토포그래피(nanotopography)를 사용하지 않고도 육안으로 웨이퍼 표면의 변색 또는 퇴색 현상(discolor)을 관찰할 수 있다.
상기한 바와 같이 본 발명에 따른 웨이퍼의 표면 측정방법을 이용하게 되면, 웨이퍼 상에 실리콘 산화막, 질화막 및 산화막을 순차적으로 증착하여 패턴을 형성한 후 상기 패턴에서 화학기계적연마를 사용해서 산화막을 제거하여 상기 결과물 상에 잔류한 질화막의 두께를 막두께 측정기구를 사용하여 웨이퍼의 중앙부터 가장자리까지 측정하고, 상기 측정 수치들을 전자적인 형상으로 변환한 후, 출력장치를 이용하여 데이터 처리 상태를 보여줌으로써, 육안으로 웨이퍼의 웨이퍼 표면의 변색 또는 퇴색되는 현상(discolor)을 나타나게 만들어 육안으로 관찰할 수 있도록 하는 매우 유용하고 효과적인 발명이다.
Claims (5)
- 웨이퍼 상에 실리콘 산화막, 질화막 및 산화막을 순차적으로 증착하여 패턴을 형성하는 단계와;상기 패턴에서 화학기계적연마를 사용해서 상기 산화막을 제거하는 단계와;상기 결과물 상에 잔류한 질화막의 두께를 막 두께 측정기구를 사용하여 웨이퍼의 중앙부터 가장자리까지 측정하는 단계;상기 측정된 결과 수치들을 전자적인 형상으로 변환하여 데이터 상태로 나타내는 단계;로 이루어진 것을 특징으로 하는 웨이퍼의 표면 측정을 위한 방법.
- 제 1항에 있어서, 상기 실리콘 산화막은 50∼150Å의 두께로 산화하며, 상기 질화막은 1100∼1300Å의 두께로 적층하고, 상기 산화막은 5400∼6600Å의 두께로 적층하는 것을 특징으로 하는 웨이퍼의 표면 측정을 위한 방법.
- 제 1항에 있어서, 상기 화학기계적연마 공정시 질화막이 평균 700 ∼ 1100Å정도 남도록 연마하는 것을 특징으로 하는 웨이퍼의 표면 측정을 위한 방법.
- 제 1항에서, 상기 질화막 두께 측정시 0.2mm ∼ 20mm 의 간격으로 측정하는 것을 특징으로 하는 웨이퍼의 표면 측정을 위한 방법.
- 제 1항 또는 제 4항에 있어서, 상기 질화막 두께 측정 수치를 데이터 처리하여 나타낼 때, 측정간격을 0.2mm ∼ 20mm 간격으로 유지하여 나타내는 것을 특징으로 하는 웨이퍼의 표면 측정을 위한 방법.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR10-2000-0066854A KR100386449B1 (ko) | 2000-11-10 | 2000-11-10 | 웨이퍼의 표면 측정을 위한 방법 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR10-2000-0066854A KR100386449B1 (ko) | 2000-11-10 | 2000-11-10 | 웨이퍼의 표면 측정을 위한 방법 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20020036602A KR20020036602A (ko) | 2002-05-16 |
KR100386449B1 true KR100386449B1 (ko) | 2003-06-02 |
Family
ID=19698411
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR10-2000-0066854A KR100386449B1 (ko) | 2000-11-10 | 2000-11-10 | 웨이퍼의 표면 측정을 위한 방법 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100386449B1 (ko) |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01158735A (ja) * | 1987-12-16 | 1989-06-21 | Nec Corp | 半導体結晶表面の加工方法 |
JPH01246851A (ja) * | 1988-03-29 | 1989-10-02 | Seiko Epson Corp | 半導体基板の製造方法 |
JPH10229108A (ja) * | 1997-02-14 | 1998-08-25 | Mitsubishi Materials Shilicon Corp | 半導体ウェーハの表面平坦度検出方法 |
KR19990009659A (ko) * | 1997-07-10 | 1999-02-05 | 윤종용 | 측정장치를 구비한 웨이퍼 폴리싱장치 및 폴리싱방법 |
KR20000060958A (ko) * | 1999-03-22 | 2000-10-16 | 윤종용 | 웨이퍼 결함 검사장치 및 이를 이용한 결함 검사방법 |
-
2000
- 2000-11-10 KR KR10-2000-0066854A patent/KR100386449B1/ko not_active IP Right Cessation
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01158735A (ja) * | 1987-12-16 | 1989-06-21 | Nec Corp | 半導体結晶表面の加工方法 |
JPH01246851A (ja) * | 1988-03-29 | 1989-10-02 | Seiko Epson Corp | 半導体基板の製造方法 |
JPH10229108A (ja) * | 1997-02-14 | 1998-08-25 | Mitsubishi Materials Shilicon Corp | 半導体ウェーハの表面平坦度検出方法 |
KR19990009659A (ko) * | 1997-07-10 | 1999-02-05 | 윤종용 | 측정장치를 구비한 웨이퍼 폴리싱장치 및 폴리싱방법 |
KR20000060958A (ko) * | 1999-03-22 | 2000-10-16 | 윤종용 | 웨이퍼 결함 검사장치 및 이를 이용한 결함 검사방법 |
Also Published As
Publication number | Publication date |
---|---|
KR20020036602A (ko) | 2002-05-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7829467B2 (en) | Method for producing a polished semiconductor | |
TW308711B (ko) | ||
TW200509187A (en) | Substrate manufacturing method and substrate processing apparatus | |
KR101870244B1 (ko) | 초박형 실리콘 스트레인 게이지 제조 방법 | |
KR970023772A (ko) | 에스오아이 (soi) 구조를 갖는 본드 결합된 기판 및 그 제조 방법 | |
KR100386449B1 (ko) | 웨이퍼의 표면 측정을 위한 방법 | |
JP2005043159A (ja) | 圧力センサ | |
JPH1032233A (ja) | シリコンウェーハ、ガラスウェーハ及びそれを用いたストレス測定方法 | |
RU2006101285A (ru) | Зонд для сканирующего зондового микроскопа и способ его изготовления | |
WO2001054184A9 (en) | Method for removing residues with reduced etching of oxide | |
KR20080106751A (ko) | 폴리 실리콘의 제거방법 | |
JP2912896B1 (ja) | 白金抵抗温度計の検出素子の製造方法及びその方法で製造された検出素子 | |
US6275293B1 (en) | Method for measurement of OSF density | |
KR100324570B1 (ko) | 반도체 소자의 제조방법 | |
KR100252220B1 (ko) | 반도체장치의산화막두께표준시료및그제조방법 | |
KR100479233B1 (ko) | 온도 센서 제조 방법 | |
WO2006132075A1 (ja) | 走査型プローブ顕微鏡用の試料台配列 | |
TW371360B (en) | Method of measuring oxide film dielectric strength of semiconductor wafer | |
JP4103304B2 (ja) | シリコンウェーハの製造方法 | |
JP2003232709A (ja) | 薄膜の弾性率測定方法 | |
JP2006228785A (ja) | 半導体ウェハの測定方法 | |
JP2000033563A (ja) | 研磨代の管理方法およびこれを用いたウエーハの製造方法 | |
US6387811B1 (en) | Method for detecting scratch of an insulating film | |
KR960005037B1 (ko) | 모니터를 위한 반도체 소자의 콘택 홀 제조 방법 | |
KR100800695B1 (ko) | 디스칼라를 이용한 웨이퍼의 데미지 검출방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20110429 Year of fee payment: 9 |
|
LAPS | Lapse due to unpaid annual fee |