KR100384203B1 - 링오실레이터및발진방법 - Google Patents

Abstract

안정된 주파수의 신호를 출력하는 링 오실레이터를 제공하는 것이 목적이다. 인버터를 3 단 직렬 접속하고, 인버터(105), (106)의 출력을 용량(109), 저항(110)를 거쳐서 인버터(104)의 입력으로 귀환한다. 이 때, 인버터(104)의 출력과 VSS 또는 VDD 와의 사이에 저항(111)을 둔다. 저항(111) 대신에 모니터 회로 및 스위치 수단을 두어도 좋다. 또, Pch-Tr(107), Nch-Tr(108)의 한쪽을 저항으로 하는 구성으로 해도 좋다. 또, VDD 는 정전압 회로에 의해서 공급하는 것이 바람직하다. 본 발명에 의하면, 전원 전위가 저하된 경우에도, 트랜지스터의 문턱값 전압의 불균일 등에 기인하는 발진 주파수의 불균일을 억제할 수 있다.

Description

링 오실레이터 및 발진 방법

<발명의 이용분야>

본 발명은 반전 증폭 회로, 용량 소자 및 저항 소자를 사용한 링 오실레이터 및 발진 방법에 관한 것이다.

<관련 기술>

제 11 도에 종래의 링 오실레이터의 예를 도시하고, 제 12 도에 제 11 도의 노드(600 및 601)의 전위 파형도를 도시한다. 용량(609)(용량 소자)은 노드(603)-저항(610)(저항소자)-용량(609)의 경로로 충방전된다. 그리고 노드(600)의 전위 V(600)가 인버터(604)(반전증폭회로)의 문턱값 전압(Vt)에 도달하면, 인버터(604)의 출력단의 전위가 반전한다. 이상의 동작의 반복으로 제 12 도에 도시하는 발진파형이 얻어진다.

여기에서, P 측 전원 전위를 VDD, N 측 전원 전위를 VSS(접지 전위), 1 단째의 인버터(604)의 문턱값 전압(회로 문턱값)을 Vt, 용량(609)의 용량값을 C, 저항(610)의 저항값을 R 로 한다. 그러면 용량(609)의 방전시에 있어서의 t 시간 후의 노드(600)의 전위는,

로 되며, 충전시의 노드(600)의 전위는

로 된다.

따라서, 인버터(604)의 출력이 반전하고 나서, 용량(609)이 방전되어 V(604)가 Vt 로 하강하기까지의 시간을 t3이라 하면,

t3=CR×ln{(VDD+Vt)/Vt} 로 된다. 한편, 인버터(604)의 출력이 반전하고 나서, 용량(609)이 충전되고 V(600)가 Vt 로 상승하기까지의 시간을 t4라 하면,

t4=CR×ln{(2VDD-Vt)/(VDD-Vt)} 로 된다. 링 오실레이터의 발진 주파수 fosc 는 t3과 t4의 합의 역수로 되기 때문에,

로 된다.

여기에서 인버터의 문턱값 전압 Vt 은 Pch-Tr(P 형 전계 효과 트랜지스터)의문턱값 전압 및 전류 증폭율을 각각 Vtp, βp 로 하고, Nch-Tr(N 형 전계 효과 트랜지스터)의 문턱값 전압 및 전류 증폭율을 각각 Vtn, βn 로 하면, 일반적으로 다음 식으로 나타내어진다.

단, 위 식(4)이 성립하는 것은 인버터를 구성하는 Pch-Tr 및 Nch-Tr 의 문턱값 Vtp, Vtn 과 전원 전위 VDD 와의 사이에 아래 식이 성립하는 경우이다.

위 식(4)에서, βp=βn, | Vtp | =Vtn 으로 하면, Vt=VDD/2 로 된다. 이 Vt=VDD/2 를 위 식(3)에 대입하면, 발진 주파수는,

이 된다. 즉, 발진 주파수의 값은 용량(609)파 저항(610)의 시정수로 결정된다.

다음에, 링 오실레이터의 발진주파수에 대한 Vtp, Vtn 의 불균일의 영향에 대해서 설명한다, Vtp, Vtn 은 반도체 제조 공정에서의 제조 불균일 등에 기인해서 불균일된다. 전원전위 VDD=1.5V 로 하고, βp=βn 의 관계가 유지되어 있다고 하고, Vtp=-(0.5±0.2)V, Vtn=0.5±0.2V 의 범위에서 문턱값 전압이 불균일되었다고 본다.

우선, 위 식(4)에 의해 Vt 를 계산하고 얻어진 Vt 를 위 식(3)에 대입한다.| Vtp | =Vtn 인 때는 | Vtp | , Vtn 이 0.5±0.2V 의 범위에서 변동해도 Vt=VDD/2이기 때문에 위 식(6)에 나타내듯이 주파수는 변동하지 않는다. 한편, Vtp=-0.7V, Vtn=0.3V 의 경우는 Vt=0.55V 로 되며, Vtp=-0.3V, Vtn=0.7V 의 경우는 Vt=0.95V로 된다. 따라서, 이것들의 경우엔 | Vtp | =Vtn 에서 Vt=VDD/2=0.75V 의 경우에 비해서 Vt 가 변동하고, 위 식(3)에서 계산되듯이 약 3% 의 주파수의 불균일이 생긴다. 이 주파수에 대한 Vtp, Vtn 의 불균일의 영향은 전원 전위가 감소될수록 커지는 경향이 있다. 예컨대 전원 전위 VDD=1.0V로 하면 다음과 같이 된다. 즉 Vt=0.3(Vtp=-0.7V, Vtn=0.3) 또는 Vt=0.7V(Vtp=-0.3V, Vtn=0.7)의 경우는 Vt=VDD/2=0.5V(| Vtp | =Vtn=0.5V)의 경우에 비해서 위 식(3)에서 계산되듯이 약 7% 의 주파수의 불균일이 생긴다. 이같이 문턱값 전압 Vtp, Vtn 의 불균일에 기인하는 주파수의 불균일은 수 % 정도이다.

그런데, 다음에, 제 11 도의 종래의 링 오실레이터에 있어서 전원전위가 또한 내려갔을 경우, 또는 Vtp, Vtn 이 상대적으로 상승한 경우에 대해서 생각한다. 여기에서, Pch-Tr, Nch-Tr 의 온 및 오프 상태의 조건식은 아래식 (7) ∼ (10)과 같이 된다. 즉,

인 때, Pch-Tr 은 온 상태로 되며,

인 때, Pch-Tr 은 오프 상태로 된다. 또,

인 때, Nch-Tr 은 온 상태로 되며,

인 때, Nch-Tr 은 오프 상태로 된다,

따라서,

이 성립하는 경우에는, 인버터의 입력 전위 Vin 가 전원 전위의 중간 전위 부근에 있을 때, Pch-Tr 및 Nch-Tr 가 더불어 오프 상태로 된다는 것을 알 수 있다. 즉, 전원 전위가 내려가고 위 식(5)이 불성립으로 되고 위 식(11)이 성립하게 되면, Pch-Tr 및 Nch-Tr 이 더불어 오프 상태로 되는 경우가 생긴다.

예컨대, 지금, VDD=1.0V, Vtp=-0.7V, Vtn=0.7V의 경우에는, 인버터(604)의 입력 전위 Vin 의 범위가 0.3V<Vin<0.7V 의 경우에, Pch-Tr 및 Nch-Tr 가 함께 오프 상태로 된다. 즉 인버터(604)의 입력(노드 600)의 전위가 VDD/2 근처로 되어도 인버터의 출력(노드 601)의 전위가 반전하지 않는다. 이 때문에, 링 오실레이터의 발진 주파수는 위 식(6)에 나타내는 값과 다른 것으로 된다.

제 13 도에 VDD=1.0V, Vtp=-0.7V, Vtn=0.7V 의 경우의 노드(600 및 601)의 전위 파형도를 도시한다. 이 전위파형도 등을 써서, 위 식(1)이 성립하는 경우의 링 오실레이터의 발진 주파수를 구한다.

노드(600)의 전위가 0V 인 때, 노드(603)의 전위는 1V 이다. 따라서, 용량(609)은 노드(603)-저항(610)-용량(609)의 경로에서 충전된다. 그 결과, 노드(600)의 전위는 아래 식(12)에 따라서 상승한다.

[단, A=-t/CR]

노드(600)의 전위(Vin)가 VDD - | Vtp | =0.3V 에 이르면 (제 13 도의 A), 위 식(7), (8)에서 Pch-Tr(607)은 온 상태에서 오프 상태로 되는데 Nch-Tr(608)은 위 식(10)에서 여전히 오프 상태이다. 이 동안, 인버터(604)의 드레인 용량 및 인버터(605)의 게이트 용량에 전하가 유지되고 있기 때문에, 인버터(604)의 출력 전위는 1V로 유지된다. 따라서 노드(602), 노드(603)의 전위도 각각 0V, 1V 로 유지된다.

또한, 노드(600)의 전위가 증가되고 노드(600)의 전위가 Vtn=0.7V 에 이르면(제 13 도의 B), Nch-Tr(608)은 위 식(9)에서 온 상태로 되기 때문에, 노드(601)의 진위는 1V 에서 0V 로 반전한다(제 13 도의 C). 그것에 따라서 노드(602)의 전위는 0V 에서 1V 로, 노드(603)의 전위는 1V 에서 0V 로 반전한다.

이 때 용량(609)의 일단에 접속되는 노드(602)의 전위는 0V 에서 1V 상승하기 때문에, 용량(609)의 타단에 접속되는 노드(600) 전위는 용량 결합에 의해 1V 상승한다. 이것에 의해 노드(600)의 전위는 Vtn+VDD=1.7V 로 된다(제 13 도의 D).

이 때, 노드(603)의 전위는 0V 이므로 용량(609)의 전하는 용량(609)-저항(610)-노드(603)의 경로에서 방전하고 노드(600)의 전위는Vtn+VDD=1.7V 에서 아래 식(13)을 따라서 감소된다.

노드(600)의 전위가 또한 감소되고 Vtn=0.7V 에 이르면 (제 13 도의 E), Nch-Tr(608)은 위 식(9), (10)에서 온 상태에서 오프 상태로 된다. 그러나 Pch-Tr(607)은 여전히 오프 상태이다. 이 동안, 인버터(604)의 드레인 용량 및 인버터(605)의 게이트 용량에 전하가 유지되고 있기 때문에, 노드(601)의 전위는 0V로 유지되고 노드(602) 및 노드(603)의 전위도 각각 1V 및 0V 로 유지된다.

노드(600)의 전위가 또한 감소되고 VDD - | Vtp | = 0.3V 에 이르면(제 13 도의 F), Pch-Tr(607)은 위 식(7)에서 온 상태로 되므로 노드(601)의 전위는 0V 에서 1V 로 반전하고(제 13 도의 G), 그것에 따라서 노드(602)의 전위는 1V 에서 0V로, 노드 (603)의 전위는 0V 에서 1V로 반전한다.

그리고 노드(602)의 전위가 1V 에서 0V 로 감소되었기 때문에, 콘덴서(609)에 의한 용량 결합으로 노드(600)의 전위는 1V 감소되고, (VDD - | Vtp | ) - VDD=- | Vtp | = -0.7V 로 된다 (제 13 도의 H).

이 때, 노드(603)의 전위는 1V 이기 때문에, 용량(609)은 노드(603)-저항(610)-용량(609)의 경로에서 충전된다. 그 결과, 노드(600)의 전위는 다음 식에 따라서 상승한다.

노드(600)의 전위가 0.7V 에 이르기까지(제 13 도의 I),노드(601),(602),(603)의 전위는 각각 1V, 0V, 1V로 유지된다.

이후, 위 식(13), (14)에 따라서 동작이 반복된다.

인버터(604)의 출력이 반전되고 부터 용량(609)의 전하가 방전되고 노드(600)의 전위가 VDD- | Vtp | =0.3V로 하강하기까지의 시간을 t5 로 하면,

t5=CR×ln{(VDD + Vtn)/(VDD - ｜Vtp ｜)}로 된다.

또, 인버터(604)의 출력이 반전되고 부터 용량(609)에 전하가 충전되고 노드(600)의 전위가 Vtn=0.7V 로 상승하기까지의 시간을 t6라 하면,

t6=CR ×ln{(VDD+ | Vtp | )/(VDD-Vtn)} 로 된다. 제 11 도의 링 오실레이터가 출력하는 신호의 주파수 fosc' 는 t5 와 t6의 합의 역수로 나타내어지기 때문에,

로 된다.

위 식(15)에 VDD=1.0V, Vtp=-0.7V, Vtn=0.7V를 대입하면, 주파수 fosc' 는,

으로 된다. 위 식(16)의 주파수와 위 식(6)의 주파수간에는 37% 의 차이가있다. 이와 같이, 종래의 링 오실레이터에는 VDD< | Vtp | +Vtn 의 조건하에 있어서 발진 주파수가 문턱값 전압 Vtp, Vtn 의 제조 불균일의 영향을 매우 크게 받아 변동한다는 문제가 있었다.

발명의 요약

본 발명은 이상과 같은 과제를 해결하기 위해 이루어진 것이며, 그 목적으로 하는 바는 전원 전위가 저하된 경우에 있어서도 트랜지스터의 문턱값 전압의 제조 불균일 등의 영향을 받기 어려우며 불균일이 적고 안정된 발진 주파수를 얻을 수 있는 링 오실레이터 및 발진 방법을 제공하는데 있다.

상기 과제를 해결하기 위해서, 본 발명은, P 형 전계 효과 트랜지스터 및 N 형 전계 효과 트랜지스터를 포함하는 반전 증폭 회로와, 해당 반전 증폭 회로의 출력의 반전(反轉) 신호를 해당 반전 증폭 회로의 입력으로 귀환시키기 위한 용량 소자와, 해당 반전 증폭 회로의 출력의 정전(正轉) 신호를 해당 반전 증폭 회로의 입력으로 귀환시키기 위한 저항 소자를 포함하는 링 오실레이터로서, 상기 P 형 전계 효과 트랜지스터 및 상기 N 형 전계 효과 트랜지스터가 함께 오프 상태인 경우에, 상기 반전 증폭 회로의 출력을 P 측 전원 전위 또는 N 측 전원 전위 중의 어느 한쪽에 설정하는 설정 수단을 포함하는 것을 특징으로 한다.

예컨대, 전원 전위가 저하했을 경우에, 반전 증폭 회로의 입력 전위에 따라서는, P 형 및 N 형 전계 효과 트랜지스터가 더불어 오프 상태로 되는 경우가 생긴다. 이와 같은 경우에 본 발명의 설정 수단을 두지 않으면 다음과 같은 사태가 생긴다. 즉, 반전 증폭 회로의 입력 전위가 하강하는 경우에 있어서는 P 형 전계 효과 트랜지스터가 온 상태로 되기까지 반전 증폭 회로의 출력은 반전되지 않으며, 인력 전위가 상승하는 경우에 있어서는 N 형 전계 효과 트랜지스터가 온 상태로 되기까지 많은 시간을 요하는 것으로 되며, 이 결과, 발진 주파수가 크게 변동한다.

한편, 본 발명에서는 설정 수단을 설치함으로써 상기 사태가 생기는 것을 유효하게 방지할 수 있다, 예컨대, N 측 전원 전위로의 설정 수단을 두면, 반전 증폭 회로의 입력 전위가 상승하는 경우에, P 형 전계 효과 트랜지스터가 오프 상태로 된 시점에서 반전 증폭 회로의 출력을 반전할 수 있다 또, P 측 전원 전위로의 설정 수단을 두면, 반전 증폭 회로의 입력 전위가 하강하는 경우에 있어서, N 형 전계 효과 트랜지스터가 오프 상태로 된 시점에서 반전 증폭 회로의 출력을 반전할 수 있다. 따라서, 설정 수단을 두지 않는 경우에 비해서 반전 증폭 회로의 출력이 반전하기까지의 시간을 짧게 할 수 있고, 이 결과, 발진 주파수의 변동을 유효하게 방지할 수 있다. 즉, 본 발명에 의하면 낮은 전원 전위에서도 안정된 발진 주파수의 신호를 공급할 수 있게 된다.

이 경우, 상기 설정 수단은 상기 반전 증폭 회로의 출력과 상기 P 측 전원전위 또는 상기 N 측 전원 전위와의 사이에 설치되고 주어진 임피던스를 갖는 접속 수단인 것이 바람직하고, 또 이 접속 수단은 저항 소자인 것이 또한 바람직하다. 이와 같은 구성으로 하면, 간이한 구성으로 종래예의 문제점을 해결할 수 있기 때문이다. 예컨대, 접속 수단을 확산 저항, 폴리저항 등으로 형성하면, 다른 회로 부품과 마찬가지의 부품으로 접속 수단을 구성할 수 있게 되고, 제조 공정수의 증가 등을 방지할 수 있다.

또, 상기 설정 수단이, 상기 P 형 전계 효과 트랜지스터 및 상기 N 형 전계 효과 트랜지스터가 함께 오프 상태로 되는 경우의 상기 반전 증폭 회로의 입력의 전위를 판별하는 판별 수단과, 상기 판별 수단의 출력에 의거해서 상기 반전 증폭 회로의 출력과 상기 P 측 전원 전위 또는 상기 N 측 전원 전위와의 사이의 접속 또는 비접속을 행하는 스위치 수단을 포함하도록 해도 좋다.

설정 수단을 저항 소자 등으로 구성한 경우에는, 이 저항 소자의 저항값과 반전 증폭 회로에 포함되는 트랜지스터의 능력과의 균형을 고려할 필요가 생긴다. 이것에 대해서 상기 판별 수단을 두는 구성으로 하면, 이와 같은 것을 고려하지 않고, 반전 증폭 회로의 출력 파형의 둔화에 기인하는 주파수 변동을 유효하게 방지할 수 있다.

또, 본 발명은 반전 증폭 회로와, 해당 반전 증폭 회로의 출력의 반전 신호를 해당 반전 증폭 회로의 입력으로 귀환시키기 위한 용량 소자와, 해당 반전 증폭 회로의 출력의 정전 신호를 해당 반전 증폭 회로의 입력으로 귀환시키기 위한 저항 소자를 포함하는 링 오실레이터로서, 상기 반전 증폭 회로는, P 측 전원 전위 또는 N 측 전원 전위중의 어느 한 쪽과 반전 증폭 회로의 출력과의 사이에 설치된 P 형 전계 효과 트랜지스터 또는 N 형 전계 효과 트랜지스터와, 상기 한 쪽과는 상이한 다른 쪽의 전원 전위와 반전 증폭 회로의 출력과의 사이에 설치되며, 주어진 임피던스를 갖는 접속 수단을 포함하는 것을 특징으로 한다.

예컨대 N 측 전원 전위와 반전 증폭 회로의 출력과의 사이에 접속 수단을 설치하는 구성으로 하면, 반전 증폭 회로의 입력 전위가 상승하는 경우에 P 형 전계효과 트랜지스터가 오프로 된 시점에서 반전 증폭 회로의 출력을 반전할 수 있다. 또, P 측 전원 전위와 반전 증폭 회로의 출력과의 사이에 접속 수단을 설치하는 구성으로 하면, 반전 증폭 회로의 입력 전위가 하강하는 경우에 N 형 전계 효과 트랜지스터가 오프 상태로 된 시점에서 반전 증폭 회로의 출력을 반전할 수 있다. 이것에 의해, 발진 주파수의 변동을 유효하게 방지할 수 있고, 낮은 전원 전위로도 안정된 발진 주파수의 신호를 공급할 수 있게 된다.

또, 본 발명은 반전 증폭 회로와, 해당 반전 증폭 회로의 출력의 반전 신호를 해당 반전 증폭 회로의 입력으로 귀환시키기 위한 용량 소자와, 해당 반전 증폭 회로의 출력의 정전 신호를 해당 반전 증폭 회로의 입력으로 귀환시키기 위한 저항 소자를 포함하는 오실레이터로서, 상기 반전 증폭 회로의 입력이 하강할 때의 해당 반전 증폭 회로의 출력이 반전하는 입력의 전위와, 해당 반전 증폭 회로의 입력이 상승할 때의 해당 반전 증폭 회로의 출력이 반전하는 입력의 전위를, 상기 반전 증폭 회로에 공급되는 전원 전위가 저하한 경우에 거의 동일하게 하는 수단을 포함하는 것을 특징으로 한다.

본 발명에 의하면, 전원 전위가 저하된 경우 등에 있어서 반전 증폭 회로의 출력이 반전하는 입력 전위가 입력 전위의 하강시 및 상승시에서 거의 동일로 된다. 따라서, 전원 전위가 저하된 경우 등에 있어서 종래예에서 발생한 문제가 본 발명에서는 생기지 않으며 낮은 전원 전위로도 안정된 발진 주파수의 신호를 공급할 수 있다.

본 발명에 있어서는, 주어진 전원 전위를 정전압화하고 상기 반전 증폭 회로의 전원 전위로서 공급하는 정전압 회로를 포함하도록 하는 것이 바람직하다.

전원 전위의 값이 변화하면 발진 주파수가 변동할 가능성이 있지만, 본 발명에 의하면 정전압화된 전원 전위가 반전 증폭 회로 등에 대해서 공급되기 때문에 이와 같은 사태를 유효하게 방지할 수 있고 발진 주파수의 전원 전위 편차를 작게 할 수 있다. 또한, 본 발명은 정전압 회로와의 조합에 의해서 이하와 같은 각별한 효과를 나타낸다. 즉, 본 발명에 의하면 반전 증폭 회로에 부여하는 전원 전위가 낮아져도 안정된 발진 주파수의 신호를 제공할 수 있다. 따라서, 정전압 회로를 조합한 경우에는, 정전압 회로가 출력하는 정전압을 보다 낮은 값으로 설정할 수 있게 된다. 이것은 발진 주파수가 주어진 스펙 내에 수용되는 전원 전위의 범위를 보다 낮게 설정할 수 있음을 의미한다. 이에 의해, 예컨대 전지 등에 의해서 정전압 회로의 전원 전위를 공급하는 경우에는 보다 낮은 전원 전위를 출력하는 전지 등을 채용할 수 있는 것으로 된다. 또, 사용 시간의 경과에 따라서 전지 등의 전원 전위가 저하된 경우에 있어서도 보다 긴 시간, 안정된 발진 주파수를 공급할 수 있게 된다. 또한, 본 발명에 의하면, 예컨대 반전 증폭 회로에 포함되는 트랜지스터의 문턱값 전압의 절대값의 최대값보다 약간 높은 값의 범위까지 정전압 회로에서 출력되는 정전압값을 낮게 설정할 수 있다. 즉, 종래예에 정전압 회로를 조합한 구성에서는 반전 증폭 회로가 P 형 및 N 형의 전계 효과 트랜지스터를 포함하므로 주어진 발진 주파수를 만족시키기 위해서는 정전압값을 P 형 및 N 형의 전계 효과 트랜지스터의 문턱값 전압(절대값)의 합 이하로 할 수는 없다. 이것에 대해서 본 발명에서는 정전압값을 이것들의 문턱값 전압의 합 이하로 하는 것이 가능해진다.

실시예

이하, 본 발명의 최량의 실시 형태에 대해서 도면을 써서 설명한다.

(제 1 실시예)

제 1 도는 본 발명에 관한 링 오실레이터의 제 1 실시예의 회로도예이며, 제 2 도는 노드(100 및 101)의 전위 파형도이다. 또한, 제 1 도는 종래예인 제 11 도의 링 오실레이터에 저항(111)을 부가한 것이며 다른 회로 구성은 제 11 도와 마찬가지이다.

여기에서 반전 증폭 회로, 예컨대 인버터(104)의 입력 전위를 Vin, Pch-Tr(107) 및 Nch-Tr(108)의 문턱값 전압을 Vtp, Vtn, P 측 및 N 측의 전원 전위를 VDD, VSS(접지 전위=0V)로 나타낸다. Pch-Tr, Nch-Tr 의 온 및 오프 상태에 관한 조건식은 종래예에 있어서 식 (7)-(10)에서 설명한 바와 같이,

Pch-Tr 는,

Vin ≤ VDD- | Vtp | 의 경우에 온 상태,

Vin > VDD - | Vtp | 의 경우에 오프 상태,

Nch-Tr 는,

Vin ≥ Vtn 의 경우에 온 상태,

Vin < Vtn 의 경우에 오프 상태로 된다. 따라서 VDD ≥ | Vtp | +Vtn 의 범위에서는 입력 전위 Vin 의 값에 불구하고 Pch-Tr 또는 Nch-Tr 의 적어도 한쪽이 온으로 있게 된다.

① VDD ≥ | Vtp | +Vtn 의 경우

여기에서 본 발명에서 부가한 저항(111)의 임피던스를 Pch-Tr(107) 또는 Nch-Tr(108)의 온 상태에서의 임피던스에 비교해서 크게 하고 무시할 수 있는 것으로 설정한다. 그러면, VDD ≥ | Vtp | +Vtn 의 범위에서는 링 오실레이터의 주파수는 종래예와 마찬가지의 식으로 설명할 수 있다. 간단하게 동작을 설명하면, 링 오실레이터의 발진은 노드(103)-저항(110)-용량(109)의 경로에서 행해지는 용량(109)의 충방전과, 노드(100)의 전위 V(100)가 인버터(104)의 문턱값 전압 Vt 에 도달했을 때 인버터(104)의 출력단의 전위가 반전하는 것의 반복으로 행해진다. 여기에서 인버터(104)의 문턱값 전압을 Vt, 용량(109)의 용량값을 C, 저항(110)의 저항값을 R로 한다. 그러면 V100 의 전위는, 하강시(방전시)에서는,

로 되며, 상승시(충전시)에서는,

로 된다. 따라서, 제 1 도의 링 오실레이터의 발진 주파수 fosc 는 용량(109)과 저항(110)의 시정수로 결정되며,

로 된다.

여기에서 Pch-Tr, Nch-Tr 의 전류 증폭율을 각각 βp, βn 로 하면 인버터의문턱값 전압 Vt 는 다음 식으로 나타내어진다.

위 식에서 βp=βn, | Vtp | =Vtn 로 하면, Vt=VDD/2 로 되고, 발진주파수 fosc 는,

로 된다. 예컨대 저항(110)의 저항값이 346.8K 옴, 용량(109)의 용량값이 40PF 인 경우에는, 주파수 fosc=1/(2.2 ×CR)=32.77㎑ 로 되며 주기는 약 30.5usec 로 된다.

② VDD < | Vtp | + Vtn 의 경우

VDD < | Vtp | + Vtn 의 경우, 인버터(104)의 입력 전위 Vin 의 값에 따라서는, Pch-Tr(107) 및 Nch-Tr(108)이 더불어 오프 상태로 되는 경우가 존재한다. 예컨대, VDD=1.0V, Vtp=-0.7V, Vtn=0.7V 의 경우에 대해서 생각한다. 처음, 노드(100)의 전위가 0V 인 때, 노드(103)의 전위가(1V)로 되기 때문에 용량(109)은 노드(103)-저항(110)-용량(109)의 경로에서 충전된다. 그 결과 노드(100)의 전위는,

로 되며, 차차로 상승한다(제 2 도의 J). 여기에서 본 발명에서는 저항(111)의 저항값은 Pch-Tr(107)의 온 저항에 비해서 무시할 수 있을 정도의 큰 값으로 되고 있다.

노드(100)의 전위가 0.3V ∼ 0.7V 로 되는 구간에 있어서는, Pch-Tr(107) 및 Nch-Tr(108)은 더불어 오프 상태로 된다. 본 발명에서는 노드(101)와 N 측 전원전위(접지 전위)와의 사이에 저항(111)이 접속되고 있다. 따라서 노드(100)의 전위가 0V 에서 상승하고 0.3V 로 되고(제 2 도의 K), Pch-Tr 가 오프 상태로 되면 노드(101)의 전위는 저항(111) 및 노드(101)의 부하 용량으로 결정되는 시정수로 0V 측으로 방전되고 1V 에서 0V 로 반전한다(제 2 도의 L). 이때의 방전 시정수는 저항(111)의 저항값을 700K 옴, 노드(101)의 부하 용량을 0.5PF 로 하면 350nsec로 되며 상기로 계산된 링 오실레이터의 주기의 약 1% 정도이다. 이 노드(101)의 변화에 따라 노드(102)의 전위는 0V 에서 1V 로, 노드(103)의 전위는 1V 에서 0V로 반전한다.

이 때, 용량(109)의 일단에 접속되는 노드(102)의 전위가 0V 에서 1V 상승했으므로 용량(109)에 의한 용량 결합으로 용량(109)의 타단에 접속되는 노드(100)의 전위는 1V 만큼 상승하고 (VDD - | Vtp | )+VDD=2VDD - | Vtp | =1.3V 로 된다(제 2 도의 M). 그리고 노드(103)의 전위는 0V 이므로 용량(109)의 전하는 용량(109)-저항(110)-노드(103)의 경로에서 방전하고 노드(100)의 전위 V100 는 1.3V 에서 다음 식에 따라서 감소된다.

노드(100)의 전위가 감소되며 0.7V 에 이르면 Nch-Tr(108)는 위 식(9), (10)에서 분명하듯이 온 상태에서 오프 상태로 된다. 그러나 Pch-Tr(107)는 여전히 오프 상태이며 노드(101)와 N 측 전원 전위와의 사이에는 저항(111)이 접속되고 있기 때문에 인버터(104)의 출력단(101)의 전위는 0V 인 채로 된다. 따라서 노드(102), (103)의 전위도 각각 1V, 0V 인 채로 된다.

노드(100)의 전압이 또한 감소되어 0.3V 에 이르면(제 2 도의 N), Pch-Tr(107)은 위 식(7), (8)에서 분명하듯이 오프 상태에서 온 상태로 된다. 여기에서 Pch-Tr(107)의 온 상태에서의 임피던스를 저항(111)보다 충분히 낮게 해두면 노드(101)의 전위는 0V 에서 1V 로 반전한다(제 2 도의 0).

이것에 의해 노드(102)의 전위는 1V 에서 0V 로 노드(103)의 전압은 0V 에서 1V 로 반전한다.

이 때, 용량(109)의 일단에 접속되는 노드(102)의 전위가 1V 에서 0V 로 감소했으므로 용량(109)에 의한 용량 결합으로 용량(109)의 타단에 접속되는 노드(100)의 전위는 1V 감소하고 (VDD - | Vtp | )-VDD= - | Vtp | =-0.7V 로 된다(제 2 도의 P). 그리고 노드(103)의 전위는 1V 이므로 용량(109)은 노드(103)-저항(110)-용량(109)의 경로에서 충전된다. 그 결과, 노드(100)의 전위는 아래 식(18)에 따라서 상승한다.

노드(100)의 전위가 0.3V 에 이르기까지(제 2 도의 Q),노드(101),(102),(103)의 전위는 각각 1V, 0V, 1V로 유지된다.

이 후, 위 식(17), (18)에 따른 동작이 반복된다.

여기에서 인버터(104)의 출력이 반전하고부터 용량(109)이 방전되고 노드(100)의 전위가 VDD - | Vtp | =0.3V로 하강하기까지의 시간을 t1로 하면,

로 된다. 또, 인버터(104)의 출력이 반전하고부터 용량(109)이 충전되고 노드(100)의 전위가 0.3V로 상승하기까지의 시간을 t2로 하면,

로 된다. 링 오실레이터의 발진의 주파수 fosc"는 t1과 t2의 합의 역수로 되기 때문에,

로 된다.

위 식(19)에 VDD=1.0V, Vtp=-0.7V를 대입하면, 주파수 fosc" 는,

으로 된다. 이 식(20)은 VDD< | Vtp | +Vtn 의 경우에 성립하는 식이다. 한편, VDD ≥ | Vtp | +Vtn의 범위에서는, 상술한 바와 같이 주파수는,

로 된다. 따라서, 희망의 주파수인 fosc 에 대한 fosc" 의 어긋남은 7% 정도로 된다.

한편, 종래예에서는 VDD < | Vtp | +Vtn 의 범위에서는 링 오실레이터의 주파수 fosc' 는

로 피며, fosc(위 식(6))에 대한 fosc' 의 어긋남은 37% 정도였다. 따라서 본 발명에 의하면 N 측 전원 전위와 노드(101)간에 저항(111)을 접속함으로써, Vtp, Vtn의 변동에 의한 링 오실레이터의 주파수의 변동을 종래예의 37% 에서 7% 로 대폭으로 저감할 수 있게 된다.

또한, 상기에서는 N 측 전원 전위(접지 전위)와 노드(101)와의 사이에 저항(111)을 접속하는 예로 설명하였지만, 이 대신에 P 측 전원 전위와 노드(101)와의 사이에 저항(111)을 접속해도 마찬가지의 효과가 얻어진다. 제 3 도에 이 경우의 노드(100),(101)의 전위 파형도를 도시한다. 이와 같이 이 실시예에서는 인버터(104)의 Pch-Tr(107) 및 Nch-Tr(108)이 어느 것이나 오프 상태인 때 노드(101)를 신속하게 방전 또는 충전함으로써 다음 단의 인버터를 신속하게 반전시키는 것에 특징이 있다.

제 4 도에는 VDD ≥ | Vtp | +Vtn 및 VDD < | Vtp | +Vtn 의 각각의 경우에 대해서 종래예 및 이 실시예에서 얻어지는 하강시간 tf, 상승시간 tr, 발진 주파수f 를 일괄해서 도시한다, 제 4 도의 S1란, S2란을 비교하면 분명하듯이 이 실시예에서는 VDD < | Vtp | +Vtn 의 범위에 있어서 tf, tr 가 종래예에 비교해서 더불어 개선되고 있으며 따라서, 주파수 변동도 대폭으로 개선되어 있다. 하강 시간(방전시간) tf 이 개선되는 것은 제 13 도의 D 와 제 2 도의 M 를 비교하면 분명하듯이 이 실시예에서는 방전 개시시점에 있어서의 V100 의 전위가 종래예에 비해서 작기 때문이다. 이것은 종래예에서는 제 13 도의 B, C 에 도시하듯이 V600=0.7V 에서 V(601)이 반전하는 것에 대해서 이 실시예에서는 제 2 도의 K, L 로 도시하듯이 V100=0.3V 에서 V(101)가 반전하는 것에 기인한다. 한편, 상승 시간(충전 시간)tr 이 개선되는 것은 제 13 도의 I와 제 2 도의 Q 를 비교하면 분명하듯이 이 실시예에서는 충전 종료 시점에 있어서의 V100 의 전위가 0.3V 이며 종래예의 0.7V 에 비해서 작기 때문이다.

이상의 고찰로 분명하듯이 이 실시예에 의해 주파수 변동이 개선되는 것은 이하의 이유에 의한다. 즉, 전원 전위가 저하된 경우에 있어서도 인버터(104)의 출력이 반전하는 입력 전위(인버터의 문턱값 전압)가 입력 전위의 상승시 및 하강시에서 거의 동일하게 되어 있기 때문이다. 예컨대, 종래예에서는 제 13 도에 도시하듯이 입력의 하강시 및 상승시에 있어서의 인버터의 문턱값 전압은 각각 0.3V, 0.7V 로 되어 있어서 상이하게 되어 있다. 이것에 대해서 이 실시예에서는 제 2 도에 도시하듯이 입력의 하강시 및 상승시에 있어서의 인버터의 문턱값 전압은 더불어 0.3V(제 3 도의 경우에는 더불어 0.7V)로 되어 있다. 이것에 의해서 전원전위가 저하된 경우에 있어서의 주파수 변동을 대폭으로 개선할 수 있는 것으로 된다.

③ 저항 R 등의 설정

그런데 이 실시예에 있어서는, 저항(111)의 저항값 및 노드(101)의 부하 용량으로 결정되는 시정수이며, 노드(101)의 전위를 N 측 전원 전위(=0V)로 신속하게 방전, 또는 P 측 전원전위(=VDD)로 신속하게 충전하는 것이 바람직하며 이때의 방전 또는 충전의 시정수는 링 오실레이터의 주기에 비교해서 충분히 작게 할 것이 바람직하다. 이 때문에, 노드(101)의 부하 용량을 작게 하고 또한, 이 실시예예서 부가한 저항(111)의 임피던스를 작게 할 것이 바람직하다. 한편, Pch-Tr(107) 또는 Nch-Tr(108)의 온 상태에서의 임피던스에 비교해서 이 실시예에서 부가한 저항(111)의 임피던스를 크게 설정해 두는 것이 바래진다. 이와 같이 저항(111)의 저항값은 인버터(104)의 트랜지스터 능력과의 균형을 고려에 넣어서 결정해야 된다.

이 점을 고려해서 설정한 이 실시예에서의 실제의 각 파라미터의 값의 일예를 하기에 일괄해서 나타낸다.

저항(110)의 저항값 R을 346.8K 옴, 용량(109)의 용량값 C 을 40PF로 했을 경우, 링 오실레이터의 주파수는 fosc=1/(2.2×CR)=32.77㎑ 정도로 되며 주기는 30.5usec 정도로 된다. 또, 전원전위를 VDD=1.0V 로 하고 Pch-Tr(107) 및 Nch-Tr(108)의 문턱간 전압의 변동 범위를 Vtp=-(0.5±0.2)V, Vtn=0.5±0.2V 로 하고 Pch-Tr(107) 및 Nch-Tr(108)의 전류 증폭율을 각각 βp=80㎂/V², βn=80㎂/V²로 한다. 또한, 저항(111)의 저항값을 700K 옴, 노드(101)의 부하용량을 0.5PF 로 함으로써 이것들의 저항값, 용량값으로 결정되는 시정수를 350nsec 로 하고 링 오실레이터의 주기의 약 1% 정도로 설정하고 있다. 이상의 설정으로 링 오실레이터의 주파수의 변동을 종래의 37% 에서 7% 정도로 축소할 수 있었던 것은 상술과 같다.

다음에 제 5 도를 이용해서 저항(111)의 저항값의 변화가 발진 주파수에 부여하는 영향에 대해서 설명한다. 우선, 저항(111)의 저항값이 과대할 경우에 대해서 설명한다. 예컨대 Pch-Tr(107) 및 Nch-Tr(108)이 더불어 오프 상태이고 노드(101)의 부하 용량(인버터(104)의 드레인 용량 및 인버터(105)의 게이트 용량 등)에 충전된 전하가 저항(111)을 거쳐서 방전된 경우를 생각한다. 이 경우, 이 방전의 시정수가 크면, 노드(101)의 전위 파형은 제 2 도의 (200)에 도시하듯이 둔화된다. 그리고 저항(111)의 저항값이 커질수록 그 둔화의 정도는 커진다. 따라서 노드(101)의 전위가 인버터(105)의 문턱값 전압에 이르기까지의 시간이 어긋나며 인버터(105)의 출력이 반전하는 시기가 지연된다.

이것에 의해서 발진 주파수가 작아진다, 구체적으로는 부하 용량을 0.5PF로 하고 저항(111)을 확산 저항으로 형성해서 저항의 중심값을 700K 옴으로 한 경우, 저항값이 500K 옴까지 커지면 주파수는 30.1㎑ 정도로 되며 약 8% 정도 주파수가 작아진다.

한편, 저항(111)의 저항값을 작게 한 경우에는 이하와 같이 된다. 즉, 이 경우에는 노드(100)의 전위가 Pch-Tr(107)의 문턱할 전압의 근처로 되어도 저항(111)의 임피던스와 비교해서 Pch-Tr(107)의 임피던스가 높기 때문에 노드(101)는 반전하지 않게 된다. 그리고 노드(100)의 전위가 또한 내려가고 Pch-Tr(107)의 임피던스가 저항(111)과 동등하게 되기까지 작아진 경우에 비로서 노드(101)가 반전한다. 이것에 의해 제 2 도의 (201)에 도시하듯이 노드(101)의 전위 파형의 둔화(지연)가 커진다. 이 결과 노드(101)의 전위가 인버터(105)의 문턱값 전압에 이르기까지의 시간이 어긋나고 링 오실레이터의 발진 주파수는 작아진다. 구체적으로는 부하 용량을 0.5PF 로 하고 저항(111)을 화산 저항으로 형성해서 저항의 중심값을 700K 옴으로 했을 경우, 저항값이 100K 옴까지 작아지면 주파수는 30.2㎑ 로 되며 약 7% 정도 주파수가 작아진다.

이상과 같이 저항(111)의 저항값은 인버터(104)의 트랜지스터 능력과의 균형을 고려에 넣고 결정해야 된다. P 측 전원 전위와 노드(101)와의 사이에 저항 등을 접속한 경우에 있어서도 마찬가지다.

(제 2 실시예)

제 6 도에 본 발명의 제 2 실시예의 회로 구성예를 도시한다. 제 1 도에 도시하는 제 1 실시예에서는 Pch-Tr(107) 또는 Nch-Tr(108)의 온 상태에서의 임피던스에 비교해서 저항(111)의 임피던스를 크게 설정하는 등의 필요성이 있었다. 제 2 실시예는 이와 같은 설정의 필요성을 없애기 위한 것이다. 이를 위해, 본 실시에서는 Pch-Tr(107), Nch-Tr(108)이 더불어 오프 상태로 되는 경우의 인버터의 입력 전위를 판별하는 수단(모니터 회로)과 이 판별 수단의 출력에 의해 온·오프 제어되는 스위치 수단, 예컨대 Nch-Tr 가 설치되고 있다.

이하, 제 6 도에 의거해서 제 2 실시예를 구체적으로 설명한다. 모니터 회로(411)는 Pch-Tr(407) 및 Nch-Tr(408)가 더불어 오프 상태인 때 Nch-Tr(412)의게이트부에 대해서 Nch-Tr(412)를 온 상태로 하는 신호를 출력하는 것이다. 제 7 도에 이 모니터 회로(411)의 구성예를 도시한다. Nch-Tr(502)는 제 6 도에 도시하는 Nch-Tr(408)과 거의 동일한 문턱값 전압을 가지며 Pch-Tr(503)는 Pch-Tr(407)과 거의 동일한 문턱값 전압을 갖는다. 인버터(502)는 노드(507)의 반전 전위를 노드(510)에 출력한다. NOR 게이트(506)에는 노드(508), (510)가 접속되며 노드(508), (510)가 더불어 VSS 레벨(=0V)의 경우에 VDD 레벨을 출력한다. 제 7 도의 노드(500)는 제 6 도의 노드(400)(모니터 회로(411)의 입력)에, 제 7 도의 노드(509)는 제 6 도의 노드(413)(모니터 회로(411)의 출력)에 상당한다. Nch-Tr(408)이 오프상태인 때 Nch-Tr(502)의 문턱값 전압은 Nch-Tr(408)와 거의 동일하기 때문에 Nch-Tr(502)도 오프 상태로 된다. 이 때 노드(507)는 저항(501)을 거쳐서 P 측 전원 전위 VDD 와 접속되어 있기 때문에 노드(507)의 전위는 VDD 레벨로 된다. 마찬가지로 Pch-Tr(407)이 오프 상태인 때 Pch-Tr(503)의 문턱값 전압은 Pch-Tr(407)과 거의 동일로 되기 때문에 Pch-Tr(503)도 오프 상태로 된다. 이 때 노드(508)는 저항(504)을 거쳐서 N 측 전원 전위 VSS 와 접속되고 있기 때문에 노드(508)의 전위는 VSS 레벨로 된다.

따라서, Nch-Tr(408) 및 Pch-Tr(407)이 더불어 오프 상태인 때, 노드(507), (508)의 전위는 각각 VDD, VSS 레벨로 된다. 그리고 노드(510)의 전위는 인버터(505)에 의해서 반전되어서 VSS 레벨로 되기 때문에 NOR 게이트(506)의 출력 노드(509), 즉, 모니터 회로(411)의 출력 노드(413)는 VDD 레벨로 된다. 그 결과, Nch-Tr(412)은 온 상태로 되며 인버터(404)의 출력 노드(401)의 전위는 VSS 레벨로된다.

이상과 같이 함으로써 제 2 실시예에서는 제 1 실시예에서의 저항(111)의 임피던스에 비교해서 이 저항(111)과 동등한 기능을 다하는 Nch-Tr(412)의 임피던스를 충분히 작게 할 수 있다, 이것에 의해서 Nch-Tr(408) 및 Pch-Tr(407)이 더불어 오프 상태인 때 Nch-Tr(412)의 임피던스와 노드(401)의 부하 용량에 의해서 결정되는 노드(401)의 방전 시정수를 작게 할 수 있다.

이와 같이 모니터 회로(411)에 의해서 제4 신호를 생성하고 인버터(404)의 출력을 P 측 또는 N 측의 전원 전위를 단락함으로써 저항을 접속한 때와 마찬가지의 효과가 얻어진다. 게다가, 제 1 실시예에서는 인버터(104)의 트랜지스터 능력과 저항(111)의 저항값과의 균형을 생각할 필요가 있었는데 제 2 실시예에서는 그 필요가 없고 제 2 도의 (200), (201)에 도시하는 파형의 둔화에 기인한 주파수의 오차를 없애는 것이 가능으로 된다.

(제 3 실시예)

제 8 도에 본 발명의 제 3 실시예의 회로 구성예를 도시한다. 제 1 실시예와 다른 것은 1 단째의 인버터(304)의 회로 구성이다. 제 3 실시예에서는 제 1 도에 도시하는 제 1 실시예와 다르며 Nch-Tr(108) 대신에 저항(308)이 설치되고 있으며 저항(111)은 생략되고 있다, 이 구성으로 전원 전위가 저하된 경우에 있어서도 인버터(304)의 출력이 반전하는 입력 전위(인버터(304)의 문턱값 전압)를 입력 전위의 하강시 및 상승시에서 거의 동일로 할 수 있으며 제 1 실시예와 마찬가지의 효과를 얻을 수 있다.

다음에 제 3 실시예의 동작에 대해서 VDD=1.0V, Vtn=0.7V 의 경우를 예로 들어서 간단히 설명한다. 노드(300)의 전위가 0V 인 때 Pch-Tr(307)는 온 상태이며 노드(301)의 전위가 1V 로 되기 때문에 노드(303)의 전위도 1V 로 된다. 이 때문에, 용량(309)은 노드(303)-저항(310)-용량(309)의 경로에서 충전된다. 그 결과, 노드(300)의 전위는 위 식(12)에 따라서 차차로 상승한다.

노드(300)의 전위가 0.3V로 되면 Pch-Tr(307)은 오프 상태로 된다. 이 때, 저항(308)의 임피던스를 Pch-Tr(307)의 오프시의 임피던스보다 충분히 낮게 설정해두면 노드(301)의 전위는 저항(308)의 저항값 및 노드(301)의 부하 용량으로 결정되는 시정수로 0V 측에 방전되고 1V 에서 0V 로 반전한다. 이것에 의해서 노드(302)의 전위는 0V 에서 1V 로, 노드(303)의 전위는 1V 에서 0V 로 반전한다. 그러면 용량(309)에 의한 용량 결합에 의해서 노드(300)의 전위는 1V 만큼 상승하고 (VDD - | Vtp | )+VDD=2VDD - | Vtp | =1.3V 로 된다. 그리고, 용량(309)의 전하는 용량(309)-저항(310)-노드(303)의 경로에서 방전되고 노드(300)의 전위는 위 식(17)에 따라서 감소된다.

노드(300)의 전위가 감소되고 0.3V 에 이르면 Pch-Tr(307)는 오프 상태에서 온 상태로 된다. 여기에서 Pch-Tr(307)의 온 상태에서의 임피던스를 저항(308)보다 충분히 낮게 설정해두면 노드(301)의 전위는 0V에서 1V로 반전한다.

이것에 의해 노드(302)의 전위는 1V 에서 0V 로, 노드(303)의 전위는 0V 에서 1V 로 반전한다. 그러면, 용량(309)에 의한 용량 결합에 의해 노드(300)의 전위는 1V 감소되고 (VDD - | Vtp | )- VDD= - | Vtp | = -0.7V로 된다. 그리고용량(309)의 전하는 노드(303)-저항(310)-용량(309)의 경로에서 충전된다. 그 결과, 노드(300)의 전위는 위 식에 따라서 상승한다.

노드(300)의 전위가 0.3V 에 이르기까지 노드(301), (302), (303)의 전위는 각각 1V, 0V, 1V로 유지된다. 이후, 상기 동작이 반복됨으로써 소망의 발진 신호가 얻어진다, 얻어지는 발진 주파수는 위 식(19)과 마찬가지이다.

또한, 상술의 제 1 실시예에서는 1 단째의 인버터의 출력의 전위가 1V 에서 0V 로 반전할 때 Nch-Tr(108) 및 저항(111)의 양쪽이 쓰이는데 제 3 실시예에서는 저항(308)만이 쓰인다. 따라서 특히 링 오실레이터에 부여되는 전원전위가 충분히 높은 경우에는, 노드(101)의 전위를 신속히 전원 전위 VDD 에서 접지 전위 VSS 로 반전시킬 수 있는 제 1 실시예쪽이 제 3 실시예보다 유리한 구성으로 된다.

또, 제 3 실시예에서는 노드(301)의 전위를 1V 에서 0V 로 반전시키는 것으로서 저항(308)을 이용했지만 이것 이외에도 예컨대, 디프레션형의 전계 효과 트랜지스터, 게이트 전극과 드레인 영역을 접속한 전계 효과 트래지스터 등, 여러 가지의 접속 수단을 쓸 수 있다.

또, 제 3 실시예에서는 인버터(304)의 출력과 N 측 전원전위 VSS 와의 사이에 접속 수단인 저항을 두었는데 이것과는 역으로 인버터(304)의 출력과 P 측 전원전위 VDD와의 사이에 접속 수단을 두는 구성으로 해도 좋다.

(제 4 실시예)

제 9 도에 본 발명의 이 실시예의 회로 구성예를 도시한다. 제 4 실시예는 제 1 실시예에 정전압 회로(150)를 부가한 것이다. 이 정전압 회로(150)는 주어진전원전위 VDD' 를 정전압화하고 이것을 전원전위 VDD 로서 인버터(104) 등에 공급하는 것이다.

정전압 회로(150)는 기준전압 Vref 을 발생하는 기준 전압 발생 회로(152), 오피앰프(연산 증폭기)(154), 드라이버용의 트랜지스터인 Pch-Tr(156), 저항값(R1), (R2)을 갖는 저항(158), (160)을 포함한다. 오피앰프(154)의 반전 입력 단자에는 기준 전압 발생 회로(152)에서 기준 전압 Vref 이 입력된다. 또 오피앰프의 정전입력 단자엔 정전압 회로(150)의 출력 Vr(=VDD)을 저항(R1), (R2)로 분할한 전위가 입력된다. 오피앰프(154)는 반전 입력 단자의 전위와 정전 입력 단자의 전위를 동일하게 하도록 동작한다. 따라서,

Vr={(R1+R2)/R2} × Vref

의 관계식이 성립한다. Pch-Tr(156)의 게이트 전압은 오피앰프(154)의 출력으로 제어되며 이것에 의해서 인버터(104)에 대해서 정전압의 전원 전위 Vr 가 공급된다.

이와 같이 정전압 회로(150)를 설치함으로써 링 오실레이터의 발진 주파수의 전원전위 편차를 작게 하는 것이 가능해진다.

즉, 링 오실레이터의 발진 주파수는 공급되는 전원전위의 변동에 적지 않게 영향을 받으며 전원 전위가 높으면 발진 주파수는 상대적으로 높아지며 전원전위가 낮으면 발진 주파수는 낮아진다. 본 실시예에 의하면, 정전압 회로(150)에 의해 정전압화된 전원전위 VDD 가 인버터(104)등에 부여되기 때문에, 이와 같은 발진주파수의 전원전위 편차를 매우 작게 할 수 있다.

그런데, 제 11 도에 도시하는 종래예의 링 오실레이터에서는, 상술한 바와 같이, 전원전위 VDD 가 작아지고 VDD ≤ Vtn+ | Vtp | 의 범위로 되면 발진주파수가 대폭으로 변동해 버린다. 따라서, 정전압 회로(150)에 부여하는 전원 전위 VDD' 는 VDD 보다 커야 되므로 예컨대 종래예의 구성에 정전압 회로(150)를 부가할지라도 VDD' 를 Vtn+ | Vtp | 이하로 하는 것은 찰 수 없게 된다. 예컨대, Vtn, Vtp 의 제조 불균일이, Vtn=0.5±0.2V, Vtp=-(0.5±0.2)V 의 범위에 있던 경우를 고려한다. 그러면 이 다른 소자의 제조 불균일 및 잡음 등을 고려하면 제 10(A)도에 도시하듯이 예컨대 전원전위 VDD' 가 2.0V 정도 이하로 된 시점에서 발진 주파수 편차가 스펙 내에 수용되지 않게 된다.

이것에 대해서 이 실시예에서는 상술한 바와 같이, VDD ≤ Vtn+ | Vtp | 의 범위에서도 발진 주파수는 그다지 변동하지 않는다, 따라서 제 10(B) 도에 도시하듯이 전원전위 VDD' 가 예컨대 1.0V 정도로 되기까지 발진 주파수 편차를 스펙 내에 수용할 수 있다. 즉, 링 오실레이터의 동작 범위의 하한 전압을 더욱 낮게 할 수 있다. 보다 일반화하면, 종래예를 사용하는 경우에는, 정전압 회로(150)에서 출력되는 정전압 Vr 을 Vtn+ | Vtp | 정도 이하로 할 수는 없었다. 이것에 대해서 이 실시예에서는 Vtn+ | Vtp | 정도 이하이며 적어도 | Vtp | 또는 Vtn 보다 큰 범위에 정전압 Vr 을 설정할 수 있게 된다.

링 오실레이터는 전지, 배터리에 의해 구동되는 IC (메모리 IC 등) 휴대용 전자 기기 등에 쓰이는 수가 있으며 이 경우, 전원전위 VDD 는 전지 등에 의해 공급된다. 이 실시예에 의하면, 전원 전위 VDD'가 낮게 되어도 발진 주파수 편차를스펙 내에 수용할 수 있기 때문에, 보다 낮은 전원전위 VDD'를 공급하는 전지 등을 사용하는 것이 가능하게 된다. 그리고 전원전위 VDD' 를 낮게 함으로써, 소비 전력의 저감도 도모해진다.

또, 전지 등으로 공급되는 전원전위는 사용 시간의 경과와 더불어 저하되는 것이 일반적이다. 따라서, 예컨대 미사용 상태의 출력이 2.5V 인 전지 등을 쓴 경우에 종래의 오실레이터에서는 VDD' 가 예컨대 2.0V 정도 이하로 된 시점에서 발진주파수가 크게 변동되고 동작 불가로 된다. 이 결과, 전지 구동 시간이 매우 짧아진다. 이것에 대해서 이 실시예에서는 VDD' 가 1.0V 정도로 되기까지 발진주파수 편차를 스펙 내에 수용할 수 있기 때문에 전지 구동 시간을 길게 하는 것이 가능하다.

또한, 제 4 실시예는 제 1 실시예에 정전압 회로(150)를 조합할 경우에 대해서 설명했는데 제 2, 제3 실시예에 정전압 회로(150)를 조합하는 구성으로 해도 무방하다. 또, 제 4 실시예에서는 P 측 전원전위 VDD 를 정전압 회로(150)에 의해 공급하고 있는데 N 측 전원전위 VSS 를 정전압 회로(150)에 의해 공급하는 구성으로 해도 무방하다.

또, 정전압 회로(150)의 구성도 제 9 도에 도시하는 것에 한정되는 것은 아니다. 다만, 제 9 도에 도시하는 구성에 의하면 VDD' 와 Vr(=VDD)가 거의 동일하게 되기까지 정전압을 공급할 수 있다. 따라서, 제 9 도에 도시하는 구성의 정전압 회로(150)에는 발진 주파수 편차가 스펙 내에 들어가는 전원 전위 VDD' 을 보다 넓게 쓸 수 있다는 이점이 있다.

또한 본 발명은 상기 제 1 내지 제 4 의 실시예에 한정되는 것은 아니고 본 발명의 요지의 범위 내에서 여러 가지의 변형 실시가 가능하다.

예컨대 Nch-Tr 및 Pch-Tr 가 함께 오프 상태인 때 1 단째의 반전 증폭 회로의 출력을 P 측 또는 N 측 전원전위 등에 설정하는 수법은 제 1 실시예에서 설명한 것에 한하지 않으며 본 발명에는 이것과 균등한 범위도 포함된다. 예컨대 저항(111)을 확산 저항 등이 아니고 전계 효과형 트랜지스터 등으로 구성해도 좋다. 또, 판별 수단(모니터 회로)을 사용하는 수법도 제 2 실시예에서 설명한 것에 한하지 않는다. 예컨대 제 2 실시예에 있어서의 스위치 수단을 전계 효과형 트랜지스터가 아니고 바이폴라 트랜지스터 등의 스위치 수단 등으로 구성해도 좋으며 스위치 수단에 직렬로 저항 소자를 삽입해도 좋다. 또, 제 1 내지 제 4 실시예에서 설명한 이외에도 본 발명의 수법을 실현하는 구성으로서 여러 가지의 것을 생각할 수 있다. 이와 같은 구성으로서는 예컨대, 전원전위가 저하된 경우에 있어서, 반전 증폭 회로의 출력이 반전하는 입력 전위가, 입력 전위의 하강시 및 상승시에서 거의 동일로 되는 다른 구성이 생각된다.

또 링 오실레이터의 기본 구성으로서 제 1 내지 제 4 실시예에서 설명한 이외의 구성을 쓴 경우도 본 발명의 균등 범위에 포함된다. 예컨대 반전 증폭 회로내에 발진 정지 등의 제어를 행하는 소자를 설치해도 무방하다.

또, 상기 제 1 내지 제 4 실시예에서는 반전 증폭 회로가 3 단인 경우에 대해서 설명했는데, 본 발명은 일반적으로 반전 증폭 회로를 2n+1 단(n≥1) 직렬 접속하고 2m(0≤m≤n)단째의 반전 증폭 회로의 출력을 용량 소자를 거쳐서 1 단째의반전 증폭 회로의 입력으로 귀환하고 2k+1(m≤k≤n) 단째의 반전 증폭 회로의 출력을 저항 소자를 거쳐서 1 단째의 반전 증폭 회로의 입력으로 귀환하는 구성의 링오실레이터에도 적용할 수 있다. 본 발명은 적어도 1 단째의 반전 증폭 회로의 출력의 반전 신호를 반전 증폭 회로의 입력으로 귀환하기 위한 용량 소자와 반전 증폭 회로의 출력의 정전 신호를 반전 증폭 회로의 입력으로 귀환하기 위한 저항 소자를 포함하는 것이면 된다.

제 1 도는 본 발명의 제 1 실시예에 관한 링 오실레이터의 회로 구성예를 도시하는 도면.

제 2 도는 노드(100 및 101)에 있어서의 전위 파형도.

제 3 도는 저항을 VDD 측에 접속한 경우의 노드(100 및 101)에 있어서의 전위 파형도.

제 4 도는 종래예와 이 실시예의 발진주파수 등을 비교해서 설명하기 위한 도면.

제 5도는 링 오실레이터의 발진주파수와 저항값과의 관계를 나타내는 도면.

제 6 도는 본 발명의 제 2 실시예에 관한 링 오실레이터의 회로 구성예를 도시하는 도면.

제 7 도는 모니터 회로의 회로 구성예를 도시하는 도면.

제 8 도는 본 발명의 제 3 실시예에 관한 링 오실레이터의 회로 구성예를 도시하는 도면.

제 9 도는 본 발명의 제 4 실시예에 관한 링 오실레이터의 회로 구성예를 도시하는 도면.

제 10(A), (B)도는 전원 전위와 발진주파수의 관계를 도시하는 도면.

제 11 도는 종래의 링 오실레이터의 회로 구성예를 도시하는 도면.

제 12 도는 노드(600 및 601)에 있어서의 전위 파형도.

제 13 도는 전원 전위가 저하된 경우 등에 있어서의 노드(600 및 601)에 있어서의 전위 파형도.

* 도면의 주요부분에 대한 부호의 설명

100, 101, 102, 103 : 노드

104 : 인버터 107 : Pch-Tr

108 : Nch-Tr 109 : 용량

Claims (11)

1. P 형 전계 효과 트랜지스터 및 N 형 전계 효과 트랜지스터를 포함하는 반전 증폭 회로와, 해당 반전 증폭 회로의 출력의 반전(反轉) 신호를 해당 반전 증폭 회로의 입력으로 귀환시키기 위한 용량 소자와, 해당 반전 증폭 회로의 출력의 정전(正轉) 신호를 해당 반전 증폭 회로의 입력으로 귀환시키기 위한 저항 소자를 포함하는 링 오실레이터로서,

   상기 P 형 전계 효과 트랜지스터 및 상기 N 형 전계 효과 트랜지스터가 함께 오프 상태인 경우에, 상기 반전 증폭 회로의 출력을 P 측 전원 전위 또는 N 측 전원 전위 중의 어느 한 쪽에 설정하는 설정 수단을 포함하는 것을 특징으로 하는 링 오실레이터.
2. 제 1 항에 있어서,

   상기 설정 수단은 상기 반전 증폭 회로의 출력과 상기 P 측 전원 전위 또는 상기 N 측 전원 전위와의 사이에 설치되고, 주어진 임피던스를 갖는 접속 수단인 것을 특징으로 하는 링 오실레이터.
3. 제 2 항에 있어서,

   상기 접속 수단은 저항 소자인 것을 특징으로 하는 링 오실레이터.
4. 제 1 항에 있어서,

   상기 설정 수단은,

   상기 P 형 전계 효과 트랜지스터 및 상기 N 형 전계 효과 트랜지스터가 함께 오프 상태로 되는 경우의 상기 반전 증폭 회로의 입력의 전위를 판별하는 판별 수단과,

   상기 판별 수단의 출력에 의거해서, 상기 반전 증폭 회로의 출력과 상기 P 측 전원 전위 또는 상기 N 측 전원 전위 사이의 접속 또는 비접속을 행하는 스위치 수단을 포함하는 것을 특징으로 하는 링 오실레이터.
5. 반전 증폭 회로와, 해당 반전 증폭 회로의 출력의 반전 신호를 해당 반전 증폭 회로의 입력으로 귀환시키기 위한 용량 소자와, 해당 반전 증폭 회로의 출력의 정전 신호를 해당 반전 증폭 회로의 입력으로 귀환시키기 위한 저항 소자를 포함하는 링 오실레이터로서,

   상기 반전 증폭 회로는,

   P 측 전원 전위 또는 N 측 전원 전위 중의 어느 한 쪽과 반전 증폭 회로의 출력과의 사이에 설치된 P 형 전계 효과 트랜지스터 또는 N 형 전계 효과 트랜지스터와,

   상기 한 쪽과는 상이한 다른 쪽의 전원 전위와 반전 증폭 회로의 출력과의 사이에 설치되며, 주어진 임피던스를 갖는 접속 수단을 포함하는 것을 특징으로 하는 링 오실레이터.
6. 반전 증폭 회로와, 해당 반전 증폭 회로의 출력의 반전 신호를 해당 반전 증폭 회로의 입력으로 귀환시키기 위한 용량 소자와, 해당 반전 증폭 회로의 출력의 정전 신호를 해당 반전 증폭 회로의 입력으로 귀환시키기 위한 저항 소자를 포함하는 오실레이터로서,

   상기 반전 증폭 회로의 입력이 하강할 때의 해당 반전 증폭 회로의 출력이 반전하는 입력의 전위와, 해당 반전 증폭 회로의 입력이 상승할 때의 해당 반전 증폭 회로의 출력이 반전하는 입력의 전위를, 상기 반전 증폭 회로에 공급되는 전원전위가 저하한 경우에 거의 동일하게 하는 수단을 포함하는 것을 특징으로 하는 링 오실레이터.
7. 제 1 내지 제 6 항 중 어느 한 항에 있어서,

   주어진 전원 전위를 정전압화하고 상기 반전 증폭 회로의 전원 전위로서 공급하는 정전압 회로를 포함하는 것을 특징으로 하는 링 오실레이터.
8. P 형 전계 효과 트랜지스터 및 N 형 전계 효과 트랜지스터를 포함하는 반전 증폭 회로의 출력의 반전 신호를 용량 소자를 이용해서 해당 반전 증폭 회로의 입력으로 귀환시키고, 해당 반전 증폭 회로의 출력의 정전 신호를 저항 소자를 이용해서 해당 반전 증폭 회로의 입력으로 귀환시킴으로써 발진 신호를 얻는 발진 방법으로서,

   상기 P 형 전계 효과 트랜지스터 및 상기 N 형 전계 효과 트랜지스터가 함께 오프 상태인 경우에 상기 반전 증폭 회로의 출력을 P 측 전원 전위 또는 N 측 전원전위 중의 어느 한 쪽에 설정하는 것을 특징으로 하는 발진 방법.
9. 반전 증폭 회로의 출력의 반전 신호를 용량 소자를 이용해서 해당 반전 증폭 회로의 입력으로 귀환시키고, 해당 반전 증폭 회로의 출력의 정전 신호를 저항 소자를 이용해서 해당 반전 증폭 회로의 입력으로 귀환시킴으로써 발진 신호를 얻는 발진 방법으로서,

   P 형 또는 N 형의 전계 효과 트랜지스터를 이용해서 P 측 전원 전위 또는 N 측 전원 전위 중의 어느 한 쪽과 상기 반전 증폭 회로의 출력 사이를 접속 또는 비접속하고,

   주어진 임피던스를 갖는 접속 수단을 이용해서 상기 한쪽과는 다른 P 측 또는 N 측의 전원 전위와 반전 증폭 회로의 출력 사이의 접속을 행하는 것을 특징으로 하는 발진 방법.
10. 반전 증폭 회로의 출력의 반전 신호를 용량 소자를 이용해서 해당 반전 증폭 회로의 입력으로 귀환시키고, 해당 반전 증폭 회로의 출력의 정전 신호를 저항 소자를 이용해서 해당 반전 증폭 회로의 입력으로 귀환시킴으로써 발진 신호를 얻는 발진 방법으로서,

    상기 반전 증폭 회로의 입력이 하강할 때의 해당 반전 증폭 회로의 출력이반전하는 입력의 전위와, 해당 반전 증폭 회로의 입력이 상승할 때의 해당 반전 증폭 회로의 출력이 반전하는 입력의 전위를, 상기 반전 증폭 회로에 공급되는 전원전위가 저하된 경우에 거의 동일하게 하는 것을 특징으로 하는 발진 방법.
11. 제 8 내지 제 10 항 중 어느 한 항에 있어서,

    주어진 전원 전위를 정전압화하고 상기 반전 증폭 회로의 전원 전위로서 공급하는 것을 특징으로 하는 발진 방법.