KR100383133B1 - 다수의신호처리장치를갖춘텔레비젼세트 - Google Patents

다수의신호처리장치를갖춘텔레비젼세트 Download PDF

Info

Publication number
KR100383133B1
KR100383133B1 KR1019970704168A KR19970704168A KR100383133B1 KR 100383133 B1 KR100383133 B1 KR 100383133B1 KR 1019970704168 A KR1019970704168 A KR 1019970704168A KR 19970704168 A KR19970704168 A KR 19970704168A KR 100383133 B1 KR100383133 B1 KR 100383133B1
Authority
KR
South Korea
Prior art keywords
memory
signal processing
television set
devices
data
Prior art date
Application number
KR1019970704168A
Other languages
English (en)
Other versions
KR980700772A (ko
Inventor
랄프 쉬벤트
크리스챤 폰 레벤틀로우
Original Assignee
지멘스 악티엔게젤샤프트
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 지멘스 악티엔게젤샤프트 filed Critical 지멘스 악티엔게젤샤프트
Publication of KR980700772A publication Critical patent/KR980700772A/ko
Application granted granted Critical
Publication of KR100383133B1 publication Critical patent/KR100383133B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/44—Receiver circuitry for the reception of television signals according to analogue transmission standards

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Controls And Circuits For Display Device (AREA)
  • Television Systems (AREA)
  • Picture Signal Circuits (AREA)

Abstract

텔레비젼 세트는 다수의 신호 처리 장치(12, 13, 15, 16, 17) 및 논리적으로 결합되도록 조직된 메모리(20; 15b, 16b, 17b)를 포함한다. 텔레비젼 세트의 동작 상태에 따라 신호 처리 과정에 적합한 메모리 용량이 입력 데이터 및 출력 데이터를 일시 저장하기 위한 신호 처리 장치에 할당될 수 있으므로, 메모리가 보다 바람직하게 이용된다.

Description

다수의 신호 처리 장치를 갖춘 텔레비젼 세트{TELEVISION SET WITH A PLURALITY OF SIGNAL PROCESSING DEVICES}
오늘날 텔레비젼 세트는 일련의 디지탈 신호 처리장치, 예컨대 플리커를 줄이기 위한 주사선 주파수 증가장치, 화면 내 화면(picture-in-picture) 페이드-인 장치, 텔레텍스트 및 그래픽 처리장치, 디지탈 오디오 신호 처리장치, 오디오 신호 및 비디오 신호의 잡음 감소장치, 디지탈로 공급된 신호의 압축 해제 장치 등을 포함한다. 이러한 디지탈 신호 처리 방법에서는 입력 및/또는 출력 데이터가 반도체 메모리에 일시 저장된다. 제시된 경우에는 저장될 데이터량이 매우 많다. 예컨대, 플리커 제거를 위한 공지된 방법은 적어도 2개의 필드에 대한 메모리 용량을 필요로 한다. 화면 내 화면 페이드-인의 경우에는 하나 또는 2개의 페이드-인되는 1/10 필드에 대한 메모리 용량이 필요하고 경우에 따라 하나의 주사선 메모리가 필요하다. 높은 해상도의 텔레텍스트 신호 처리를 위해, 적합하게 할당된 속성을 가진 프레임이 일시 저장되어야 한다. 존재하는 동화상과 관련해서 코딩되는 비디오 신호 데이터의 압축 해제시 다수의 필드에 대한 메모리가 필요하다.
지금까지는 개별 신호 처리 프로세스가 서로 분리된 집적 회로로 구현된 장치에 의해 수행되었다. 각각의 신호 처리 프로세스에 필요한 동작 메모리가 각각의 장치에 할당되고, 장치에 의해 수행되는 프로세스에 의해서만 관련 메모리가 액세스된다. 종종 동작 메모리가 신호 처리 프로세스를 수행하는 회로 부품과 함께 동일한 집적 회로 칩 상에 배치된다. 보다 높은 재생질을 제공하는 신호 처리 프로세스는 보다 큰 메모리 용량을 필요로 한다. 예컨대, 1/10 필드의 메모리 용량 만을 필요로 하는 화면 내 화면 방법이 공지되어 있다. 그러나, 이것은 페이드-인 되는 화상의 디스플레이에서 현저한 선명도 손실을 야기시킨다. 2개의 1/10 필드가 일시 저장되는 화면 내 화면 페이드-인 방법에 의해 상기 선명도 손실이 제거되고, 경우에 따라 화면의 절단을 피할 수 있다.
각각의 신호 처리 장치에 대한 특별한 메모리의 고정된 할당은 특히 메모리 소자가 신호 처리 장치와 함께 단 하나의 집적 회로칩에 배치되는 경우 개별 신호처리 사양의 메모리 소자가 비교적 비싸다는 단점을 갖는다. 또한 경험상, 텔레비젼 세트 내에 제공된 모든 신호 처리 방법이 동시에 적용되지 않는다. 따라서, 텔레비젼 세트에 포함된 메모리 용량이 비교적 많은 비용을 야기시키며 항상 완전히 이용되지 않는다.
본 발명은 제 1 및 제 2 신호 처리 장치, 및 상기 장치가 액세스하는 메모리 수단을 포함하는 텔레비젼 세트에 관한 것이다.
도 1은 버스 아키텍처를 가진 텔레비젼 세트를 나타낸 블록 회로도이고,
도 2는 개별 유니트에 할당된 메모리를 하나의 전체 메모리로 결합하는 것을 나타낸 개략도이며,
도 3은 메모리 점유에 대한 예를 나타낸다.
본 발명의 목적은 메모리 비용이 감소되거나 또는 기존의 용량이 보다 양호하게 이용되는 텔레비젼 세트를 제공하는 것이다. 물론, 이 경우 재생의 질이 떨어져서는 안된다.
상기 목적은 본 발명에 따라 청구의 범위 제 1항의 특징에 의해 달성된다.
본 발명에 따른 텔레비젼 세트는 예컨대 모든 신호 처리 장치가 액세스하는 단 하나의 메모리를 포함한다. 메모리로는 종래의 표준으로 이용될 수 있는 반도체 메모리 모듈이 사용된다. 메모리 용량은 모든 동작 상태에서 메모리가 가급적 양호하게 이용되도록 설정될 수 있다. 이것을 위해 텔레비젼 세트는 버스 아키텍처를 포함할 수 있다. 각각의 장치 및 메모리가 버스에 접속된다. 각각의 장치는 메모리에 저장된 데이터를 동일하게 액세스할 수 있다. 고속으로 수행되는 버스 액세스시 고주파 방사 및 파장 반사의 문제를 피하기 위해, 대안으로서 각각의 개별 장치에 하나의 메모리가 할당될 수 있다. 그러나, 장치가 할당된 메모리를 순시적으로 사용하지 않는 경우, 이 메모리를 사용하기 위해, 다른 신호 처리 장치가 개별적으로 할당된 메모리를 액세스할 수 있다.
텔레비젼 세트에는 메모리 액세스를 관리하는 제어 장치가 필요하다. 제어장치는 특히 상이한 신호 처리 장치에 대한 메모리량의 할당을 결정해야 한다. 이러한 할당은 텔레비젼 세트의 동작 상태, 및 메모리를 필요로 하는 활성화된 신호 처리장치에 의존할 수 있다.
본 발명의 바람직한 개선예에서는 개별 장치가 파라메터화될 수 있다. 즉, 메모리 액세스의 주파수 대역폭이 의존하는 파라메터가 설정될 수 있다. 이것을 위해, 예컨대 처리되어 일시 저장될 데이터의 워드 폭이 변동될 수 있다. 다른 한편으로는 처리 방법의 변동에 의해, 처리되어 일시 저장될 데이터 값의 수가 변동될 수 있다. 또한, 처리 프로세스의 변동에 의해 데이터 액세스의 빈도 및 속도가 변경될 수 있다. 상기 처리 파라메터 또는 유사한 처리 파라메터와 관련한 장치의 파라메터화 가능성은 상이한 처리 질 및 재생 질을 야기시킨다. 파라메터 설정은 제조업자측에서 이루어지거나 텔레비젼 세트의 설정된 동작 상태에 따라, 예컨대 적합한 소프트웨어 변동에 의해 이루어질 수 있다. 파라메터 변동은 텔레비젼 세트에 설치된 메모리 용량이 가급적 양호하게 이용되도록 수행된다. 텔레비젼 세트의 사용자는 유니트의 상이한 파라메터화를 예컨대 화상 처리시 또는 오디오 신호 처리시 화상의 선명도 저하로서, 즉 미미한 질 저하로서 감지한다.
텔레비젼 세트에 포함된 메모리는 부가의 메모리 소자가 경우에 따라 추후에 거기에 존재하는 베이스 내로 삽입되는 방식으로 확장될 수 있다. 개별 신호 처리 장치의 파라메터화 가능성에 의해, 증가된 메모리 용량이 가급적 효율적으로 이용될 수 있다.
첨부된 도면을 참고로 본 발명을 보다 상세히 설명하면 하기와 같다.
텔레비젼 신호가 입력 단자, 예컨대 안테나(10)를 통해 도 1에 따른 텔레비젼 세트에 공급될 수 있다. 세팅된 방송국의 신호는 예컨대 튜너, 중간 주파수단및 복조기를 포함하는 고주파수부(11)에서 베이스 밴드로 변환된다. 장치(11)의 출력에서 디지탈의, 용장압축된 신호가 출력된다. 데이터 압축 해제장치(12)에서 신호가 디코드되고 오디오 신호 및 비디오 신호로 나누어진다. 오디오 신호 처리장치(13)에서 라우드 스피거(14)의 트리거를 위한 신호가 발생된다. 오디오 신호 처리장치는 오디오 압축 해제 프로세스, 상응하는 디코딩 프로세스 및 잡음 처리를 수행한다. 비디오 신호 처리 분기에는 비디오 신호 처리 장치(15)가 제공된다. 장치(15)에서 예컨대, 동화상 압축 해제, 잡음의 감소 및 경우에 따라 플리커 제거를 수행한다. 장치(15)에 의해 발생된 신호는 장치(16)에서 재처리된다. 장치(16)는 예컨대, 다른 채널의 페이드-인, 화질의 개선 또는 화상 크기의 확대/축소 및 정지상 동작을 수행한다. 장치(17)에서 예컨대 텔레텍스트 데이터가 페이드-인되고 텔레텍스트 서비스 또는 외부의 메모리 매체를 통해 공급된 그래픽 데이터가 페이드-인되는 방식으로, 장치(16)에 의해 발생된 신호가 그래픽 처리된다. 장치(17)에 의해 발생된 화상 신호에 의해 스크린(18)이 트리거된다.
모든 디지탈 신호 처리장치(12), (13), (15), (16), (17)는 각각의 처리 프로세스에 의해 처리될 입력 및/또는 출력 데이터를 일시 저장할 메모리를 필요로 한다. 이것을 위해, 상기 장치들이 데이터 버스(19)에 접속된다. 각각의 장치들은 데이타 버스(19)를 동일하게 액세스하거나 또는 상이한 계급으로 액세스할 수 있다. 또한, 데이터 버스에 메모리(20)가 접속된다. 모든 디지탈 신호 처리장치는 데이터 버스(19)를 통해 그것의 동작을 위해 메모리(20)에 확보된 메모리 용량을 액세스할 수 있다. 메모리(20)는 비디오 및 오디오 데이터의 저장에 적합한 종래의 메모리이다. 메모리는 논리적으로 결합되도록 조직된다. 이것은 실제로 모든 신호 처리장치가 전체 메모리를 이용할 수 있다는 것을 의미한다. 텔레비젼 세트의 동작 상태에 따라 순시적으로 필요한 메모리 용량이 개별 신호 처리장치에 할당된다. 또한, 데이터 버스(19)에 대한 액세스를 모니터링하는 장치(21)가 제공된다. 특히, 액세스 충돌이 일어나지 않아야 한다. 또한, 장치(21)에 의해 메모리(20)의 순시 메모리 점유 및 개별 신호 처리장치에 대한 할당이 모니터링된다. 이것을 위해, 각각의 장치에 의해 실제로 이용되는 메모리 영역의 어드레스 범위를 포함하는 룩-업 테이블이 제공될 수 있다. 신호 처리장치 및 제어 장치(21)는 상호 작용하는 제어 소프트웨어를 포함하므로, 신호 처리장치의 활성화 전에 장치(21)에서 필요한 메모리가 질의된다.
도 1에 도시된 버스 아키텍처에 대한 대안으로서, 도 2에 도시된 분할된 메모리를 가진 장치가 사용될 수 있다. 장치(15), (16), (17)를 가진 비디오 신호 처리 채널이 예시적으로 도시되어 있다. 각각의 장치(15), (16), (17)는 각각의 처리 프로세스를 끝내기 위한 제어 동작을 포함하는 하나의 논리부(15a), (16a), (17a)를 포함한다. 각각 하나의 반도체 메모리(15b), (16b), (17b)가 장치(15), (16), (17)에 직접 할당된다. 메모리 인터페이스(15c), (16c), (17c)는 각각의 메모리에 대한 액세스를 제어한다. 장치(15c), (16c), (17c)는 메모리(17b)가 장치(17a)에 의해 순시적으로 이용되지 않으면, 필요에 따라 장치(16)에 의해서도 메모리(17b)가 액세스될 수 있도록 형성된다. 이것은 예컨대 장치(16)에 의해 높은 재생 질을 가진 화면 내 화면(picture-in-picture) 페이드-인이 수행되어야 하는 경우에 주어진다. 상기 경우에는 적어도 2개의 필드가 일시 저장되는 한편, 장치(17)에 의해 순시적으로 그래픽 처리 또는 텔레텍스트 처리가 수행되지 않는다. 메모리(15b), (16b), (17b)는 논리적으로 볼 때 단 하나의 메모리로 간주되며, 각각의 메모리 섹션(15b), (16b), (17b)은 서로 분리되어 구현된다. 필요에 따라 모든 장치가 서로 영향을 주지 않으면서 각각의 메모리를 이용할 수 있다. 메모리에 대한 필요에 따른 액세스 제어는 제어장치(15c), (16c), (17c)에 의해 수행된다. 도 1에 따른 버스 아키텍처에 비해, 도 2에 따른 아키텍처는 긴 버스라인을 갖지 않으므로, 고주파 방사 및 반사 문제를 피할 수 있다. 결합 소자(23)는 스크린(18)을 트리거시키기 위한 개별 장치(15), (16), (17)를 연결시킨다.
도 3에 따라, 메모리(20) 및 메모리(15b), (16b), (17b)에서 이용될 수 있는 전체 어드레스 공간은 어드레스 0 으로 부터 어드레스 FFF...F에 이른다. 제어장치(21) 또는 각각의 액세스 제어 장치(15c), (16c), (17c)에 의해, 이용될 수 있는 어드레스 공간이 텔레비젼 세트의 순시 동작 상태에 따라 신호 처리장치에 할당된다. (30)으로 표시된 할당예에 따르면 오디오 신호 처리장치(13)의 데이터를 저장하기 위한 제 1 영역(40)이 제공된다. 나머지 메모리 장소(41)는 비디오 신호 처리를 위해, 예컨대 동화상 디코딩 및 플리커 제거를 위해 제공되므로, 장치(15)가 메모리 영역(41)에 대한 토큰을 얻는다. (31)로 표시된 예에 따르면, 오디오 영역을 위해 제공된 메모리 장소(42)가 감소되므로, 장치(13)에서의 오디오 신호처리가 보다 낮은 재생질을 제공한다. 비디오 신호처리를 위해, 메모리 영역(43)이 제공된다. 화면 내 화면 페이드-인을 위해, 메모리 영역(44)이 확보된다. 예(32)에따르면, 처음에는 화면 내 화면 페이드-인을 위해 제공된 메모리 영역(44)이 텔레텍스트 처리를 위한 메모리 영역(45)으로 확보된다. 이 경우에는, 화면 내 화면 처리가 이루어질 수 없다.
메모리 배치를 도 3에 도시된 바와 같이 순시 동작상태에 매칭시키기 위해서는, 신호 처리장치가 파라메터화될 수 있는 것이 바람직하다. 파라메터화는 제조업자측에서 수행되어, 텔레비젼 세트에 고정적으로 세팅될 수 있다. 이것은 또한 사용자에 의해 순시적으로 세팅된 동작 상태에 의해서도 결정될 수 있으므로, 장치에 할당된 메모리 용량이 순시 동작상태에 매칭된다.
전술한 바와 같이, 메모리 액세스의 주파수 대역폭을 변동시키는 파라메터가 변동된다. 예컨대 오디오 신호 처리장치(13)와 관련해서, 메모리 점유의 예(30)로 부터 예(31)로의 천이시 저장될 데이터의 워드폭이 변동될 수 있다. 이것을 위해 장치(13)에 세팅가능성이 주어져야 한다. 이것에 대한 대안으로서, 예컨대 보다 적은 저장 데이터량을 필요로 하는 다른 처리 알고리즘이 수행될 수 있다. 이것을 위해, 장치(13)에 의해 처리되는 소프트웨어가 변경될 수 있다. 파라메터화 가능성은 오디오 처리장치(13)에 의해 처리되어 저장될 데이터량(42)을 데이터량(40) 보다 작게 하려는 목적을 갖는다. 텔레비젼 세트의 조작자는 예컨대 예(30)에서 고-충실도 처리로 부터 예(31)에서 모노 처리로 전환되는 방식으로 오디오 신호 처리의 질적 저하로 부터 이러한 변동을 알 수 있다.
신호 처리장치에 대한 메모리의 분할은 장치가 처음으로 활성화되는 시간 순서에 의존한다. 점유 제어는 제어장치(21)에 의해 -상술한 바와 같이- 이루어진다. 메모리가 많은 메모리 장소에 결함을 가지면, 이것이 텔레비젼 세트의 이전의 동작 상태에 따라 다른 신호 처리 동작에 영향을 준다. 또한, 제어장치(21)에 의해, 결함을 가진 메모리 영역이 이용될 수 없는 것으로 거기에 제공된 룩-업 테이블에 표시될 수 있다. 이것은 결함을 가진 메모리 영역이 일정 동작 시간이 지난 후에야 에이징 효과로 인해 결함을 가진 것으로 검출되어야 하는 경우에 특히 바람직하다.

Claims (6)

  1. - 상이한 입력 및 출력 데이터를 가지며 상이한 신호 처리 방법에 따라 신호를 처리하기 위한 하나의 제 1 및 하나 이상의 제 2 장치(13, 15, 16, 17), 그리고
    - 각각의 장치(13, 15, 16, 17)에 의해 처리될 데이터를 저장하기 위해 장치(13, 15, 16, 17)와 결합되며 예정된 메모리 용량을 가진 논리적으로 결합되도록 조직된 메모리(20; 15b, 16b, 17b)를 포함하며,
    - 상기 장치(13, 15, 16, 17) 중 적어도 하나가 선택적으로 활성화되면 활성화된 각각의 장치에 메모리(20; 15b, 16b, 17b)의 상이한 메모리 부분(40, ..., 45)이 할당되고,
    - 필요한 메모리량과 관련한 활성화된 장치에서의 신호 처리가 그것에 할당된 메모리 부분(40, ..., 45)에 따라 구성됨으로써, 메모리 부분(40, ..., 45)의 합이 예정된 메모리 용량을 초과하지 않는 것을 특징으로 하는 텔레비젼 세트.
  2. 제 1항에 있어서, 장치 및 동일한 토큰을 가진 메모리가 접속된 데이터 버스(19)가 제공되고, 메모리내로 또는 메모리로부터 기록 및 판독 과정이 충돌없이 이루어지도록 제어하는 액세스 제어장치(21)가 제공되는 것을 특징으로 하는 텔레비젼 세트.
  3. 제 1항에 있어서, 각각 하나의 반도체 메모리(15b, 16b)가 제 1 및 제 2 장치(15, 16)에 접속되고, 반도체 메모리에 대한 액세스를 제어하기 위한 메모리 인터페이스(15c, 16c)가 각각의 반도체 메모리에 할당되며, 메모리 인터페이스는 장치(15; 16) 중 하나에 의해 처리될 데이터가 다른 장치(16 또는 15)에 접속된 반도체 메모리(16b 또는 15b)에 저장될 수 있는 것을 특징으로 하는 텔레비젼 세트.
  4. 제 1항 내지 3항 중 어느 한 항에 있어서, 제 1 장치가 오디오 신호 처리를 위한 장치이고, 제 2 장치가 비디오 신호 처리를 위한 장치인 것을 특징으로 하는 텔레비젼 세트.
  5. 제 1항 내지 4항 중 어느 한 항에 있어서, 메모리에 저장될 데이터량 및/또는 워드 폭 및/또는 액세스 속도에 영향을 줄 수 있는 적어도 하나의 처리 파라메터와 관련해서 오디오 및 비디오 신호를 처리하기 위한 하나 이상의 장치가 제공되는 것을 특징으로 하는 텔레비젼 세트.
  6. 제 1항 내지 5항 중 어느 한 항에 있어서, 텔레비젼 세트의 동작 상태에 따라 제 1 및 제 2 장치에 대한 메모리(20; 15c, 16c, 17c) 용량의 할당을 설정하는 제어 장치(21; 15c, 16c, 17c)가 제공되는 것을 특징으로 하는 텔레비젼 세트.
KR1019970704168A 1994-12-21 1995-11-23 다수의신호처리장치를갖춘텔레비젼세트 KR100383133B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE4445803A DE4445803A1 (de) 1994-12-21 1994-12-21 Fernsehgerät
DEP4445803.7 1994-12-21

Publications (2)

Publication Number Publication Date
KR980700772A KR980700772A (ko) 1998-03-30
KR100383133B1 true KR100383133B1 (ko) 2003-06-18

Family

ID=6536591

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970704168A KR100383133B1 (ko) 1994-12-21 1995-11-23 다수의신호처리장치를갖춘텔레비젼세트

Country Status (6)

Country Link
EP (1) EP0799548B1 (ko)
JP (1) JP4070806B2 (ko)
KR (1) KR100383133B1 (ko)
DE (2) DE4445803A1 (ko)
ES (1) ES2117882T3 (ko)
WO (1) WO1996019894A1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7139849B2 (en) 2002-08-07 2006-11-21 Matsushita Electric Industrial Co., Ltd. Semiconductor integrated circuit device

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4809069A (en) * 1988-03-10 1989-02-28 North American Philips Corporation Multifunction memory for digital television
EP0459800A2 (en) * 1990-05-31 1991-12-04 SONY ELECTRONICS INC. (a Delaware corporation) Allocating data storage capacity within plural memory circuits

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58140863A (ja) * 1982-02-16 1983-08-20 Omron Tateisi Electronics Co マルチプロセサシステム
JPH0358582A (ja) * 1989-07-27 1991-03-13 Toshiba Corp テレビジョン信号のパケット伝送システムとパケット送信装置及びパケット受信装置
GB2264541A (en) * 1992-02-29 1993-09-01 Rolls Royce Plc Improved sealing ring for gas turbine engines
JP2813270B2 (ja) * 1992-07-03 1998-10-22 シャープ株式会社 多画面テレビジョン受像機とそのメモリ装置
US5486876A (en) * 1993-04-27 1996-01-23 Array Microsystems, Inc. Video interface unit for mapping physical image data to logical tiles

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4809069A (en) * 1988-03-10 1989-02-28 North American Philips Corporation Multifunction memory for digital television
EP0459800A2 (en) * 1990-05-31 1991-12-04 SONY ELECTRONICS INC. (a Delaware corporation) Allocating data storage capacity within plural memory circuits

Also Published As

Publication number Publication date
ES2117882T3 (es) 1998-08-16
JP4070806B2 (ja) 2008-04-02
KR980700772A (ko) 1998-03-30
EP0799548B1 (de) 1998-06-03
JPH10511514A (ja) 1998-11-04
EP0799548A1 (de) 1997-10-08
DE4445803A1 (de) 1996-06-27
WO1996019894A1 (de) 1996-06-27
DE59502442D1 (de) 1998-07-09

Similar Documents

Publication Publication Date Title
JP3295761B2 (ja) テレビジョン受像機およびビデオ信号発生方法
US5442452A (en) Sound mode switching method for multichannel selection and device thereof
EP1046288B1 (en) Video signal processing method and apparatus
CA1318391C (en) Television system user-accessible component display apparatus
JPH08340497A (ja) テレビジョン信号の受信装置
DE19732886A1 (de) Gerät und Verfahren zur automatischen Anzeige von Rundfunkübertragungs-Programmenformationen im Fernsehempfänger
US6411335B1 (en) Image reproducing apparatus and method for setting and automatically changing audio and visual settings for a plurality of channels
KR100383133B1 (ko) 다수의신호처리장치를갖춘텔레비젼세트
US6246434B1 (en) Video apparatus which can be adjusted easily
JP2000041197A (ja) テレビジョン受信機
US6380948B1 (en) Apparatus for controlling on screen display
US20030071926A1 (en) Digital broadcast signal reproducing system and method
US4682227A (en) Digital video signal processing apparatus for providing zoom and compressive images with soft focus
US5635996A (en) Memory apparatus for channel selector of television receiver
JP3041147B2 (ja) マルチ画面テレビジョン受信機
US20090285547A2 (en) Sgnal processing apparatus
US6222591B1 (en) Television signal receiver
US5289279A (en) Video signal data recoding method for standard memory components and apparatus for perfomring the method
EP0407185B1 (en) Apparatus for still image reproduction
JP2005531087A (ja) フィルタ係数用のランダムアクセスメモリのための自動的なバンク切り替えを検出及び実行する方法及び装置
US7391471B1 (en) Apparatus and method for merging vertical blanking intervals
KR100268380B1 (ko) 가상채널의 동시 동화상 디스플레이가 가능한 atv시스템 및그 채널선택방법
KR100228673B1 (ko) 부가제품 동작상태에 따른 부화면제어방법 및 장치
KR100208994B1 (ko) 디지탈 dbs 수신기에 있어서 멀티 화상출력방식 선호채널선택방법
JPH0255417A (ja) チューナプリセット方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100420

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee