KR100379335B1 - Ｃｄｍａ 통신 시스템 송신부에서의 전압 오프셋 보상 장치 - Google Patents

Ｃｄｍａ 통신 시스템 송신부에서의 전압 오프셋 보상 장치 Download PDF

Info

Publication number
KR100379335B1
KR100379335B1 KR10-2000-0064275A KR20000064275A KR100379335B1 KR 100379335 B1 KR100379335 B1 KR 100379335B1 KR 20000064275 A KR20000064275 A KR 20000064275A KR 100379335 B1 KR100379335 B1 KR 100379335B1
Authority
KR
South Korea
Prior art keywords
unit
signal
voltage
signals
converting
Prior art date
Application number
KR10-2000-0064275A
Other languages
English (en)
Other versions
KR20020033980A (ko
Inventor
이대훈
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR10-2000-0064275A priority Critical patent/KR100379335B1/ko
Priority to US09/910,775 priority patent/US20020051441A1/en
Publication of KR20020033980A publication Critical patent/KR20020033980A/ko
Application granted granted Critical
Publication of KR100379335B1 publication Critical patent/KR100379335B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/62—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission for providing a predistortion of the signal in the transmitter and corresponding correction in the receiver, e.g. for improving the signal/noise ratio
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/06—Dc level restoring means; Bias distortion correction ; Decision circuits providing symbol by symbol detection
    • H04L25/061—Dc level restoring means; Bias distortion correction ; Decision circuits providing symbol by symbol detection providing hard decisions only; arrangements for tracking or suppressing unwanted low frequency components, e.g. removal of dc offset
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/18—Phase-modulated carrier systems, i.e. using phase-shift keying
    • H04L27/20—Modulator circuits; Transmitter circuits
    • H04L27/2032—Modulator circuits; Transmitter circuits for discrete phase modulation, e.g. in which the phase of the carrier is modulated in a nominally instantaneous manner
    • H04L27/2053—Modulator circuits; Transmitter circuits for discrete phase modulation, e.g. in which the phase of the carrier is modulated in a nominally instantaneous manner using more than one carrier, e.g. carriers with different phases
    • H04L27/206—Modulator circuits; Transmitter circuits for discrete phase modulation, e.g. in which the phase of the carrier is modulated in a nominally instantaneous manner using more than one carrier, e.g. carriers with different phases using a pair of orthogonal carriers, e.g. quadrature carriers
    • H04L27/2067—Modulator circuits; Transmitter circuits for discrete phase modulation, e.g. in which the phase of the carrier is modulated in a nominally instantaneous manner using more than one carrier, e.g. carriers with different phases using a pair of orthogonal carriers, e.g. quadrature carriers with more than two phase states
    • H04L27/2071—Modulator circuits; Transmitter circuits for discrete phase modulation, e.g. in which the phase of the carrier is modulated in a nominally instantaneous manner using more than one carrier, e.g. carriers with different phases using a pair of orthogonal carriers, e.g. quadrature carriers with more than two phase states in which the data are represented by the carrier phase, e.g. systems with differential coding
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/0014—Carrier regulation
    • H04L2027/0016—Stabilisation of local oscillators
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/0014—Carrier regulation
    • H04L2027/0018—Arrangements at the transmitter end

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Power Engineering (AREA)
  • Mobile Radio Communication Systems (AREA)

Abstract

본 발명은 CDMA 통신 시스템의 송신부에서 두 채널의 실제 전압을 측정하여 이를 피드백시켜 전압 오프셋을 보상하도록 하는 CDMA 통신 시스템 송신부에서의 전압 오프셋 보상 장치에 관한 것이다.
본 발명은 CDMA 통신 시스템의 송신부에 있어서, 마이크를 통해 입력된 신호(A)를 디지털 신호(B)로 변환시키는 코덱부와; 상기 코덱부로부터 입력되는 신호(B)의 전압 오프셋을 보상하여 CDMA 방식의 통신에 적합한 I채널 및 Q채널의 디지털 신호(C)로 변환시켜 출력하는 모뎀부와; 상기 모뎀부로부터 인가된 I채널 및 Q채널의 디지털 신호(C)를 각기 아날로그 신호(D)로 변환시키는 BBA부와; 상기 모뎀부의 채널선택 제어신호(K)에 따라 상기 BBA부의 각 채널의 전압 값을 측정하고 이를 디지털 신호(J)로 변환시켜 상기 모뎀부에 전압 오프셋 보상용 신호로 피드백하는 전압 측정부를 포함하여 구성되는 것을 특징으로 한다.

Description

ＣＤＭＡ 통신 시스템 송신부에서의 전압 오프셋 보상 장치{APPARATUS FOR COMPENSATING VOLTAGE OFFSET IN TRANSMITTER OF CDMA COMMUNICATION SYSTEM}
본 발명은 코드 분할 다중 접속(Code Division Mutiple Access:CDMA) 방식의 통신 시스템에 관한 것으로, 특히 CDMA 통신 시스템 송신부에서의 전압 오프셋 보상 장치에 관한 것이다.
도 1은 종래 CDMA 통신 시스템 송신부의 개략적인 구성을 도시한 블록도이다.
이에 도시한 바와 같이, 종래 CDMA 통신 시스템 송신부는 마이크를 통해 입력된 신호(A)를 디지털 신호(B)로 변환시키는 코덱(CODEC)부(10)와; 상기 코덱부(10)로부터 인가된 디지털 신호(B)를 CDMA 방식의 통신에 적합한 I채널 및 Q채널의 디지털 신호(C)로 변환시키는 모뎀(MODEM)부(20)와; 상기 모뎀부(20)로부터 인가된 I채널 및 Q채널의 디지털 신호(C)를 아날로그 신호(D)로 변환시키는 기저대역 아날로그(BaseBand Analog:BBA)부(30)와; 상기 BBA부(30)로부터 인가된 아날로그 신호(D)를 CDMA 방식에 의해 약속된 주파수 캐리어 신호에 실어 안테나를 통해 전송하는 RF부(40)를 포함하여 구성된다.
여기서, 상기 BBA부(30)는 도 2에 도시된 바와 같이, I 및 Q 채널의 디지털 신호를 아날로그 신호로 각각 변환하는 디지털/아날로그 변환기(Digital/Analog Converter:DAC)(31-1, 31-2)와; 상기 DAC(31-1, 31-2)로부터 인가된 아날로그 신호 및 그의 반전 아날로그 신호를 각각 로우 패스 필터링하는 필터(32-1, 32-2)와; 상기 필터링된 아날로그 신호(F,H) 및 반전 아날로그 신호(G,I)를 각각 높은 주파수의 캐리어 신호에 실어서 출력하는 믹서(33-1, 33-2)와; 상기 믹서(33-1, 33-2)로부터 인가된 신호의 이득을 자동으로 제어하는 자동 이득 제어기(Automatic Gain Controller:AGC)(34)를 포함하여 구성된다.
이와 같이 구성된 종래 CDMA 통신 시스템 송신부에서의 신호 흐름 과정을 살펴보면 다음과 같다.
마이크를 통해 입력되는 신호(A)는 코덱부(10)에서 디지털 신호(B)로 변환되고, 상기 디지털 신호(B)는 모뎀부(20)에서 CDMA 방식의 통신에 적합한 I채널 및 Q채널의 디지털 신호(C)로 변환되어 BBA부(30)로 전송된다.
상기 BBA부(30)에서는 QPSK(4위상 편이 변조) 방식의 처리방식이 수행되는데, 이를 위하여 두 개의 채널(I채널, Q채널)로 구성되어 진다.
상기 도 2에서 필터(32-1)의 출력 신호 F와 G는 그 위상이 서로 반대인 아날로그 신호이며, 필터(32-2)의 출력신호 H와 I도 역시 서로 위상이 반대인 아날로그 신호이다. 그리고, 상기 아날로그 신호 F와 H는 그 위상이 90도 차이가 나도록 조정된다.
이를 위하여, 상기 모뎀부(20)는 BBA부(30)의 DAC(31-1, 31-2)으로 디지털 신호를 인가할 때, 상기 두 채널이 각각 정확히 90도 차이가 나도록 디지털 신호(C)를 전송한다. 즉, I채널과 Q채널은 그 위상이 90도 차이가 나야한다.
그리고 이때, DAC(31-1)의 입력 범위의 센터 값(예를 들어, 8비트 DAC인 경우, 범위가 00000000 부터 11111111 까지의 256개의 값을 가지므로, 이때 센터값은 01111111 또는 10000000으로 결정함)을 인가하면 상기 필터(32-1)의 출력신호인 F와 G의 전압은 같아지게 된다. 동일하게 필터(32-2)의 출력신호인 H와 I의 경우도 마찬가지이다.
이와 같이 조정된 신호 F, G 및 H, I는 믹서(33-1, 33-2)를 통해 고주파 신호로 합성되고, AGC(34)를 통해 이득이 조절되어 RF부(40)로 전송되어, CDMA 방식에서 약속된 주파수 캐리어 신호에 상기 BBA부(30)로부터의 출력신호(D)를 실어서 안테나를 통하여 송신하게 된다.
이와 같은 과정에서, 상기 BBA부(30)의 두 개의 채널(I채널, Q채널)에 존재하는 DC 전압이 다르면 송신되는 신호의 왜곡을 가져오게 된다. 또한, 신호 F와 H는 그 위상차가 정확히 90도가 나야하는데, 실제 시스템에서는 그렇지 않은 경우가 발생할 수 있다.
이와 같이 상기 두 채널의 전압과 위상이 틀어지게 되는 경우에는 송신되는 신호의 왜곡을 가져오게 되어, 심각한 통화 품질의 저하를 가져오게 되는 문제점이 있었다.
이와 같은 문제점을 해결하기 위하여 본 발명은 CDMA 통신 시스템의 송신부에서 두 채널의 전압을 측정하고 이를 피드백시켜 전압 오프셋을 보상하도록 하는 CDMA 통신 시스템 송신부에서의 전압 오프셋 보상 장치를 제공하는데 그 목적이 있다.
상기의 목적을 달성하기 위한 수단은 CDMA 통신 시스템의 송신부에 있어서, 마이크를 통해 입력된 신호(A)를 디지털 신호(B)로 변환시키는 코덱부와; 상기 코덱부로부터 입력되는 신호(B)의 전압 오프셋을 보상하여 CDMA 방식의 통신에 적합한 I채널 및 Q채널의 디지털 신호(C)로 변환시켜 출력하는 모뎀부와; 상기 모뎀부로부터 인가된 I채널 및 Q채널의 디지털 신호(C)를 아날로그 신호 및 반전된 아날로그 신호로 변환시킨후 캐리어 신호에 실어 출력하는 BBA부와; 상기 모뎀부의 채널선택 제어신호(K)에 따라 상기 BBA부의 각 채널의 전압 값을 측정하고 이를 디지털 신호(J)로 변환시켜 상기 모뎀부에 전압 오프셋 보상용 신호로 피드백하는 전압 측정부를 포함하여 구성되는 것을 특징으로 한다.
도1은 종래 기술에 따른 CDMA 통신 시스템 송신부의 개략적 구성 블록도.
도2는 상기 도1의 BBA부(30)를 보다 상세히 도시한 도면.
도3은 본 발명에 따른 CDMA 통신 시스템 송신부의 개략적 구성 블록도.
도4는 상기 도3의 BBA부(300) 및 전압 측정부(500)의 일례를 보다 상세히 도시한 도면.
도5는 상기 전압 측정부의 다른 실시예를 도시한 도면.
도6은 상기 전압 측정부의 또 다른 실시예를 도시한 도면.
*도면의 주요 부분에 대한 부호의 설명*
100: 코덱부 200:모뎀부
300:BBA부 400:RF부
500, 510, 520:전압 측정부 501, 511, 521:스위칭부
502, 512, 522:ADC 513:디코더
이하, 첨부한 도면을 참조하여 본 발명의 실시예를 설명하면 다음과 같다.
도 3은 본 발명의 일실시예에 따른 CDMA 통신 시스템의 송신부의 구성을 도시한 블록도이다.
이에 도시한 바와 같이, 본 발명에 따른 CDMA 통신 시스템 송신부는 마이크를 통해 입력된 신호(A)를 디지털 신호(B)로 변환시키는 코덱부(100)와; 상기 코덱부(100)로부터 인가된 디지털 신호(B)의 전압 오프셋을 보상하여 CDMA 방식의 통신에 적합한 I채널 및 Q채널의 디지털 신호(C)로 변환시켜 출력하는 모뎀부(200)와; 상기 모뎀부(200)로부터 인가된 I채널 및 Q채널의 디지털 신호(C)를 아날로그 신호(D)로 변환시키는 BBA부(300)와; 상기 BBA부(300)로부터 인가된 아날로그 신호(D)를 CDMA 방식에 의해 약속된 주파수 캐리어 신호에 실어 안테나를 통해 전송하는 RF부(400)와; 상기 모뎀부(200)의 채널 선택 제어신호(K)에 따라 상기 BBA부(300)의 각 채널의 전압값을 측정하고 이를 디지털 신호(J)로 변환시켜 상기 모뎀부(200)로 전압 오프셋 보상용 신호로 피드백하는 전압 측정부(500)를 포함하여 구성된다.
여기서, 상기 모뎀부(200)는 BBA부(300)로 I채널 및 Q채널의 디지털 신호(C)를 전송할 때, 상기 전압 측정부(500)에서 입력되는 전압오프셋 보상용 디지털 신호(J)와 비교하여 전압 오프셋이 보상된 신호를 BBA부(300)로 전송한다.
도 4는 상기 도 3에 도시한 BBA부(300) 및 전압 측정부(500)를 보다 상세히 도시한 도면으로서, 상기 BBA부(300)의 구성은 상기에서 종래 기술로 설명한 도2의 BBA부(30)의 구성과 동일하며, 상기 전압 측정부(500)는 상기 BBA부(300)의 필터(302-1, 302-2)를 통과한 I 채널 및 Q 채널에 해당하는 4개의 아날로그 신호(F, G, H, I)를 모뎀부(200)의 채널 선택 제어신호(K)에 따라 각각 4개의 스위치(S4-S1)를 이용하여 아날로그/디지털 변환기(Analog to Digital Converter : ADC)(502)의 입력으로 선택하는 스위칭부(501)와; 상기 선택된 신호값을 디지털 값으로 변환하여 상기 모뎀부(200)에 전압 오프셋 보상용 신호(J)로 출력하는 ADC(502)를 포함하여 구성된다.
도 5 및 도 6은 상기 전압 측정부(500)의 다른 실시예들을 도시한 도면으로서, 도 5 에 도시된 바와 같이, 2×4 디코더(513)를 이용하여 상기 모뎀부(200)로부터 인가되는 2비트의 K 신호를 받아서 스위칭부(511)의 4개의 스위치(S1 ~ S4) 중의 하나를 연결하도록 구성할 수 있고, 도 6에 도시된 바와 같이, 선택 로직부(521)를 이용하여 N 비트의 K 신호를 받아 상기 4개의 신호(F, H, G, I) 중 2개를 선택하여 ADC(522)의 디퍼런셜(differential) 입력으로 선택하여, 그 차이의 아날로그 값을 디지털 값으로 변환할 수도 있다.
이와 같이 구성되는 종래 CDMA 통신 시스템의 송신부에서의 신호 흐름 과정을 살펴보면 다음과 같다.
마이크를 통해 입력되는 신호(A)가 코덱부(100)에서 디지털 신호(B)로 변환되고, 상기 디지털 신호(B)는 모뎀부(200)에서 CDMA 방식의 통신에 적합한 I채널 및 Q채널의 디지털 신호(C)로 변환되어 BBA부(300)로 전송된다.
상기 BBA부(300)에서는 QPSK 방식의 처리방식이 수행되는데, 이를 위하여 두 개의 채널 즉, I채널의 디지털 신호(C)는 DAC(301-1)를 통해 아날로그 신호로 변환된후 필터(302-1)를 통해 저역 필터링되어 믹서(303-1)에 입력되고 Q채널의 디지털 신호(C)는 DAC(301-2)를 통해 아날로그 신호로 변환된 후 필터(302-2)를 통해 믹서(303-2)에 입력된다.
상술한 바와 같이, 상기 필터(302-1)의 출력 신호 F와 G는 그 위상이 서로 반대인 아날로그 신호이며, 상기 필터(302-2)의 출력신호인 H와 I도 역시 서로 위상이 반대인 신호이다. 그리고, F와 H는 위상이 90도 차이가 나도록 조정된다.
이를 위하여, 상기 모뎀부(200)에서 BBA부(300)의 DAC(301-1, 301-2)로 디지털 신호를 인가할 때, 상기 두 채널의 DAC(301-1,301-2)에 특정한 디지털 코드 값을 입력하면, 이상적인 경우, 상기 필터(302-1,302-2)의 출력신호인 F, G, H, I 신호는 이미 약속된 특정한 전압 값을 가지게 될 것이다.
그러나, 경우에 따라 이 전압 값이 달라질 수 있으므로, 모뎀부(200)는 소정 비트(예를 들어, 2 또는 4 비트)의 채널선택 제어신호(K)를 전압 측정부(500)에 인가한다.
그러면, 상기 채널선택 제어신호(K)에 따라 상기 전압 측정부(500)의 스위칭부(501) 내의 4개의 스위치(S1, S2, S3, S4) 중 하나가 연결되어, 상기 두 채널의 신호(F, G, H, I) 중 해당 아날로그 신호의 전압 값이 ADC(502)로 입력된다.
상기 ADC(502)에서는 아날로그-디지털 변환을 통해 입력된 특정 채널 신호의 전압값을 N비트의 디지털 신호(J)로 변환하여 이를 상기 모뎀부(200)에 전압 오프셋 보상용 신호로 피드백 시킨다.
이에 따라, 상기 모뎀부(200)는 상기 전압 측정부(500)로부터 입력된 특정 채널 신호의 전압 값을 이상적인 경우의 값과 비교하여 그 차이값을 저장한다.
그리고 나서, 상기 모뎀부(200)는 다음의 입력 신호를 BBA부(300)로 전송할때, 상기 저장된 차이 값만큼을 보상한 후 전달하게 된다.
이에 따라, 현재의 입력 신호에 대한 전압 값이 보상되어 신호의 왜곡이 없이 정상적인 신호의 전달이 이루어질 수 있게 된다.
이후의 과정은 종래의 기술과 동일하게 수행된다.
한편, 상기 전압 측정부(500)에서 4개의 아날로그 신호(F, G, H, I)에 대한 전압을 선택하여 측정하는 방법은 여러 가지가 있을 수 있다.
도5에 도시된 바와 같이, 다른 실시예에 따른 전압 측정부(510)는 2×4 디코더(513)를 구비하여, 상기 모뎀부(200)로부터 2비트의 채널선택 제어신호(K)만을 입력받아, 상기 4개의 아날로그 신호(F,G,H,I) 중 하나를 선택하여 측정할 수 있다.
또한, 도6에 도시된 바와 같이, N비트의 채널선택 제어신호(K)를 입력받아, 상기 4개의 아날로그 신호(F, G, H, I) 중 2개의 신호를 선택하여 ADC(522)의 디퍼런셜 입력으로 하고, 이에 따라, 상기 ADC(522)는 그 두 신호의 차이 값을 디지털 값으로 변환하여 상기 모뎀부(200)로 전송할 수도 있다.
또한, 상기의 경우를 혼합하여 여러 가지 방법으로 응용할 수도 있다.
이상에서 살펴본 바와 같이, 본 발명은 QPSK 방식을 사용하는 CDMA 통신 시스템에서 발생할 수 있는 각 채널 간의 전압 오프셋을 송신부 내에서 직접 측정하고 이를 보상하여 출력함으로써, 전압 오프셋에 의한 신호의 왜곡을 방지할 수 있으며, 이를 통해 통화 품질의 향상을 가져올 수 있다.

Claims (5)

  1. CDMA 통신 시스템의 송신부에 있어서,
    마이크를 통해 입력된 신호(A)를 디지털 신호(B)로 변환시키는 코덱부와;
    상기 코덱부로부터 입력되는 신호(B)의 전압 오프셋을 보상하여 CDMA 방식의 통신에 적합한 I채널 및 Q채널의 디지털 신호(C)로 변환시켜 출력하는 모뎀부와;
    상기 모뎀부로부터 인가된 I채널 및 Q채널의 디지털 신호(C)를 각기 아날로그 신호 및 반전된 아날로그 신호로 변환시킨후 캐리어신호에 실어 출력하는 BBA부와;
    상기 모뎀부의 채널선택 제어신호(K)에 따라 상기 BBA부의 각 채널의 전압 값을 측정하고 이를 디지털 신호(J)로 변환시켜 상기 모뎀부에 전압 오프셋 보상용 신호로 피드백하는 전압 측정부
    를 포함하여 구성된 것을 특징으로 하는 CDMA 통신 시스템 송신부에서의 전압 오프셋 보상 장치.
  2. 삭제
  3. 제1항에 있어서,
    상기 전압 측정부는 상기 모뎀부로부터의 채널선택 제어신호(K)에 따라 상기 BBA부의 두 채널의 4개의 신호 중 하나의 신호를 선택하여 출력하는 스위칭부와;
    상기 스위칭부로부터 인가된 아날로그 신호를 디지털 값으로 변환시켜 상기 모뎀부에 전압 오프셋 보상용 신호로 전달하는 ADC를 포함하여 구성된 것을 특징으로 하는 CDMA 통신 시스템 송신부에서의 전압 오프셋 보상 장치.
  4. 제3항에 있어서,
    상기 전압 측정부는 상기 모뎀부로부터의 채널선택 제어신호(K)를 조합하여 상기 스위칭부를 제어하기 위한 신호를 출력하는 디코더를 더 포함하여 구성된 것을 특징으로 하는 CDMA 통신 시스템 송신부에서의 전압 오프셋 보상 장치.
  5. 제1항에 있어서,
    상기 전압 측정부는 상기 모뎀부로부터의 채널선택 제어신호(K)에 따라 상기 BBA부의 두 채널의 4개의 신호 중 두 개의 신호를 선택하여 출력하는 스위칭부와;
    상기 스위칭부로부터 인가된 두 신호의 차이값을 디지털 신호로 변환시켜 상기 모뎀부에 전압 오프셋 보상용 신호로 전달하는 ADC를 포함하여 구성된 것을 특징으로 하는 CDMA 통신 시스템 송신부에서의 전압 오프셋 보상 장치.
KR10-2000-0064275A 2000-10-31 2000-10-31 Ｃｄｍａ 통신 시스템 송신부에서의 전압 오프셋 보상 장치 KR100379335B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR10-2000-0064275A KR100379335B1 (ko) 2000-10-31 2000-10-31 Ｃｄｍａ 통신 시스템 송신부에서의 전압 오프셋 보상 장치
US09/910,775 US20020051441A1 (en) 2000-10-31 2001-07-24 Voltage offset compensating device of CDMA communication system transmitter

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2000-0064275A KR100379335B1 (ko) 2000-10-31 2000-10-31 Ｃｄｍａ 통신 시스템 송신부에서의 전압 오프셋 보상 장치

Publications (2)

Publication Number Publication Date
KR20020033980A KR20020033980A (ko) 2002-05-08
KR100379335B1 true KR100379335B1 (ko) 2003-04-10

Family

ID=19696371

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2000-0064275A KR100379335B1 (ko) 2000-10-31 2000-10-31 Ｃｄｍａ 통신 시스템 송신부에서의 전압 오프셋 보상 장치

Country Status (2)

Country Link
US (1) US20020051441A1 (ko)
KR (1) KR100379335B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101656266B1 (ko) * 2009-06-15 2016-09-12 삼성전자 주식회사 무선 통신 시스템의 직접변환 수신기에서 직류전압 오프셋을 보상하기 위한 장치 및 방법
CN105323682B (zh) * 2015-12-09 2018-11-06 华为技术有限公司 一种数模混合麦克风及耳机

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1179533C (zh) * 1997-12-29 2004-12-08 三星电子株式会社 用于移动无线电通信终端的字符识别系统及其方法
JP3898830B2 (ja) * 1998-03-04 2007-03-28 株式会社日立製作所 マルチバンド無線端末装置
KR100265283B1 (ko) * 1998-06-12 2000-09-15 윤종용 무선 단말기의 핸즈프리 장치 및 방법
KR100368758B1 (ko) * 1998-06-20 2003-04-11 삼성전자 주식회사 무선가입자망단말기의등록요구메시지표시방법
KR100547841B1 (ko) * 1998-12-26 2006-05-10 삼성전자주식회사 텔레비전 휴대폰의 동작 모드 전환 제어 방법

Also Published As

Publication number Publication date
US20020051441A1 (en) 2002-05-02
KR20020033980A (ko) 2002-05-08

Similar Documents

Publication Publication Date Title
AU592274B2 (en) Automatic gain control apparatus
US20070159540A1 (en) Image-sensor signal-processing circuit
US6084539A (en) Digital to analog converter
US7061888B2 (en) Communication method and apparatus in which a total power of power control information is a fixed valued
US7629906B2 (en) Circuit and method for calibrating direct current offset
JP2003509890A (ja) デジタル受信機及びデジタル送信機における適応的ビット分解の方法及び装置
US9391578B2 (en) Low intermediate frequency receiver
US6081565A (en) Amplitude based coarse automatic gain control circuit
US5864310A (en) Wireless receiver with offset compensation using flash-ADC
CA2571228A1 (en) Analog to digital converter calibration via synchronous demodulation
KR20000071434A (ko) 데이터 라디오의 필터-버퍼 베이스밴드 경로에서 ｄｃ오프셋의 연속적인 근사 보정장치 및 방법
KR100379335B1 (ko) Ｃｄｍａ 통신 시스템 송신부에서의 전압 오프셋 보상 장치
CN101931762B (zh) 具有模拟和数字增益控制的接收器以及相应的方法
JPH07154255A (ja) コンバータ回路
US6700524B2 (en) A/D converter for performing pipeline processing
US9954627B2 (en) Quadrature demodulator and wireless receiver
US7221918B1 (en) Digital DC-offset correction circuit for an RF receiver
KR930000456B1 (ko) 자동 이득 제어장치
US5175615A (en) White balance processing device
JP3910868B2 (ja) 集積回路
US5537114A (en) Analogue-digital converter and slaving loop using such a converter
RU2213411C2 (ru) Схема для регенерации входного сигнала, содержащего цифровые последовательности данных
JPH10173525A (ja) オフセット補償回路および方法
KR100515797B1 (ko) 신호처리시스템및그것의신호처리방법
US6260085B1 (en) Changeover device which uses both analog and digital signals as input signals and supplies an analog output signal

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee