KR100377403B1 - Apparatus for driving plasma display panel, which comprising energy recovery circuit - Google Patents

Apparatus for driving plasma display panel, which comprising energy recovery circuit Download PDF

Info

Publication number
KR100377403B1
KR100377403B1 KR10-2001-0013668A KR20010013668A KR100377403B1 KR 100377403 B1 KR100377403 B1 KR 100377403B1 KR 20010013668 A KR20010013668 A KR 20010013668A KR 100377403 B1 KR100377403 B1 KR 100377403B1
Authority
KR
South Korea
Prior art keywords
electrode lines
voltage
pulse
diode
switch
Prior art date
Application number
KR10-2001-0013668A
Other languages
Korean (ko)
Other versions
KR20020073806A (en
Inventor
이준영
윤명중
박정필
Original Assignee
삼성에스디아이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성에스디아이 주식회사 filed Critical 삼성에스디아이 주식회사
Priority to KR10-2001-0013668A priority Critical patent/KR100377403B1/en
Publication of KR20020073806A publication Critical patent/KR20020073806A/en
Application granted granted Critical
Publication of KR100377403B1 publication Critical patent/KR100377403B1/en

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/296—Driving circuits for producing the waveforms applied to the driving electrodes
    • G09G3/2965—Driving circuits for producing the waveforms applied to the driving electrodes using inductors for energy recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0228—Increasing the driving margin in plasma displays
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving
    • G09G2330/023—Power management, e.g. power saving using energy recovery or conservation

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Plasma & Fusion (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

본 발명에 따른 에너지 재생 회로를 포함하는 플라즈마 디스플레이 패널의 구동 장치는 4 개의 스위치들을 포함한다. 제1 및 제3 스위치들(SW1, SW3)은 그 각각의 일단이 서로 연결되어 Y 전극 라인들에 공통 접속된다. 제2 및 제4 스위치들(SW2, SW4)은 그 각각의 일단이 서로 연결되어 X 전극 라인들에 공통 접속된다. 제1 및 제4 스위치들(SW1, SW2)의 또다른 일단들이 서로 연결되어 교류 펄스의 전압(VS)의 양극 단자와 연결된다. 제2 및 제3 스위치들(SW2, SW3)의 또다른 일단들이 서로 연결되어 교류 펄스의 전압(VS)의 음극 단자와 연결된다. 여기서, 4 개의 스위치들(SW1, ..., SW4)이 교류 펄스의 전압 인가, 및 전하들의 소집 및 인가 과정에서 선택적으로 동작한다.The driving device of the plasma display panel including the energy regeneration circuit according to the present invention includes four switches. One end of each of the first and third switches SW1 and SW3 is connected to each other and commonly connected to the Y electrode lines. One end of each of the second and fourth switches SW2 and SW4 is connected to each other and is commonly connected to the X electrode lines. The other end of the first and fourth switches (SW1, SW2) are connected to each other are connected to the positive terminal of the voltage of the AC pulse (V S). Second and third other one of the switches (SW2, SW3) are connected together is connected to the negative terminal of the voltage of the AC pulse (V S). Here, four switches SW1, ..., SW4 operate selectively during the voltage application of the alternating pulse and the collection and application of the charges.

Description

에너지 재생 회로를 포함하는 플라즈마 디스플레이 패널의 구동 장치{Apparatus for driving plasma display panel, which comprising energy recovery circuit}Apparatus for driving plasma display panel, which comprises energy recovery circuit

본 발명은, 플라즈마 디스플레이 패널의 구동 장치에 관한 것으로서, 보다 상세하게는, 에너지 재생 회로를 포함하는 플라즈마 디스플레이 패널의 구동 장치에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a driving apparatus for a plasma display panel, and more particularly, to a driving apparatus for a plasma display panel including an energy regeneration circuit.

도 1은 일반적인 3-전극형 플라즈마 디스플레이 패널(1)의 구성을 보여준다.1 shows a configuration of a typical three-electrode plasma display panel 1.

도 1을 참조하면, 일반적인 3-전극형 플라즈마 디스플레이 패널(1)의 앞면 및 뒤쪽 글라스 기판들(10, 13) 사이에는, 어드레스 전극 라인들(AR1, AG1, ..., AGm, ABm), 유전층(11, 15), Y 전극 라인들(Y1, ...Yn), X 전극 라인들(X1, ...Xn), 형광층(16), 격벽(17) 및 보호층으로서의 일산화마그네슘(MgO)층(12)이 마련되어 있다.Referring to FIG. 1, between the front and rear glass substrates 10 and 13 of a typical three-electrode plasma display panel 1, the address electrode lines A R1 , A G1 ,..., A Gm , A Bm ), dielectric layers 11 and 15, Y electrode lines (Y 1 , ... Y n ), X electrode lines (X 1 , ... X n ), fluorescent layer 16, partition wall 17 ) And a magnesium monoxide (MgO) layer 12 as a protective layer.

어드레스 전극 라인들(AR1, AG1, ..., AGm, ABm)은 뒤쪽 글라스 기판(13)의 앞면에 일정한 패턴으로 형성된다. 하부 유전층(15)은 어드레스 전극 라인들(AR1, AG1, ..., AGm, ABm)의 앞에서 전면(全面) 형성된다. 하부 유전층(15)의 앞면에는 격벽(17)들이 어드레스 전극 라인들(AR1, AG1, ..., AGm, ABm)과 평행한 방향으로 형성된다. 이 격벽(17)들은 각 방전-셀의 방전 영역을 구획하고 각 방전-셀 사이의 광학적 간섭(cross talk)을 방지하는 기능을 한다. 형광층(16)은 격벽(17)들 사이에형성된다.The address electrode lines A R1 , A G1 ,..., A Gm , A Bm are formed in a predetermined pattern on the front surface of the rear glass substrate 13. The lower dielectric layer 15 is entirely formed in front of the address electrode lines A R1 , A G1 ,..., A Gm , and A Bm . The barrier ribs 17 are formed on the front surface of the lower dielectric layer 15 in a direction parallel to the address electrode lines A R1 , A G1 ,..., A Gm and A Bm . These partitions 17 function to partition the discharge area of each discharge-cell and to prevent optical cross talk between each discharge-cell. The fluorescent layer 16 is formed between the partitions 17.

X 전극 라인들(X1, ...Xn)과 Y 전극 라인들(Y1, ...Yn)은 어드레스 전극 라인들(AR1, AG1, ..., AGm, ABm)과 직교되도록 앞쪽 글라스 기판(10)의 뒷면에 일정한 패턴으로 형성된다. 각 교차점은 상응하는 방전-셀을 규정한다. 상부 유전층(11)은 X 전극 라인들(X1, ...Xn)과 Y 전극 라인들(Y1, ...Yn)의 뒤에서 형성된다. 강한 전계로부터 패널(1)을 보호하기 위한 일산화마그네슘(MgO)층(12)은 상부 유전층(11)의 뒷면에 형성된다. 방전 공간(14)에는 플라즈마 형성용 가스가 밀봉된다.The X electrode lines X 1 , ... X n and the Y electrode lines Y 1 , ... Y n are address electrode lines A R1 , A G1 , ..., A Gm , A Bm It is formed in a predetermined pattern on the back of the front glass substrate 10 so as to be orthogonal. Each intersection defines a corresponding discharge-cell. The upper dielectric layer 11 is formed behind the X electrode lines X 1 , ... X n and the Y electrode lines Y 1 , ... Y n . A magnesium monoxide (MgO) layer 12 for protecting the panel 1 from the strong electric field is formed on the backside of the upper dielectric layer 11. The plasma forming gas is sealed in the discharge space 14.

도 2는 도 1의 패널에 인가되는 구동 신호들을 보여준다.FIG. 2 shows driving signals applied to the panel of FIG. 1.

도 2에서 참조부호 SA는 각 어드레스 전극 라인(도 1의 AR1, AG1, ..., AGm, ABm)에 인가되는 구동 신호를, SX는 X 전극 라인들(도 1의 X1, ...Xn)에 인가되는 구동 신호를, 그리고 SY1, ..., SYn은 각 Y 전극 라인(도 1의 Y1, ...Yn)에 인가되는 구동 신호를 가리킨다. 도 2를 참조하면, 단위 서브-필드(SF1)에서의 어드레스 주기(A1)는 리셋 주기(A11, A12, A13)와 주 어드레스 주기(A14)로 구분된다.In FIG. 2, reference numeral S A denotes a drive signal applied to each address electrode line (A R1 , A G1 ,..., A Gm , A Bm of FIG. 1), and S X denotes X electrode lines (FIG. 1). X 1 , ... X n ) driving signals applied to each other, and S Y1 , ..., S Yn represents driving signals applied to each Y electrode line (Y 1 , ... Y n in FIG. 1). Point. Referring to FIG. 2, the address period A1 in the unit sub-field SF1 is divided into a reset period A11, A12, A13 and a main address period A14.

디스플레이 방전 주기(S1)에서는, 모든 Y 전극 라인들(Y1, ...Yn)과 X 전극 라인들(X1, ...Xn)에 정극성 전압 VXB보다 높은 전압 VS의 공통 펄스가 교호하게 인가되어, 상응하는 어드레스 주기(A1)에서 벽전하들이 형성된 방전-셀들에서 디스플레이 방전을 일으킨다. 이 디스플레이 방전 주기(S1)에서 최종 펄스가 X 전극 라인들(X1, ...Xn)에 인가되는 경우, 선택되어 표시된 방전-셀들의 X 전극 주위에는 전자들이, 그리고 Y 전극 주위에는 양전하들이 형성된다. 이에 따라 제1 리셋 주기(A11)에서는, X 전극 라인들(X1, ...Xn)에 정극성 전압 VXB보다 낮은 전압 VRX가 인가되어, 벽전하들을 일차적으로 소거시키는 방전이 수행된다. 또한, 제2 리셋 주기(A12)에서는, 모든 Y 전극 라인들(Y1, ...Yn)에 전압 VS의 세폭 펄스가 인가되어, 남아있는 벽전하들을 이차적으로 소거시키는 방전이 수행된다. 그리고, 제3 리셋 주기(A13)에서는, X 전극 라인들(X1, ...Xn)에 전압 VRX가 다시 인가되어, 벽전하들을 최종적으로 소거시키는 방전이 수행된다. 이에 따라 방전 공간 내에는 모든 벽전하들이 소거될 수 있고 공간 전하들이 균일하게 분포될 수 있다.In the display discharge period S1, all of the Y electrode lines Y 1 , ... Y n and the X electrode lines X 1 , ... X n have a voltage V S higher than the positive voltage V XB . A common pulse is applied alternately, causing display discharge in the discharge-cells in which wall charges are formed in the corresponding address period A1. In this display discharge period S1, when the final pulse is applied to the X electrode lines X 1 , ... X n , electrons are around the X electrode of the selected and displayed discharge-cells, and a positive charge is around the Y electrode. Are formed. Accordingly, in the first reset period A11, a voltage V RX lower than the positive voltage V XB is applied to the X electrode lines X 1 ,... X n to perform a discharge for first erasing wall charges. do. Further, in the second reset period A12, a narrow pulse of voltage V S is applied to all of the Y electrode lines Y 1 ,... Y n to perform a discharge for secondly erasing the remaining wall charges. . In the third reset period A13, the voltage V RX is applied again to the X electrode lines X 1 ,... X n to perform a discharge for finally erasing wall charges. Accordingly, all the wall charges can be erased and the space charges can be uniformly distributed in the discharge space.

주 어드레스 주기(A14)에서는, 어드레스 전극 라인들(3AR1, AG1, ..., AGm, ABm)에 표시 데이터 신호가 인가됨과 동시에 각 Y 전극 라인(Y1, ...Yn)에 상응하는 주사 펄스가 순차적으로 인가된다. 각 어드레스 전극 라인(AR1, AG1, ..., AGm, ABm)에 인가되는 표시 데이터 신호는 방전-셀을 선택할 경우에 정극성 전압 Va가, 그렇지 않을 경우에 접지 전압인 0 [V]가 인가된다. 각 Y 전극 라인(Y1, ...Yn)에는, 주사되지 않는 시간에 바이어스 전압 VYB가 인가되며, 주사되는 시간에 0 [V]가 인가된다. 이에 따라 0 [V]의 주사 펄스가 인가되는 동안에 전압 Va의 표시 데이터 신호가 인가되면 상응하는 방전-셀에서 어드레스 방전에 의하여 벽전하들이 형성되며, 그렇지 않은 방전-셀에서는 벽전하들이 형성되지 않는다. 여기서, 보다 정확하고 효율적인 어드레스 방전을 위하여, X 전극 라인들(X1, ...Xn)에 전압 VS보다 낮고 VYB보다 높은 전압 VXB가 인가된다.In the main address period A14, a display data signal is applied to the address electrode lines 3A R1 , A G1 , ..., A Gm , A Bm and at the same time, each Y electrode line Y 1 , ... Y n Are sequentially applied. The display data signal applied to each of the address electrode lines A R1 , A G1 , ..., A Gm , A Bm has a positive polarity Va when the discharge-cell is selected, and a ground voltage of 0 [otherwise. V] is applied. To each Y electrode line Y 1 ,... Y n , a bias voltage V YB is applied at the time when it is not scanned, and 0 [V] is applied at the time when it is scanned. Accordingly, when the display data signal of voltage Va is applied while the scan pulse of 0 [V] is applied, wall charges are formed by the address discharge in the corresponding discharge cell, and wall charges are not formed in the discharge cell. . Here, for more accurate and efficient address discharge, the voltage V XB which is lower than the voltage V S and higher than V YB is applied to the X electrode lines X 1 ,... X n .

도 3은 도 2의 구동 신호들을 발생시키는 일반적인 구동 장치를 보여준다. 도 3을 참조하면, 일반적인 플라즈마 디스플레이 패널의 구동 장치는, 뒤쪽 기판의 앞면에 서로 평행하게 정열된 어드레스 전극 라인들(AR1, AG1, ..., AGm, ABm); 및 앞쪽 기판의 뒷면에서 어드레스 전극 라인들(AR1, AG1, ..., AGm, ABm)과 직교하게 정열된 Y 전극 라인들(Y1, ...Yn)과 X 전극 라인들(X1, ...Xn)을 포함한 플라즈마 디스플레이 패널(1)을 구동하는 장치이다. 이 장치는 제어부(2), 어드레스 구동부(3), 주사 구동부(6) 및 XY 공통 구동부(7)를 포함한다.3 shows a general driving device for generating the driving signals of FIG. 2. Referring to FIG. 3, a driving apparatus of a general plasma display panel may include address electrode lines A R1 , A G1 ,..., A Gm , A Bm arranged parallel to each other on a front surface of a rear substrate; And the Y electrode lines Y 1 , ... Y n and the X electrode line aligned at right angles with the address electrode lines A R1 , A G1 ,..., A Gm , A Bm at the back side of the front substrate. A device for driving the plasma display panel 1 including the fields X 1 , ... X n . The apparatus includes a control unit 2, an address driver 3, a scan driver 6, and an XY common driver 7.

제어부(2)는 외부로부터의 영상 신호에 따라 구동 제어 신호들(SCA, SCY, SCX)을 발생시킨다. 어드레스 구동부(3)는, 제어부(2)로부터의 구동 제어 신호들(SCA, SCY, SCX)중에서 어드레스 신호(SCA)를 처리하여 표시 데이터 신호(도 2의 SA)를 발생시키고, 발생된 표시 데이터 신호(SA)를 어드레스 전극 라인들(AR1, AG1, ..., AGm, ABm)에 인가한다. 주사 구동부(6)는 어드레스 주기(도 2의 A1)에만 그 구동 신호를 출력하고, Y-공통 구동부(5)는 디스플레이 방전 주기(S1)에만 그 구동 신호를 출력한다. 즉, 주사 구동부(6)는, 제어부(2)로부터의 구동 제어 신호들중에서 Y 구동제어 신호(SCY)에 의하여 Y 전극 라인들(Y1, ...Yn)을 순차적으로 주사하여, 어드레스 신호(SCA)에 따라 선택된 방전셀들에 벽전하를 형성한다.The controller 2 generates driving control signals S CA , S CY , and S CX according to an image signal from the outside. The address driver 3 processes the address signal S CA among the drive control signals S CA , S CY , and S CX from the controller 2 to generate a display data signal S A in FIG. 2. The generated display data signal S A is applied to the address electrode lines A R1 , A G1 , ..., A Gm and A Bm . The scan driver 6 outputs the drive signal only in the address period (A1 in Fig. 2), and the Y-common driver 5 outputs the drive signal only in the display discharge period S1. That is, the scan driver 6 sequentially scans the Y electrode lines Y 1 ,... Y n by the Y drive control signal S CY among the drive control signals from the controller 2. Wall charges are formed in the discharge cells selected according to the address signal S CA.

XY 공통 구동부(7)는, 제어부(2)로부터의 구동 제어 신호들(SCA, SCY, SCX)중에서 Y 구동 제어 신호(SCY) 및 X 구동 제어 신호(SCX)에 의하여 Y 전극 라인들(Y1, ...Yn)과 X 전극 라인들(X1, ...Xn) 사이에 교류 펄스의 전압을 인가하여, 벽전하가 형성된 방전셀들에서 디스플레이 방전을 일으키게 한다.The XY common driver 7 receives the Y electrode by the Y drive control signal S CY and the X drive control signal S CX among the drive control signals S CA , S CY , and S CX from the control unit 2. A voltage of an alternating pulse is applied between the lines Y 1 , ... Y n and the X electrode lines X 1 , ... X n to cause display discharge in the discharge cells in which wall charge is formed. .

도 4는 도 3의 장치의 XY-공통 구동부(7)의 종래의 회로(미국 특허 제5,670,974호 참조)를 보여준다. 도 4를 참조하여 종래의 XY-공통 구동부에서 Y 전극 라인들(Y1, ...Yn) 및 X 전극 라인들(X1, ...Xn)에 디스플레이 방전 펄스를 인가하는 과정을 설명하면 다음과 같다.4 shows a conventional circuit of the XY-common drive 7 of the apparatus of FIG. 3 (see US Pat. No. 5,670,974). Referring to Fig. 4 the step of applying a display discharge pulse to the Y electrode lines in the conventional XY- common driver (Y 1, ... Y n) and the X-electrode lines (X 1, ... X n) The explanation is as follows.

X 전극 라인들(X1, ...Xn)에 디스플레이 방전 펄스가 인가된 후의 제1 모드에서는, 제6 스위치(SW6)만이 온(On) 상태이다. 이에 따라, X 전극 라인들(X1, ...Xn) 주위의 전하들이 제6 스위치(SW6), 제2 다이오드(D2) 및 임피던스 동조용 코일(L) 및 저항소자(R)를 통하여 Y 전극 라인들(Y1, ...Yn) 주위로 이동한다. 이동된 전하들은 제2 모드에서의 디스플레이 방전에 활용된다.In the first mode after the display discharge pulse is applied to the X electrode lines X 1 , ... X n , only the sixth switch SW6 is in an ON state. Accordingly, charges around the X electrode lines X 1 , ... X n are transferred through the sixth switch SW6, the second diode D2, the impedance tuning coil L, and the resistor R. It moves around the Y electrode lines Y 1 , ... Y n . The transferred charges are utilized for display discharge in the second mode.

제2 모드에서는, 제1 및 제2 스위치들(SW1, SW2)만이 온(On) 상태이다. 이에 따라 Y 전극 라인들(Y1, ...Yn) 주위에 접지 전위가 인가되고 X 전극 라인들(X1,...Xn) 주위에 -VS의 전위가 인가되어 방전 셀들(CP1, ..., CPn)에서 디스플레이 방전이 수행된다.In the second mode, only the first and second switches SW1 and SW2 are on. Accordingly, Y electrode lines (Y 1, ... Y n) is the ground potential around and X electrode lines (X 1, ... X n) is applied to the potential of the -V S surrounding the discharge cells ( Display discharge is performed at C P1 , ..., C Pn ).

제3 모드에서는 제5 스위치(SW5)만이 온(On) 상태이다. 이에 따라, Y 전극 라인들(Y1, ...Yn) 주위의 전하들이 임피던스 동조용 코일(L) 및 저항소자(R), 제1 다이오드(D1) 및 제5 스위치(SW5)를 통하여 X 전극 라인들(X1, ...Xn) 주위로 이동한다. 이동된 전하들은 이어지는 제4 모드에서의 디스플레이 방전에 활용된다.In the third mode, only the fifth switch SW5 is on. Accordingly, charges around the Y electrode lines Y 1 ,... Y n are transferred through the impedance tuning coil L, the resistance element R, the first diode D1, and the fifth switch SW5. Move around the X electrode lines (X 1 , ... X n ). The transferred charges are utilized for display discharge in the subsequent fourth mode.

제4 모드에서는, 제3 및 제4 스위치들(SW3, SW4)만이 온(On) 상태이다. 이에 따라 X 전극 라인들(X1, ...Xn) 주위에 접지 전위가 인가되고 Y 전극 라인들(Y1, ...Yn) 주위에 -VS의 전위가 인가되어 방전 셀들(CP1, ..., CPn)에서 디스플레이 방전이 수행된다.In the fourth mode, only the third and fourth switches SW3 and SW4 are on. Accordingly, a ground potential is applied around the X electrode lines X 1 , ... X n and a potential of -V S is applied around the Y electrode lines Y 1 , ... Y n to discharge cells ( Display discharge is performed at C P1 , ..., C Pn ).

위 네가지 모드는 상응하는 서브 필드에서의 디스플레이 방전 주기(도 2의 S1) 내에서 반복 수행된다.The above four modes are repeatedly performed within the display discharge period (S1 in FIG. 2) in the corresponding subfield.

상기와 같은 종래의 에너지 재생 회로를 포함하는 플라즈마 디스플레이 패널의 구동 장치에 의하면, 에너지 재생을 위하여 별도의 스위치들(SW5, SW6)이 사용된다. 이에 따라, 값비싼 스위칭 소자들이 불필요하게 사용되는 비경제적인 문제점이 있다.According to the driving apparatus of the plasma display panel including the conventional energy recovery circuit as described above, separate switches SW5 and SW6 are used for energy recovery. Accordingly, there is an uneconomical problem in that expensive switching elements are used unnecessarily.

본 발명의 목적은, 3-전극 면방전 플라즈마 디스플레이 패널의 구동 장치에있어서, XY-공통 구동부에 사용되는 값비싼 스위칭 소자들의 개수를 최소화할 수 있는 구동 장치를 제공하는 것이다.SUMMARY OF THE INVENTION An object of the present invention is to provide a drive device capable of minimizing the number of expensive switching elements used in an XY-common drive in a drive device of a three-electrode surface discharge plasma display panel.

도 1은 일반적인 3-전극형 플라즈마 디스플레이 패널의 구성을 보여주는 내부 사시도이다.1 is an internal perspective view showing the configuration of a typical three-electrode plasma display panel.

도 2는 도 1의 패널에 인가되는 구동 신호들을 보여주는 타이밍도이다.FIG. 2 is a timing diagram illustrating driving signals applied to the panel of FIG. 1.

도 3은 도 2의 구동 신호들을 발생시키는 일반적인 구동 장치를 보여주는 도면이다.FIG. 3 is a diagram illustrating a general driving device that generates the driving signals of FIG. 2.

도 4는 도 3의 장치의 XY-공통 구동부의 종래의 회로를 보여주는 도면이다.FIG. 4 shows a conventional circuit of the XY-common drive of the device of FIG. 3.

도 5는 도 3의 장치의 XY-공통 구동부의 본 발명의 제1 실시예에 따른 회로를 보여주는 도면이다.5 shows a circuit according to a first embodiment of the invention of the XY-common drive of the device of FIG. 3.

도 6은 도 5의 XY-공통 구동부의 동작을 보여주는 제어 타이밍도이다.6 is a control timing diagram showing the operation of the XY-common drive of FIG. 5.

도 7은 도 6의 제어 타이밍도의 제1 모드에서의 전류 통로를 보여주는 도면이다.FIG. 7 is a diagram illustrating a current path in a first mode of the control timing diagram of FIG. 6.

도 8은 도 6의 제어 타이밍도의 제2 모드에서의 전류 통로를 보여주는 도면이다.8 is a diagram illustrating a current path in a second mode of the control timing diagram of FIG. 6.

도 9는 도 6의 제어 타이밍도의 제3 모드에서의 전류 통로를 보여주는 도면이다.9 is a diagram illustrating a current path in a third mode of the control timing diagram of FIG. 6.

도 10은 도 6의 제어 타이밍도의 제4 모드에서의 전류 통로를 보여주는 도면이다.FIG. 10 is a diagram illustrating a current path in a fourth mode of the control timing diagram of FIG. 6.

도 11은 도 6의 한 제어 주기에서 플라즈마 디스플레이 패널에 인가되는 전압 및 전류의 특성을 보여주는 그래프이다.FIG. 11 is a graph illustrating characteristics of voltage and current applied to the plasma display panel in one control period of FIG. 6.

도 12는 도 3의 장치의 XY-공통 구동부의 본 발명의 제2 실시예에 따른 회로를 보여주는 도면이다.12 shows a circuit according to a second embodiment of the invention of the XY-common drive of the device of FIG. 3.

도 13은 도 12의 XY-공통 구동부의 동작을 보여주는 제어 타이밍도이다.FIG. 13 is a control timing diagram showing the operation of the XY-common driver of FIG. 12. FIG.

도 14는 도 13의 제어 타이밍도의 제1 모드에서의 전류 통로를 보여주는 도면이다.FIG. 14 is a diagram illustrating a current path in a first mode of the control timing diagram of FIG. 13.

도 15는 도 13의 제어 타이밍도의 제2 모드에서의 전류 통로를 보여주는 도면이다.FIG. 15 is a diagram illustrating a current path in a second mode of the control timing diagram of FIG. 13.

도 16은 도 13의 제어 타이밍도의 제3 모드에서의 전류 통로를 보여주는 도면이다.FIG. 16 is a diagram illustrating a current path in a third mode of the control timing diagram of FIG. 13.

도 17은 도 13의 제어 타이밍도의 제4 모드에서의 전류 통로를 보여주는 도면이다.FIG. 17 is a diagram illustrating a current path in a fourth mode of the control timing diagram of FIG. 13.

도 18은 도 3의 장치의 XY-공통 구동부의 본 발명의 제3 실시예에 따른 회로를 보여주는 도면이다.18 shows a circuit according to a third embodiment of the invention of the XY-common drive of the device of FIG. 3.

도 19는 도 18의 회로의 제1 모드에서의 전류 통로를 보여주는 도면이다.FIG. 19 shows a current path in a first mode of the circuit of FIG. 18.

도 20은 도 18의 회로의 제2 모드에서의 전류 통로를 보여주는 도면이다.20 is a view showing a current path in the second mode of the circuit of FIG.

도 21은 도 18의 회로의 제3 모드에서의 전류 통로를 보여주는 도면이다.FIG. 21 shows a current path in a third mode of the circuit of FIG. 18.

도 22는 도 18의 회로의 제4 모드에서의 전류 통로를 보여주는 도면이다.FIG. 22 is a view showing a current path in a fourth mode of the circuit of FIG. 18.

도 23은 도 3의 장치의 XY-공통 구동부의 본 발명의 제4 실시예에 따른 회로를 보여주는 도면이다.FIG. 23 shows a circuit according to a fourth embodiment of the invention of the XY-common drive of the device of FIG. 3.

도 24는 도 23의 회로의 제1 모드에서의 전류 통로를 보여주는 도면이다.24 is a view showing a current path in the first mode of the circuit of FIG.

도 25는 도 23의 회로의 제2 모드에서의 전류 통로를 보여주는 도면이다.FIG. 25 is a view showing a current path in a second mode of the circuit of FIG. 23.

도 26은 도 23의 회로의 제3 모드에서의 전류 통로를 보여주는 도면이다.FIG. 26 is a view showing a current path in a third mode of the circuit of FIG. 23.

도 27은 도 23의 회로의 제4 모드에서의 전류 통로를 보여주는 도면이다.FIG. 27 shows a current path in a fourth mode of the circuit of FIG. 23.

<도면의 주요 부분에 대한 부호의 설명><Description of the symbols for the main parts of the drawings>

1...플라즈마 디스플레이 패널, 10...앞쪽 글라스 기판,1 ... plasma display panel, 10 ... front glass substrate,

11...유전층, 12...일산화마그네슘층,11 dielectric layer, 12 magnesium monoxide layer,

13...뒤쪽 글라스 기판, 14...방전 공간,13 ... back glass substrate, 14 ... discharge space,

16...형광층, 17...격벽,16 fluorescent layers, 17 bulkheads,

X1, ...Xn...X 전극 라인, Y1, ...Yn...Y 전극 라인,X 1 , ... X n ... X electrode line, Y 1 , ... Y n ... Y electrode line,

AR1, AG1, ..., AGm, ABm...어드레스 전극 라인,A R1 , A G1 , ..., A Gm , A Bm ... address electrode line,

SF1...단위 서브-필드, A1...어드레스 주기,SF1 ... unit sub-field, A1 ... address cycle,

S1...디스플레이 방전 주기, 7...XY 공통 구동부,S1 ... display discharge cycle, 7 ... XY common drive,

SW1, ..., SW6...스위치, CS...캐패시터,SW1, ..., SW6 ... switch, C S ... capacitor,

L...코일.L ... coil.

상기 목적을 이루기 위한 본 발명의 구동 장치는, 뒤쪽 기판의 앞면에 서로 평행하게 정열된 어드레스 전극 라인들; 및 앞쪽 기판의 뒷면에서 상기 어드레스 전극 라인들과 직교하게 정열된 Y 전극 라인들과 X 전극 라인들을 포함한 플라즈마 디스플레이 패널에 대하여, 상기 Y 전극 라인들과 X 전극 라인들 사이에 교류 펄스의 전압을 인가하여 선택된 방전셀들에서 디스플레이 방전을 일으키게 하고, 상기 교류 펄스의 하강 시점에서 상기 방전셀에 남아있는 전하들을 소집하여 상기 교류 펄스의 상승 시점에서 소집된 전하들을 인가하는 에너지 재생 회로를 포함하는 플라즈마 디스플레이 패널의 구동 장치로서, 4 개의 스위치들을 포함한다.The driving apparatus of the present invention for achieving the above object, the address electrode lines arranged in parallel to each other on the front surface of the rear substrate; And applying a voltage of an alternating pulse between the Y electrode lines and the X electrode lines to the plasma display panel including the Y electrode lines and the X electrode lines aligned at right angles to the address electrode lines on the rear surface of the front substrate. And an energy regeneration circuit to cause display discharge in selected discharge cells, and to collect charges remaining in the discharge cell at the time of falling of the AC pulse and to apply the collected charges at the time of rising of the AC pulse. A drive device of a panel, comprising four switches.

제1 및 제3 스위치들(SW1, SW3)은 그 각각의 일단이 서로 연결되어 상기 Y 전극 라인들에 공통 접속된다. 제2 및 제4 스위치들(SW2, SW4)은 그 각각의 일단이 서로 연결되어 상기 X 전극 라인들에 공통 접속된다. 상기 제1 및 제4 스위치들(SW1, SW2)의 또다른 일단들이 서로 연결되어 상기 교류 펄스의 전압(VS)의 양극 단자와 연결된다. 상기 제2 및 제3 스위치들(SW2, SW3)의 또다른 일단들이 서로 연결되어 상기 교류 펄스의 전압(VS)의 음극 단자와 연결된다. 여기서, 상기 4 개의 스위치들(SW1, ..., SW4)이 상기 교류 펄스의 전압 인가, 및 상기 전하들의 소집 및 인가 과정에서 선택적으로 동작한다.One end of each of the first and third switches SW1 and SW3 is connected to each other and commonly connected to the Y electrode lines. One end of each of the second and fourth switches SW2 and SW4 is connected to each other and is commonly connected to the X electrode lines. The first and the fourth is another one of the switches (SW1, SW2) are connected to each other are connected to the positive terminal of the voltage (V S) of the alternating-current pulse. The other ends of the second and third switches SW2 and SW3 are connected to each other and to the negative terminal of the voltage V S of the AC pulse. Here, the four switches SW1,..., SW4 selectively operate during the voltage application of the AC pulse and the collection and application of the charges.

본 발명의 상기 구동 장치에 의하면, 상기 4 개의 스위치들(SW1, ..., SW4)이 상기 교류 펄스의 전압 인가뿐만이 아니라 상기 전하들의 소집 및 인가 과정에서도 선택적으로 동작한다. 이에 따라, XY-공통 구동부에 사용되는 값비싼 스위칭 소자들의 개수를 최소화할 수 있다.According to the driving device of the present invention, the four switches SW1, ..., SW4 operate selectively in the process of collecting and applying the charges as well as applying the voltage of the AC pulse. Accordingly, the number of expensive switching elements used in the XY-common drive can be minimized.

이하, 본 발명에 따른 바람직한 실시예가 상세히 설명된다.Hereinafter, preferred embodiments according to the present invention will be described in detail.

도 5는 도 3의 장치의 XY-공통 구동부(7)의 본 발명의 제1 실시예에 따른 회로를 보여준다.5 shows a circuit according to the first embodiment of the invention of the XY-common drive 7 of the device of FIG. 3.

도 5를 참조하면, 제1 및 제3 스위치들(SW1, SW3)은 그 각각의 일단이 서로 연결되어 Y 전극 라인들(Y1, ...Yn)에 공통 접속된다. 제2 및 제4 스위치들(SW2, SW4)은 그 각각의 일단이 서로 연결되어 X 전극 라인들(X1, ...Xn)에 공통 접속된다. 제1 및 제4 스위치들(SW1, SW2)의 또다른 일단들이 서로 연결되어 디스플레이 방전용 전압(VS)의 양극 단자와 연결된다. 제2 및 제3 스위치들(SW2, SW3)의 또다른 일단들이 전류 방향 제어용 제2 및 제3 다이오드들(D2, D3)을 통하여 서로 연결되어 디스플레이 방전용 전압(VS)의 음극 단자와 연결된다.Referring to FIG. 5, one end of each of the first and third switches SW1 and SW3 is connected to each other and is commonly connected to the Y electrode lines Y 1 , ... Y n . One end of each of the second and fourth switches SW2 and SW4 is connected to each other and is commonly connected to the X electrode lines X 1 , ... X n . The first and fourth still another one of the switches (SW1, SW2) are connected to each other are connected to the positive terminal of the display discharge voltage (V S). The other ends of the second and third switches SW2 and SW3 are connected to each other through the second and third diodes D2 and D3 for current direction control to be connected to the negative terminal of the display discharge voltage V S. do.

Y 전극 라인들(Y1, ...Yn)과 교류 펄스의 전압(VS)의 음극 단자 사이에는 임피던스 동조용 제2 코일(L2)과 전류 방향 제어용 제1 다이오드(D1)가 서로 직렬 연결된다. 또한, X 전극 라인들(X1, ...Xn)과 교류 펄스의 전압(VS)의 음극 단자 사이에는 임피던스 동조용 제1 코일(L1)과 전류 방향 제어용 제4 다이오드(D4)가 서로직렬 연결된다.Between the Y electrode lines (Y 1 , ... Y n ) and the negative terminal of the voltage of the AC pulse (V S ), the second coil L2 for impedance tuning and the first diode D1 for current direction control are in series with each other. Connected. In addition, between the X electrode lines (X 1 , ... X n ) and the negative terminal of the voltage V S of the AC pulse, the first coil L1 for impedance tuning and the fourth diode D4 for current direction control are provided. Are connected in series.

도 6은 도 5의 XY-공통 구동부(7)의 동작을 보여준다. 도 6에서 참조부호 SSW1은 제1 스위치(도 5의 SW1)의 온(On) 제어 신호, SSW2는 제2 스위치(도 5의 SW2)의 온(On) 제어 신호, SSW3은 제3 스위치(도 5의 SW3)의 온(On) 제어 신호, 그리고 SSW4는 제4 스위치(도 5의 SW4)의 온(On) 제어 신호를 가리킨다. 도 7은 도 6의 제어 타이밍도의 제1 모드(M1)에서의 전류 통로를 보여준다. 도 11은 도 6의 한 제어 주기에서 플라즈마 디스플레이 패널(도 5의 1)에 인가되는 전압(VP) 및 전류(IP)의 특성을 보여준다.FIG. 6 shows the operation of the XY-common drive 7 of FIG. 5. In FIG. 6, reference numeral S SW1 denotes an ON control signal of the first switch ( SW1 of FIG. 5), S SW2 denotes an On control signal of the second switch ( SW2 of FIG. 5), and S SW3 denotes a third The On control signal of the switch (SW3 in FIG. 5), and S SW4 refer to the On control signal of the fourth switch ( SW4 in FIG. 5). FIG. 7 shows the current path in the first mode M1 of the control timing diagram of FIG. 6. FIG. 11 shows the characteristics of the voltage V P and the current I P applied to the plasma display panel 1 of FIG. 5 in one control period of FIG. 6.

도 6, 7 및 11을 참조하면, X 전극 라인들(X1, ...Xn)에 디스플레이 방전 펄스가 인가된 후의 제1 모드(M1)에서는 제2 스위치(SW2)만이 온(On) 상태이다. 이에 따라, X 전극 라인들(X1, ...Xn) 주위의 전하들이 제2 스위치(SW2), 전류 방향 제어용 제2 다이오드(D2), 전류 방향 제어용 제1 다이오드 및 임피던스 동조용 제2 코일(L2)을 통하여 Y 전극 라인들(Y1, ...Yn) 주위로 이동한다. 이동된 전하들은 제2 모드(M2)에서의 디스플레이 방전에 활용된다.6, 7 and 11, in the first mode M1 after the display discharge pulse is applied to the X electrode lines X 1 , X n , only the second switch SW2 is turned on. It is a state. Accordingly, charges around the X electrode lines X 1 ,... X n are transferred to the second switch SW2, the second diode D2 for current direction control, the first diode for current direction control, and the second for impedance tuning. It moves around the Y electrode lines Y 1 ,... Y n through the coil L2. The transferred charges are used for display discharge in the second mode M2.

도 8은 도 6의 제어 타이밍도의 제2 모드(M2)에서의 전류 통로를 보여준다. 도 6, 8 및 11을 참조하면, 제2 모드(M2)에서는 제1 및 제2 스위치들(SW1, SW2)만이 온(On) 상태이다. 이에 따라, Y 전극 라인들(Y1, ...Yn)에 디스플레이 방전용전압(VS)이 인가되고, X 전극 라인들(X1, ...Xn)에 접지 전압이 인가되어, 디스플레이 방전이 수행된다.FIG. 8 shows the current path in the second mode M2 of the control timing diagram of FIG. 6. 6, 8 and 11, in the second mode M2, only the first and second switches SW1 and SW2 are in an on state. Accordingly, the Y-electrode lines (Y 1, ... Y n) the display discharge voltage (V S) to be applied, the ground voltage is applied to the X electrode lines (X 1, ... X n) , Display discharge is performed.

도 9는 도 6의 제어 타이밍도의 제3 모드(M3)에서의 전류 통로를 보여준다. 도 6, 9 및 11을 참조하면, 제3 모드(M3)에서는 제3 스위치(SW3)만이 온(On) 상태이다. 이에 따라, Y 전극 라인들(Y1, ...Yn) 주위의 전하들이 제3 스위치(SW3), 전류 방향 제어용 제3 다이오드, 전류 방향 제어용 제4 다이오드 및 임피던스 동조용 제1 코일을 통하여 X 전극 라인들(X1, ...Xn)로 이동한다. 이동된 전하들은 제4 모드(M4)에서의 디스플레이 방전에 활용된다.9 shows the current path in the third mode M3 of the control timing diagram of FIG. 6. 6, 9 and 11, in the third mode M3, only the third switch SW3 is in an on state. Accordingly, the charges around the Y electrode lines Y 1 , ... Y n are transferred through the third switch SW3, the third diode for current direction control, the fourth diode for current direction control, and the first coil for impedance tuning. Move to the X electrode lines (X 1 , ... X n ). The transferred charges are used for display discharge in the fourth mode M4.

도 10은 도 6의 제어 타이밍도의 제4 모드(M4)에서의 전류 통로를 보여준다. 도 6, 10 및 11을 참조하면, 제4 모드(M4)에서는 제3 및 제4 스위치들(SW3, SW4)만이 온(On) 상태이다. 이에 따라, X 전극 라인들(X1, ...Xn)에 디스플레이 방전용 전압(VS)이 인가되고, Y 전극 라인들(Y1, ...Yn)에 접지 전압이 인가되어, 디스플레이 방전이 수행된다.FIG. 10 shows the current path in the fourth mode M4 of the control timing diagram of FIG. 6. 6, 10 and 11, in the fourth mode M4, only the third and fourth switches SW3 and SW4 are in an on state. Accordingly, the X electrode lines (X 1, ... X n) display discharge voltage (V S) is applied to, the ground voltage is applied to the Y electrode lines (Y 1, ... Y n) , Display discharge is performed.

위 네가지 모드는 상응하는 서브 필드에서의 디스플레이 방전 주기(도 2의 S1) 내에서 반복 수행된다.The above four modes are repeatedly performed within the display discharge period (S1 in FIG. 2) in the corresponding subfield.

이와 같이 4 개의 스위치들(SW1, ..., SW4)이 디스플레이 방전용 전압(VS)의 인가에만 사용되지 않고 에너지 재생에도 사용된다. 이에 따라, XY-공통 구동부에 사용되는 값비싼 스위칭 소자들의 개수를 최소화할 수 있다.Thus, the four switches (SW1, ..., SW4) is used also only be applied without using the energy recovery display discharge voltage (V S). Accordingly, the number of expensive switching elements used in the XY-common drive can be minimized.

도 12는 도 3의 장치의 XY-공통 구동부의 본 발명의 제2 실시예에 따른 회로를 보여준다. 도 12를 참조하면, 제1 스위치(SW1)의 일단은 전류 방향 제어용 제1 다이오드(D1)를 통하여 제3 스위치(SW3)의 일단과 서로 연결되어 Y 전극 라인들(Y1, ...Yn)에 공통 접속된다. 제4 스위치(SW4)의 일단은 전류 방향 제어용 제4 다이오드(D4)를 통하여 제2 스위치(SW2)의 일단과 서로 연결되어 X 전극 라인들(X1, ...Xn)에 공통 접속된다. 제1 및 제4 스위치들(SW1, SW2)의 또다른 일단들은 서로 연결되어 디스플레이 방전용 전압(VS)의 양극 단자와 연결된다. 제2 및 제3 스위치들(SW2, SW3)의 또다른 일단들도 디스플레이 방전용 전압(VS)의 음극 단자와 연결된다.12 shows a circuit according to a second embodiment of the invention of the XY-common drive of the device of FIG. 3. Referring to FIG. 12, one end of the first switch SW1 is connected to one end of the third switch SW3 through the first diode D1 for controlling the current direction, and thus Y electrode lines Y 1 ,. n ) is commonly connected. One end of the fourth switch SW4 is connected to one end of the second switch SW2 through the fourth diode D4 for current direction control and is commonly connected to the X electrode lines X 1 , X n . . Another one of the first and fourth switches (SW1, SW2) are connected to the positive terminal of the display discharge voltage (V S) are connected. The second and the third is the other one of the switches (SW2, SW3) are connected with the negative terminal of the display discharge voltage (V S).

Y 전극 라인들(Y1, ...Yn)과 디스플레이 방전용 전압(VS)의 양극 단자 사이에는 임피던스 동조용 제1 코일(L1)과 전류 방향 제어용 제3 다이오드(D3)가 서로 직렬 연결된다. 또한, X 전극 라인들(X1, ...Xn)과 교류 펄스의 전압(VS)의 양극 단자 사이에는 임피던스 동조용 제2 코일(L2)과 전류 방향 제어용 제2 다이오드(D2)가 서로 직렬 연결된다.Between the Y electrode lines Y 1 , ... Y n and the positive terminal of the display discharge voltage V S , the first coil L1 for impedance tuning and the third diode D3 for current direction control are in series with each other. Connected. In addition, between the X electrode lines (X 1 , ... X n ) and the positive terminal of the voltage of the AC pulse (V S ), a second coil L2 for impedance tuning and a second diode D2 for current direction control are provided. Are connected in series with each other.

도 13은 도 12의 XY-공통 구동부(7)의 동작을 보여준다. 도 13에서 참조부호 SSW1은 제1 스위치(도 12의 SW1)의 온(On) 제어 신호, SSW2는 제2 스위치(도 12의 SW2)의 온(On) 제어 신호, SSW3은 제3 스위치(도 12의 SW3)의 온(On) 제어 신호, 그리고 SSW4는 제4 스위치(도 12의 SW4)의 온(On) 제어 신호를 가리킨다. 도 14는 도 13의 제어 타이밍도의 제1 모드(M1)에서의 전류 통로를 보여준다.FIG. 13 shows the operation of the XY-common drive 7 of FIG. 12. In FIG. 13, reference numeral S SW1 denotes an ON control signal of the first switch ( SW1 of FIG. 12), S SW2 denotes an On control signal of the second switch ( SW2 of FIG. 12), and S SW3 denotes a third The on control signal of the switch (SW3 in FIG. 12), and the S SW4 indicate the on control signal of the fourth switch ( SW4 in FIG. 12). FIG. 14 shows the current path in the first mode M1 of the control timing diagram of FIG. 13.

도 13 및 14를 참조하면, X 전극 라인들(X1, ...Xn)에 디스플레이 방전 펄스가 인가된 후의 제1 모드(M1)에서는 제1 스위치(SW1)만이 온(On) 상태이다. 이에 따라, X 전극 라인들(X1, ...Xn) 주위의 전하들이 전류 방향 제어용 제2 다이오드(D2), 임피던스 동조용 제2 코일(L2), 제1 스위치(SW1) 및 전류 방향 제어용 제1 다이오드(D1)를 통하여 Y 전극 라인들(Y1, ...Yn)로 이동한다. 이동된 전하들은 제2 모드(M2)에서의 디스플레이 방전에 활용된다.13 and 14, only the first switch SW1 is in an on state in the first mode M1 after the display discharge pulse is applied to the X electrode lines X 1 , X n . . Accordingly, the charges around the X electrode lines (X 1 , ... X n ) are controlled by the second diode D2 for current direction control, the second coil L2 for impedance tuning, the first switch SW1, and the current direction. It moves to the Y electrode lines Y 1 , ... Y n through the control first diode D1. The transferred charges are used for display discharge in the second mode M2.

도 15는 도 13의 제어 타이밍도의 제2 모드(M2)에서의 전류 통로를 보여준다. 도 13 및 도 15를 참조하면, 제2 모드(M1)에서는 제1 및 제2 스위치들(SW1, SW2)만이 온(On) 상태이다. 이에 따라, Y 전극 라인들(Y1, ...Yn)에 디스플레이 방전용 전압(VS)이 인가되고, X 전극 라인들(X1, ...Xn)에 접지 전압이 인가되어, 디스플레이 방전이 수행된다.FIG. 15 shows the current path in the second mode M2 of the control timing diagram of FIG. 13. 13 and 15, in the second mode M1, only the first and second switches SW1 and SW2 are in an on state. Accordingly, the Y-electrode lines (Y 1, ... Y n) the display discharge voltage (V S) to be applied, the ground voltage is applied to the X electrode lines (X 1, ... X n) , Display discharge is performed.

도 16은 도 13의 제어 타이밍도의 제3 모드(M3)에서의 전류 통로를 보여준다. 도 13 및 도 16을 참조하면, 제3 모드(M3)에서는 제4 스위치(SW4)만이 온(On) 상태이다. 이에 따라, Y 전극 라인들(Y1, ...Yn) 주위에 있는 전하들이 전류 방향 제어용 제3 다이오드(D3), 임피던스 동조용 제1 코일(L1), 제4 스위치(SW4) 및 전류 방향 제어용 제4 다이오드(D4)를 통하여 X 전극 라인들(X1, ...Xn)로 이동한다.이동된 전하들은 제4 모드(M4)에서의 디스플레이 방전에 활용된다.FIG. 16 shows the current path in the third mode M3 of the control timing diagram of FIG. 13. 13 and 16, only the fourth switch SW4 is in an on state in the third mode M3. Accordingly, the charges around the Y electrode lines Y 1 ,... Y n are transferred to the third diode D3 for current direction control, the first coil L1 for impedance tuning, the fourth switch SW4, and the current. It moves to the X electrode lines X 1 ,... X n through the fourth diode D4 for direction control. The moved charges are used for display discharge in the fourth mode M4.

도 17은 도 13의 제어 타이밍도의 제4 모드(M4)에서의 전류 통로를 보여준다. 도 13 및 도 17을 참조하면, 제4 모드(M4)에서는 제3 및 제4 스위치들(SW3, SW4)만이 온(On) 상태이다. 이에 따라, X 전극 라인들(X1, ...Xn)에 디스플레이 방전용 전압(VS)이 인가되고, Y 전극 라인들(Y1, ...Yn)에 접지 전압이 인가되어, 디스플레이 방전이 수행된다.FIG. 17 shows the current path in the fourth mode M4 of the control timing diagram of FIG. 13. 13 and 17, in the fourth mode M4, only the third and fourth switches SW3 and SW4 are in an on state. Accordingly, the X electrode lines (X 1, ... X n) display discharge voltage (V S) is applied to, the ground voltage is applied to the Y electrode lines (Y 1, ... Y n) , Display discharge is performed.

위 네가지 모드는 상응하는 서브 필드에서의 디스플레이 방전 주기(도 2의 S1) 내에서 반복 수행된다.The above four modes are repeatedly performed within the display discharge period (S1 in FIG. 2) in the corresponding subfield.

이와 같이 4 개의 스위치들(SW1, ..., SW4)이 디스플레이 방전용 전압(VS)의 인가에만 사용되지 않고 에너지 재생에도 사용된다. 이에 따라, XY-공통 구동부에 사용되는 값비싼 스위칭 소자들의 개수를 최소화할 수 있다.Thus, the four switches (SW1, ..., SW4) is used also only be applied without using the energy recovery display discharge voltage (V S). Accordingly, the number of expensive switching elements used in the XY-common drive can be minimized.

도 18은 도 3의 장치의 XY-공통 구동부(7)의 본 발명의 제3 실시예에 따른 회로를 보여준다.18 shows a circuit according to a third embodiment of the invention of the XY-common drive 7 of the device of FIG. 3.

도 18을 참조하면, 제1 스위치(SW1)의 일단은 제3 스위치(SW3)의 일단과 서로 연결되어 Y 전극 라인들(Y1, ...Yn)에 공통 접속된다. 제4 스위치(SW4)의 일단은 제2 스위치(SW2)의 일단과 서로 연결되어 X 전극 라인들(X1, ...Xn)에 공통 접속된다. 제1 및 제4 스위치들(SW1, SW2)의 또다른 일단들은 전류 방향 제어용 다이오드들(D1, D4)을 통하여 서로 연결되어 디스플레이 방전용 전압(VS)의 양극 단자와연결된다. 또한, 제1 및 제4 스위치들(SW1, SW2)의 또다른 일단들 사이에는 임피던스 동조용 코일(L)이 연결된다. 제2 및 제3 스위치들(SW2, SW3)의 또다른 일단들은 전류 방향 제어용 제2 및 제3 다이오드들(D2, D3)을 통하여 디스플레이 방전용 전압(VS)의 음극 단자와 연결된다.18, the first end of the switch (SW1) are connected to each other and the third is one of the switch (SW3) is connected in common to the Y electrode lines (Y 1, ... Y n). One end of the fourth switch SW4 is connected to one end of the second switch SW2 and is commonly connected to the X electrode lines X 1 , ... X n . The first and fourth still another one of the switches (SW1, SW2) are connected to each other through the current direction control diodes (D1, D4) is connected to the positive terminal of the display discharge voltage (V S). In addition, an impedance tuning coil L is connected between the other ends of the first and fourth switches SW1 and SW2. Second and third other one of the switches (SW2, SW3) are connected to the negative terminal of the display discharge voltage (V S) through the second and third diodes for controlling the current direction (D2, D3).

도 19는 도 18의 회로의 제1 모드에서의 전류 통로를 보여준다. 도 19를 참조하면, X 전극 라인들(X1, ...Xn)에 디스플레이 방전 펄스가 인가된 후의 제1 모드에서는 제1 및 제4 스위치들(SW1, SW4)만이 온(On) 상태이다. 이에 따라, X 전극 라인들(X1, ...Xn) 주위의 전하들이 제4 스위치(SW4), 임피던스 동조용 코일(L) 및 제1 스위치(SW1)를 통하여 Y 전극 라인들(Y1, ...Yn)로 이동한다. 이동된 전하들은 제2 모드에서의 디스플레이 방전에 활용된다.19 shows the current path in the first mode of the circuit of FIG. 18. Referring to FIG. 19, in the first mode after the display discharge pulse is applied to the X electrode lines X 1 , ... X n , only the first and fourth switches SW1 and SW4 are turned on. to be. Accordingly, the charges around the X electrode lines X 1 , ... X n are transferred to the Y electrode lines Y through the fourth switch SW4, the impedance tuning coil L, and the first switch SW1. 1 , ... Y n ). The transferred charges are utilized for display discharge in the second mode.

도 20은 도 18의 회로의 제2 모드에서의 전류 통로를 보여준다. 도 20을 참조하면, 제2 모드에서는, 제1 및 제4 스위치들(SW1, SW4)만이 온(On) 상태이다. 이에 따라, Y 전극 라인들(Y1, ...Yn)에 디스플레이 방전용 전압(VS)이 인가되고, X 전극 라인들(X1, ...Xn)에 접지 전압이 인가되어, 디스플레이 방전이 수행된다.20 shows the current path in the second mode of the circuit of FIG. 18. Referring to FIG. 20, in the second mode, only the first and fourth switches SW1 and SW4 are in an on state. Accordingly, the Y-electrode lines (Y 1, ... Y n) the display discharge voltage (V S) to be applied, the ground voltage is applied to the X electrode lines (X 1, ... X n) , Display discharge is performed.

도 21은 도 18의 회로의 제3 모드에서의 전류 통로를 보여준다. 도 21을 참조하면, 제3 모드에서는, 제1 및 제4 스위치들(SW1, SW4)만이 온(On) 상태이다. 이에 따라, Y 전극 라인들(Y1, ...Yn) 주위의 전하들이 제1 스위치(SW1), 임피던스 동조용 코일(L) 및 제4 스위치(SW4)를 통하여 X 전극 라인들(X1, ...Xn)로 이동한다. 이동된 전하들은 제4 모드에서의 디스플레이 방전에 활용된다.21 shows the current path in the third mode of the circuit of FIG. 18. Referring to FIG. 21, in the third mode, only the first and fourth switches SW1 and SW4 are in an on state. Accordingly, the charges around the Y electrode lines Y 1 ,... Y n are transferred to the X electrode lines X through the first switch SW1, the impedance tuning coil L, and the fourth switch SW4. 1 , ... X n ). The transferred charges are utilized for display discharge in the fourth mode.

도 22는 도 18의 회로의 제4 모드에서의 전류 통로를 보여준다. 도 22를 참조하면, 제4 모드에서는, 제3 및 제4 스위치들(SW3, SW4)만이 온(On) 상태이다. 이에 따라, X 전극 라인들(X1, ...Xn)에 디스플레이 방전용 전압(VS)이 인가되고, Y 전극 라인들(Y1, ...Yn)에 접지 전압이 인가되어, 디스플레이 방전이 수행된다.FIG. 22 shows the current path in the fourth mode of the circuit of FIG. 18. Referring to FIG. 22, in the fourth mode, only the third and fourth switches SW3 and SW4 are in an on state. Accordingly, the X electrode lines (X 1, ... X n) display discharge voltage (V S) is applied to, the ground voltage is applied to the Y electrode lines (Y 1, ... Y n) , Display discharge is performed.

위 네가지 모드는 상응하는 서브 필드에서의 디스플레이 방전 주기(도 2의 S1) 내에서 반복 수행된다.The above four modes are repeatedly performed within the display discharge period (S1 in FIG. 2) in the corresponding subfield.

이와 같이 4 개의 스위치들(SW1, ..., SW4)이 디스플레이 방전용 전압(VS)의 인가에만 사용되지 않고 에너지 재생에도 사용된다. 이에 따라, XY-공통 구동부에 사용되는 값비싼 스위칭 소자들의 개수를 최소화할 수 있다.Thus, the four switches (SW1, ..., SW4) is used also only be applied without using the energy recovery display discharge voltage (V S). Accordingly, the number of expensive switching elements used in the XY-common drive can be minimized.

도 23은 도 3의 장치의 XY-공통 구동부(7)의 본 발명의 제4 실시예에 따른 회로를 보여준다.FIG. 23 shows a circuit according to a fourth embodiment of the invention of the XY-common drive 7 of the device of FIG. 3.

도 23을 참조하면, 제1 스위치(SW1)의 일단은 전류 방향 제어용 제1 다이오드(D1)를 통하여 제3 스위치(SW3)의 일단과 서로 연결되어 Y 전극 라인들(Y1, ...Yn)에 공통 접속된다. 제4 스위치(SW4)의 일단은 전류 방향 제어용 제4 다이오드(D4)를 통하여 제2 스위치(SW2)의 일단과 서로 연결되어 X 전극 라인들(X1, ...Xn)에 공통 접속된다. 제1 및 제4 스위치들(SW1, SW2)의 또다른 일단들은 서로 연결되어 제5 스위치(SW5)를 통하여 디스플레이 방전용 전압(VS)의 양극 단자와 연결된다. 여기서, 제5 스위치(SW)는 디스플레이 방전용 전압(VS)의 개재 여부를 제어하기 위한 스위치이다. 제2 및 제3 스위치들(SW2, SW3)의 또다른 일단들은 전류 방향 제어용 제2 및 제3 다이오드들(D2, D3)을 통하여 디스플레이 방전용 전압(VS)의 음극 단자와 연결된다. 제5 스위치(SW5)의 또다른 일단과 교류 펄스의 전압(VS)의 음극 단자 사이에서는 동조용 코일(L)과 전류 방향 제어용 제5 다이오드(D5)가 서로 직렬 연결된다.Referring to FIG. 23, one end of the first switch SW1 is connected to one end of the third switch SW3 through the first diode D1 for controlling the current direction, and thus, Y electrode lines Y 1 ,. n ) is commonly connected. One end of the fourth switch SW4 is connected to one end of the second switch SW2 through the fourth diode D4 for current direction control and is commonly connected to the X electrode lines X 1 , X n . . The first and fourth still another one of the switches (SW1, SW2) are connected to the positive terminal of the display discharge voltage (V S) are connected to each other via a fifth switch (SW5). Here, the fifth switch (SW) is a switch for controlling whether the intervention of the display discharge voltage (V S). Second and third other one of the switches (SW2, SW3) are connected to the negative terminal of the display discharge voltage (V S) through the second and third diodes for controlling the current direction (D2, D3). The tuning coil L and the current direction control fifth diode D5 are connected in series between another end of the fifth switch SW5 and the negative terminal of the voltage V S of the AC pulse.

도 24는 도 23의 회로의 제1 모드에서의 전류 통로를 보여준다. 도 24를 참조하면, X 전극 라인들(X1, ...Xn)에 디스플레이 방전 펄스가 인가된 후의 제1 모드에서는 제1 및 제2 스위치들(SW1, SW2)만이 온(On) 상태이다. 이에 따라, X 전극 라인들(X1, ...Xn) 주위의 전하들이 제2 스위치(SW2), 전류 방향 제어용 제5 다이오드(D5), 임피던스 동조용 코일(L), 제1 스위치(SW1) 및 전류 방향 제어용 제1 다이오드(D1)를 통하여 Y 전극 라인들(Y1, ...Yn)로 이동한다. 이동된 전하들은 제2 모드에서의 디스플레이 방전에 활용된다.24 shows the current path in the first mode of the circuit of FIG. 23. Referring to FIG. 24, in the first mode after the display discharge pulse is applied to the X electrode lines X 1 , ... X n , only the first and second switches SW1 and SW2 are on. to be. Accordingly, the charges around the X electrode lines X 1 ,... X n are transferred to the second switch SW2, the fifth diode D5 for current direction control, the impedance tuning coil L, and the first switch ( It moves to Y electrode lines Y 1 ,... Y n through SW1) and the first diode D1 for current direction control. The transferred charges are utilized for display discharge in the second mode.

도 25는 도 23의 회로의 제2 모드에서의 전류 통로를 보여준다. 도 25를 참조하면, 제2 모드에서는, 제1, 제4 및 제5 스위치들(SW1, SW4, SW5)만이 온(On) 상태이다. 이에 따라, Y 전극 라인들(Y1, ...Yn)에 디스플레이 방전용 전압(VS)이 인가되고, X 전극 라인들(X1, ...Xn)에 접지 전압이 인가되어, 디스플레이 방전이 수행된다.FIG. 25 shows the current path in the second mode of the circuit of FIG. 23. Referring to FIG. 25, in the second mode, only the first, fourth, and fifth switches SW1, SW4, and SW5 are in an on state. Accordingly, the Y-electrode lines (Y 1, ... Y n) the display discharge voltage (V S) to be applied, the ground voltage is applied to the X electrode lines (X 1, ... X n) , Display discharge is performed.

도 26은 도 23의 회로의 제3 모드에서의 전류 통로를 보여준다. 도 26을 참조하면, 제3 모드에서는, 제3 및 제4 스위치들(SW3, SW4)만이 온(On) 상태이다. 이에 따라, Y 전극 라인들(Y1, ...Yn) 주위의 전하들이 제3 스위치(SW3), 전류 방향 제어용 제3 다이오드(D3), 전류 방향 제어용 제5 다이오드(D5), 임피던스 동조용 코일(L), 제4 스위치(SW4) 및 전류 방향 제어용 제4 다이오드(D4)를 통하여 X 전극 라인들(X1, ...Xn)로 이동한다. 이동된 전하들은 제4 모드에서의 디스플레이 방전에 활용된다.FIG. 26 shows the current path in the third mode of the circuit of FIG. 23. Referring to FIG. 26, in the third mode, only the third and fourth switches SW3 and SW4 are in an on state. Accordingly, charges around the Y electrode lines Y 1 ,... Y n are transferred to the third switch SW3, the third diode D3 for current direction control, the fifth diode D5 for current direction control, and the impedance copper. It moves to the X electrode lines X 1 , X n through the rough coil L, the fourth switch SW4 and the fourth diode D4 for controlling the current direction. The transferred charges are utilized for display discharge in the fourth mode.

도 27은 도 23의 회로의 제4 모드에서의 전류 통로를 보여준다. 도 27을 참조하면, 제4 모드에서는, 제3, 제4 및 제5 스위치들(SW3, SW4, SW5)만이 온(On) 상태이다. 이에 따라, X 전극 라인들(X1, ...Xn)에 디스플레이 방전용 전압(VS)이 인가되고, Y 전극 라인들(Y1, ...Yn)에 접지 전압이 인가되어, 디스플레이 방전이 수행된다.27 shows the current path in the fourth mode of the circuit of FIG. 23. Referring to FIG. 27, in the fourth mode, only the third, fourth, and fifth switches SW3, SW4, and SW5 are in an on state. Accordingly, the X electrode lines (X 1, ... X n) display discharge voltage (V S) is applied to, the ground voltage is applied to the Y electrode lines (Y 1, ... Y n) , Display discharge is performed.

위 네가지 모드는 상응하는 서브 필드에서의 디스플레이 방전 주기(도 2의 S1) 내에서 반복 수행된다.The above four modes are repeatedly performed within the display discharge period (S1 in FIG. 2) in the corresponding subfield.

이와 같이 4 개의 스위치들(SW1, ..., SW4)이 디스플레이 방전용 전압(VS)의 인가에만 사용되지 않고 에너지 재생에도 사용된다. 이에 따라, XY-공통 구동부에 사용되는 값비싼 스위칭 소자들의 개수를 최소화할 수 있다. 여기서, 제5 스위치(SW5)의 추가로 인하여 전체적인 스위칭 횟수를 줄일 수 있는 잇점이 있다.즉, 제5 스위치(SW5)만 턴-온(turn-on)됨에 의하여 제1 모드에서 제2 모드로의 전환, 및 제3 모드에서 제4 모드로의 전환이 가능하다. 이에 따라 회로의 동작이 보다 정확해짐으로 인하여 디스플레이 성능이 개선될 수 있다.Thus, the four switches (SW1, ..., SW4) is used also only be applied without using the energy recovery display discharge voltage (V S). Accordingly, the number of expensive switching elements used in the XY-common drive can be minimized. In this case, the overall number of switching can be reduced by adding the fifth switch SW5. That is, only the fifth switch SW5 is turned on to turn from the first mode to the second mode. And switching from the third mode to the fourth mode are possible. As a result, the operation of the circuit becomes more accurate, and thus the display performance may be improved.

이상 설명된 바와 같이, 본 발명에 따른 에너지 재생 회로를 포함하는 플라즈마 디스플레이 패널의 구동 장치에 의하면, 4 개의 스위치들(SW1, ..., SW4)이 디스플레이 방전용 전압의 인가뿐만이 아니라 전하들의 소집 및 인가 과정에서도 선택적으로 동작한다. 이에 따라, XY-공통 구동부에 사용되는 값비싼 스위칭 소자들의 개수를 최소화할 수 있다.As described above, according to the driving apparatus of the plasma display panel including the energy regeneration circuit according to the present invention, the four switches SW1, ..., SW4 are not only the application of the display discharge voltage but also the collection of charges. And optionally in the application process. Accordingly, the number of expensive switching elements used in the XY-common drive can be minimized.

본 발명은, 상기 실시예에 한정되지 않고, 청구범위에서 정의된 발명의 사상 및 범위 내에서 당업자에 의하여 변형 및 개량될 수 있다.The present invention is not limited to the above embodiments, but may be modified and improved by those skilled in the art within the spirit and scope of the invention as defined in the claims.

Claims (5)

뒤쪽 기판의 앞면에 서로 평행하게 정열된 어드레스 전극 라인들; 및 앞쪽 기판의 뒷면에서 상기 어드레스 전극 라인들과 직교하게 정열된 Y 전극 라인들과 X 전극 라인들을 포함한 플라즈마 디스플레이 패널에 대하여, 상기 Y 전극 라인들과 X 전극 라인들 사이에 교류 펄스의 전압을 인가하여 선택된 방전셀들에서 디스플레이 방전을 일으키게 하고, 상기 교류 펄스의 하강 시점에서 상기 방전셀에 남아있는 전하들을 소집하여 상기 교류 펄스의 상승 시점에서 소집된 전하들을 인가하는 에너지 재생 회로를 포함하는 플라즈마 디스플레이 패널의 구동 장치에 있어서,Address electrode lines arranged parallel to each other on the front surface of the rear substrate; And applying a voltage of an alternating pulse between the Y electrode lines and the X electrode lines to the plasma display panel including the Y electrode lines and the X electrode lines aligned at right angles to the address electrode lines on the rear surface of the front substrate. And an energy regeneration circuit to cause display discharge in selected discharge cells, and to collect charges remaining in the discharge cell at the time of falling of the AC pulse and to apply the collected charges at the time of rising of the AC pulse. In the drive device of the panel, 그 각각의 일단이 서로 연결되어 상기 Y 전극 라인들에 공통 접속되는 제1 및 제3 스위치들(SW1, SW3); 및First and third switches SW1 and SW3, each end of which is connected to each other and commonly connected to the Y electrode lines; And 그 각각의 일단이 서로 연결되어 상기 X 전극 라인들에 공통 접속되는 제2 및 제4 스위치들(SW2, SW4)을 포함하고,One end of each of which includes second and fourth switches SW2 and SW4 connected to each other and commonly connected to the X electrode lines; 상기 제1 및 제4 스위치들(SW1, SW2)의 또다른 일단들이 서로 연결되어 상기 교류 펄스의 전압(VS)의 양극 단자와 연결되고,The other ends of the first and fourth switches SW1 and SW2 are connected to each other so as to be connected to the positive terminal of the voltage V S of the AC pulse. 상기 제2 및 제3 스위치들(SW2, SW3)의 또다른 일단들이 서로 연결되어 상기 교류 펄스의 전압(VS)의 음극 단자와 연결되어,The other ends of the second and third switches SW2 and SW3 are connected to each other to be connected to the negative terminal of the voltage V S of the AC pulse. 상기 4 개의 스위치들(SW1, ..., SW4)이 상기 교류 펄스의 전압 인가, 및 상기 전하들의 소집 및 인가 과정에서 선택적으로 동작하는 플라즈마 디스플레이 패널의 구동 장치.And the four switches (SW1, ..., SW4) are selectively operated during the voltage application of the AC pulse and the collection and application of the charges. 제1항에 있어서,The method of claim 1, 상기 제3 스위치(SW3)의 상기 또다른 일단과 상기 교류 펄스의 전압(VS)의 음극 단자 사이에 연결된 전류 방향 제어용 제3 다이오드(D3);A third diode (D3) for current direction control connected between the another end of the third switch (SW3) and the negative terminal of the voltage (V S ) of the AC pulse; 상기 Y 전극 라인들과 상기 교류 펄스의 전압(VS)의 음극 단자 사이에서 서로 직렬 연결된 임피던스 동조용 제2 코일(L2)과 전류 방향 제어용 제1 다이오드(D1);An impedance tuning second coil (L2) and a current direction control first diode (D1) connected in series between the Y electrode lines and the negative terminal of the voltage (V S ) of the AC pulse; 상기 X 전극 라인들과 상기 교류 펄스의 전압(VS)의 음극 단자 사이에서 서로 직렬 연결된 임피던스 동조용 제1 코일(L1)과 전류 방향 제어용 제4 다이오드(D4); 및An impedance tuning first coil (L1) and a current direction control fourth diode (D4) connected in series between the X electrode lines and the negative terminal of the voltage (V S ) of the AC pulse; And 상기 제2 스위치(SW2)의 상기 또다른 일단과 상기 교류 펄스의 전압(VS)의 음극 단자 사이에 연결된 전류 방향 제어용 제2 다이오드(D3)가 더 포함된 플라즈마 디스플레이 패널의 구동 장치.And a second diode (D3) for controlling current direction connected between the other end of the second switch (SW2) and the negative terminal of the voltage (V S ) of the AC pulse. 제1항에 있어서,The method of claim 1, 상기 Y 전극 라인들과 상기 제1 스위치(SW1)의 상기 일단 사이에 연결된 전류 방향 제어용 제1 다이오드(D1);A first diode (D1) for controlling current direction connected between the Y electrode lines and the one end of the first switch (SW1); 상기 Y 전극 라인들과 상기 교류 펄스의 전압(VS)의 양극 단자 사이에서 서로 직렬 연결된 임피던스 동조용 제1 코일(L1)과 전류 방향 제어용 제3 다이오드(D3);An impedance tuning first coil (L1) and a current direction control third diode (D3) connected in series between the Y electrode lines and the anode terminal of the voltage (V S ) of the AC pulse; 상기 X 전극 라인들과 상기 교류 펄스의 전압(VS)의 양극 단자 사이에서 서로 직렬 연결된 임피던스 동조용 제2 코일(L2)과 전류 방향 제어용 제2 다이오드(D2); 및An impedance tuning second coil (L2) and a current direction control second diode (D2) connected in series between the X electrode lines and the anode terminal of the voltage (V S ) of the AC pulse; And 상기 X 전극 라인들과 상기 제4 스위치(SW1)의 상기 일단 사이에 연결된 전류 방향 제어용 제4 다이오드(D4)가 더 포함된 플라즈마 디스플레이 패널의 구동 장치.And a fourth diode (D4) for controlling current direction connected between the X electrode lines and the one end of the fourth switch (SW1). 제1항에 있어서,The method of claim 1, 상기 제1 및 제4 스위치들(SW1, SW2)의 상기 또다른 일단들 사이에 연결된 임피던스 동조용 코일(L);An impedance tuning coil (L) connected between the other ends of the first and fourth switches SW1 and SW2; 그 캐소드가 상기 제1 스위치(SW1)의 상기 또다른 일단에 연결되고, 그 에노드가 상기 교류 펄스의 전압(VS)의 양극 단자 사이에 연결된 전류 방향 제어용 제1 다이오드(D1);A first diode (D1) for current direction control, the cathode of which is connected to the other end of the first switch (SW1), the anode of which is connected between the anode terminals of the voltage (V S ) of the AC pulse; 그 캐소드가 상기 제4 스위치(SW1)의 상기 또다른 일단에 연결되고, 그 에노드가 상기 교류 펄스의 전압(VS)의 양극 단자 사이에 연결된 전류 방향 제어용 제4 다이오드(D4);A fourth diode (D4) for current direction control, the cathode of which is connected to the other end of the fourth switch (SW1), the anode of which is connected between the positive terminal of the voltage (V S ) of the AC pulse; 그 에노드가 상기 제3 스위치(SW3)의 상기 또다른 일단에 연결되고, 그 캐소드가 상기 교류 펄스의 전압(VS)의 음극 단자와 연결된 전류 방향 제어용 제3 다이오드(D3); 및A third diode (D3) for current direction control, the anode of which is connected to the other end of the third switch (SW3) and whose cathode is connected to the negative terminal of the voltage (V S ) of the AC pulse; And 그 에노드가 상기 제2 스위치(SW2)의 상기 또다른 일단에 연결되고, 그 캐소드가 상기 교류 펄스의 전압(VS)의 음극 단자와 연결된 전류 방향 제어용 제2 다이오드(D2)가 더 포함된 플라즈마 디스플레이 패널의 구동 장치.The anode is further connected to the other end of the second switch (SW2), the cathode further comprises a second diode (D2) for current direction control connected to the negative terminal of the voltage (V S ) of the AC pulse. Driving device of the plasma display panel. 제1항에 있어서,The method of claim 1, 그 에노드가 상기 제1 스위치(SW1)의 상기 일단에 연결되고, 그 캐소드가 상기 Y 전극 라인들에 연결된 전류 방향 제어용 제1 다이오드(D2);A first diode (D2) for current direction control whose anode is connected to said one end of said first switch (SW1) and whose cathode is connected to said Y electrode lines; 그 에노드가 상기 제4 스위치(SW1)의 상기 일단에 연결되고, 그 캐소드가 상기 X 전극 라인들에 연결된 전류 방향 제어용 제4 다이오드(D4);A fourth diode (D4) for current direction control whose anode is connected to said one end of said fourth switch (SW1) and whose cathode is connected to said X electrode lines; 그 에노드가 상기 제3 스위치(SW3)의 상기 또다른 일단에 연결되고, 그 캐소드가 상기 교류 펄스의 전압(VS)의 음극 단자와 연결된 전류 방향 제어용 제3 다이오드(D3);A third diode (D3) for current direction control, the anode of which is connected to the other end of the third switch (SW3) and whose cathode is connected to the negative terminal of the voltage (V S ) of the AC pulse; 그 에노드가 상기 제2 스위치(SW2)의 상기 또다른 일단에 연결되고, 그 캐소드가 상기 교류 펄스의 전압(VS)의 음극 단자와 연결된 전류 방향 제어용 제2 다이오드(D2);A second diode (D2) for current direction control, the anode of which is connected to the other end of the second switch (SW2) and whose cathode is connected to the negative terminal of the voltage (V S ) of the AC pulse; 상기 교류 펄스의 전압(VS)의 개재 여부를 결정하기 위하여 그 일단이 상기 교류 펄스의 전압(VS)의 양극 단자에 연결되는 제5 스위치(SW5); 및A fifth switch SW5 having one end connected to a positive terminal of the voltage V S of the AC pulse to determine whether the voltage V S of the AC pulse is interposed; And 상기 제5 스위치(SW5)의 또다른 일단과 상기 교류 펄스의 전압(VS)의 음극 단자 사이에서 서로 직렬 연결된 동조용 코일(L)과 전류 방향 제어용 제5 다이오드(D5)가 더 포함된 플라즈마 디스플레이 패널의 구동 장치.The plasma further includes a tuning coil L and a current diode 5D for controlling the current direction connected between another end of the fifth switch SW5 and the negative terminal of the voltage V S of the AC pulse. Drive of display panel.
KR10-2001-0013668A 2001-03-16 2001-03-16 Apparatus for driving plasma display panel, which comprising energy recovery circuit KR100377403B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-2001-0013668A KR100377403B1 (en) 2001-03-16 2001-03-16 Apparatus for driving plasma display panel, which comprising energy recovery circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2001-0013668A KR100377403B1 (en) 2001-03-16 2001-03-16 Apparatus for driving plasma display panel, which comprising energy recovery circuit

Publications (2)

Publication Number Publication Date
KR20020073806A KR20020073806A (en) 2002-09-28
KR100377403B1 true KR100377403B1 (en) 2003-03-26

Family

ID=27697630

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2001-0013668A KR100377403B1 (en) 2001-03-16 2001-03-16 Apparatus for driving plasma display panel, which comprising energy recovery circuit

Country Status (1)

Country Link
KR (1) KR100377403B1 (en)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10149135A (en) * 1996-11-18 1998-06-02 Mitsubishi Electric Corp Plasma display device
KR20000007603A (en) * 1998-07-04 2000-02-07 Lg Electronics Inc Sustained driving apparatus with low power consumption
KR20000015220A (en) * 1998-08-27 2000-03-15 구자홍 Energy collecting apparatus of a plasma display panel and energy collecting method using the apparatus
US6150999A (en) * 1998-10-07 2000-11-21 Acer Display Technology, Inc. Energy recovery driving circuit for driving a plasma display unit

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10149135A (en) * 1996-11-18 1998-06-02 Mitsubishi Electric Corp Plasma display device
KR20000007603A (en) * 1998-07-04 2000-02-07 Lg Electronics Inc Sustained driving apparatus with low power consumption
KR20000015220A (en) * 1998-08-27 2000-03-15 구자홍 Energy collecting apparatus of a plasma display panel and energy collecting method using the apparatus
US6150999A (en) * 1998-10-07 2000-11-21 Acer Display Technology, Inc. Energy recovery driving circuit for driving a plasma display unit

Also Published As

Publication number Publication date
KR20020073806A (en) 2002-09-28

Similar Documents

Publication Publication Date Title
US6862009B2 (en) Plasma display panel and method for driving the same
US6680581B2 (en) Apparatus and method for driving plasma display panel
KR20030035003A (en) A plasma display panel, a driving apparatus and a method of the plasma display panel
US6791514B2 (en) Plasma display and method of driving the same
JP4208760B2 (en) Driving device for plasma display panel for efficiently performing address display mixing driving method
US6778153B2 (en) Apparatus and method of recovering reactive power of plasma display panel
KR20030078214A (en) Apparatus of driving 3-electrodes plasma display panel which performs scan operation utilizing capacitor
US7633497B2 (en) Drive circuit of plasma display device
KR100377403B1 (en) Apparatus for driving plasma display panel, which comprising energy recovery circuit
US7307603B2 (en) Driving circuit, driving method, and plasma display device
KR100377404B1 (en) Apparatus for driving plasma display panel, which comprising energy recovery circuit
KR100366091B1 (en) Plasma display panel having assistance electrode for reset, and drive method therefor
US7271800B2 (en) Apparatus for driving plasma display panel performing address-display mixing driving scheme
KR100346376B1 (en) Apparatus for driving plasma display panel
KR100382070B1 (en) Apparatus for driving plasma display panel
KR100573129B1 (en) Apparatus for driving plasma display panel comprising protection circuit
KR100313116B1 (en) Method for driving plasma display panel
KR100555774B1 (en) High efficiency high brightness AC plasma display device driving method and device
KR100647580B1 (en) Energy recovery circuit of plasma display panel and driving apparatus therewith
KR100502348B1 (en) Energy recovery circuit for address driver of plasma display panel
KR20010098117A (en) Apparatus for driving plasma display panel
JP3602099B2 (en) Driving device for flat panel display
KR100515842B1 (en) Address driving circuit of display panel and driving method using the same
KR20010078597A (en) 4-electrodes type plasma display panel, drive method and apparatus therefor
KR100453170B1 (en) Method And Apparatus Of Driving Radio Frequency Plasma Display Panel

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100302

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee