KR100647580B1 - Energy recovery circuit of plasma display panel and driving apparatus therewith - Google Patents
Energy recovery circuit of plasma display panel and driving apparatus therewith Download PDFInfo
- Publication number
- KR100647580B1 KR100647580B1 KR1020030016841A KR20030016841A KR100647580B1 KR 100647580 B1 KR100647580 B1 KR 100647580B1 KR 1020030016841 A KR1020030016841 A KR 1020030016841A KR 20030016841 A KR20030016841 A KR 20030016841A KR 100647580 B1 KR100647580 B1 KR 100647580B1
- Authority
- KR
- South Korea
- Prior art keywords
- power recovery
- capacitor
- control switch
- electrode lines
- power
- Prior art date
Links
Images
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
- G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
- G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
- G09G3/296—Driving circuits for producing the waveforms applied to the driving electrodes
- G09G3/2965—Driving circuits for producing the waveforms applied to the driving electrodes using inductors for energy recovery
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
- G09G2330/02—Details of power systems and of start or stop of display operation
- G09G2330/021—Power management, e.g. power saving
- G09G2330/023—Power management, e.g. power saving using energy recovery or conservation
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
- G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
- G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
- G09G3/291—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes
- G09G3/294—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes for lighting or sustain discharge
Abstract
본 발명은 플라즈마 디스플레이 패널의 전력 회수 장치에 관한 것이다. 플라즈마 디스플레이 패널의 전력 회수 장치는, 패널 커패시터의 충방전 동작에 따라, 패널 커패시터와 공진되어 충방전 전력을 회수하는 플라즈마 디스플레이 패널의 전력 회수 장치에 있어서, 공진 인덕터와, 전력 회수용 커패시터, 및 제어 스위치를 구비한다. 상기 공진 인덕터는 패널 커패시터의 일단에 연결되어, 패널 커패시터의 충방전 동작 시에 공진한다. 상기 전력 회수용 커패시터는 공진 인덕터와 직렬로 연결되어, 패널 커패시터와 공진 인덕터의 공진 동작에 의하여 회수되는 전력을 저장한다. 상기 제어 스위치는 공진 인덕터 및 전력 회수용 커패시터와 직렬로 연결되어 상기 충방전 전력의 회수를 제어한다. 상기 제어 스위치는, 각각의 내부에 형성된 내부 다이오드의 방향이 서로 반대가 되도록 상호 직렬로 연결되는 제1 제어 스위치와 제2 제어 스위치를 구비한다. 상기 전력 회수용 커패시터는 제1 제어 스위치와 제2 제어 스위치 사이에 연결된다. 본 발명에 따르면, 경로 다이오드 없이 전력 회수 스위치들의 배치만을 변경하여 전력 회수가 가능하므로, 회로 구성을 간단하게 할 수 있다. The present invention relates to an apparatus for recovering power of a plasma display panel. A power recovery device of a plasma display panel is a power recovery device of a plasma display panel which resonates with a panel capacitor and recovers charge and discharge power according to a charge / discharge operation of a panel capacitor. With a switch. The resonant inductor is connected to one end of the panel capacitor and resonates during charge / discharge operation of the panel capacitor. The power recovery capacitor is connected in series with the resonant inductor to store power recovered by the resonance operation of the panel capacitor and the resonant inductor. The control switch is connected in series with a resonant inductor and a power recovery capacitor to control the recovery of the charge / discharge power. The control switch has a first control switch and a second control switch connected in series with each other such that directions of internal diodes formed therein are opposite to each other. The power recovery capacitor is connected between the first control switch and the second control switch. According to the present invention, since the power recovery is possible by changing only the arrangement of the power recovery switches without the path diode, the circuit configuration can be simplified.
Description
도 1은 통상적인 3-전극 면방전 방식의 플라즈마 디스플레이 패널의 구조를 보여주는 내부 사시도이다. 1 is a perspective view showing an internal structure of a conventional three-electrode surface discharge plasma display panel.
도 2는 도 1의 플라즈마 디스플레이 패널의 일반적인 구동 장치를 보여주는 블록도이다. FIG. 2 is a block diagram illustrating a general driving device of the plasma display panel of FIG. 1.
도 3은 어드레스-디스플레이 분리 구동 방법에 의하여 단위 서브필드에 도 1의 패널에 인가되는 구동 신호들을 보여주는 타이밍도이다.3 is a timing diagram illustrating driving signals applied to a panel of FIG. 1 in a unit subfield by an address-display separation driving method.
도 4는 통상의 외부 커패시터를 이용한 전력 회수 장치를 개략적으로 도시한 회로도이다. 4 is a circuit diagram schematically showing a power recovery apparatus using a conventional external capacitor.
도 5는 도 1에 도시된 전력 회수 장치에서 각 제어 스위치의 스위칭 구동에 따른 파형도이다. FIG. 5 is a waveform diagram illustrating switching driving of each control switch in the power recovery device illustrated in FIG. 1.
도 6은 본 발명의 바람직한 실시예로서, 전력 회수 장치를 개략적으로 도시한 회로도이다. 6 is a circuit diagram schematically showing a power recovery device as a preferred embodiment of the present invention.
도 7은 도 6의 전력 회수 장치를 구비하는 플라즈마 디스플레이 패널의 구동 장치를 개략적으로 도시한 회로도이다. FIG. 7 is a circuit diagram schematically illustrating a driving device of a plasma display panel including the power recovery device of FIG. 6.
도 8은 도 7의 플라즈마 디스플레이 패널의 구동 장치의 모드 1과 모드 2에서의 전류 경로를 개략적으로 도시한 회로도이다. FIG. 8 is a circuit diagram schematically illustrating current paths in
도 9는 도 7의 플라즈마 디스플레이 패널의 구동 장치의 모드 3과 모드 4에서의 전류 경로를 개략적으로 도시한 회로도이다. FIG. 9 is a circuit diagram schematically illustrating current paths in modes 3 and 4 of the driving apparatus of the plasma display panel of FIG. 7.
도 10은 도 7의 플라즈마 디스플레이 패널의 구동 장치에 의한 유지 구동을 개략적으로 도시한 타이밍도이다. FIG. 10 is a timing diagram schematically illustrating sustain driving by the driving apparatus of the plasma display panel of FIG. 7.
도 11은 도 7의 플라즈마 디스플레이 패널의 구동 장치에 의한 유지 방전 펄스의 출력을 개략적으로 도시한 파형도이다. FIG. 11 is a waveform diagram schematically illustrating output of sustain discharge pulses by the driving apparatus of the plasma display panel of FIG. 7.
< 도면의 주요부분에 대한 부호의 설명 ><Description of Symbols for Major Parts of Drawings>
50: 전력 회수 장치 Cp: 패널 커패시터50: power recovery device Cp: panel capacitor
Lr, L6, L7: 공진 인덕터 Cr, C6, C7: 전력 회수용 커패시터Lr, L6, L7: resonant inductors Cr, C6, C7: power recovery capacitor
Dc, D6, D7: 클램핑 다이오드 Yerp, Yerg: 제어 스위치Dc, D6, D7: clamping diode Yerp, Yerg: control switch
본 발명은 플라즈마 디스플레이 패널의 전력 회수 장치에 관한 것으로서, 보다 상세하게는 통상의 전력 회수 회로의 구성을 변경하여 필요한 회로 소자의 수를 줄여, 회로의 구성을 간단하게 한 플라즈마 디스플레이 패널의 전력 회수 장치에 관한 것이다.BACKGROUND OF THE
일반적으로 플라즈마 디스플레이 패널(plasma display panel, PDP)은 방전셀 내에 형성된 형광체를 여기하여 화상을 표시하는 발광 소자로서, 제조공정이 간단하고 박형 및 대화면이 용이한 특성 때문에 현황 게시판, 화상 회의용 디스플레이, 그리고 최근에는 대화면의 벽걸이 텔레비전에 사용되는 표시장치로서, 그 이용이 증대되고 있는 추세이다. In general, a plasma display panel (PDP) is a light emitting device that displays an image by exciting a phosphor formed in a discharge cell, and because of the simple manufacturing process and the thin and large screen, the current status bulletin board, video conference display, and In recent years, as a display device used for a large wall-mounted television, the use thereof is increasing.
도 1은 통상적인 3-전극 면방전 방식의 플라즈마 디스플레이 패널의 구조를 보여주는 내부 사시도이다. 1 is a perspective view showing an internal structure of a conventional three-electrode surface discharge plasma display panel.
도면을 참조하면, 통상적인 면방전 플라즈마 디스플레이 패널(1)의 앞쪽 및 뒤쪽 글라스 기판들(10, 13) 사이에는, 어드레스 전극 라인들(AR1, AG1, ..., A
Gm, ABm), 유전층(11, 15), Y 전극 라인들(Y1, ..., Yn), X 전극 라인들(X
1, ..., Xn), 형광층(16), 격벽(17) 및 보호층으로서의 일산화마그네슘(MgO)층(12)이 마련되어 있다. Referring to the drawings, between the front and
어드레스 전극 라인들(AR1, AG1, ..., AGm, ABm)은 뒤쪽 글라스 기판(13)의 앞쪽에 일정한 패턴으로 형성된다. 아래쪽 유전층(15)은 어드레스 전극 라인들(AR1, AG1, ..., AGm, ABm)의 앞쪽에서 전면(全面) 도포된다. 아래쪽 유전층(15)의 앞쪽에는 격벽(17)들이 어드레스 전극 라인들(AR1, AG1, ..., AGm, ABm
)과 평행한 방향으로 형성된다. 이 격벽(17)들은 각 방전셀의 방전 영역을 구획하고 각 방전셀 사이의 광학적 간섭(cross talk)을 방지하는 기능을 한다. 형광층(16)은, 격벽(17)들 사이에서 형성된다. The address electrode lines A R1 , A G1 ,..., A Gm , A Bm are formed in a predetermined pattern on the front side of the
X 전극 라인들(X1, ..., Xn)과 Y 전극 라인들(Y1, ..., Yn)은 어드레스 전극 라인들(AR1, AG1, ..., AGm, ABm)과 직교되도록 앞쪽 글라스 기판(10)의 뒤쪽에 일정한 패턴으로 형성된다. 각 교차점은 상응하는 방전셀을 설정한다. 각 X 전극 라인(X1, ..., Xn)과 각 Y 전극 라인(Y1, ..., Yn)은 ITO(Indium Tin Oxide) 등과 같은 투명한 도전성 재질의 투명 전극 라인과 전도도를 높이기 위한 금속 전극 라인이 결합되어 형성된다. 앞쪽 유전층(11)은 X 전극 라인들(X1, ..., Xn)과 Y 전극 라인들(Y1, ..., Yn)의 뒤쪽에 전면(全面) 도포되어 형성된다. 강한 전계로부터 패널(1)을 보호하기 위한 보호층(12) 예를 들어, 일산화마그네슘(MgO)층은 앞쪽 유전층(11)의 뒤쪽에 전면 도포되어 형성된다. 방전 공간(14)에는 플라즈마 형성용 가스가 밀봉된다.The X electrode lines (X 1 , ..., X n ) and the Y electrode lines (Y 1 , ..., Y n ) are the address electrode lines (A R1 , A G1 , ..., A Gm , A Bm ) is formed in a predetermined pattern on the back of the
상기한 바와 같은 구조의 플라즈마 디스플레이 패널(1)의 구동방법으로, 주로 사용되는 어드레스-디스플레이 분리 구동방법이 미국특허 제5541618호에 개시되어 있다.As a driving method of the
도 2는 도 1의 플라즈마 디스플레이 패널의 일반적인 구동 장치를 보여주는 블록도이다. FIG. 2 is a block diagram illustrating a general driving device of the plasma display panel of FIG. 1.
도면을 참조하면, 플라즈마 디스플레이 패널(1)의 통상적인 구동 장치는 영상 처리부(26), 제어부(22), 어드레스 구동부(23), X 구동부(24) 및 Y 구동부(25)를 포함한다. 영상 처리부(26)는 외부 아날로그 영상 신호를 디지털 신호로 변환하 여 내부 영상 신호 예를 들어, 각각 8 비트의 적색(R), 녹색(G) 및 청색(B) 영상 데이터, 클럭 신호, 수직 및 수평 동기 신호들을 발생시킨다. 제어부(22)는 영상 처리부(26)로부터의 내부 영상 신호에 따라 구동 제어 신호들(SA, SY, SX
)을 발생시킨다. 어드레스 구동부(23)는, 제어부(22)로부터의 구동 제어 신호들(SA, SY, S
X)중에서 어드레스 신호(SA)를 처리하여 표시 데이터 신호를 발생시키고, 발생된 표시 데이터 신호를 어드레스 전극 라인들에 인가한다. X 구동부(24)는 제어부(22)로부터의 구동 제어 신호들(SA, SY, SX)중에서 X 구동 제어 신호(SX
)를 처리하여 X 전극 라인들에 인가한다. Y 구동부(25)는 제어부(22)로부터의 구동 제어 신호들(SA, SY, SX)중에서 Y 구동 제어 신호(SY)를 처리하여 Y 전극 라인들에 인가한다.Referring to the drawings, a typical driving device of the
도 3은 어드레스-디스플레이 분리 구동 방법에 의하여 단위 서브필드에 도 1의 패널에 인가되는 구동 신호들을 보여주는 타이밍도이다. 3 is a timing diagram illustrating driving signals applied to a panel of FIG. 1 in a unit subfield by an address-display separation driving method.
도 3에서 참조부호 SAR1..ABm은 각 어드레스 전극 라인(도 1의 AR1, AG1 , ..., AGm, ABm)에 인가되는 구동 신호를, SX1..Xn은 X 전극 라인들(도 1의 X 1, ...Xn)에 인가되는 구동 신호를, 그리고 SY1, ..., SYn은 각 Y 전극 라인(도 1의 Y1, ...Yn)에 인가되는 구동 신호를 가리킨다. In FIG. 3, reference numeral S AR1 ..ABm denotes a driving signal applied to each address electrode line (A R1 , A G1 ,..., A Gm , A Bm of FIG. 1), and S X1 .. Xn denotes an X electrode. The driving signal applied to the lines (X 1 , ... X n in FIG. 1), and S Y1 , ..., S Yn are the respective Y electrode lines (Y 1 , ... Y n in FIG. 1). Indicates a drive signal applied to.
도면을 참조하면, 단위 서브-필드(SF)의 리셋 주기(PR)에서는, 먼저 X 전극 라인들(X1, ..., Xn)에 인가되는 전압을 접지 전압(VG)으로부터 제2 전압(V S) 예를 들어, 155 볼트(V)까지 지속적으로 상승시킨다. 여기서, Y 전극 라인들(Y1, ..., Yn)과 어드레스 전극 라인들(AR1, ..., ABm)에는 접지 전압(VG )이 인가된다. 이에 따라, X 전극 라인들(X1, ..., Xn)과 Y 전극 라인들(Y1, ..., Yn ) 사이, 및 X 전극 라인들(X1, ..., Xn)과 어드레스 전극 라인들(A1, ..., Am) 사이에 약한 방전이 일어나면서 X 전극 라인들(X1, ..., Xn) 주위에 부극성의 벽전하들이 형성된다.Referring to the drawing, in the reset period PR of the unit sub-field SF, first, the voltage applied to the X electrode lines X 1 ,..., X n is set from the ground voltage V G to the second. for the voltage (V S) for example, then continue to rise to 155 volts (V). Here, the ground voltage V G is applied to the Y electrode lines Y 1 ,..., Y n and the address electrode lines A R1 ,..., A Bm . Accordingly, between the X electrode lines (X 1 , ..., X n ) and the Y electrode lines (Y 1 , ..., Y n ), and the X electrode lines (X 1 , ..., X) A weak discharge occurs between n ) and the address electrode lines A 1 , ..., A m , and negative wall charges are formed around the X electrode lines X 1 , ..., X n . .
다음에, Y 전극 라인들(Y1, ..., Yn)에 인가되는 전압이 제2 전압(VS) 예를 들어, 155 볼트(V)부터 제2 전압(VS)보다 제3 전압(VSET)만큼 더 높은 최고 전압(VSET+VS) 예를 들어, 355 볼트(V)까지 지속적으로 상승된다. 여기서, X 전극 라인들(X1, ..., Xn)과 어드레스 전극 라인들(AR1, ..., ABm)에는 접지 전압(VG)이 인가된다. 이에 따라, Y 전극 라인들(Y1, ..., Yn)과 X 전극 라인들(X1, ..., Xn) 사이에 약한 방전이 일어나는 한편, Y 전극 라인들(Y1, ..., Yn)과 어드레스 전극 라인들(AR1, ..., ABm) 사이에 더욱 약한 방전이 일어난다. Next, the voltage applied to the Y electrode lines Y 1 ,..., Y n is third from the second voltage V S , for example, from 155 volts V to a second voltage than the second voltage V S. The highest voltage V SET + V S that is as high as the voltage V SET is continuously raised to, for example, 355 volts (V). Here, the ground voltage V G is applied to the X electrode lines X 1 ,..., X n and the address electrode lines A R1 ..., A Bm . Accordingly, a weak discharge occurs between the Y electrode lines (Y 1 ,..., Y n ) and the X electrode lines (X 1 ,..., X n ), while the Y electrode lines (Y 1 , A weaker discharge occurs between ..., Y n ) and the address electrode lines A R1 , ..., A Bm .
다음에, X 전극 라인들(X1, ..., Xn)에 인가되는 전압이 제2 전압(VS)으로 유지된 상태에서, Y 전극 라인들(Y1, ..., Yn)에 인가되는 전압이 제2 전압(V S)으로부터 접지 전압(VG)까지 지속적으로 하강된다. 여기서, 어드레스 전극 라인들(AR1, ..., ABm)에는 접지 전압(VG)이 인가된다. Next, in the state where the voltage applied to the X electrode lines X 1 ,..., X n is maintained at the second voltage V S , the Y electrode lines Y 1 ,..., Y n The voltage applied to) is continuously lowered from the second voltage V S to the ground voltage V G. Here, the ground voltage V G is applied to the address electrode lines A R1 ,..., A Bm .
이에 따라, 이어지는 어드레스 주기(PA)에서, 어드레스 전극 라인들에 표시 데이터 신호가 인가되고, 제2 전압(VS)보다 낮은 제4 전압(VSCAN)으로 바이어싱된 Y 전극 라인들(Y1, ..., Yn)에 접지 전압(VG)의 주사 신호가 순차적으로 인가됨에 따라, 원활한 어드레싱이 수행될 수 있다. 각 어드레스 전극 라인(AR1, ..., ABm)에 인가되는 표시 데이터 신호는 방전셀을 선택할 경우에 정극성 어드레스 전압(VA)이, 그렇지 않을 경우에 접지 전압(VG)이 인가된다. 이에 따라 접지 전압(VG)의 주사 펄스가 인가되는 동안에 정극성 어드레스 전압(VA)의 표시 데이터 신호가 인가되면 상응하는 방전셀에서 어드레스 방전에 의하여 벽전하들이 형성되며, 그렇지 않은 방전셀에서는 벽전하들이 형성되지 않는다. 여기서, 보다 정확하고 효율적인 어드레스 방전을 위하여, X 전극 라인들(X1, ...Xn)에 제2 전압(VS)이 인가된다. Accordingly, in the address period (PA), leading address is applied to a display data signal to the electrode lines, the the second voltage (V S) lower fourth voltage (V SCAN) to bias the Y-electrode line than the (Y 1 As a scan signal of the ground voltage V G is sequentially applied to the ..., Y n ), smooth addressing may be performed. The display data signal applied to each of the address electrode lines A R1 , ..., A Bm is applied with the positive address voltage V A when the discharge cell is selected and the ground voltage V G when the discharge cell is not selected. do. Accordingly, when the display data signal of the positive address voltage V A is applied while the scan pulse of the ground voltage V G is applied, wall charges are formed by the address discharge in the corresponding discharge cell. Wall charges do not form. Here, the second voltage (V S) on to the more accurate and efficient address discharge, the X electrode lines (X 1, ... X n) applied.
이어지는 유지방전 주기(PS)에서는, 모든 Y 전극 라인들(Y1, ...Yn)과 X 전극 라인들(X1, ...Xn)에 제2 전압(VS)의 디스플레이 유지 펄스가 교호하게 인가되어, 상응하는 어드레스 주기(PA)에서 벽전하들이 형성된 방전셀들에서 디스플레이 유지를 위한 방전을 일으킨다. In the sustain discharge period PS that follows, the display of the second voltage V S is maintained on all the Y electrode lines Y 1 , ... Y n and the X electrode lines X 1 , ... X n . The pulses are alternately applied, causing a discharge for maintaining the display in the discharge cells in which wall charges are formed in the corresponding address period PA.
플라즈마 디스플레이 패널은 구동 시에 방전셀 내의 유지 전극(X 전극, Y 전극) 간에 방전 가스의 방전 개시 전압 이상의 고전압을 지속적으로 교대로 가해주 어야 한다. 이때, 유지 전극 위에는 유전체가 도포되어 있으며, 이로 인하여 플라즈마 디스플레이 패널의 유지 전극인 X 전극과 Y 전극에는 일정량의 용량 성분인 패널 커패시터(panel capacitor)가 존재한다. When driving the plasma display panel, high voltages equal to or higher than the discharge start voltage of the discharge gas must be continuously applied between sustain electrodes (X electrode and Y electrode) in the discharge cell. In this case, a dielectric is coated on the sustain electrode, and thus, a panel capacitor, which is a certain amount of capacitive component, exists in the X electrode and the Y electrode as the sustain electrode of the plasma display panel.
따라서, 플라즈마 디스플레이 패널의 구동 시에 유지전극 간에 양극(+)과 음극(-)의 고전압이 교대로 인가되기 위해서는 상기 패널 커패시터의 충방전 동작이 이루어져야 한다. 이때, 상기 패널 커패시터는 충방전 동작 시에 상당한 무효 전력을 소모하고, 디스플레이 패널의 크기에 비례하여 패널 커패시터가 커져 그 전력 소모량이 더욱 증가된다. Therefore, in order to alternately apply high voltages of the positive electrode (+) and the negative electrode (−) between the sustain electrodes when the plasma display panel is driven, the panel capacitor should be charged and discharged. In this case, the panel capacitor consumes a considerable amount of reactive power during charging and discharging operation, and the panel capacitor increases in proportion to the size of the display panel, thereby further increasing its power consumption.
이러한 문제점을 해결하기 위하여, 미국특허 제4,866,349호에서는 상기 패널 커패시터의 충방전 동작 시에 발생되는 전력 손실을 절감하기 위한 전력 회수 장치를 구동 장치에 적용하고 있다. In order to solve this problem, US Patent No. 4,866,349 applies a power recovery device to the driving device to reduce the power loss generated during the charging and discharging operation of the panel capacitor.
도 4는 통상의 외부 커패시터를 이용한 전력 회수 장치를 개략적으로 도시한 회로도이다. 4 is a circuit diagram schematically showing a power recovery apparatus using a conventional external capacitor.
도면을 참조하면, 통상의 전력 회수 회로(30)는 디스플레이 패널의 패널 커패시터(Cp)와 함께 LC 공진회로를 형성하는 인덕터(inductor, L1)를 구비하여, 패널 커패시터(Cp)의 방전 시에 손실되는 에너지를 상기 인덕터(L1)를 통해 회수하여 일시 저장한 후, 저장된 전류 에너지를 패널 커패시터(Cp)의 다음 충전 동작 시에 이용함으로써 플라즈마 디스플레이 패널의 구동 시에 발생되는 무효 전력의 손실을 절감하는 회로이다. Referring to the drawings, the conventional
이는, 종래의 외부 커패시터를 이용한 전력 회수 장치의 구성을 나타낸 것으 로서, 플라즈마 디스플레이 패널을 유지전압(Vs)으로 유지 구동하고, 패널 커패시터(Cp)의 방전 동작 시에 손실되는 에너지를 회수하여 다음 충전 동작 시에 회수된 에너지를 패널 커패시터(Cp)로 공급하기 위한 제1 및 제2 전력 회수부(30, 40)로 구성되고, 제1 및 제2 전력 회수부(30, 40)는 패널 커패시터(Cp)를 사이에 두고 대칭적으로 구성된다. This shows a configuration of a conventional power recovery apparatus using an external capacitor, which maintains and drives the plasma display panel at the sustain voltage Vs, recovers energy lost during the discharge operation of the panel capacitor Cp, and then charges the battery. The first and second
또한, 제1 및 제2 전력 회수부(30, 40)는 패널 커패시터(Cp)의 충방전 동작 시에 패널 커패시터(Cp)의 양단 전압(Vp)이 양극(+)과 음극(-)으로 교번되도록 각각 교대로 동작한다. In addition, in the first and second
도면에서, 제1 전력 회수부(30)는 디스플레이 패널의 유지 구동시 패널 커패시터(Cp)에 유지 전압(Vs)을 공급하기 위한 제어 스위치(S1)와, 패널 커패시터(Cp)의 충방전 동작 시에 공진되는 인덕터(L1)와, 공진 전류의 역류를 방지하는 역류 방지용 다이오드(D15, D16)와, 상기 인덕터(L1)와 패널 커패시터(Cp)의 공진 동작 시에 회수되는 에너지를 저장하기 위한 외부 커패시터(C1)와, 상기 패널 커패시터(Cp)와 외부 커패시터(C1) 사이에 접속되어 에너지 회수 경로를 절환하는 제어 스위치(S11, S12)를 구비하여 이루어진다. In the drawing, the first
도 5는 도 1에 도시된 전력 회수 장치에서 각 제어 스위치의 스위칭 구동에 따른 파형도이다. FIG. 5 is a waveform diagram illustrating switching driving of each control switch in the power recovery device illustrated in FIG. 1.
도면을 참조하면, 통상의 전력 회수 장치에서 각 제어 스위치의 스위칭 구동에 따른 패널 커패시터(Cp) 양단 전압 파형과 인덕터(L1)에 흐르는 전류 파형은 각각 도면상의 (Ⅰ)과 (Ⅱ)에 도시한 된 바와 같다. Referring to the drawings, the voltage waveform across the panel capacitor Cp and the current waveform flowing through the inductor L1 according to the switching driving of each control switch in the conventional power recovery apparatus are shown in (I) and (II) on the drawings, respectively. As it is.
먼저, 종래의 전력 회수 장치는 시스템 전원이 인가된 후, 플라즈마 디스플레이 패널의 유지 구동 후에, 패널 커패시터(Cp)의 충전 전하를 다시 방전시킴에 따라 발생되는 무효 전력에 의한 손실을 줄이도록 구성된 것이다. 또한, 패널 커패시터(Cp)의 충방전 동작 시에 에너지 전달은 패널 커패시터(Cp)와 인덕터(L1) 간의 공진 동작을 통하여 이루어진다. First, the conventional power recovery apparatus is configured to reduce the loss due to reactive power generated by discharging the charge charge of the panel capacitor Cp after the driving operation of the plasma display panel after the system power is applied. In addition, energy transfer during the charge / discharge operation of the panel capacitor Cp is performed through a resonance operation between the panel capacitor Cp and the inductor L1.
또한, 상기 전력 회수 장치의 동작은 도면에 도시된 바와 같이 4구간(T1~T4)으로 구분되어 동작되고, 상기 제2 전력 회수부(40)의 동작은 이하 설명되는 제1 전력 회수부(30)의 동작과 동일한 방식으로 이루어진다. In addition, the operation of the power recovery device is divided into four sections (T1 ~ T4) as shown in the drawing, the operation of the second
먼저 패널 커패시터(Cp)의 충전 에너지는 인덕터(L1)와의 공진 동작을 통해 외부 커패시터(C1)에 저장된다. First, the charging energy of the panel capacitor Cp is stored in the external capacitor C1 through a resonance operation with the inductor L1.
다음, 제1 전력 회수부(30) 내의 외부 커패시터(C1)로부터 인덕터(L1)와 패널 커패시터(Cp)의 공진 전류(i1)가 형성되고, 상기 공진 전류(i1)에 의해 패널 커패시터 (Cp)의 양단 전압(Vp)은 (Ⅰ)에 도시된 바와 같이 유지 전압(Vs)까지 상승하게 된다. 이때, 전류 경로를 제공하도록 제어 스위치(S11)는 온 구동된다.(T1 구간)Next, a resonant current i1 of the inductor L1 and the panel capacitor Cp is formed from the external capacitor C1 in the first
다음, 플라즈마 디스플레이 패널의 유지 구동을 위해 제어 스위치(S1)가 온 구동되고, 패널 커패시터(Cp)의 양단 전압(Vp)은 유지 전압(Vs)이 지속적으로 인가된다.(T2 구간)Next, the control switch S1 is turned on for sustain driving of the plasma display panel, and the sustain voltage Vs is continuously applied to the voltage Vp at both ends of the panel capacitor Cp.
다음, 디스플레이 패널의 유지 구동 후에, 패널 커패시터(Cp)의 방전 동작 시에 인덕터(L1)와 패널 커패시터(Cp)가 공진되어 패널 커패시터(Cp)의 충전 에너 지는 제1 전력 회수부(30)의 외부 커패시터(C1)로 회수된다. 이때, 전류 경로를 제공하도록 제어 스위치(S12)는 온 구동된다.(T3 구간) Next, after the sustain driving of the display panel, the inductor L1 and the panel capacitor Cp resonate during the discharging operation of the panel capacitor Cp, so that the charging energy of the panel capacitor Cp is reduced in the first
다음, 제어 스위치(S2)가 온 구동되고, 패널 커패시터(Cp)의 양단 전압(Vp)은 0 전위를 유지하게 된다.(T4 구간) Next, the control switch S2 is driven on, and the voltage Vp at both ends of the panel capacitor Cp maintains a zero potential. (T4 section)
이때, 상기 T1 구간에서 패널 커패시터(Cp)의 양단 전압(Vp)은 유지 전압(Vs)의 절반에 해당하는 Vs/2로 충전되어 있는 외부 커패시터(C1)로부터 인덕터(L1)와 패널 커패시터(Cp)의 공진 동작에 의해 유지 전압(Vs)까지 올라가는데, 실제로는 패널까지의 선로 저항 및 회로내 소자들의 저항 성분(기생 저항)에 의한 손실(Δ)이 발생되고, 디스플레이 패널의 유지 구동 전 방전 현상에 따라 에너지 회수 효율 및 패널의 구동 특성이 저하된다. At this time, the voltage Vp at both ends of the panel capacitor Cp in the T1 period is inductor L1 and the panel capacitor Cp from the external capacitor C1 charged with Vs / 2 corresponding to half of the sustain voltage Vs. By the resonant operation of), the voltage rises up to the sustain voltage (Vs). In reality, a loss (Δ) caused by the line resistance to the panel and the resistance component (parasitic resistance) of the elements in the circuit is generated, and the discharge before the sustain driving of the display panel occurs. According to the phenomenon, the energy recovery efficiency and the driving characteristics of the panel are reduced.
특히, 종래의 디스플레이 패널의 전력 회수 장치의 경우, 전력 회수 장치의 구성에 필요한 회로 소자의 수가 필요 이상 요구되어 전력 회수 장치의 용적을 증대시키고, 제조 비용을 상승시키는 문제점이 있다. In particular, in the case of the power recovery device of the conventional display panel, the number of circuit elements required for the configuration of the power recovery device is required more than necessary, thereby increasing the volume of the power recovery device and increasing the manufacturing cost.
또한, 전력 회수 경로 상에 위치하는 경로 다이오드를 방열하기 위하여 사용하는 방열판은 구동회로 전체의 면적에서 상당 부분을 차지하므로, 전체적인 방열 구조가 열악해질 수 있는 문제점이 있다. In addition, since the heat sink used for heat dissipating the path diode located on the power recovery path occupies a substantial portion of the entire area of the driving circuit, there is a problem that the overall heat dissipation structure may be poor.
본 발명은 상기와 같은 문제점을 해결하기 위한 것으로, 통상의 전력 회수 회로에서 전력 회수 경로 상에 위치한 다이오드를 제거하여 회로 구성을 간단하게 한 플라즈마 디스플레이 패널의 전력 회수 장치를 제공하는 것을 목적으로 한다.SUMMARY OF THE INVENTION The present invention has been made to solve the above problems, and an object of the present invention is to provide a power recovery apparatus of a plasma display panel in which a circuit configuration is simplified by removing a diode located on a power recovery path in a conventional power recovery circuit.
상기와 같은 목적을 달성하기 위하여 본 발명에 의한 플라즈마 디스플레이 패널의 전력 회수 장치는, 교대로 나란히 배열되는 X 전극 라인들 및 Y 전극 라인들과 어드레스 전극 라인들이 교차되는 영역에 방전셀들이 형성되고, 상기 전극 라인들 중에서 적어도 두 개의 전극 라인들 사이에 패널 커패시터가 형성되는 플라즈마 디스플레이 패널에 대하여, 상기 패널 커패시터의 충방전 동작에 따라, 상기 패널 커패시터와 공진되어 충방전 전력을 회수하는 플라즈마 디스플레이 패널의 전력 회수 장치에 있어서, 공진 인덕터와, 전력 회수용 커패시터, 및 제어 스위치를 구비한다. In order to achieve the above object, in the power recovery apparatus of the plasma display panel according to the present invention, discharge cells are formed in regions where X electrode lines, Y electrode lines, and address electrode lines are alternately arranged side by side, A plasma display panel in which a panel capacitor is formed between at least two electrode lines among the electrode lines, resonates with the panel capacitor to recover charge / discharge power according to the charge / discharge operation of the panel capacitor. A power recovery apparatus, comprising a resonant inductor, a power recovery capacitor, and a control switch.
상기 공진 인덕터는 상기 패널 커패시터의 일단에 연결되어, 상기 패널 커패시터의 충방전 동작 시에 공진한다. 상기 전력 회수용 커패시터는 상기 공진 인덕터와 직렬로 연결되어, 상기 패널 커패시터와 공진 인덕터의 공진 동작에 의하여 회수되는 전력을 저장한다. 상기 제어 스위치는 상기 공진 인덕터 및 전력 회수용 커패시터와 직렬로 연결되어 상기 충방전 전력의 회수를 제어한다. 상기 제어 스위치는, 각각의 내부에 형성된 내부 다이오드의 방향이 서로 반대가 되도록 상호 직렬로 연결되는 제1 제어 스위치와 제2 제어 스위치를 구비한다. 상기 전력 회수용 커패시터는 제1 제어 스위치와 제2 제어 스위치 사이에 연결된다. The resonant inductor is connected to one end of the panel capacitor and resonates during charge / discharge operation of the panel capacitor. The power recovery capacitor is connected in series with the resonant inductor to store power recovered by the resonance operation of the panel capacitor and the resonant inductor. The control switch is connected in series with the resonant inductor and the power recovery capacitor to control the recovery of the charge / discharge power. The control switch has a first control switch and a second control switch connected in series with each other such that directions of internal diodes formed therein are opposite to each other. The power recovery capacitor is connected between the first control switch and the second control switch.
상기 플라즈마 디스플레이 패널의 전력 회수 장치는, 상기 공진 인덕터에 대하여, 상기 전력 회수용 커패시터 및 제어 스위치와 병렬로 연결되는 클램핑 다이오드를 더 구비하는 것이 바람직하다. The power recovery device of the plasma display panel may further include a clamping diode connected to the resonance inductor in parallel with the power recovery capacitor and the control switch.
본 발명에 따르면, 경로 다이오드 없이 전력 회수 스위치들의 배치만을 변경 하여 전력 회수가 가능하므로, 회로 구성을 간단하게 할 수 있다. According to the present invention, since the power recovery is possible by changing only the arrangement of the power recovery switches without the path diode, the circuit configuration can be simplified.
본 발명의 다른 측면에 따른 플라즈마 디스플레이 패널의 구동 장치는, 교대로 나란히 배열되는 X 전극 라인들 및 Y 전극 라인들과 어드레스 전극 라인들이 교차되는 영역에 방전셀들이 형성되고, 상기 전극 라인들 중에서 적어도 두 개의 전극 라인들 사이에 패널 커패시터가 형성되는 플라즈마 디스플레이 패널에 대하여, 상기 패널 커패시터의 충방전 동작에 따라, 상기 패널 커패시터와 공진되어 충전 및 방전 전력을 회수하는 전력 회수부를 구비하는 플라즈마 디스플레이 패널의 구동 장치에 있어서, 유지 구동부와 전력 회수부를 구비한다. In the driving apparatus of the plasma display panel according to another aspect of the present invention, discharge cells are formed in regions where X electrode lines and Y electrode lines and address electrode lines that are alternately arranged side by side intersect each other, and at least among the electrode lines. In the plasma display panel having a panel capacitor formed between two electrode lines, the plasma display panel includes a power recovery unit resonating with the panel capacitor to recover charge and discharge power according to the charge / discharge operation of the panel capacitor. A drive apparatus includes a sustain drive section and a power recovery section.
상기 유지 구동부는 전원 공급단에 접속되고, 외부 제어 신호에 따라 스위칭되어 디스플레이 패널이 유지 구동되도록 상기 패널 커패시터에 유지 전압을 공급하고, 주기적으로 상기 충전 전력을 방전한다. The sustain driver is connected to a power supply terminal, is switched according to an external control signal to supply a sustain voltage to the panel capacitor to sustain drive the display panel, and periodically discharges the charging power.
상기 전력 회수부는 공진 인덕터와, 전력 회수용 커패시터, 및 제어 스위치를 구비하는데, 상기 공진 인덕터는 상기 패널 커패시터의 일단에 연결되어, 상기 패널 커패시터의 충방전 동작 시에 공진한다. 상기 전력 회수용 커패시터는 상기 공진 인덕터와 직렬로 연결되어, 상기 패널 커패시터와 공진 인덕터의 공진 동작에 의하여 회수되는 전력을 저장한다. 상기 제어 스위치는 상기 공진 인덕터 및 전력 회수용 커패시터와 직렬로 연결되어 상기 충방전 전력의 회수를 제어한다. 상기 제어 스위치는, 각각의 내부에 형성된 내부 다이오드의 방향이 서로 반대가 되도록 상호 직렬로 연결되는 제1 제어 스위치와 제2 제어 스위치를 구비한다. 상기 전력 회수용 커패시터는 제1 제어 스위치와 제2 제어 스위치 사이에 연결된다. The power recovery unit includes a resonant inductor, a power recovery capacitor, and a control switch. The resonant inductor is connected to one end of the panel capacitor and resonates during charge / discharge operation of the panel capacitor. The power recovery capacitor is connected in series with the resonant inductor to store power recovered by the resonance operation of the panel capacitor and the resonant inductor. The control switch is connected in series with the resonant inductor and the power recovery capacitor to control the recovery of the charge / discharge power. The control switch has a first control switch and a second control switch connected in series with each other such that directions of internal diodes formed therein are opposite to each other. The power recovery capacitor is connected between the first control switch and the second control switch.
상기 전력회수부가 상기 패널 커패시터의 양단에 대칭적으로 접속되는 제1 및 제2 전력 회수부를 구비하는 것이 바람직하다. Preferably, the power recovery unit includes first and second power recovery units symmetrically connected to both ends of the panel capacitor.
이하 첨부된 도면을 참조하여, 바람직한 실시예에 따른 본 발명을 상세히 설명하기로 한다.Hereinafter, the present invention will be described in detail with reference to the accompanying drawings.
도 6은 본 발명의 바람직한 실시예로서, 전력 회수 장치를 개략적으로 도시한 회로도이다. 6 is a circuit diagram schematically showing a power recovery device as a preferred embodiment of the present invention.
도면을 참조하면, 본 발명에 의한 바람직한 실시예에 따른 플라즈마 디스플레이 패널의 전력 회수 장치(50)는, 교대로 나란히 배열되는 X 전극 라인들(도 1의 X1,...,Xn) 및 Y 전극 라인들(도 1의 Y1,...,Yn)과 어드레스 전극 라인들(도 1의 AR1,...,ABm)이 교차되는 영역에 방전셀들이 형성되고, 상기 전극 라인들 중에서 적어도 두 개의 전극 라인들 사이에 패널 커패시터(Cp)가 형성되는 플라즈마 디스플레이 패널에 대하여, 상기 패널 커패시터(Cp)의 충방전 동작에 따라, 상기 패널 커패시터(Cp)와 공진되어 충방전 전력을 회수하는 것으로서, 공진 인덕터(Lr)와, 전력 회수용 커패시터(Cr), 및 제어 스위치(S51, S52)를 구비한다. Referring to the drawings, the
상기 공진 인덕터(Lr)는 상기 패널 커패시터(Cp)의 일단에 연결되어, 패널 커패시터(Cp)의 충방전 동작 시에 공진한다. 상기 전력 회수용 커패시터(Cr)는 상기 공진 인덕터(Lr)와 직렬로 연결되어, 상기 패널 커패시터(Cp)와 공진 인덕터(Lr)의 공진 동작에 의하여 회수되는 전력을 저장한다. 상기 제어 스위치(S51, S52)는 상기 공진 인덕터(Lr) 및 전력 회수용 커패시터(Cr)와 직렬로 연결되어 상기 충방전 전력의 회수를 제어한다. 상기 제어 스위치(S51, S52)는, 각 각의 내부에 형성된 내부 다이오드의 방향이 서로 반대가 되도록 상호 직렬로 연결되는 제1 제어 스위치(S51)와 제2 제어 스위치(S52)를 구비한다. The resonant inductor Lr is connected to one end of the panel capacitor Cp and resonates during charge / discharge operation of the panel capacitor Cp. The power recovery capacitor Cr is connected in series with the resonant inductor Lr to store power recovered by the resonance operation of the panel capacitor Cp and the resonant inductor Lr. The control switches S51 and S52 are connected in series with the resonant inductor Lr and the power recovery capacitor Cr to control the recovery of the charge / discharge power. The control switches S51 and S52 include a first control switch S51 and a second control switch S52 which are connected in series to each other such that the directions of the internal diodes formed inside each other are opposite to each other.
상기 패널 커패시터(Cp)와, 공진 인덕터(Lr)와, 전력 회수용 커패시터(Cr), 및 제어 스위치(S51, S52)가 직렬로 연결되어, 상기 패널 커패시터(Cp)에 남아 있는 전하를 상기 전력 회수용 커패시터(Cr)에 회수하고, 회수된 전하를 다시 상기 패널 커패시터(Cp)에 충전하는 경로를 형성한다. The panel capacitor Cp, the resonant inductor Lr, the power recovery capacitor Cr, and the control switches S51 and S52 are connected in series, so that the charge remaining in the panel capacitor Cp is transferred to the power. A path for recovering the recovery capacitor Cr and charging the recovered charge back to the panel capacitor Cp is formed.
상기 제어 스위치(S51, S52)는, 제1 제어 스위치(S51)와 제2 제어 스위치(S52)를 구비하는 것이 바람직하다. 상기 제1 제어 스위치(S51)는 전력 회수용 커패시터(Cr)와 공진 인덕터(Lr)의 직렬 공진의 시작과 종료를 제어하고, 상기 제2 제어 스위치(S52)는 전력 회수용 커패시터(Cr)에 직렬 공진에 필요한 전하의 충전을 제어한다. It is preferable that the said control switch S51, S52 is equipped with the 1st control switch S51 and the 2nd control switch S52. The first control switch S51 controls the start and end of series resonance of the power recovery capacitor Cr and the resonant inductor Lr, and the second control switch S52 is connected to the power recovery capacitor Cr. Controls the charge of charge required for series resonance.
제1 및 제2 제어 스위치(S51, S52)를 포함한 스위치들은 각각 전계효과 트랜지스터(MOSFET: Metal Oxide Semiconductor Field Effect Transistor)와 역병렬 연결되는 내부 다이오드로 구성되거나, 절연 게이트 바이폴러 트랜지스터(IGBT: Insulated Gate Bipolar Transistor)로 이루어지는 것이 가능하다. 본 실시예의 경우에는 MOSFET와 내부 다이오드로 구성된 스위치를 이용하였다. The switches including the first and second control switches S51 and S52 are each composed of an internal diode in anti-parallel connection with a metal oxide semiconductor field effect transistor (MOSFET) or an insulated gate bipolar transistor (IGBT). Gate Bipolar Transistor). In this embodiment, a switch composed of a MOSFET and an internal diode was used.
이때, 제1 제어 스위치(S51)와 제2 제어 스위치(S52)는 도시된 바와 같이 각각의 제어 스위치(S51, S52) 내부에 형성된 내부 다이오드의 방향이 서로 반대가 되도록 상호 직렬로 연결되는 것이 바람직하다. At this time, it is preferable that the first control switch S51 and the second control switch S52 are connected in series so that the directions of the internal diodes formed in the respective control switches S51 and S52 are opposite to each other. Do.
이에 따라, 제1 제어 스위치(S51)와 제2 제어 스위치(S52) 모두가 개방(open)되는 경우에 전력 회수용 커패시터(Cr)가 상기 공진 인덕터(Lr)와 전기적으로 접속되지 않도록 한다. Accordingly, when both the first control switch S51 and the second control switch S52 are opened, the power recovery capacitor Cr is not electrically connected to the resonant inductor Lr.
또한, 상기 전력 회수용 커패시터(Cr)가 상기 제1 제어 스위치(S51)와 제2 제어 스위치(S52) 사이에 연결되는 것이 바람직하다. 이에 따라, 전력 회수용 커패시터(Cr)가 상기 제1 제어 스위치(S51)와 제2 제어 스위치(S52) 모두가 개방(open)되는 경우에 회로내의 다른 소자들과 전기적으로 접속되지 않도록 한다. In addition, the power recovery capacitor Cr may be connected between the first control switch S51 and the second control switch S52. Accordingly, the power recovery capacitor Cr is not electrically connected to other elements in the circuit when both the first control switch S51 and the second control switch S52 are opened.
본 발명에 따르면, 도 4에 도시된 바와 같은 통상의 전력 회수 장치에 있어서, 공진 전류의 역류를 방지하는 역류 방지용 다이오드들(도 4의 D15, D16)을 사용하지 아니하고, 전력 회수 스위치들의 배치만을 변경하여 전력 회수 및 충전이 가능하다. According to the present invention, in the conventional power recovery apparatus as shown in FIG. 4, only the arrangement of the power recovery switches is used without using the backflow prevention diodes (D15 and D16 in FIG. 4) to prevent the reverse flow of the resonance current. It is possible to change the power recovery and charging.
따라서, 간단한 회로 구성으로 패널 커패시터(Cp)의 충방전 전력을 회수 및 충전이 가능하다. Therefore, the charging and discharging power of the panel capacitor Cp can be recovered and charged with a simple circuit configuration.
또한, 전력 회수 장치에 필요한 회로 소자의 수가 감소되므로, 전력 회수 장치의 제작에 소요되는 비용을 절감할 수 있다. In addition, since the number of circuit elements required for the power recovery device is reduced, the cost for manufacturing the power recovery device can be reduced.
전력 회수 경로 상에 위치하는 경로 다이오드를 방열하기 위하여 사용하는 방열판은 구동회로 전체의 면적에서 상당 부분을 차지하므로, 전체적인 방열 구조가 열악해진다. 따라서, 본 발명에 의하여 경로 다이오드를 제거하여 구동 회로 전체의 방열 구조를 개선할 수 있다. Since the heat sink used for heat dissipating the path diode located on the power recovery path occupies a substantial portion of the entire area of the driving circuit, the overall heat dissipation structure is poor. Therefore, according to the present invention, it is possible to improve the heat dissipation structure of the entire driving circuit by removing the path diode.
상기 플라즈마 디스플레이 패널의 전력 회수 장치(50)는 클램핑 다이오드(Dc)를 더 구비하는 것이 바람직하다. 상기 클램핑 다이오드(Dc)는 상기 공진 인덕터(Lr)에 대하여, 상기 전력 회수용 커패시터(Cr) 및 제어 스위치(S51, S52)와 병렬로 연결된다. 상기 클램핑 다이오드(Dc)는, 상기 패널 커패시터(Cp)에 인가되는 전원이 일정 전압 이상 혹은 일정 전압 이하가 되는 것을 방지하기 위하여, 유지 방전 펄스의 오버슈트(overshoot)와 언더슈트(undershoot)를 클램핑(clamping)한다. Preferably, the
본 발명에 따른 플라즈마 디스플레이 패널의 전력 회수 장치(50)는 디스플레이 패널에 형성된 패널 커패시터(Cp)를 충방전 구동하는 어드레스 구동부 또는 유지 구동부 등의 다양한 구동부에 적용될 수 있다. The
도 7은 도 6의 전력 회수 장치를 구비하는 플라즈마 디스플레이 패널의 구동 장치를 개략적으로 도시한 회로도이다. FIG. 7 is a circuit diagram schematically illustrating a driving device of a plasma display panel including the power recovery device of FIG. 6.
도면을 참조하면, 플라즈마 디스플레이 패널의 구동 장치는, 교대로 나란히 배열되는 X 전극 라인들(도 1의 X1,...,Xn) 및 Y 전극 라인들(도 1의 Y1
,...,Yn)과 어드레스 전극 라인들(도 1의 AR1,...,ABm)이 교차되는 영역에 방전셀들이 형성되고, 상기 전극 라인들 중에서 적어도 두 개의 전극 라인들 사이에 패널 커패시터가 형성되는 플라즈마 디스플레이 패널에 대하여, 상기 패널 커패시터의 충방전 동작에 따라, 상기 패널 커패시터와 공진되어 충전 및 방전 전력을 회수하는 것으로서, 유지 구동부(80)와 전력 회수부(60, 70)를 구비한다. Referring to the drawings, the driving device of the plasma display panel includes X electrode lines (X 1 ,..., X n in FIG. 1) and Y electrode lines (Y 1 ,. , Y n ) and discharge cells are formed in a region where the address electrode lines (A R1 , ..., A Bm in FIG. 1) intersect, and a panel capacitor is formed between at least two electrode lines among the electrode lines. The plasma display panel having the sig- nals is resonated with the panel capacitor to recover charge and discharge power according to the charge / discharge operation of the panel capacitor. The sustain
이때, 본 발명에 따른 플라즈마 디스플레이 패널의 구동 장치는 디스플레이 패널에 형성된 패널 커패시터(Cp)를 충방전 구동하는 어드레스 구동부 또는 유지 구동부 등의 다양한 구동부에 적용될 수 있으나, 이하에서는 유지 구동부에 적용되는 실시예를 중심으로 기술한다. 또한, 도 6의 전력 회수 장치와 동일한 구성요소들은 동일한 기능을 하는 것으로, 이들에 대한 자세한 설명은 생략한다. In this case, the driving apparatus of the plasma display panel according to the present invention may be applied to various driving units such as an address driving unit or a sustain driving unit for charging and discharging the panel capacitor Cp formed in the display panel. The description centers on. In addition, the same components as the power recovery device of FIG. 6 have the same function, and a detailed description thereof will be omitted.
상기 유지 구동부(80)는 전원 공급단에 접속되고, 외부 제어 신호에 따라 스위칭되어 디스플레이 패널이 유지 구동되도록 상기 패널 커패시터(Cp)에 유지 전압을 공급하고, 주기적으로 상기 충전 전력을 방전한다. The sustain
상기 전력 회수부(60, 70)는 상기 패널 커패시터(Cp)의 양단에 대칭적으로 접속되는 제1 전력 회수(60)및 제2 전력 회수부(70)를 구비한다. The
상기 제1 및 제2 전력 회수부(60, 70)는 공진 인덕터(L6, L7)와, 전력 회수용 커패시터(C6, C7), 및 제어 스위치(Yerp, Yerg, Xerp, Xerg)를 구비한다. The first and second
상기 공진 인덕터(L6, L7)는 상기 패널 커패시터(Cp)의 일단에 연결되어, 패널 커패시터(Cp)의 충방전 동작 시에 공진한다. 상기 전력 회수용 커패시터(C6, C7)는 상기 공진 인덕터(L6, L7)와 직렬로 연결되어, 상기 패널 커패시터(Cp)와 공진 인덕터(L6, L7)의 공진 동작에 의하여 회수되는 전력을 저장한다. 상기 제어 스위치(Yerp, Yerg, Xerp, Xerg)는 상기 공진 인덕터(L6, L7) 및 전력 회수용 커패시터(C6, C7)와 직렬로 연결되어 상기 충방전 전력의 회수를 제어한다. The resonant inductors L6 and L7 are connected to one end of the panel capacitor Cp and resonate during the charge / discharge operation of the panel capacitor Cp. The power recovery capacitors C6 and C7 are connected in series with the resonant inductors L6 and L7 to store power recovered by the resonance operation of the panel capacitor Cp and the resonant inductors L6 and L7. . The control switches Yerp, Yerg, Xerp, and Xerg are connected in series with the resonant inductors L6 and L7 and the power recovery capacitors C6 and C7 to control the recovery of the charge / discharge power.
상기 제어 스위치(Yerp, Yerg, Xerp, Xerg)는, 각각의 내부에 형성된 내부 다이오드의 방향이 서로 반대가 되도록 상호 직렬로 연결되는 제1 제어 스위치(Yerp, Xerp)와 제2 제어 스위치(Yerg, Xerg)를 구비한다. The control switches (Yerp, Yerg, Xerp, Xerg), the first control switch (Yerp, Xerp) and the second control switch (Yerg, which are connected in series with each other so that the direction of the internal diodes formed therein are opposite to each other Xerg).
상기 유지 구동부(80)는, 각각의 일단이 서로 연결되어 상기 Y 전극 라인들 에 공통 접속되는 제1 및 제2 스위치(Ys, Yg)와, 각각의 일단이 서로 연결되어 상기 X 전극 라인들에 공통 접속되는 제3 및 제4 스위치(Xs, Xg)를 구비한다. The sustain driving
이때, 상기 제1 전력 회수부(60)는 Y 전극 라인들과 접속되어, 상기 제1 스위치(Ys) 및 제2 스위치(Yg)의 접속부와 연결되고, 상기 제2 전력 회수부(70)는 상기 X 전극 라인들과 접속되어, 상기 제3 스위치(Xs) 및 제4 스위치(Xg)의 접속부와 연결된다. In this case, the first
상기 제1 스위치(Ys)는 제1 전력 회수부(60)의 제2 제어 스위치(Yerg)와 동시에 도통되어서는 안되며, 각각에 인가되는 신호는 서로 반대되는 타이밍을 가지므로, 하나의 신호를 사용하여 제어할 수 있다. The first switch Ys should not be turned on at the same time as the second control switch Yerg of the first
또한, 상기 제3 스위치(Xs)는 제2 전력 회수부(70)의 제2 제어 스위치(Xerg)와 동시에 도통되어서는 안되며, 각각에 인가되는 신호는 서로 반대되는 타이밍을 가지므로, 하나의 신호를 사용하여 제어할 수 있다. In addition, the third switch Xs should not be turned on at the same time as the second control switch Xerg of the second
또한, 상기 플라즈마 디스플레이 패널의 구동 장치는 클램핑 다이오드(D6, D7, D51, D52)를 더 구비하는 것이 바람직하다. 이때, 클램핑 다이오드들(D6, D7)이 각각 공진 인덕터(L6, L7)에 대하여, 상기 전력 회수용 커패시터(C6, C7) 및 제어 스위치(Yerp, Yerg, Xerp, Xerg)와 병렬로 연결되고, 클램핑 다이오드들(D51, D52)이 각각 인가되는 유지 전압(Vs)에 대하여 제1 및 제3 스위치(Ys, Xs)와 병렬로 연결된다. 상기 클램핑 다이오드들(D6, D7, D51, D52)은, 상기 패널 커패시터(Cp)에 인가되는 전원이 일정 전압 이상 혹은 일정 전압 이하가 되는 것을 방지하기 위하여, 유지 방전 펄스의 오버슈트(overshoot)와 언더슈트(undershoot) 를 클램핑(clamping)한다. In addition, it is preferable that the driving device of the plasma display panel further includes clamping diodes D6, D7, D51, and D52. In this case, the clamping diodes D6 and D7 are connected to the resonant inductors L6 and L7 in parallel with the power recovery capacitors C6 and C7 and the control switches Yerp, Yerg, Xerp and Xerg, respectively. The clamping diodes D51 and D52 are connected in parallel with the first and third switches Ys and Xs with respect to the sustain voltage Vs applied thereto. The clamping diodes D6, D7, D51, and D52 may include an overshoot of a sustain discharge pulse to prevent the power applied to the panel capacitor Cp from being above a predetermined voltage or below a predetermined voltage. Clamp the undershoot.
또한, 상기 전력 회수용 커패시터(C6, C7)에 회수되는 전력이 유지 전압의 전압 레벨(Vs)의 절반에 해당하는 전압 레벨(Vs/2)로 충전되도록 하는 것이 바람직하다. 즉, 상기 전력 회수용 커패시터(C6, C7)의 만충전 전압의 레벨이 상기 유지 전압 레벨(Vs)의 절반이다. 이에 따라, 상기 제1 내지 제4 스위치(Ys, Yg, Xs, Xg) 각각에는 유지 방전 전압과 동일한 Vs 전압이 걸리나, 전력 회수부의 제어 스위치(Yerp, Yerg, Xerp, Xerg)에는 Vs/2의 전압이 걸린다. 따라서, 전력 회수에 사용되는 스위치들을 저내압 부품을 사용할 수 있도록 하여, 회로 구성에 소요되는 비용을 절감할 수 있다. In addition, the power recovered by the power recovery capacitors C6 and C7 may be charged to a voltage level Vs / 2 corresponding to half of the voltage level Vs of the sustain voltage. That is, the level of the full charge voltage of the power recovery capacitors C6 and C7 is half of the sustain voltage level Vs. Accordingly, the first to fourth switches Ys, Yg, Xs, and Xg each receive the same Vs voltage as the sustain discharge voltage, whereas the control switches Yerp, Yerg, Xerp, and Xerg of the power recovery unit have Vs / 2. Voltage is applied. Therefore, it is possible to reduce the cost of the circuit configuration by enabling the switches used for power recovery to use low-voltage components.
본 실시예에 따른 플라즈마 디스플레이 패널의 구동장치에 의하면, 상기 Y 전극 라인들과 X 전극 라인들 사이에 펄스 전압을 교대로 인가하여 선택된 방전셀들에서 디스플레이 방전을 일으키게 하고, 상기 펄스 전압의 하강 시점에서 상기 방전셀에 남아있는 전하들을 수집하여 상기 펄스 전압의 상승 시점에서 수집된 전하들을 상기 패널에 충전한다. According to the driving apparatus of the plasma display panel according to the present embodiment, a pulse voltage is alternately applied between the Y electrode lines and the X electrode lines to cause display discharge in selected discharge cells, and the drop time of the pulse voltage is reduced. Charges collected in the discharge cell are charged in the panel at the time when the pulse voltage rises.
이하, 본 발명에 의한 플라즈마 디스플레이 패널의 구동 장치의 작동을 기술한다. The operation of the driving apparatus of the plasma display panel according to the present invention will be described below.
도 8은 도 7의 플라즈마 디스플레이 패널의 구동 장치의 모드 1과 모드 2에서의 전류 경로를 개략적으로 도시한 회로도이다. 도 9는 도 7의 플라즈마 디스플레이 패널의 구동 장치의 모드 3과 모드 4에서의 전류 경로를 개략적으로 도시한 회로도이다. 도 10은 도 7의 플라즈마 디스플레이 패널의 구동 장치에 의한 유지 구동을 개략적으로 도시한 타이밍도이다. 도 11은 도 7의 플라즈마 디스플레이 패널의 구동 장치에 의한 유지 방전 펄스의 출력을 개략적으로 도시한 파형도이다. FIG. 8 is a circuit diagram schematically illustrating current paths in
도면을 참조하면, 플라즈마 디스플레이 패널의 구동장치에서, 시스템 전원이 인가된 후, 플라즈마 디스플레이 패널의 유지 구동 후에, 패널 커패시터(Cp)의 충전 전하를 다시 방전시킴에 따라 발생되는 무효 전력에 의한 손실을 줄이도록 구성된 것이다. 또한, 패널 커패시터(Cp)의 충방전 동작 시에 에너지 전달은 패널 커패시터(Cp)와 인덕터(L6, L7) 간의 공진 동작을 통하여 이루어진다. Referring to the drawings, in the driving apparatus of the plasma display panel, after the system power is applied, and after the sustain driving of the plasma display panel, the loss caused by the reactive power generated by discharging the charging charge of the panel capacitor Cp again is eliminated. It is configured to reduce. In addition, energy transfer during the charge / discharge operation of the panel capacitor Cp is performed through a resonance operation between the panel capacitor Cp and the inductors L6 and L7.
또한, 상기 전력 회수 장치의 동작은 도면에 도시된 바와 같이 4구간(M1~M4)으로 구분되어 동작되고, 상기 제2 전력 회수부(70)의 동작은 이하 설명되는 제1 전력 회수부(60)의 동작과 동일한 방식으로 이루어진다. 따라서, 제2 전력 회수부(70)의 동작에 대해서는 그 설명을 생략한다. In addition, the operation of the power recovery device is divided into four sections (M1 ~ M4) as shown in the drawing, the operation of the second
먼저, 패널 커패시터(Cp)의 충전 에너지는 인덕터(L6)와의 공진 동작을 통해 전력 회수용 커패시터(C6)에 저장된다. First, the charging energy of the panel capacitor Cp is stored in the power recovery capacitor C6 through a resonance operation with the inductor L6.
다음, 제1 제어 스위치(Yerp)와 제2 제어 스위치(Yerg)가 온(ON) 구동되고, 도 8의 M1 전류 경로가 형성된다.(M1 구간) 제1 전력 회수부(60) 내의 전력 회수용 커패시터(C6)로부터 인덕터(L6)와 패널 커패시터(Cp)의 공진 전류가 형성되고, 상기 공진 전류에 의해 패널 커패시터 (Cp)의 양단 전압(Vp)은 유지 전압(Vs)까지 상승하게 된다. Next, the first control switch (Yerp) and the second control switch (Yerg) are driven on, and the M1 current path of FIG. 8 is formed. (M1 section) Power cycle in the first
다음, 플라즈마 디스플레이 패널의 유지 구동을 위해 제1 스위치(Ys)가 온(ON) 구동되어, 도 8의 M2 전류 경로가 형성된다.(M2 구간) 이때, 패널 커패시터(Cp)의 양단 전압(Vp)은 유지 전압(Vs)이 지속적으로 인가된다. 이때, 제1 스위치(Ys)는 제2 제어 스위치(Yerg)와 동시에 도통되어서는 안되며, 두 신호는 서로 정반대의 타이밍을 가지므로, 하나의 신호를 사용하여 제어가 가능하다. Next, the first switch Ys is turned ON to maintain the plasma display panel, thereby forming the M2 current path of FIG. 8. In this case, the voltage Vp at both ends of the panel capacitor Cp is formed. The sustain voltage Vs is continuously applied. At this time, the first switch Ys should not be turned on at the same time as the second control switch Yerg, and since the two signals have opposite timings to each other, it is possible to control using one signal.
다음, 제1 스위치(Ys)가 오프(OFF) 구동되고, 제2 제어 스위치(Yerg)가 온(ON) 구동되어, 도 9의 M3 전류 경로가 형성된다.(M3 구간) 이때, 디스플레이 패널의 유지 구동 후에, 패널 커패시터(Cp)의 방전 동작 시에 인덕터(L6)와 패널 커패시터(Cp)가 공진되어 패널 커패시터(Cp)의 충전 에너지는 제1 전력 회수부(60)의 전력 회수용 커패시터(C6)로 회수된다. 제1 제어 스위치(Yerp)는 제어 신호에 상관없이 내부 다이오드를 통하여 도통된다. Next, the first switch Ys is driven OFF and the second control switch Yerg is driven ON to form the M3 current path of FIG. 9 (M3 section). After the sustain driving, the inductor L6 and the panel capacitor Cp resonate during the discharging operation of the panel capacitor Cp, and the charging energy of the panel capacitor Cp is reduced by the power recovery capacitor of the first
다음, 제2 스위치(Yg)가 온 구동되고, 도 9의 M4 전류 경로가 형성되어, X 전극과 Y 전극 모두 접지 전위 상태가 유지된다.(M4 구간) 이때, 패널 커패시터(Cp)의 양단 전압(Vp)은 접지 전위를 유지하게 된다. 상기 M4 구간은 제어 신호의 타이밍에 따라서, 짧게 하거나 길게 하거나 혹은 제거할 수도 있다. Next, the second switch Yg is driven on, and the M4 current path of FIG. 9 is formed, so that the ground potential state of both the X electrode and the Y electrode is maintained. (M4 section) At this time, the voltage across the panel capacitor Cp (Vp) maintains the ground potential. The M4 section may be shortened, lengthened or removed depending on the timing of the control signal.
도 11에서, (Ⅰ)은 X 출력을 나타내며, (Ⅱ)는 Y 출력을 나타낸다. (Ⅱ)에는 Y 전극의 공진 인덕터(L6)에 흐르는 전류 파형이 도시되어 있다. In Fig. 11, (I) represents the X output and (II) represents the Y output. (II) shows a current waveform flowing through the resonant inductor L6 of the Y electrode.
본 발명에 따른 플라즈마 디스플레이 패널의 전력 회수 장치에 의하면, 추가되는 부품이 없이 전력 회수 회로에 필요한 경로 다이오드를 삭제하고, 전력 회수 스위치들의 배치만을 변경하여 전력 회수가 가능하므로, 회로 구성을 간단하게 할 수 있다. According to the power recovery apparatus of the plasma display panel according to the present invention, since the path diode required for the power recovery circuit is eliminated without any additional parts, and only the power recovery switches are changed, the power recovery is possible, thereby simplifying the circuit configuration. Can be.
또한, 전력 회수 장치에 필요한 회로 소자의 수가 감소되므로, 전력 회수 장치의 제작에 소요되는 비용을 절감할 수 있다. In addition, since the number of circuit elements required for the power recovery device is reduced, the cost for manufacturing the power recovery device can be reduced.
본 발명은 첨부된 도면에 도시된 일 실시예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 당해 기술분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 수 있을 것이다. 따라서, 본 발명의 진정한 보호 범위는 첨부된 청구 범위에 의해서만 정해져야 할 것이다.Although the present invention has been described with reference to one embodiment shown in the accompanying drawings, this is merely exemplary, and it will be understood by those skilled in the art that various modifications and equivalent other embodiments are possible. Could be. Accordingly, the true scope of protection of the invention should be defined only by the appended claims.
Claims (11)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020030016841A KR100647580B1 (en) | 2003-03-18 | 2003-03-18 | Energy recovery circuit of plasma display panel and driving apparatus therewith |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020030016841A KR100647580B1 (en) | 2003-03-18 | 2003-03-18 | Energy recovery circuit of plasma display panel and driving apparatus therewith |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20040082165A KR20040082165A (en) | 2004-09-24 |
KR100647580B1 true KR100647580B1 (en) | 2006-11-17 |
Family
ID=37366115
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020030016841A KR100647580B1 (en) | 2003-03-18 | 2003-03-18 | Energy recovery circuit of plasma display panel and driving apparatus therewith |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100647580B1 (en) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4510422B2 (en) * | 2003-06-12 | 2010-07-21 | パナソニック株式会社 | Capacitive light emitting device driving apparatus |
KR100573165B1 (en) * | 2004-11-12 | 2006-04-24 | 삼성에스디아이 주식회사 | Driving apparatus of plasma display panel |
JP2006201688A (en) * | 2005-01-24 | 2006-08-03 | Pioneer Electronic Corp | Apparatus for driving capacitive light emitting element |
-
2003
- 2003-03-18 KR KR1020030016841A patent/KR100647580B1/en not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
KR20040082165A (en) | 2004-09-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100463185B1 (en) | A plasma display panel, a driving apparatus and a method of the plasma display panel | |
KR100477985B1 (en) | A plasma display panel, a driving apparatus and a method of the plasma display panel | |
KR100431559B1 (en) | Sustain driver in AC-type plasma display panel having energy recovery circuit | |
KR100467448B1 (en) | Plasma display panel and driving apparatus and method thereof | |
KR20030003564A (en) | Energy recovery circuit of sustain driver in AC-type plasma display panel | |
US7518574B2 (en) | Apparatus for energy recovery of plasma display panel | |
KR100490614B1 (en) | Driving apparatus and method of plasm display panel | |
US7221334B2 (en) | Energy recovery circuit of plasma display panel and driving apparatus of plasma display panel including energy recovery circuit | |
US6778153B2 (en) | Apparatus and method of recovering reactive power of plasma display panel | |
KR100426190B1 (en) | Apparatus and mehtod of driving plasma display panel | |
KR100647580B1 (en) | Energy recovery circuit of plasma display panel and driving apparatus therewith | |
KR100432891B1 (en) | Sustain driver in AC-type plasma display panel having energy recovery circuit | |
US20070085769A1 (en) | Energy recovery circuit for display panel and driving apparatus with the same | |
KR100502348B1 (en) | Energy recovery circuit for address driver of plasma display panel | |
CN1248183C (en) | Drive method for plasma display | |
KR100502349B1 (en) | Magnetic coupled energy recovery circuit of plasma display panel and driving apparatus therewith | |
KR20030088634A (en) | Driving method of plasm display panel | |
KR100502913B1 (en) | Driving apparatus and method of plasma display panel | |
KR100382070B1 (en) | Apparatus for driving plasma display panel | |
KR20050006109A (en) | A plasma display panel, a driving apparatus and a method of the plasma display panel | |
KR20050020496A (en) | Address driving circuit of display panel and driving method using the same | |
KR20050045123A (en) | Apparatus and method of energy recovery | |
KR20050006108A (en) | A plasma display panel, a driving apparatus and a method of the plasma display panel | |
KR20060022590A (en) | Circuit for driving plasma display panel |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E902 | Notification of reason for refusal | ||
E90F | Notification of reason for final refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20121022 Year of fee payment: 7 |
|
FPAY | Annual fee payment |
Payment date: 20131024 Year of fee payment: 8 |
|
LAPS | Lapse due to unpaid annual fee |