KR100373531B1 - Energy Recovery Apparatus in Plasma Display Panel and Driving Method Thereof - Google Patents
Energy Recovery Apparatus in Plasma Display Panel and Driving Method Thereof Download PDFInfo
- Publication number
- KR100373531B1 KR100373531B1 KR10-2001-0003001A KR20010003001A KR100373531B1 KR 100373531 B1 KR100373531 B1 KR 100373531B1 KR 20010003001 A KR20010003001 A KR 20010003001A KR 100373531 B1 KR100373531 B1 KR 100373531B1
- Authority
- KR
- South Korea
- Prior art keywords
- voltage
- sustain
- capacitor
- charged
- switch
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
- G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
- G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
- G09G3/296—Driving circuits for producing the waveforms applied to the driving electrodes
- G09G3/2965—Driving circuits for producing the waveforms applied to the driving electrodes using inductors for energy recovery
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0264—Details of driving circuits
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
- G09G2330/02—Details of power systems and of start or stop of display operation
- G09G2330/021—Power management, e.g. power saving
- G09G2330/023—Power management, e.g. power saving using energy recovery or conservation
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Plasma & Fusion (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Control Of Gas Discharge Display Tubes (AREA)
Abstract
소스 커패시터의 초기 충전시간을 저감시킬 수 있도록 한 플라즈마 디스플레이 패널의 전력 회수장치에 관한 것이다.The present invention relates to a power recovery apparatus for a plasma display panel capable of reducing an initial charging time of a source capacitor.
본 발명의 플라즈마 디스플레이 패널의 전력 회수장치에 포함되는 외부 커패시터는 서스테인 전압원으로부터 공급되는 전압을 이용하여 용량성 부하가 충전되기 전에 초기 충전된다.The external capacitor included in the power recovery device of the plasma display panel of the present invention is initially charged before the capacitive load is charged using the voltage supplied from the sustain voltage source.
본 발명에 의하면, 소스 커패시터는 서스테인전압에 의해 초기 충전되므로, 소스 커패시터의 초기 충전시간을 저감시킬 수 있다.According to the present invention, since the source capacitor is initially charged by the sustain voltage, the initial charging time of the source capacitor can be reduced.
Description
본 발명은 플라즈마 디스플레이 패널에 관한 것으로 특히, 소스 커패시터의 초기 충전시간을 저감시킬 수 있도록 한 플라즈마 디스플레이 패널의 전력 회수장치에 관한 것이다. 또한, 본 발명은 상기 전력 회수장치를 이용한 구동방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a plasma display panel, and more particularly, to an apparatus for recovering power of a plasma display panel to reduce an initial charging time of a source capacitor. The present invention also relates to a driving method using the power recovery device.
플라즈마 디스플레이 패널(Plasma Display Panel : 이하 "PDP"라 함)은 가스방전에 의해 발생되는 자외선이 형광체를 여기시킬 때 형광체로부터 가시광선이 발생되는 것을 이용한 표시장치이다. PDP는 지금까지 표시수단의 주종을 이루어왔던 음극선관(Cathode Ray Tube : CRT)에 비해 두께가 얇고 가벼우며, 고선명 대형화면의 구현이 가능하다는 점등의 장점이 있다. PDP는 매트릭스 형태로 배열된 다수의 방전셀들로 구성되며, 하나의 방전셀은 화면의 한 화소를 이루게 된다.Plasma Display Panel (hereinafter referred to as "PDP") is a display device using visible light generated from a phosphor when ultraviolet light generated by gas discharge excites the phosphor. PDP is thinner and lighter than Cathode Ray Tube (CRT), which has been the mainstay of display means, and has the advantage of being able to realize high definition large screen. PDP is composed of a plurality of discharge cells arranged in a matrix form, one discharge cell constitutes a pixel of the screen.
도 1은 종래의 교류 면방전 PDP를 나타내는 사시도이다.1 is a perspective view showing a conventional AC surface discharge PDP.
도 1을 참조하면, 3전극 교류 면방전형 PDP의 방전셀은 상부기판(10) 상에 형성되어진 주사/서스테인전극(12Y) 및 공통서스테인전극(12Z)과, 하부기판(18) 상에 형성되어진 어드레스전극(20X)을 구비한다. 주사/서스테인전극(12Y)과 공통서스테인전극(12Z)이 나란하게 형성된 상부기판(10)에는 상부 유전체층(14)과 보호막(16)이 적층된다. 상부 유전체층(14)에는 플라즈마 방전시 발생된 벽전하가 축적된다. 보호막(16)은 플라즈마 방전시 발생된 스퍼터링에 의한 상부 유전체층(14)의 손상을 방지함과 아울러 2차 전자의 방출 효율을 높이게 된다. 보호막(16)으로는 통상 산화마그네슘(MgO)이 이용된다. 어드레스전극(20X)이 형성된 하부기판(18) 상에는 하부 유전체층(22), 격벽(24)이 형성되며, 하부 유전체층(22)과 격벽(24) 표면에는 형광체(26)가 도포된다. 어드레스전극(20X)은 주사/서스테인전극(12Y) 및 공통서스테인전극(12Z)과 교차되는 방향으로 형성된다. 격벽(24)은 어드레스전극(20X)과 나란하게 형성되어 방전에 의해 생성된 자외선 및 가시광이 인접한 방전셀에 누설되는 것을 방지한다. 형광체(26)는 플라즈마 방전시 발생된 자외선에 의해 여기되어 적색, 녹색 또는 청색 중 어느 하나의 가시광선을 발생하게 된다. 상/하부기판(10,18)과 격벽(24) 사이에 마련된 방전공간에는 가스방전을 위한 불활성 가스가 주입된다.Referring to FIG. 1, a discharge cell of a three-electrode alternating surface discharge type PDP is formed on a scan / sustain electrode 12Y and a common sustain electrode 12Z formed on an upper substrate 10, and a lower substrate 18. An address electrode 20X is provided. The upper dielectric layer 14 and the passivation layer 16 are stacked on the upper substrate 10 having the scan / sustain electrode 12Y and the common sustain electrode 12Z side by side. In the upper dielectric layer 14, wall charges generated during plasma discharge are accumulated. The protective layer 16 prevents damage to the upper dielectric layer 14 due to sputtering generated during plasma discharge and increases emission efficiency of secondary electrons. As the protective film 16, magnesium oxide (MgO) is usually used. The lower dielectric layer 22 and the partition wall 24 are formed on the lower substrate 18 on which the address electrode 20X is formed, and the phosphor 26 is coated on the surfaces of the lower dielectric layer 22 and the partition wall 24. The address electrode 20X is formed in the direction crossing the scan / sustain electrode 12Y and the common sustain electrode 12Z. The partition wall 24 is formed in parallel with the address electrode 20X to prevent ultraviolet rays and visible light generated by the discharge from leaking to the adjacent discharge cells. The phosphor 26 is excited by ultraviolet rays generated during plasma discharge to generate visible light of any one of red, green, and blue. Inert gas for gas discharge is injected into the discharge space provided between the upper and lower substrates 10 and 18 and the partition wall 24.
도 2를 참조하면, 종래의 교류 면방전형 PDP의 구동장치는 m×n 개의 방전셀들(1)이 주사/서스테인전극라인들(Y1내지Ym), 공통서스테인전극라인들(Z1내지Zm) 및 어드레스전극라인들(X1내지Xn)과 접속되게끔 매트릭스 형태로 배치된 PDP(30)와, 주사/서스테인전극라인들(Y1내지Ym)을 구동하기 위한 주사/서스테인구동부(32)와, 공통서스테인전극라인들(Z1내지Zm)을 구동하기 위한 공통서스테인 구동부(34)와, 기수번째 어드레스전극라인들(X1,X3,…,Xn-3,Xn-1)과 우수번째 어드레스전극라인들(X2,X4,…,Xn-2,Xn)을 분할 구동하기 위한 제 1 및 제 2 어드레스 구동부(36A,36B)를 구비한다. 주사/서스테인 구동부(32)는 주사/서스테인전극라인들(Y1내지Ym)에 스캔펄스와 서스테인펄스를 순차적으로 공급하여 방전셀들(1)이 라인 단위로 순차적으로 주사되게 함과 아울러 m×n 개의 방전셀들(1) 각각에서의 방전이 지속되게 한다. 공통서스테인 구동부(34)는 공통서스테인전극라인들(Z1내지Zm) 모두에 서스테인 펄스를 공급하게 된다. 제 1 및 제 2 어드레스 구동부(36A,36B)는 스캔펄스에 동기되게끔 영상 데이터를 어드레스전극라인들(X1내지Xn)에 공급하게 된다. 제 1 어드레스 구동부(36A)는 기수번째 어드레스전극라인들(X1,X3,…,Xn-3,Xn-1)에 영상데이터를 공급하고 제 2 어드레스 구동부(36B)는 우수번째 어드레스전극라인들(X2,X4,…,Xn-2,Xn)에 영상데이터를 공급한다.Referring to FIG. 2, a conventional AC surface discharge type PDP driving apparatus includes m / n discharge cells 1 having scan / sustain electrode lines Y1 to Ym, common sustain electrode lines Z1 to Zm, and A PDP 30 arranged in a matrix so as to be connected to the address electrode lines X1 to Xn, a scan / sustain driver 32 for driving the scan / sustain electrode lines Y1 to Ym, and a common sustain; The common sustain driver 34 for driving the electrode lines Z1 to Zm, the odd-numbered address electrode lines X1, X3, ..., Xn-3, Xn-1 and the even-numbered address electrode lines X2. First and second address drivers 36A and 36B for dividing and driving .X4, ..., Xn-2, Xn are provided. The scan / sustain driver 32 sequentially supplies scan pulses and sustain pulses to the scan / sustain electrode lines Y1 to Ym so that the discharge cells 1 are sequentially scanned in line units, and m × n The discharge in each of the four discharge cells 1 is continued. The common sustain driver 34 supplies a sustain pulse to all of the common sustain electrode lines Z1 to Zm. The first and second address drivers 36A and 36B supply image data to the address electrode lines X1 through Xn in synchronization with the scan pulse. The first address driver 36A supplies image data to the odd-numbered address electrode lines X1, X3, ..., Xn-3, Xn-1, and the second address driver 36B supplies the even-numbered address electrode lines ( Image data is supplied to X2, X4, ..., Xn-2, Xn).
이와 같이 구동되는 교류 면방전 PDP에서는 어드레스 방전 및 서스테인 방전에 수백 볼트 이상의 고압이 필요하게 된다. 이에 따라, 어드레스 방전 및 서스테인 방전에 필요한 구동전력을 최소화하기 위하여 주사/서스테인 구동부(32) 및 공통서스테인 구동부(34)에 전력 회수장치를 추가하고 있다. 전력 회수장치는 주사/서스테인전극라인(Y) 및 공통서스테인전극라인(Z)에 충전되는 전압을 회수하여 이를 다음 방전시의 구동전압으로서 재이용 한다.In the AC surface discharge PDP thus driven, a high voltage of several hundred volts or more is required for the address discharge and the sustain discharge. Accordingly, in order to minimize the driving power required for the address discharge and the sustain discharge, a power recovery device is added to the scan / sustain driver 32 and the common sustain driver 34. The power recovery apparatus recovers the voltage charged in the scan / sustain electrode line (Y) and the common sustain electrode line (Z), and reuses it as a driving voltage at the next discharge.
도 3은 주사/서스테인 구동부의 앞단에 설치된 종래의 전력 회수장치를 도시한 도면이다.3 is a diagram illustrating a conventional power recovery device installed at the front end of the scan / sustain driver.
도 3을 참조하면, 종래의 전력 회수장치는 패널 커패시터(Cp)와 소스 커패시터(Cs) 사이에 접속된 인덕터(L)와, 소스 커패시터(Cs)와 인덕터(L) 사이에 병렬로 접속된 제 1 및 제 3 스위치(S1,S3)와, 패널 커패시터(Cp)와 인덕터(L) 사이에 병렬로 접속된 제 2 및 제 4 스위치(S2,S4)로 구성된다. 패널 커패시터(Cp)는 주사/서스테인전극라인(Y)과 공통서스테인전극라인(Z) 사이에 형성되는 정전용량을 등가적으로 나타낸 것이다. 제 2 스위치(S2)는 서스테인 전압원(Vsus)에 접속되고, 제 4 스위치(S4)는 기저전압원(GND)에 접속된다. 소스 커패시터(Cs)는 서스테인 방전시 패널 커패시터(Cp)에 충전되는 전압을 회수하여 충전함과 아울러 충전된 전압을 패널 커패시터(Cp)에 재공급한다. 소스 커패시터(Cs)는 서스테인 전압(Vsus)의 절반값에 해당하는 Vsus/2의 전압을 충전할 수 있도록 매우 큰 용량값을 가진다. 인덕터(L)는 패널 커패시터(Cp)와 함께 공진회로를 형성한다. 제 1 내지 제 4 스위치(S1내지S4)는 전류의 흐름을 제어한다. 공통서스테인 구동부(34)에 형성되는 전력회수장치는 패널 커패시터(Cp)를 중심으로 주사/서스테인구동부(32)와 대칭적으로 형성된다.Referring to FIG. 3, a conventional power recovery apparatus includes an inductor L connected between a panel capacitor Cp and a source capacitor Cs, and a parallel connection between the source capacitor Cs and the inductor L in parallel. The first and third switches S1 and S3 and the second and fourth switches S2 and S4 connected in parallel between the panel capacitor Cp and the inductor L are constituted. The panel capacitor Cp equivalently represents the capacitance formed between the scan / sustain electrode line Y and the common sustain electrode line Z. FIG. The second switch S2 is connected to the sustain voltage source Vsus, and the fourth switch S4 is connected to the ground voltage source GND. The source capacitor Cs recovers and charges the voltage charged to the panel capacitor Cp during the sustain discharge, and supplies the charged voltage to the panel capacitor Cp again. The source capacitor Cs has a very large capacitance value to charge a voltage of Vsus / 2 corresponding to half of the sustain voltage Vsus. The inductor L forms a resonance circuit together with the panel capacitor Cp. The first to fourth switches S1 to S4 control the flow of current. The power recovery device formed on the common sustain driver 34 is formed symmetrically with the scan / sustain driver 32 around the panel capacitor Cp.
도 4는 도 3에 도시된 스위치들의 온/오프 타이밍과 패널 커패시터의 출력 파형을 나타내는 타이밍도 및 파형도이다.4 is a timing diagram and waveform diagrams illustrating on / off timing of the switches illustrated in FIG. 3 and output waveforms of the panel capacitor.
도 3 및 도 4를 결부하여 전력 회수장치의 동작과정을 설명하기로 한다. 먼저, T1 기간 이전에 주사/서스테인전극라인(Y)과 공통서스테인전극라인(Z) 사이에 충전된 전압, 즉 패널 커패시터(Cp)에 충전된 전압이 0 볼트라고 가정한다. 또한소스 커패시터(Cs)에는 Vsus/2의 전압이 충전되어 있다고 가정한다. T1 기간에는 제 1 스위치(S1)가 턴-온(Turn-on)되어 소스 커패시터(Cs)로부터 제 1 스위치(S1), 인덕터(L) 및 패널 커패시터(Cp)로 이어지는 전류 패스가 형성된다. 이때, 인덕터(L)와 패널 커패시터(Cp)는 직렬 공진회로를 형성한다. 소스 커패시터(Cs)에 Vsus/2의 전압이 충전되었기 때문에, 직렬 공진회로에서 인덕터(L)의 전류 충/방전에 의해 패널 커패시터(Cp)의 전압은 소스 커패시터(Cs) 전압의 두배인 Vsus까지 상승하게 된다. T2 기간에, 제 2 스위치(S2)가 턴-온된다. 제 2 스위치(S2)가 턴-온되면 서스테인 전압(Vsus)이 주사/서스테인전극라인(Y)에 공급된다. 주사/서스테인전극라인(Y)에 공급되는 서스테인 전압(Vsus)은 패널 커패시터(Cp)의 전압이 서스테인 전압(Vsus) 이하로 떨어지는 것을 방지하여 서스테인 방전이 정상적으로 일어나도록 한다. 이때, T1 기간에 패널 커패시터(Cp)의 전압이 Vsus까지 상승하였으므로 서스테인 방전을 일으키기 위해 외부에서 공급해 주는 구동전력이 최소화된다. T3 기간에는 제 1 스위치(S1)가 턴-오프(Turn-off)됨과 아울러 주사/서스테인전극라인(Y)에 공급되는 서스테인 전압(Vsus)을 유지한다. T4 기간에는 제 2 스위치(S2)가 턴-오프됨과 아울러 제 3 스위치(S3)가 턴-온된다. 제 3 스위치(S3)가 턴-온되면 패널 커패시터(Cp)로부터 인덕터(L) 및 제 3 스위치(S3)를 통해 소스 커패시터(Cs)로 이어지는 전류 패스가 형성되어 패널 커패시터(Cp)에 충전된 전압이 소스 커패시터(Cs)로 회수된다. 패널 커패시터(Cp)가 방전되면서 패널 커패시터(Cp)의 전압이 하강하게 되고, 이와 동시에 소스 커패시터(Cs)에는 Vsus/2의 전압이 충전된다. 소스 커패시터(Cs)에 Vsus/2의 전압이 충전된 후 제 3 스위치(S3)가 턴-오프됨과 아울러 제 4 스위치(S4)가 턴-온된다. 제 4 스위치(S4)가 턴-온되는 T5기간에는 패널 커패시터(Cp)로부터 기저전압원(GND)으로의 전류 패스가 형성되어 패널 커패시터(Cp)의 전압이 0볼트로 하강한다. T6 기간에는 T5 기간의 상태를 일정 시간동안 그대로 유지한다. 실제 주사/서스테인전극라인(Y) 및 공통서스테인전극라인(Z)에 공급되는 교류 구동 펄스는 T1 내지 T6 기간동안의 동작과정이 주기적으로 반복되면서 얻어지게 된다.3 and 4 will be described the operation of the power recovery device. First, it is assumed that the voltage charged between the scan / sustain electrode line Y and the common sustain electrode line Z, that is, the voltage charged in the panel capacitor Cp, before the T1 period is 0 volts. In addition, it is assumed that the source capacitor Cs is charged with a voltage of Vsus / 2. In the T1 period, the first switch S1 is turned on to form a current path from the source capacitor Cs to the first switch S1, the inductor L, and the panel capacitor Cp. At this time, the inductor L and the panel capacitor Cp form a series resonant circuit. Since the source capacitor Cs is charged with a voltage of Vsus / 2, the voltage of the panel capacitor Cp is increased to Vsus which is twice the voltage of the source capacitor Cs by the current charge / discharge of the inductor L in the series resonant circuit. Will rise. In the period T2, the second switch S2 is turned on. When the second switch S2 is turned on, the sustain voltage Vsus is supplied to the scan / sustain electrode line Y. The sustain voltage Vsus supplied to the scan / sustain electrode line Y prevents the voltage of the panel capacitor Cp from falling below the sustain voltage Vsus so that the sustain discharge occurs normally. At this time, since the voltage of the panel capacitor Cp rises to Vsus in the T1 period, the driving power supplied from the outside to minimize the sustain discharge is minimized. In the T3 period, the first switch S1 is turned off and maintains the sustain voltage Vsus supplied to the scan / sustain electrode line Y. In the T4 period, the second switch S2 is turned off and the third switch S3 is turned on. When the third switch S3 is turned on, a current path is formed from the panel capacitor Cp to the source capacitor Cs through the inductor L and the third switch S3 to charge the panel capacitor Cp. The voltage is recovered to the source capacitor Cs. As the panel capacitor Cp is discharged, the voltage of the panel capacitor Cp drops, and at the same time, the voltage of Vsus / 2 is charged to the source capacitor Cs. After the voltage of Vsus / 2 is charged to the source capacitor Cs, the third switch S3 is turned off and the fourth switch S4 is turned on. In the period T5 when the fourth switch S4 is turned on, a current path is formed from the panel capacitor Cp to the base voltage source GND, so that the voltage of the panel capacitor Cp drops to zero volts. In the T6 period, the state of the T5 period is maintained for a predetermined time. The AC drive pulses supplied to the actual scan / sustain electrode line Y and the common sustain electrode line Z are obtained by periodically repeating the operation process for the periods T1 to T6.
이와 같은 전력 회수장치의 동작이 정상적으로 이루어지기 위해선 먼저, 소스 커패시터(Cs)에 Vsus/2의 전압이 충전되어 있어야 한다. PDP의 전원이 턴-온되는 시점, 즉 PDP가 사용자에 의해 켜지는 시점에는 소스 커패시터(Cs) 및 패널 커패시터(Cp)에 0V의 전압이 충전되어 있다. 따라서, 소스 커패시터(Cs)에 Vsus/2의 전압을 충전하기 위하여 제 2 스위치(S2)가 턴-온된다. 제 2 스위치(S2)가 턴-온되면 패널 커패시터(Cp)는 서스테인 전압(Vsus)으로부터 공급되는 전압에 의해 충전된다. 패널 커패시터(Cp)가 충전된 후 제 2 스위치(S2)가 턴-오프됨과 아울러 제 3 스위치(S3)가 턴-온된다. 제 3 스위치(S3)가 턴-온되면 패널 커패시터(Cp)에 충전된 전압이 방전되고, 패널 커패시터(Cp)로부터 방전된 전압에 의해 소스 커패시터(Cs)가 충전된다. 실제로 이러한 과정을 소정횟수 반복하여 소스 커패시터(Cs)에 Vsus/2의 전압을 충전하게 된다.In order for the operation of the power recovery device to operate normally, the voltage of Vsus / 2 must be charged in the source capacitor Cs. When the power of the PDP is turned on, that is, when the PDP is turned on by the user, a voltage of 0 V is charged in the source capacitor Cs and the panel capacitor Cp. Thus, the second switch S2 is turned on to charge the source capacitor Cs with a voltage of Vsus / 2. When the second switch S2 is turned on, the panel capacitor Cp is charged by the voltage supplied from the sustain voltage Vsus. After the panel capacitor Cp is charged, the second switch S2 is turned off and the third switch S3 is turned on. When the third switch S3 is turned on, the voltage charged in the panel capacitor Cp is discharged, and the source capacitor Cs is charged by the voltage discharged from the panel capacitor Cp. In fact, this process is repeated a predetermined number of times to charge the source capacitor Cs with a voltage of Vsus / 2.
이와 같이 종래의 전력 회수장치는 패널 커패시터(Cp)에 충전된 전압을 이용하여 소스 커패시터(Cs)에 전압을 충전하므로 소스 커패시터(Cs)의 초기 충전시간이 수초정도 소모된다. 즉, PDP는 전원이 턴-온되는 시점으로부터 수초정도 시간이 지나야만 정상적인 동작을 될 수 있다.As such, the conventional power recovery device charges the voltage to the source capacitor Cs by using the voltage charged in the panel capacitor Cp, and thus, the initial charging time of the source capacitor Cs is consumed for several seconds. That is, the PDP can operate normally only after a few seconds have elapsed since the power is turned on.
따라서, 본 발명의 목적은 소스 커패시터의 초기 충전시간을 저감시킬 수 있도록 한 플라즈마 디스플레이 패널의 전력 회수장치에 관한 것이다.Accordingly, an object of the present invention relates to a power recovery apparatus of a plasma display panel that can reduce the initial charging time of the source capacitor.
또한, 본 발명의 다른 목적은 상기 전력 회수장치를 이용한 구동방법에 관한 것이다.In addition, another object of the present invention relates to a driving method using the power recovery device.
도 1은 종래의 교류 면방전 PDP를 나타내는 사시도.1 is a perspective view showing a conventional AC surface discharge PDP.
도 2는 도 1에 도시된 PDP의 전체적인 전극 라인 및 방전셀의 배치 구조를 도시한 평면도.FIG. 2 is a plan view showing an arrangement of electrode lines and discharge cells of the PDP shown in FIG. 1; FIG.
도 3은 서스테인구동부의 앞단에 설치된 종래의 전력 회수장치를 나타내는 도면.3 is a view showing a conventional power recovery device installed at the front end of the sustain drive unit.
도 4는 도 3에 도시된 스위치들의 온/오프 타이밍과 패널 커패시터의 출력 파형을 나타내는 타이밍도 및 파형도.FIG. 4 is a timing diagram and waveform diagram showing on / off timing of the switches shown in FIG. 3 and an output waveform of the panel capacitor. FIG.
도 5는 본 발명의 실시예에 의한 스위치들의 온/오프 타이밍과 소스 커패시터에 충전되는 전압을 나타내는 타이밍도 및 파형도.5 is a timing diagram and waveform diagrams showing on / off timing of switches and a voltage charged to a source capacitor according to an embodiment of the present invention.
< 도면의 주요 부분에 대한 부호의 설명 ><Description of Symbols for Main Parts of Drawings>
1 : 방전셀 10 : 상부기판1: discharge cell 10: upper substrate
12Y : 주사/서스테인전극 12Z : 공통서스테인전극12Y: scan / sustain electrode 12Z: common sustain electrode
14,22 : 유전체층 16 : 보호막14,22 dielectric layer 16: protective film
18 : 하부기판 20X : 어드레스전극18: lower substrate 20X: address electrode
24 : 격벽 26 : 형광체24: partition 26: phosphor
30 : PDP 32 : 주사/서스테인 구동부30: PDP 32: scan / sustain drive unit
34 : 공통서스테인 구동부 36A : 제 1 어드레스 구동부34: common sustain driver 36A: first address driver
36B : 제 2 어드레스 구동부36B: second address driver
상기 목적을 달성하기 위하여 본 발명의 플라즈마 디스플레이 패널의 전력 회수장치에 포함되는 외부 커패시터는 서스테인 전압원으로부터 공급되는 전압을 이용하여 용량성 부하가 충전되기 전에 초기 충전된다.In order to achieve the above object, the external capacitor included in the power recovery device of the plasma display panel of the present invention is initially charged before the capacitive load is charged using the voltage supplied from the sustain voltage source.
본 발명의 전력 회수장치 구동방법의 외부 커패시터는 서스테인 전압원으로부터 공급되는 전압을 이용하여 용량성 부하가 충전되기 전에 초기 충전되는 단계를 포함한다.The external capacitor of the power recovery device driving method of the present invention includes an initial charging step before the capacitive load is charged using a voltage supplied from the sustain voltage source.
상기 목적 외에 본 발명의 다른 목적 및 특징들은 첨부도면을 참조한 실시예에 대한 설명을 통하여 명백하게 드러나게 될 것이다.Other objects and features of the present invention in addition to the above objects will become apparent from the description of the embodiments with reference to the accompanying drawings.
이하, 도 5를 참조하여 본 발명의 바람직한 실시예에 대하여 설명하기로 한다.Hereinafter, exemplary embodiments of the present invention will be described with reference to FIG. 5.
이하 본 발명의 전력 회수장치의 동작설명에 도 3 및 도 4를 결부하여 설명하기로 한다.Hereinafter, the operation description of the power recovery device of the present invention will be described with reference to FIGS. 3 and 4.
도 5는 본 발명의 실시예에 의한 전력 회수장치의 초기동작과정을 나타내는 도면이다.5 is a view showing the initial operation of the power recovery apparatus according to an embodiment of the present invention.
도 5를 참조하면, PDP에 전원이 턴-온되는 시점, 즉 PDP가 사용자에 의해 켜지는 시점에 제 2 및 제 3 스위치(S2,S3)가 턴-온된다. 제 2 및 제 3 스위치(S2,S3)가 턴-온되면 서스테인 전압원(Vsus)으로부터 제 2 스위치(S2), 인덕터(L) 및 제 3 스위치(S3)로 이어지는 전류패스가 형성되어 서스테인 전압원(Vsus)으로부터 소스 커패시터(Cs)로 전압이 공급된다. 즉, 소스 커패시터(Cs)는 초기 충전시에 서스테인 전압원(Vsus)으로부터 직접 전압을 공급받는다. 따라서, 짧은 시간동안 Vsus/2의 전압이 소스 커패시터(Cs)에 충전된다. 소스 커패시터(Cs)에 Vsus/2의 전압이 충전된 후 제 2 및 제 3 스위치(S2,S3)는 턴-온된다. 제 2 및 제 3 스위치(S2,S3)가 턴-온된후 도 4와 같이 제 1 스위치(S1)가 턴-온된다. 제 1 스위치(S1)가 턴-온되면 소스 커패시터(Cs)에 충전된 전압이 패널 커패시터(Cp)로 공급된다. 이때, 인덕터(L)와 패널 커패시터(Cp)에 의해 형성되는 직렬 공진회로에 의해 패널 커패시터(Cp)의 전압은 소스 커패시터(Cs) 전압의 두배인 Vsus까지 상승하게 된다. 패널 커패시터(Cp)에 전압이 충전된 후 제 2 스위치(S2)가 턴-온된다. 제 2 스위치(S2)가 턴-온되면 서스테인 전압(Vsus)이 주사/서스테인전극라인(Y)에 공급된다. 주사/서스테인전극라인(Y)에 공급되는 서스테인 전압(Vsus)은 패널 커패시터(Cp)의 전압이 서스테인 전압(Vsus) 이하로 떨어지는 것을 방지하여 서스테인 방전이 정상적으로 일어나도록 한다. 패널 커패시터(Cp)에 서스테인 전압(Vsus)이 공급된 후 제 1 스위치(S1)가 턴-온된다. 제 1 스위치(S1)가 턴-온된 후 제 2 스위치(S2)가 턴-오프됨과 아울러 제 3 스위치(S3)가 턴-온된다. 제 3 스위치(S3)가 턴-온되면 패널 커패시터(Cp)에 충전된 전압이 소스 커패시터(Cs)로 회수된다. 즉, 패널 커패시터(Cp)가 방전되면서 패널 커패시터(Cp)의 전압이 하강하게 되고, 이와 동시에 소스 커패시터(Cs)에는 Vsus/2의 전압이 충전된다. 소스 커패시터(Cs)에 Vsus/2의 전압이 충전된 후 제 3 스위치(S3)가 턴-오프됨과 아울러 제 4 스위치(S4)가 턴-온된다. 제 4 스위치(S4)가 턴-온되면 패널 커패시터(Cp)로부터 기저전압원(GND)으로의 전류 패스가 형성되어 패널 커패시터(Cp)의 전압이 0볼트로 하강한다. 이를 종래의 전력 회수장치와 대비해 보면, 본 발명에서는 소스 커패시터(Cs)의 초기 충전시에 서스테인전압(Vsus)을 이용하여 짧은 시간안에 소스 커패시터(Cs)에 Vsus/2의 전압을 충전시킨다. 이후의 동작과정은 종래의 전력 회수장치와 동일하다.Referring to FIG. 5, the second and third switches S2 and S3 are turned on when a power is turned on, that is, when the PDP is turned on by a user. When the second and third switches S2 and S3 are turned on, current paths are formed from the sustain voltage source Vsus to the second switch S2, the inductor L, and the third switch S3 to form a sustain voltage source ( Voltage is supplied from Vsus to the source capacitor Cs. That is, the source capacitor Cs is supplied with a voltage directly from the sustain voltage source Vsus at the time of initial charging. Therefore, the voltage of Vsus / 2 is charged to the source capacitor Cs for a short time. After the voltage of Vsus / 2 is charged to the source capacitor Cs, the second and third switches S2 and S3 are turned on. After the second and third switches S2 and S3 are turned on, the first switch S1 is turned on as shown in FIG. 4. When the first switch S1 is turned on, the voltage charged in the source capacitor Cs is supplied to the panel capacitor Cp. At this time, the voltage of the panel capacitor Cp rises to Vsus which is twice the voltage of the source capacitor Cs by the series resonant circuit formed by the inductor L and the panel capacitor Cp. After the panel capacitor Cp is charged with voltage, the second switch S2 is turned on. When the second switch S2 is turned on, the sustain voltage Vsus is supplied to the scan / sustain electrode line Y. The sustain voltage Vsus supplied to the scan / sustain electrode line Y prevents the voltage of the panel capacitor Cp from falling below the sustain voltage Vsus so that the sustain discharge occurs normally. After the sustain voltage Vsus is supplied to the panel capacitor Cp, the first switch S1 is turned on. After the first switch S1 is turned on, the second switch S2 is turned off and the third switch S3 is turned on. When the third switch S3 is turned on, the voltage charged in the panel capacitor Cp is recovered to the source capacitor Cs. That is, as the panel capacitor Cp is discharged, the voltage of the panel capacitor Cp is lowered, and at the same time, the voltage of Vsus / 2 is charged to the source capacitor Cs. After the voltage of Vsus / 2 is charged to the source capacitor Cs, the third switch S3 is turned off and the fourth switch S4 is turned on. When the fourth switch S4 is turned on, a current path is formed from the panel capacitor Cp to the base voltage source GND, so that the voltage of the panel capacitor Cp drops to zero volts. In contrast with the conventional power recovery device, the present invention charges the voltage of Vsus / 2 to the source capacitor Cs in a short time by using the sustain voltage Vsus during initial charging of the source capacitor Cs. The subsequent operation is the same as the conventional power recovery device.
상술한 바와 같이, 본 발명에 따른 플라즈마 디스플레이 패널의 전력 회수장치 및 그 구동방법에 의하면 소스 커패시터의 초기 충전시에 제 2 및 제 3 스위치가 턴-온된다. 제 2 및 제 3 스위치가 턴-온되면 서스테인전압으로부터 소스 커패시터로 이어지는 경로가 형성된다. 따라서, 소스 커패시터는 서스테인전압에 의해 초기 충전되므로, 소스 커패시터의 초기 충전시간을 저감시킬 수 있다.As described above, according to the power recovery apparatus of the plasma display panel and the driving method thereof according to the present invention, the second and third switches are turned on during the initial charging of the source capacitor. When the second and third switches are turned on, a path is formed from the sustain voltage to the source capacitor. Therefore, since the source capacitor is initially charged by the sustain voltage, the initial charging time of the source capacitor can be reduced.
이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여져야만 할 것이다.Those skilled in the art will appreciate that various changes and modifications can be made without departing from the technical spirit of the present invention. Therefore, the technical scope of the present invention should not be limited to the contents described in the detailed description of the specification but should be defined by the claims.
Claims (5)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR10-2001-0003001A KR100373531B1 (en) | 2001-01-18 | 2001-01-18 | Energy Recovery Apparatus in Plasma Display Panel and Driving Method Thereof |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR10-2001-0003001A KR100373531B1 (en) | 2001-01-18 | 2001-01-18 | Energy Recovery Apparatus in Plasma Display Panel and Driving Method Thereof |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20020061909A KR20020061909A (en) | 2002-07-25 |
KR100373531B1 true KR100373531B1 (en) | 2003-02-25 |
Family
ID=27692147
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR10-2001-0003001A KR100373531B1 (en) | 2001-01-18 | 2001-01-18 | Energy Recovery Apparatus in Plasma Display Panel and Driving Method Thereof |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100373531B1 (en) |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH08160901A (en) * | 1994-12-07 | 1996-06-21 | Nec Corp | Driving circuit for display panel |
JPH10268831A (en) * | 1997-03-27 | 1998-10-09 | Mitsubishi Electric Corp | Electric power recovering circuit for plasma display panel |
KR19980081751A (en) * | 1997-04-25 | 1998-11-25 | 가네꼬히사시 | Driving device of display panel |
JPH11259035A (en) * | 1998-03-13 | 1999-09-24 | Matsushita Electric Ind Co Ltd | Driving circuit of planar display device |
JP2000066631A (en) * | 1998-08-21 | 2000-03-03 | Nec Kansai Ltd | Display panel driver |
JP2000330515A (en) * | 1999-05-21 | 2000-11-30 | Matsushita Electric Ind Co Ltd | Electric power recovering circuit for plasma display device |
-
2001
- 2001-01-18 KR KR10-2001-0003001A patent/KR100373531B1/en not_active IP Right Cessation
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH08160901A (en) * | 1994-12-07 | 1996-06-21 | Nec Corp | Driving circuit for display panel |
JPH10268831A (en) * | 1997-03-27 | 1998-10-09 | Mitsubishi Electric Corp | Electric power recovering circuit for plasma display panel |
KR19980081751A (en) * | 1997-04-25 | 1998-11-25 | 가네꼬히사시 | Driving device of display panel |
JPH11259035A (en) * | 1998-03-13 | 1999-09-24 | Matsushita Electric Ind Co Ltd | Driving circuit of planar display device |
JP2000066631A (en) * | 1998-08-21 | 2000-03-03 | Nec Kansai Ltd | Display panel driver |
JP2000330515A (en) * | 1999-05-21 | 2000-11-30 | Matsushita Electric Ind Co Ltd | Electric power recovering circuit for plasma display device |
Also Published As
Publication number | Publication date |
---|---|
KR20020061909A (en) | 2002-07-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100472372B1 (en) | Method Of Driving Plasma Display Panel | |
KR100351466B1 (en) | Energy Recovery Apparatus in Plasma Display Panel | |
KR100330032B1 (en) | Energy Recovery Apparatus and Method of Addressing Cells using the same in Plasma Display Panel | |
KR100426190B1 (en) | Apparatus and mehtod of driving plasma display panel | |
US7692608B2 (en) | Energy recovery circuit and energy recovering method using the same | |
KR100363515B1 (en) | Energy Recovery Apparatus in Plasma Display Panel | |
KR20010097044A (en) | Energy Recovery Apparatus and Method in Plasma Display Panel | |
KR100588019B1 (en) | Energy recovery apparatus and method of plasma display panel | |
KR100363675B1 (en) | Energy Recovery Apparatus and Method in Plasma Display Panel | |
KR100489274B1 (en) | Apparatus for driving of plasma display panel | |
KR100366943B1 (en) | Energy Recovery Apparatus in Plasma Display Panel and Driving Method Thereof | |
KR100503606B1 (en) | Energy recovery apparatus and method of plasma display panel | |
KR100505981B1 (en) | Method and Apparatus of Energy Recovery | |
KR100373531B1 (en) | Energy Recovery Apparatus in Plasma Display Panel and Driving Method Thereof | |
US20050029953A1 (en) | Energy recovery circuit and driving method thereof | |
KR100676755B1 (en) | Integrated scan/sustain driving circuit module, driving apparatus of plasma display panel and driving method thereof | |
KR100676756B1 (en) | Integrated address driving circuit module, driving apparatus of plasma disply panel and driving method thereof | |
KR100389019B1 (en) | Reset Circuit in Plasma Display Panel | |
US7046217B2 (en) | Energy recovery apparatus for plasma display panel | |
KR100510189B1 (en) | Energy Recovery for Plasma Display Panel | |
KR100582201B1 (en) | Energy recovery apparatus and method of plasma display panel | |
KR100475157B1 (en) | Plasma display panel | |
KR100837323B1 (en) | Data driving circuit module for plasma display panel | |
KR100452690B1 (en) | Plasma display panel | |
KR100508244B1 (en) | Apparatus for Energy Recovery |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
N231 | Notification of change of applicant | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20111220 Year of fee payment: 10 |
|
LAPS | Lapse due to unpaid annual fee |