KR100372687B1 - A method for manufacturing multilayer ceramic capacitor having low deviation in dielectric properties - Google Patents

A method for manufacturing multilayer ceramic capacitor having low deviation in dielectric properties Download PDF

Info

Publication number
KR100372687B1
KR100372687B1 KR10-2000-0038374A KR20000038374A KR100372687B1 KR 100372687 B1 KR100372687 B1 KR 100372687B1 KR 20000038374 A KR20000038374 A KR 20000038374A KR 100372687 B1 KR100372687 B1 KR 100372687B1
Authority
KR
South Korea
Prior art keywords
mol
powder
dielectric
multilayer ceramic
calcium titanate
Prior art date
Application number
KR10-2000-0038374A
Other languages
Korean (ko)
Other versions
KR20020004468A (en
Inventor
김한균
조성원
마성운
이종연
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR10-2000-0038374A priority Critical patent/KR100372687B1/en
Priority to US09/861,290 priority patent/US6556422B2/en
Priority to CN01116169.8A priority patent/CN1198775C/en
Priority to JP2001151942A priority patent/JP3600553B2/en
Publication of KR20020004468A publication Critical patent/KR20020004468A/en
Application granted granted Critical
Publication of KR100372687B1 publication Critical patent/KR100372687B1/en

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/018Dielectrics
    • H01G4/06Solid dielectrics
    • H01G4/08Inorganic dielectrics
    • H01G4/12Ceramic dielectrics
    • H01G4/1209Ceramic dielectrics characterised by the ceramic dielectric material
    • H01G4/1218Ceramic dielectrics characterised by the ceramic dielectric material based on titanium oxides or titanates
    • H01G4/1227Ceramic dielectrics characterised by the ceramic dielectric material based on titanium oxides or titanates based on alkaline earth titanates
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/30Stacked capacitors

Abstract

본 발명은 적층 세라믹 커패시터의 제조에 관한 것이며; 그 목적은 X7R 특성을 만족하면서도 유전특성이 우수하고 나아가 유전특성의 편차가 극히 적어 신뢰성이 양호한 적층 세라믹 커패시터의 제조방법을 제공하고자 함에 있다.The present invention relates to the manufacture of multilayer ceramic capacitors; The purpose is to provide a method of manufacturing a multilayer ceramic capacitor which satisfies the X7R characteristics but has excellent dielectric properties and further has a very small variation in dielectric characteristics, thereby providing high reliability.

상기 목적달성을 위한 본 발명은 티탄산바륨칼슘 100몰당 MgO: 0.5~4몰, MnO: 0.01~0.5몰, BaO: 0.1~2몰, CaO: 0.1~2몰, SiO2: 1~4몰와, V2O5및 Cr2O3를 단독 또는 복합: 0.4몰이하, 그리고 Y2O3, Dy2O3, Ho203및 Er2O3로 이루어지는 그룹 중에서 선택된 적어도 1종 이상의 성분: 0.1~3몰의 범위내에서 조성되도록 분말을 준비하여 상기 분말중 적어도 2종 이상을 혼합한 후, 혼합된 분말을 하소하고, 하소된 분말을 분쇄하여 분쇄된 분말과 나머지 성분들을 상기 티탄산바륨칼슘 BaCaxTiO3(0.001≤x ≤0.02)과 혼합하여 다수개의 시트를 만든 후 일부 시트에 Ni 또는 Ni계 합금으로 내부전극을 형성한 다음, 내부전극이 형성된 시트와 내부전극이 형성되지 않은 시트를 번갈아 적층하여 형성된 세라믹 적층체를 소성하여 구성되는, 유전특성 편차가 적은 적층 세라믹 커패시터의 제조방법에 관한 것을 그 기술적 요지로 한다.The present invention for achieving the above object is MgO: 0.5-4 mol, MnO: 0.01-0.5 mol, BaO: 0.1-2 mol, CaO: 0.1-2 mol, SiO 2 : 1-4 mol per 100 mol of barium calcium titanate, V 2 O 5 and Cr 2 O 3 alone or in combination: 0.4 mol or less, and at least one component selected from the group consisting of Y 2 O 3 , Dy 2 O 3 , Ho 2 0 3 and Er 2 O 3 : 0.1 to Prepare a powder to be formulated within a range of 3 moles, mix at least two or more of the powders, calcinate the mixed powder, pulverize the calcined powder and the pulverized powder and the remaining components of the barium calcium titanate BaCa x After making a plurality of sheets by mixing with TiO 3 (0.001≤x ≤0.02) and forming the inner electrode of Ni or Ni-based alloy in some sheets, and then alternately stacked between the sheet with the inner electrode and the sheet without the inner electrode Multilayer ceramic capacitance, which is formed by firing a ceramic laminate formed by And that the relates to a process for the preparation as a technological base.

Description

유전특성의 편차가 적은 적층 세라믹 커패시터의 제조방법{A METHOD FOR MANUFACTURING MULTILAYER CERAMIC CAPACITOR HAVING LOW DEVIATION IN DIELECTRIC PROPERTIES}A method of manufacturing a multilayer ceramic capacitor having a low variation in dielectric characteristics {A METHOD FOR MANUFACTURING MULTILAYER CERAMIC CAPACITOR HAVING LOW DEVIATION IN DIELECTRIC PROPERTIES}

본 발명은 적층 세라믹 커패시터의 제조에 관한 것으로, 보다 상세하게는 유전특성의 편차가 매우 적어 신뢰성이 양호한 적층 세라믹 커패시터의 제조방법에 관한 것이다.The present invention relates to the manufacture of a multilayer ceramic capacitor, and more particularly, to a method of manufacturing a multilayer ceramic capacitor having a very low reliability due to a very small variation in dielectric characteristics.

일반적으로 적층 세라믹 커패시터는 도1에 도시된 바와 같이, 세라믹 유전층(2a)과 내부전극(3)이 인쇄된 다수개의 세라믹 유전층(2a)(2b)이 적층되고, 그 양단부에는 외부전극(4)이 형성되어 구성되어 있다. 이러한 구조를 갖는 적층세라믹 커패시터는 현재 생산 비용의 절감을 위해 최근에는 내부전극(3)에 Ag, Pd 등과 같은 값이 비싼 귀금속 대신 값이 싼 Ni 등의 비금속(base metal)이 이용되고 있다.In general, as shown in FIG. 1, a multilayer ceramic capacitor is formed by stacking a ceramic dielectric layer 2a and a plurality of ceramic dielectric layers 2a and 2b on which an internal electrode 3 is printed, and at both ends thereof an external electrode 4. This is formed and configured. In order to reduce production cost, multilayer ceramic capacitors having such a structure have recently used base metals such as inexpensive Ni such as Ag and Pd instead of expensive precious metals such as Ag and Pd.

최근에는 전자기술의 발전에 따라 전자부품의 소형화가 급속히 진행되면서 Ni 내부전극을 갖는 적층 세라믹 커패시터의 경우에 있어서도 대용량 및 정전용량의 온도 안정성이 요구되고 있다. Ni을 전극으로 사용한 적층 세라믹 커패시터가 대용량 및 소형화를 만족하기 위해서는 유전체층은 더욱 박층화되고 다층으로 되어야 한다. 그러나, 유전체층이 박층화되면 유전체 재료에는 보다 많은 고전압이 인가되고, 종래의 유전체 재료가 사용되면 유전율의 저하, 정전 용량의 온도 의존성 증가 및 그 외 특성의 안정성이 악화를 자주 가져온다. 특히, 유전체층의 두께를 5㎛이하까지 박층화하면 내부전극간의 세라믹 입자의 개수가 10개이하로 적어져 안정된 특성을 확신하기 어려워진다.Recently, with the development of electronic technology, miniaturization of electronic components is rapidly progressing, and even in the case of multilayer ceramic capacitors having Ni internal electrodes, a large capacity and temperature stability of capacitance are required. In order for a multilayer ceramic capacitor using Ni as an electrode to satisfy large capacity and miniaturization, the dielectric layer must be further thinned and multilayered. However, when the dielectric layer is thinned, more high voltage is applied to the dielectric material, and when the conventional dielectric material is used, the lowering of the dielectric constant, the increase of the temperature dependence of the capacitance, and the stability of other characteristics often lead to deterioration. In particular, when the thickness of the dielectric layer is reduced to 5 μm or less, the number of ceramic particles between the internal electrodes decreases to 10 or less, making it difficult to assure stable characteristics.

한편, 기존에는 커패시터의 유전체층에 사용되는 유전체 조성물로서 대부분 티탄산바륨을 이용하여 왔다. 그러나, 티탄산바륨을 환원분위기에서 소성하면 소성중에 반도체화되어 절연저항을 잃게 되므로 내환원성질을 갖는 쉘 성분을 커패시터 내의 모든 입자에 균일하게 형성시키지 못하면 제품의 절연저항이 저하되고 수명이 급격히 감소될 수 있다. 또, 비록 큰 쉘이 형성되었다라도 매우 두께가 작은 경우 입자 내의 티탄산바륨이 반도체화되어 제품의 절연저항을 저하시키고 수명을 급격히 감소시킬 수 있다.On the other hand, barium titanate has been mostly used as a dielectric composition used in the dielectric layer of a capacitor. However, if barium titanate is fired in a reducing atmosphere, it is semiconducted during firing and loses its insulation resistance. Therefore, if the shell component having reduction resistance is not uniformly formed in all particles in the capacitor, the insulation resistance of the product may decrease and the life may be drastically reduced. Can be. In addition, even if a large shell is formed, when the thickness is very small, the barium titanate in the particles may be semiconductorized, thereby lowering the insulation resistance of the product and rapidly reducing the life.

이를 해결하기 위해 대한민국 특허공개 2000-17250호에는 기존의 티탄산바륨에 비하여 내환원성을 크게 개선한 티탄산바륨칼슘을 포함한 출발원료를 이용하여 Ni 내부전극을 갖는 커패시터를 제공하고 있다. 티탄산바륨칼슘은 Ti 자리를 치환하는 Ca에 의해 생성되는 격자결함으로 내환원성을 가지므로 환원분위기 소성 중에 쉘이 형성되지 못하거나 얇게 형성되더라도 높은 절연저항을 유지할 수 있는 장점이 있다. 상기 대한민국 특허공개에 제시된 적층 세라믹 커패시터는 (Ba1-xCax)mTiO2을 포함한 출발원료에 유리질 산화물을 부성분으로서 첨가한 유전체 조성물을 이용하므로써 유전율의 저하가 작고 정전용량의 온도특성이 EIA규격에서 규정하는 X7R특성을 만족하고 Ni을 내부전극으로 하는 적층 세라믹 커패시터을 제공하고 있다. 또한, 상기 대한민국 공개특허에 제시된 유전체 세라믹은 (Ba1-xCax)mTiO2에 Re성분(단, Re는 Y, Gd, Tb, Dy, Ho, Er 및 Yb중에서 선택되는 적어도 한 종 이상)을 첨가하므로써 소성시의 확산에 의해 입자 경계 근방 및 입자 경계에 존재하는 코어-쉘(core-shell) 구조를 취한다.In order to solve this problem, Korean Patent Laid-Open Publication No. 2000-17250 provides a capacitor having a Ni internal electrode using a starting material including barium calcium titanate, which has greatly improved reduction resistance compared to conventional barium titanate. Since barium calcium titanate has reduction resistance due to lattice defects formed by Ca replacing Ti sites, there is an advantage of maintaining high insulation resistance even when a shell is not formed or is thinly formed during the reduction atmosphere firing. The multilayer ceramic capacitor disclosed in the Korean patent publication uses a dielectric composition containing glass oxide as a subsidiary component of a starting material including (Ba 1-x Ca x ) m TiO 2 . A multilayer ceramic capacitor is provided that satisfies the X7R characteristics specified in the standard and uses Ni as the internal electrode. In addition, the dielectric ceramic disclosed in the Republic of Korea Patent (Ba 1-x Ca x ) m TiO 2 Re component (wherein Re is at least one or more selected from Y, Gd, Tb, Dy, Ho, Er and Yb) ), The core-shell structure present near the particle boundary and at the particle boundary is obtained by diffusion during firing.

그러나, 상기 적층 세라믹 커패시터는 그 유전층의 부성분으로서 유리질 성분을 사용함에 따라 절연저항은 높지만 유전율이 낮은 쉘을 형성하는 조성물이 코어로 확산되는 속도의 제어가 용이하지 못하기 때문에 이러한 유전체 조성물을 사용한 적층 세라믹 커패시터의 유전 특성이 오히려 낮은 문제점이 있다. 특히, 상기 특허는 부원료로서 Li2O-(Si, Ti)O2-MO계 산화물(단, MO는 Al2O3와 ZrO2중에서 선택되는 적어도 하나), 또는 SiO2-TiO2-XO계 산화물(XO는 BaO, CaO, SrO, MgO, ZnO, 및MnO 중에서 선택되는 적어도 하나), 또는 Li2O-B2O3-(Si, Ti)O2계, Al2O3-MO-B2O3계(MO는 BaO, CaO, SrO, MgO, ZnO, MnO 중에서 선택되는 적어도 하나) 등의 소결 조제를 사용하는데, 이러한 소결조제들은 낮은 온도에서 액상을 형성하기 때문에 거의 대부분이 2000 미만의 유전율을 나타내어 신뢰성이 있는 대용량의 적층 세라믹 커패시터를 제공하지 못하는 문제가 있다. 나아가, X7R 특성을 만족하는 적층 세라믹 커패시터를 제조함에 있어 다수의 부성분을 단독으로 주성분과 혼합하여 제품을 제조하는 경우에는 제품내의 입자들에 형성되는 쉘 성분이 상이해질 수 있고, 이러한 원인으로 제품의 전기적 특성의 편차가 커지게 되어 제품의 수율이 감소하는 문제가 있다.However, since the multilayer ceramic capacitor uses a glass component as a subcomponent of the dielectric layer, it is difficult to control the rate at which the composition forming the shell having a high dielectric resistance but a low dielectric constant diffuses into the core, and thus the multilayer ceramic capacitor is laminated using such a dielectric composition. The dielectric property of the ceramic capacitor is rather low. In particular, the patent discloses Li 2 O— (Si, Ti) O 2 —MO based oxides (wherein MO is at least one selected from Al 2 O 3 and ZrO 2 ), or SiO 2 —TiO 2 —XO. Oxide (XO is at least one selected from BaO, CaO, SrO, MgO, ZnO, and MnO), or Li 2 OB 2 O 3- (Si, Ti) O 2 based, Al 2 O 3 -MO-B 2 O Sintering aids are used, such as the third system (MO is at least one selected from BaO, CaO, SrO, MgO, ZnO, MnO), and since these sintering aids form a liquid phase at low temperatures, almost all of them have a dielectric constant of less than 2000. There is a problem that can not provide a reliable large capacity multilayer ceramic capacitor. Furthermore, in manufacturing a multilayer ceramic capacitor that satisfies the X7R characteristic, when a plurality of subcomponents are mixed with a main component alone, a shell component formed in the particles in the product may be different. There is a problem in that the yield of the product is reduced because the deviation of the electrical characteristics is increased.

이에 본 발명은 이와같은 종래의 문제점을 해결하고자 제안된 것으로서, 그 목적은 내환원성이 우수한 티탄산바륨칼슘을 사용하여 적층 세라믹 커패시터를 제조하는 경우 유전체 세라믹의 확산속도 제어를 보다 유리하도록 부원료를 예비처리함으로써, X7R 특성을 만족하면서도 유전특성이 우수하고 나아가 유전특성의 편차가 극히 적고 신뢰성이 양호한 적층 세라믹 커패시터의 제조방법을 제공하는데 있다.Therefore, the present invention has been proposed to solve such a conventional problem, and its object is to pretreat the sub-materials to more advantageously control the diffusion rate of the dielectric ceramic when manufacturing a multilayer ceramic capacitor using barium calcium titanate having excellent reduction resistance. Accordingly, the present invention provides a method of manufacturing a multilayer ceramic capacitor that satisfies the X7R characteristic and has excellent dielectric characteristics, and further has a very small variation in dielectric characteristics and high reliability.

도1은 적층 세라믹 커패시터의 단면도1 is a cross-sectional view of a multilayer ceramic capacitor

도2는 도1의 세라믹 유전층의 분해 사시도Figure 2 is an exploded perspective view of the ceramic dielectric layer of Figure 1

* 도면의 주요부분에 대한 부호의 설명 *Explanation of symbols on the main parts of the drawings

1 ..... 적층 세라믹 커패시터 2a, 2b ..... 세라믹 유전층1 ..... multilayer ceramic capacitors 2a, 2b ..... ceramic dielectric layer

3 ..... 내부전극 4 ........... 외부전극3 ..... Internal Electrode 4 ........... External Electrode

상기 목적달성을 위한 본 발명은 티탄산바륨칼슘을 출반원료로 이용한 적층 세라믹 커패시터의 제조방법에 있어서,In the present invention for achieving the above object in the method of manufacturing a multilayer ceramic capacitor using barium calcium titanate as a starting material,

상기 티탄산바륨칼슘 100몰당 MgO: 0.5~4몰, MnO: 0.01~0.5몰, BaO: 0.1~2몰, CaO: 0.1~2몰, SiO2: 1~4몰와, V2O5및 Cr2O3를 단독 또는 복합: 0.4몰이하, 그리고 Y2O3, Dy2O3, Ho203및 Er2O3로 이루어지는 그룹 중에서 선택된 적어도 1종 이상의 성분: 0.1~3몰의 범위내에서 조성되도록 분말을 준비하여 상기 분말중 적어도 2종 이상을 혼합한 후, 혼합된 분말을 하소하는 단계;MgO: 0.5-4 mol, MnO: 0.01-0.5 mol, BaO: 0.1-2 mol, CaO: 0.1-2 mol, SiO 2 : 1-4 mol, V 2 O 5 and Cr 2 O per 100 mol of the barium calcium titanate 3 alone or in combination: 0.4 mol or less, and at least one component selected from the group consisting of Y 2 O 3 , Dy 2 O 3 , Ho 2 0 3, and Er 2 O 3 : composition in the range of 0.1 to 3 mol Preparing a powder so as to mix at least two or more of the powders, and then calcining the mixed powder;

상기 하소된 분말을 분쇄하여 분쇄된 분말과 나머지 성분들을 상기 티탄산바륨칼슘 BaCaxTiO3(0.001≤x ≤0.02)과 혼합하고, 여기에 바인더와 용제를 첨가하여 슬러리를 제조하는 단계;Pulverizing the calcined powder to mix the pulverized powder and the remaining components with the barium calcium titanate BaCa x TiO 3 (0.001 ≦ x ≦ 0.02), and adding a binder and a solvent to prepare a slurry;

제조된 슬러리를 성형하여 다수개의 시트를 만든 후 일부 시트에 Ni 또는 Ni계 합금으로 내부전극을 형성하는 단계;Forming a plurality of sheets by molding the prepared slurry, and then forming internal electrodes of Ni or Ni-based alloys on some sheets;

상기 내부전극이 형성된 시트와 내부전극이 형성되지 않은 시트를 번갈아 적층하여 세라믹 적층체를 형성하고, 이 적층체를 소성하는 단계; 및Alternately stacking the sheet on which the internal electrodes are formed and the sheet on which the internal electrodes are not formed to form a ceramic laminate, and firing the laminate; And

상기 소성된 적층체의 양단에, 상기 내부전극과 전기적으로 접속하도록 외부전극을 형성하는 단계;를 포함하는 유전특성 편차가 적은 적층 세라믹 커패시터의 제조방법에 관한 것이다.And forming an external electrode at both ends of the fired laminate to electrically connect with the internal electrode.

이하, 본 발명에 대하여 상세히 설명한다.EMBODIMENT OF THE INVENTION Hereinafter, this invention is demonstrated in detail.

본 발명에 따른 커패시터의 제조방법은 적층 세라믹 커패시터의 제조에 관계없이 모두 적용할 수 있으나, 바람직하게는 티탄산바륨칼슘을 포함한 유전체층을 갖는 적층 세라믹 커패시터의 제조에 적용하면 매우 효과적이다. 티탄산바륨칼슘은코어-쉘 구조를 이루므로 기존의 티탄산바륨을 사용할 때 보다 유전 특성을 크게 향상시키는 장점이 있다.The manufacturing method of the capacitor according to the present invention can be applied regardless of the production of the multilayer ceramic capacitor, but is preferably very effective when applied to the production of a multilayer ceramic capacitor having a dielectric layer containing barium calcium titanate. Since barium calcium titanate forms a core-shell structure, the barium titanate has an advantage of greatly improving dielectric properties than conventional barium titanate.

우선, 본 발명은 티탄산바륨칼슘 분말과 부원료들로서 MgO, MnO, 및 CaO, SiO2, 그리고 V2O5및 Cr2O3분말과 함께 Y2O3, Dy2O3, Ho203및 Er2O3로 이루어지는 그룹 중에서 선택된 적어도 1종 이상 출발원료 분말을 준비하는 것이 필요하다. 구체적으로 본 발명에서는 티탄산바륨칼슘 100몰당 MgO: 0.5~4몰, MnO: 0.01~0.5몰, BaO: 0.1~2몰, CaO: 0.1~2몰, SiO2: 1~4몰와, V2O5및 Cr2O3를 단독 또는 복합: 0.4몰이하, 그리고 Y2O3, Dy2O3, Ho203및 Er2O3로 이루어지는 그룹 중에서 선택된 적어도 1종 이상의 성분: 0.1~3몰의 범위내에서 조성되도록 분말을 준비한다.Firstly, the present invention relates to Y 2 O 3 , Dy 2 O 3 , Ho 2 0 3 and MgO, MnO, and CaO, SiO 2 , and V 2 O 5 and Cr 2 O 3 powders as barium calcium titanate powder and its subsidiary materials. It is necessary to prepare at least one starting material powder selected from the group consisting of Er 2 O 3 . Specifically, in the present invention, MgO: 0.5-4 mol, MnO: 0.01-0.5 mol, BaO: 0.1-2 mol, CaO: 0.1-2 mol, SiO 2 : 1-4 mol and V 2 O 5 per 100 mol of barium calcium titanate. And Cr 2 O 3 alone or in combination: 0.4 mol or less, and at least one component selected from the group consisting of Y 2 O 3 , Dy 2 O 3 , Ho 2 0 3, and Er 2 O 3 : 0.1-3 mol The powder is prepared to be formulated within the range.

이러한 성분과 조성을 갖는 분말들은 커패시터 유전층의 쉘에서의 확산 제어가 용이하도록 하며 특히 유전특성을 크게 개선할 수 있다. 따라서, 본 발명의 유전체 세라믹 조성물을 이용하여 대용량의 적층 세라믹 커패시터를 제조하는 경우 X7R특성을 만족하면서 절연저항이 크게 향상될 뿐만 아니라 적어도 2000 이상의 유전율을 나타낼 수 있다.Powders having these ingredients and compositions facilitate diffusion control in the shell of the capacitor dielectric layer and can significantly improve dielectric properties, in particular. Therefore, in the case of manufacturing a large-capacity multilayer ceramic capacitor using the dielectric ceramic composition of the present invention, the insulation resistance may be greatly improved and the dielectric constant of at least 2000 may be satisfied while satisfying the X7R characteristic.

구체적으로 본 발명의 커패시터 내의 유전층 조성물을 이루는 분말들이 상기한 조성을 갖도록 하는 이유는 다음과 같다.Specifically, the reason for allowing the powders constituting the dielectric layer composition in the capacitor of the present invention to have the above composition is as follows.

먼저, 본 발명에 따른 커패시터내의 유전층을 형성하는 분말 원료인 BaCaxTiO3에서 x는 0.001에서 0.02의 범위를 갖는 것을 사용함이 바람직하다. 이러한 조성 범위는 티탄산바륨칼슘의 내환원성을 향상시키는데 매우 유리하다.First, in BaCa x TiO 3 which is a powder raw material for forming the dielectric layer in the capacitor according to the present invention, x is preferably used having a range of 0.001 to 0.02. This composition range is very advantageous for improving the reduction resistance of barium calcium titanate.

본 발명의 커패시터의 유전체층에 함유되는 MgO 분말은 온도에 따른 커패시터 용량의 변화가 X7R 특성을 만족시키는 역할을 한다. 그러나, MgO 성분이 너무 적게 첨가하면 X7R 특성을 만족할 수 없고, 커패시터 용량의 변화가 커지며, 많이 첨가하는 경우 커패시터의 소성이 어려워진다. 이러한 이유로 MgO 성분은 티탄산바륨칼슘 100몰을 기준으로 0.5~4몰의 범위 내에서 첨가함이 바람직하다. 보다 바람직하게는 MgO 성분은 티탄산바륨칼슘 100몰을 기준으로 0.5~3몰의 범위 내에서 첨가하는 것이다.In the MgO powder contained in the dielectric layer of the capacitor of the present invention, the change of the capacitor capacity with temperature serves to satisfy the X7R characteristic. However, if too little MgO component is added, the X7R characteristic cannot be satisfied, and the change of capacitor capacity becomes large, and if a large amount is added, plasticity of the capacitor becomes difficult. For this reason, the MgO component is preferably added in the range of 0.5 to 4 mol based on 100 mol of barium calcium titanate. More preferably, the MgO component is added within the range of 0.5 to 3 mol based on 100 mol of barium calcium titanate.

또한, 상기 MnO 분말은 커패시터의 절연저항과 용량의 경시변화에 작용하는데, 너무 적게 첨가하면 커패시터의 절연저항이 저하되며, 많이 첨가하는 경우 오히려 커패시터 용량의 경시변화가 커질 뿐만 아니라 소성이 곤란해진다. 상기한 이유로 MnO 함량은 티탄산바륨칼슘 100몰당 0.01~0.5몰의 범위 내에서 첨가함이 적당하다. 보다 바람직하게는 MnO 함량은 티탄산바륨칼슘 100몰당 0.05~0.2몰의 범위 내에서 첨가하는 것이다.In addition, the MnO powder acts on the change in the insulation resistance and capacitance of the capacitor over time, but if it is added too little, the insulation resistance of the capacitor is lowered. For the above reason, the MnO content is suitably added within the range of 0.01 to 0.5 mol per 100 mol of barium calcium titanate. More preferably, MnO content is added in the range of 0.05-0.2 mol per 100 mol of barium calcium titanate.

또한, BaO 분말은 쉘을 이루는 조성물들이 티탄산바륨칼슘에 확산되는 속도를 제어하는 역할을 하고, 쉘 부분에 함께 잔류되어 유전 특성뿐만 아니라 절연저항을 크게 향상시킨다. 본 발명에서 BaO의 함량은 티탄산바륨칼슘 100몰당 0.1~2.0몰의 범위 내에서 첨가함이 적당하다. 만일 BaO의 함량이 적게 첨가되면 커패시터의 절연저항이 저하되고, 많이 첨가되면 커패시터의 소성이 곤란하여 바람직하지 않다. 보다 바람직하게는 BaO의 함량을 티탄산바륨칼슘 100몰당 0.5~1.5몰의 범위 내에서 첨가하는 것이다.In addition, the BaO powder serves to control the rate at which the shell-forming compositions diffuse into the barium calcium titanate, and remain together in the shell portion to greatly improve dielectric resistance as well as dielectric resistance. In the present invention, the BaO content is suitably added within the range of 0.1 to 2.0 mol per 100 mol of barium calcium titanate. If the content of BaO is small, the insulation resistance of the capacitor is lowered. If the content of BaO is large, the firing of the capacitor is not preferable. More preferably, the BaO content is added within the range of 0.5 to 1.5 mol per 100 mol of barium calcium titanate.

본 발명의 커패시터 제조에 있어 CaO는 BaO와 함께 쉘을 이루는 조성물들이 티탄산바륨칼슘에 확산되는 속도를 제어하는 역할을 하고, 쉘 부분에 함께 잔류되어 유전 특성 뿐만 아니라 절연저항을 크게 향상시킨다. 이때, 상기 CaO는 그 함량이 티탄산바륨칼슘 100몰당 0.1~2.0몰의 범위 내에서 첨가함이 적당하다. 만일 CaO의 함량이 적게 첨가되면 커패시터의 절연저항이 저하되고, 많이 첨가되면 커패시터의 소성이 곤란하여 바람직하지 않다. 보다 바람직하게는 CaO의 함량을 티탄산바륨칼슘 100몰당 0.5~1.5몰의 범위 내에서 첨가하는 것이다.In the manufacture of the capacitor of the present invention, CaO serves to control the rate at which the shell-forming compositions with BaO diffuse into the barium calcium titanate, and remain together in the shell portion to greatly improve dielectric resistance as well as dielectric resistance. At this time, the content of CaO is suitably added within the range of 0.1 to 2.0 mol per 100 mol of barium calcium titanate. If a small amount of CaO is added, the insulation resistance of the capacitor is lowered, and if a large amount of CaO is added, it is not preferable because plasticity of the capacitor is difficult. More preferably, the CaO content is added in the range of 0.5 to 1.5 mol per 100 mol of barium calcium titanate.

또 다른 소결조제중 하나인 SiO2성분도 티탄산바륨칼슘의 쉘 부분에 쉘을 이루는 조성물을 운반하고, 잔류시키는 역할을 한다. 상기 SiO2의 함량은 티탄산바륨칼슘 100몰당 1~4몰의 범위 내에서 첨가함이 적당하다. 만일 SiO2의 함량이 적게 첨가되면 커패시터의 소성이 곤란하고, 많이 첨가되면 커패시터의 절연저항이 저하되어 바람직하지 않다. 보다 바람직하게는 SiO2의 함량을 티탄산바륨칼슘 100몰당 1.5~3몰의 범위 내에서 첨가하는 것이다.One of the other sintering aids, the SiO 2 component, also serves to carry and retain the shell-forming composition in the shell portion of the barium calcium titanate. The content of SiO 2 is suitably added within the range of 1 to 4 mol per 100 mol of barium calcium titanate. If a small amount of SiO 2 is added, the firing of the capacitor is difficult, and if a large amount is added, the insulation resistance of the capacitor is lowered, which is not preferable. More preferably, the content of SiO 2 is added within the range of 1.5 to 3 mol per 100 mol of barium calcium titanate.

본 발명의 커패시터의 유전체층에 함유되는 Y2O3, Dy2O3, Ho203또는 Er2O3의 성분들은 커패시터의 가속수명 연장에 기여한다. 상기 성분들은 각각 티탄산바륨칼슘 100몰을 기준으로 하여 그 함량이 0.1~3몰의 범위 내로 첨가함이 바람직하다. 상기 성분들이 적게 첨가되면 커패시터의 수명이 짧아지고 DC bias 특성이 나빠지며, 많이 첨가되면 유전율이 저하될 뿐만 아니라 소성이 곤란하다. 보다 바람직하게는 상기 성분들은 각각 티탄산바륨칼슘 100몰당 0.5~2몰의 범위 내에서 첨가하는 것이다.The components of Y 2 O 3 , Dy 2 O 3 , Ho 2 O 3 or Er 2 O 3 contained in the dielectric layer of the capacitor of the present invention contribute to the extension of the accelerated life of the capacitor. Each of the above components is preferably added in the range of 0.1 to 3 moles based on 100 moles of barium calcium titanate. If less components are added, the life of the capacitor is shorter and the DC bias characteristics are worse. If more components are added, the dielectric constant is not only lowered but also difficult to fire. More preferably, the components are each added within the range of 0.5 to 2 mol per 100 mol of barium calcium titanate.

또한, 본 발명의 커패시터내의 유전체층에 함유되는 V2O5및 Cr2O3성분은 커패시터 용량의 경시변화를 적게 해준다. 본 발명에서는 상기 V2O5및 Cr2O3은 단독 또는 복합으로 티탄산바륨칼슘 100몰당 0.4몰이하로 함유하는 것이 적당하다. V2O5및 Cr2O3의 함량이 이보다 많이 첨가되면 커패시터의 절연저항이 크게 낮아지게 된다. 보다 바람직하게는 상기 V2O5및 Cr2O3은 단독 또는 복합으로 티탄산바륨칼슘 100몰당 0.05~0.3몰의 범위로 함유하는 것이다.In addition, the V 2 O 5 and Cr 2 O 3 components contained in the dielectric layer in the capacitor of the present invention reduce the change in capacitor capacity with time. In the present invention, the V 2 O 5 and Cr 2 O 3 may be contained alone or in combination at 0.4 mol or less per 100 mol of barium calcium titanate. If more V 2 O 5 and Cr 2 O 3 are added, the insulation resistance of the capacitor is significantly lowered. More preferably, the V 2 O 5 and Cr 2 O 3 alone or in combination are contained in the range of 0.05 to 0.3 mol per 100 mol of barium calcium titanate.

본 발명은 상기와 같이 조성된 분말을 적어도 2종 이상 혼합하여 사전에 하소 예비처리하는데 그 특징이 있다. 본 발명에서와 같이, 출발원료 분말에 대해 사전에 하소처리를 하면, 부원료를 전처리없이 첨가하는 종래 방법에 비하여 쉘 부분에 잔류하는 유전체 조성물을 보다 균일하게 분포시킬 수 있어 커패시터의 유전특성 편차를 크게 감소시킬 수 있게 된다.The present invention is characterized by mixing at least two or more kinds of the powders prepared as described above and preliminary calcination. As in the present invention, if the starting material powder is calcined in advance, the dielectric composition remaining in the shell portion can be more uniformly distributed as compared with the conventional method of adding sub-materials without pretreatment, thereby greatly increasing the dielectric characteristic variation of the capacitor. Can be reduced.

본 발명의 경우 출발원료 분말에 대한 하소는 원료 분말중 일부 분말을 혼합한 후 하소를 한 다음 나머지 분말을 그대로 혼합하거나 또는 출발원료 분말 전부를 혼합한 상태에서 하소를 하여도 무방하다. 다만, 본 발명에서 출발원료 분말의 하소는 1000~1100℃의 온도에서 행함이 바람직하다. 출발원료에 대한 하소 온도가 너무 낮으면 그 효과가 미흡하며, 너무 높으면 분말이 일부 용융되어 유리화할 가능성이 높아진다.In the case of the present invention, the calcination of the starting material powder may be calcined after mixing some powders of the raw material powder and then mixing the remaining powders as it is or mixing all the starting material powders. However, calcination of the starting material powder in the present invention is preferably performed at a temperature of 1000 ~ 1100 ℃. If the calcination temperature for the starting material is too low, the effect is insufficient, and if it is too high, there is a high possibility that the powder will partially melt and vitrify.

그 다음, 하소처리된 분말을 분쇄한 후 분쇄된 하소 원료분말들과 티탄산바륨칼슘을 혼합하고, 여기에 유기 바인더를 첨가하여 슬러리화한다.Then, the calcined powder is pulverized, and then the pulverized calcined raw powder and the barium calcium titanate are mixed, and an organic binder is added thereto to make a slurry.

그 다음, 이 슬러리를 시트형으로 성형하여 그린시트(green sheet)를 마련한다.Then, the slurry is molded into a sheet to prepare a green sheet.

그리고, 상기 그린시트의 일면에 Ni 또는 Ni계 합금으로 내부전극을 형성하고, 내부전극을 갖는 그린시트를 필요한 수 만큼 적층한다.Then, an internal electrode is formed of Ni or a Ni-based alloy on one surface of the green sheet, and the green sheet having the internal electrode is laminated as many as necessary.

그 다음, 내부전극이 형성된 유전체층과 내부전극이 형성되지 않은 유전체층을 번갈아 적층 가압하여 적층체를 형성한 후, 이 적층체를 환원성 분위기 중에서 소정의 온도로 소성하면 세라믹 칩을 얻을 수 있다. 이때, 세라믹 칩을 소성하는 온도는 1250~1350℃의 범위에서 행함이 바람직하다.Thereafter, the dielectric layer on which the internal electrode is formed and the dielectric layer on which the internal electrode is not formed are alternately laminated and pressurized to form a laminate, and the ceramic chip can be obtained by baking the laminate at a predetermined temperature in a reducing atmosphere. At this time, it is preferable to perform the temperature which bakes a ceramic chip in the range of 1250-1350 degreeC.

마지막으로 상기 칩의 양단에 내부전극과 전기적으로 접속하도록 한 쌍의 외부전극을 형성한다. 일반적으로 외부전극은 칩의 양단에 금속 분말 페이스트를 도포한 후 소성이나 소부에 의해 형성된다.Finally, a pair of external electrodes are formed at both ends of the chip to electrically connect with the internal electrodes. In general, the external electrode is formed by baking or baking after applying the metal powder paste on both ends of the chip.

이하, 본 발명을 실시예를 통하여 구체적으로 설명한다.Hereinafter, the present invention will be described in detail through examples.

[실시예]EXAMPLE

순도 99.5% 이상의 BaCO31몰, CaCO30.001~0.02몰, TiO21몰의 비율로 각 분말을 혼합한 후 1100℃에서 2시간 동안 하소하여 티탄산바륨칼슘을 준비하였다.Each powder was mixed in a ratio of 1 mol of BaCO 3, at least 99.5% purity CaCO 3, and 0.001 to 0.02 mol of TiO 2 , and then calcined at 1100 ° C. for 2 hours to prepare barium calcium titanate.

비교예(1-12)Comparative Example (1-12)

준비된 티탄산바륨칼슘 100몰에 표1과 같은 비율로 부원료들을 단순히 혼합하여 12종류의 유전체 분말을 준비하고, 혼합물에 폴리비닐부티랄계 바인더와 에탄올 등의 용제를 넣어 슬러리를 만들었다.12 kinds of dielectric powders were prepared by simply mixing subsidiary ingredients in 100 mol of prepared barium calcium titanate as shown in Table 1, and a polyvinyl butyral binder and a solvent such as ethanol were added to the mixture to make a slurry.

구분division 화학조성(몰%)Chemical composition (mol%) BaCaxTiO3 BaCa x TiO 3 MgOMgO MnOMnO BaOBaO CaOCaO SiO2 SiO 2 Y2O3 Y 2 O 3 Dy2O3 Dy 2 O 3 Ho2O3 Ho 2 O 3 Er2O3 Er 2 O 3 V2O5 V 2 O 5 Cr2O3 Cr 2 O 3 유전체aDielectric a x=0.001x = 0.001 22 0.10.1 0.50.5 0.50.5 22 1.01.0 -- -- -- 0.070.07 0.20.2 유전체bDielectric b x=0.001x = 0.001 1One 0.10.1 0.50.5 0.50.5 22 1.01.0 -- -- -- 0.070.07 0.20.2 유전체cDielectric c x=0.001x = 0.001 22 0.10.1 0.50.5 1.01.0 22 1.01.0 -- -- -- 0.070.07 0.20.2 유전체dDielectric x=0.005x = 0.005 22 0.10.1 0.50.5 0.10.1 22 1.01.0 -- -- -- 0.070.07 0.20.2 유전체eDielectric x=0.005x = 0.005 44 0.10.1 0.50.5 0.10.1 22 1.01.0 -- -- -- 0.070.07 0.20.2 유전체fDielectric x=0.005x = 0.005 22 0.10.1 0.50.5 0.50.5 22 1.01.0 -- -- -- 0.070.07 0.20.2 유전체gDielectric g x=0.005x = 0.005 22 0.10.1 0.50.5 0.50.5 22 -- 1.01.0 -- -- 0.070.07 0.20.2 유전체hDielectric x=0.005x = 0.005 22 0.10.1 0.50.5 0.50.5 22 -- -- 1.01.0 -- 0.070.07 0.20.2 유전체iDielectric i x=0.005x = 0.005 22 0.10.1 0.50.5 0.50.5 22 -- -- -- 1.01.0 0.070.07 0.20.2 유전체jDielectric j x=0.01x = 0.01 22 0.10.1 0.50.5 0.10.1 22 1.01.0 -- -- -- 0.070.07 0.20.2 유전체kDielectric k x=0.01x = 0.01 22 0.10.1 0.50.5 0.50.5 22 1.01.0 -- -- -- 0.070.07 0.20.2 유전체lDielectric x=0.02x = 0.02 22 0.10.1 0.50.5 0.10.1 22 1.01.0 -- -- -- 0.070.07 0.20.2

이 슬러리를 20㎛ 두께의 시트로 성형한 후 성형된 시트상에 Ni 내부전극을 인쇄하고, 각 조성의 유전율을 감안하여 소성후 100㎋ 정도의 용량이 되도록 칩을 제조하였다. 그 다음, 제조된 칩을 230~320℃에서 열처리하여 바인더의 일부를 제거한 후, 열처리된 칩을 1250℃에서 1350℃ 사이의 온도에서 2시간 동안 소성하였다. 소성시에는 질소, 수소 및 수증기의 혼합가스를 이용하여 Ni 전극이 산화되지 않도록 하였다. 그 다음, 소성된 칩을 900℃에서 1100℃의 온도에서 열처리를 행하였다. 이후 제조된 칩의 양단을 연마한 다음, 칩의 양단에 외부전극을 도포하여 적층 세라믹 커패시터를 마련하였다. 이와 같이 마련된 적층 세라믹 커패시터에 대하여 정전용량, 유전손실 및 절연저항을 측정하고, 그 결과를 표2에 나타내었다.After the slurry was molded into a sheet having a thickness of 20 µm, Ni internal electrodes were printed on the molded sheets, and chips were manufactured to have a capacity of about 100 GPa after firing in consideration of the dielectric constant of each composition. Then, after removing the part of the binder by heat-treating the prepared chip at 230 ~ 320 ℃, the heat-treated chip was fired for 2 hours at a temperature between 1250 ℃ to 1350 ℃. During firing, the Ni electrode was not oxidized by using a mixed gas of nitrogen, hydrogen, and water vapor. Then, the calcined chip was heat treated at a temperature of 900 ° C to 1100 ° C. Thereafter, both ends of the manufactured chip were polished, and external electrodes were applied to both ends of the chip to prepare a multilayer ceramic capacitor. The capacitance, dielectric loss, and insulation resistance of the multilayer ceramic capacitor thus prepared were measured, and the results are shown in Table 2.

상기 정전용량과 유전손실은 LCR 미터를 사용하여 1kHz의 교류 1V를 상온에서 인가하여 측정하였고, 절연저항은 제품의 DC 정격전압인 50V를 10초간 인가하여 측정하였다.The capacitance and dielectric loss were measured by applying an AC 1V of 1kHz at room temperature using an LCR meter, and the insulation resistance was measured by applying 50V, which is a DC rated voltage of the product, for 10 seconds.

구분division 유전체 종류Dielectric type 정전용량(㎋)Capacitance 유전손실(%)Dielectric loss (%) 절연저항(㏁)Insulation Resistance 비고Remarks 평균Average 표준편차Standard Deviation 평균Average 표준편차Standard Deviation 평균Average 표준편차Standard Deviation 비교예1Comparative Example 1 aa 103.9103.9 5.005.00 1.421.42 0.170.17 75177517 912912 단순 혼합Simple mixing 비교예2Comparative Example 2 bb 103.6103.6 4.584.58 1.531.53 0.170.17 71817181 14201420 단순 혼합Simple mixing 비교예3Comparative Example 3 cc 104.4104.4 5.405.40 1.411.41 0.150.15 54345434 15511551 단순 혼합Simple mixing 비교예4Comparative Example 4 dd 106.4106.4 5.345.34 1.411.41 0.110.11 74957495 14731473 단순 혼합Simple mixing 비교예5Comparative Example 5 ee 102.9102.9 5.855.85 1.481.48 0.180.18 71887188 20522052 단순 혼합Simple mixing 비교예6Comparative Example 6 ff 105.8105.8 5.495.49 1.401.40 0.150.15 60946094 14271427 단순 혼합Simple mixing 비교예7Comparative Example 7 gg 107.5107.5 4.794.79 1.401.40 0.140.14 62436243 15261526 단순 혼합Simple mixing 비교예8Comparative Example 8 hh 104.8104.8 5.105.10 1.391.39 0.180.18 55715571 13131313 단순 혼합Simple mixing 비교예9Comparative Example 9 ii 106.8106.8 4.584.58 1.361.36 0.140.14 61556155 11511151 단순 혼합Simple mixing 비교예10Comparative Example 10 jj 103.5103.5 4.904.90 1.411.41 0.150.15 70197019 13281328 단순 혼합Simple mixing 비교예11Comparative Example 11 kk 102.3102.3 4.864.86 1.391.39 0.160.16 46164616 11781178 단순 혼합Simple mixing 비교예12Comparative Example 12 ll 104.4104.4 4.654.65 1.281.28 0.160.16 71047104 14201420 단순 혼합Simple mixing

표2에서 알 수 있듯이, 적층 세라믹 커패시터는 EIA 규격으로 규정하는 X7R 특성 규격을 만족하나, 정전용량, 유전손실, 및 절연저항에 있어 편차가 다소 심함을 보이고 있다.As can be seen from Table 2, the multilayer ceramic capacitor satisfies the X7R characteristic specification defined by the EIA standard, but shows a slight variation in capacitance, dielectric loss, and insulation resistance.

발명예(1-14)Invention Example (1-14)

상기에서 준비된 티탄산바륨칼슘 100몰에 표1과 같은 비율로 부원료들을 혼합하고, 혼합물을 사전에 1050℃에서 2시간 동안 하소처리하였다. 그 다음, 하소된 분말을 분쇄하여 하소처리하지 않은 나머지 분말들과 티탄산바륨칼슘을 혼합하고, 그 혼합물에 폴리비닐부티랄계 바인더와 에탄올 등의 용제를 넣어 슬러리를 만든 것을 제외하고는 비교예와 동일한 방법으로 적층 세라믹 커패시터를 제조하였다. 표3에서 발명예(1)(2)(5)(6)과 (12-14)는 MgO, BaO, CaO, 및 SiO2분말만을 혼합하여 하소하고, 나머지 분말은 하소하지 않은 경우이며, 발명예(3)(4)와 (7-11)은 부원료 분말 전부를 하소한 경우이다.To 100 mol of the barium calcium titanate prepared above were mixed the sub-materials in the ratio as shown in Table 1, and the mixture was calcined for 2 hours at 1050 ℃ in advance. Then, the calcined powder was ground and mixed with the remaining uncalcined powder and barium calcium titanate, and a slurry was prepared by putting a polyvinyl butyral binder and a solvent such as ethanol into the mixture to form a slurry. A multilayer ceramic capacitor was manufactured by the method. In Table 3, Inventive Examples (1) (2) (5) (6) and (12-14) were calcined by mixing only MgO, BaO, CaO, and SiO 2 powders, and the other powders were not calcined. Honor (3) (4) and (7-11) are cases where all of the subsidiary powder is calcined.

구분division 유전체 종류Dielectric type 정전용량(Cp)Capacitance (Cp) 유전손실(DF)Dielectric loss (DF) 절연저항Insulation Resistance 비고Remarks 평균Average 표준편차Standard Deviation 평균Average 표준편차Standard Deviation 평균Average 표준편차Standard Deviation 발명예1Inventive Example 1 aa 104.9104.9 3.353.35 1.391.39 0.120.12 71307130 697697 일부 하소Some calcination 발명예2Inventive Example 2 bb 103.1103.1 3.263.26 1.331.33 0.200.20 72037203 835835 일부 하소Some calcination 발명예3Inventive Example 3 aa 105.5105.5 4.564.56 1.351.35 0.130.13 62866286 10321032 전부 하소Calculate all 발명예4Inventive Example 4 cc 108.8108.8 4.064.06 1.421.42 0.150.15 60396039 915915 전부 하소Calculate all 발명예5Inventive Example 5 dd 105.2105.2 3.113.11 1.401.40 0.100.10 75497549 10531053 일부 하소Some calcination 발명예6Inventive Example 6 ee 101.4101.4 3.423.42 1.391.39 0.100.10 73637363 930930 일부 하소Some calcination 발명예7Inventive Example 7 dd 106.7106.7 4.094.09 1.351.35 0.110.11 56705670 11601160 전부 하소Calculate all 발명예8Inventive Example 8 ff 104.0104.0 4.074.07 1.391.39 0.170.17 60216021 806806 전부 하소Calculate all 발명예9Inventive Example 9 gg 104.8104.8 2.922.92 1.391.39 0.140.14 59745974 860860 전부 하소Calculate all 발명예10Inventive Example 10 hh 107.3107.3 3.763.76 1.391.39 0.140.14 62296229 10371037 전부 하소Calculate all 발명예11Inventive Example 11 ii 106.5106.5 3.933.93 1.381.38 0.140.14 59135913 12521252 전부 하소Calculate all 발명예12Inventive Example 12 jj 102.7102.7 2.922.92 1.391.39 0.150.15 66306630 747747 일부 하소Some calcination 발명예13Inventive Example 13 kk 103.5103.5 3.473.47 1.311.31 0.160.16 44284428 811811 일부 하소Some calcination 발명예14Inventive Example 14 ll 104.2104.2 2.812.81 1.401.40 0.150.15 66966696 794794 일부 하소Some calcination

표3에서 알 수 있듯이, 본 발명에 따른 적층 세라믹 커패시터는 EIA 규격으로 규정하는 X7R 특성 규격을 만족하면서도 정전용량, 유전율 손실, 및 절연저항에 있어 편차가 본 발명을 적용하지 않은 종래의 방법으로 제조된 경우에 비하여 매우 적음을 보이고 있다. 즉, 본 발명에서와 같이, 티탄산바륨칼슘을 포함한 유전체 분말에 일부 하소되거나 전부 하소된 분말을 사용한 경우 유전체 쉘의 조성의 분포를 균일화할 수 있어 결과적으로 커패시터의 유전특성에 있어 편차를 크게 줄일 수 있다.As can be seen from Table 3, the multilayer ceramic capacitor according to the present invention is manufactured by the conventional method, which satisfies the X7R characteristic specification defined by the EIA standard, but the variation in capacitance, dielectric constant, and insulation resistance does not apply the present invention. It is very small compared to the case. That is, as in the present invention, when the calcined or partially calcined powder is used for the dielectric powder containing barium calcium titanate, the distribution of the composition of the dielectric shell can be uniformed, and as a result, the variation in the dielectric properties of the capacitor can be greatly reduced. have.

상술한 바와같이, 본 발명에 따른 제조방법에 의하면, 내환원성이 우수한 티탄산바륨칼슘을 사용하여 적층 세라믹 커패시터를 제조하는 경우 유전체 세라믹의 확산속도 제어를 보다 유리하도록 부원료를 일부 또는 전부를 예비처리함으로써,X7R 특성을 만족하면서도 유전특성이 우수하고 나아가 유전특성의 편차가 극히 적어 신뢰성이 양호한 적층 세라믹 커패시터를 제공하는 효과가 있는 것이다.As described above, according to the manufacturing method according to the present invention, in the case of manufacturing a multilayer ceramic capacitor using barium calcium titanate having excellent reduction resistance, by pre-treating a part or all of the sub-materials to more advantageously control the diffusion rate of the dielectric ceramic In addition, it satisfies the X7R characteristic, but also has excellent dielectric properties, and further, a very small variation in dielectric properties provides an effective multilayer ceramic capacitor.

Claims (3)

티탄산바륨칼슘을 출반원료로 이용한 적층 세라믹 커패시터의 제조방법에 있어서,In the method of manufacturing a multilayer ceramic capacitor using barium calcium titanate as a starting material, 상기 티탄산바륨칼슘 100몰당 MgO: 0.5~4몰, MnO: 0.01~0.5몰, BaO: 0.1~2몰, CaO: 0.1~2몰, SiO2: 1~4몰와, V2O5및 Cr2O3를 단독 또는 복합: 0.4몰이하, 그리고 Y2O3, Dy2O3, Ho203및 Er2O3로 이루어지는 그룹 중에서 선택된 적어도 1종 이상의 성분: 0.1~3몰의 범위내에서 조성되도록 분말을 준비하여 상기 분말중 적어도 2종 이상을 혼합한 후, 혼합된 분말을 하소하는 단계;MgO: 0.5-4 mol, MnO: 0.01-0.5 mol, BaO: 0.1-2 mol, CaO: 0.1-2 mol, SiO 2 : 1-4 mol, V 2 O 5 and Cr 2 O per 100 mol of the barium calcium titanate 3 alone or in combination: 0.4 mol or less, and at least one component selected from the group consisting of Y 2 O 3 , Dy 2 O 3 , Ho 2 0 3, and Er 2 O 3 : composition in the range of 0.1 to 3 mol Preparing a powder so as to mix at least two or more of the powders, and then calcining the mixed powder; 상기 하소된 분말을 분쇄하여 분쇄된 분말과 나머지 성분들을 상기 티탄산바륨칼슘 BaCaxTiO3(0.001≤x ≤0.02)과 혼합하고, 여기에 바인더와 용제를 첨가하여 슬러리를 제조하는 단계;Pulverizing the calcined powder to mix the pulverized powder and the remaining components with the barium calcium titanate BaCa x TiO 3 (0.001 ≦ x ≦ 0.02), and adding a binder and a solvent to prepare a slurry; 제조된 슬러리를 성형하여 다수개의 시트를 만든 후 일부 시트에 Ni 또는 Ni계 합금으로 내부전극을 형성하는 단계;Forming a plurality of sheets by molding the prepared slurry, and then forming internal electrodes of Ni or Ni-based alloys on some sheets; 상기 내부전극이 형성된 시트와 내부전극이 형성되지 않은 시트를 번갈아 적층하여 세라믹 적층체를 형성하고, 이 적층체를 소성하는 단계; 및Alternately stacking the sheet on which the internal electrodes are formed and the sheet on which the internal electrodes are not formed to form a ceramic laminate, and firing the laminate; And 상기 소성된 적층체의 양단에 상기 내부전극과 전기적으로 접속하도록 외부전극을 형성하는 단계;를 포함함을 특징으로 하는 유전특성 편차가 적은 적층 세라믹 커패시터의 제조방법Forming an external electrode at both ends of the fired laminate so as to be electrically connected with the internal electrode. 제1항에 있어서, 상기 분말의 하소는 1000~1100℃의 온도에서 행함을 특징으로 하는 제조방법The method of claim 1, wherein the calcination of the powder is performed at a temperature of 1000 ~ 1100 ℃. 제1항에 있어서, 상기 적층체의 소성는 1250~1350℃의 온도에서 행함을 특징으로 하는 제조방법The method according to claim 1, wherein the laminate is fired at a temperature of 1250 to 1350 ° C.
KR10-2000-0038374A 2000-07-05 2000-07-05 A method for manufacturing multilayer ceramic capacitor having low deviation in dielectric properties KR100372687B1 (en)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR10-2000-0038374A KR100372687B1 (en) 2000-07-05 2000-07-05 A method for manufacturing multilayer ceramic capacitor having low deviation in dielectric properties
US09/861,290 US6556422B2 (en) 2000-07-05 2001-05-18 Dielectric ceramic composition, multi-layer ceramic capacitor using the same, and manufacturing method therefor
CN01116169.8A CN1198775C (en) 2000-07-05 2001-05-22 Dielectric ceramic composition, ceramic capacitor using the same and manufacture thereof
JP2001151942A JP3600553B2 (en) 2000-07-05 2001-05-22 Dielectric ceramic composition, multilayer ceramic capacitor using the same, and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2000-0038374A KR100372687B1 (en) 2000-07-05 2000-07-05 A method for manufacturing multilayer ceramic capacitor having low deviation in dielectric properties

Publications (2)

Publication Number Publication Date
KR20020004468A KR20020004468A (en) 2002-01-16
KR100372687B1 true KR100372687B1 (en) 2003-02-19

Family

ID=19676424

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2000-0038374A KR100372687B1 (en) 2000-07-05 2000-07-05 A method for manufacturing multilayer ceramic capacitor having low deviation in dielectric properties

Country Status (1)

Country Link
KR (1) KR100372687B1 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5146475B2 (en) * 2010-03-11 2013-02-20 Tdk株式会社 Dielectric ceramic composition and ceramic electronic component

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0684692A (en) * 1992-07-13 1994-03-25 Tdk Corp Multilayer ceramic chip capacitor
JPH1083932A (en) * 1996-07-19 1998-03-31 Murata Mfg Co Ltd Layered ceramic capacitor
KR19980070404A (en) * 1997-01-08 1998-10-26 무라따미치히로 Monolithic ceramic capacitors
JP2000058378A (en) * 1998-08-11 2000-02-25 Murata Mfg Co Ltd Laminated ceramic capacitor

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0684692A (en) * 1992-07-13 1994-03-25 Tdk Corp Multilayer ceramic chip capacitor
JPH1083932A (en) * 1996-07-19 1998-03-31 Murata Mfg Co Ltd Layered ceramic capacitor
KR19980070404A (en) * 1997-01-08 1998-10-26 무라따미치히로 Monolithic ceramic capacitors
JP2000058378A (en) * 1998-08-11 2000-02-25 Murata Mfg Co Ltd Laminated ceramic capacitor

Also Published As

Publication number Publication date
KR20020004468A (en) 2002-01-16

Similar Documents

Publication Publication Date Title
JP3600553B2 (en) Dielectric ceramic composition, multilayer ceramic capacitor using the same, and method of manufacturing the same
KR100464588B1 (en) Dielectric ceramic, methods for making and evaluating the same, and monolithic ceramic electronic component
KR100341442B1 (en) Monolithic ceramic capacitors
KR100375719B1 (en) Dielectric Ceramic Composition and Monolithic Ceramic Capacitor
KR100533580B1 (en) Dielectric ceramic, manufacturing method thereof, and multilayer ceramic capacitor
KR100841506B1 (en) Dielectric ceramic composition and manufacturing method thereof
KR100374470B1 (en) Ceramic capacitor and method for making the same
CN100565726C (en) Laminated ceramic capacitor
US20060023399A1 (en) Multilayer ceramic capacitor and manufacturing method thereof
JP4480367B2 (en) Dielectric porcelain and its manufacturing method, and multilayer electronic component and its manufacturing method
JP2002164247A (en) Dielectric ceramic composition and layered ceramic capacitor
EP0630032B1 (en) Non-reducible dielectric ceramic composition
JP4522025B2 (en) Dielectric porcelain, multilayer electronic component, and manufacturing method of multilayer electronic component
KR19980070404A (en) Monolithic ceramic capacitors
JP2004155649A (en) Dielectric ceramic, method of producing the same, and multilayer ceramic capacitor
JP3603607B2 (en) Dielectric ceramic, multilayer ceramic capacitor and method of manufacturing multilayer ceramic capacitor
KR100374471B1 (en) Dielectric Ceramic Material and Monolithic Ceramic Electronic Element
JP2004323315A (en) Dielectric ceramic composition, its production method, and multilayer ceramic capacitor obtained by using the same
KR100790682B1 (en) Glass compositions for low temperature sintering, glass frit, dielectric compositions and multilayer ceramic capacitor using the same
KR100380720B1 (en) A dielectric ceramic composition and multilayer ceramic capacitor using it
JP4511323B2 (en) Multilayer ceramic capacitor and manufacturing method thereof
KR100791753B1 (en) Ceramic capacitor and method for the manufacture thereof
KR20070089619A (en) Dielectric ceramic composition, electronic component and manufacturing method thereof
KR100372687B1 (en) A method for manufacturing multilayer ceramic capacitor having low deviation in dielectric properties
JP4508858B2 (en) Multilayer ceramic capacitor and manufacturing method thereof

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130111

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20131224

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20150202

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20160111

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20170102

Year of fee payment: 15

FPAY Annual fee payment

Payment date: 20180102

Year of fee payment: 16

FPAY Annual fee payment

Payment date: 20190103

Year of fee payment: 17

FPAY Annual fee payment

Payment date: 20200102

Year of fee payment: 18