KR100369994B1 - 8브이에스비 전송시스템의 디지탈 에프피엘엘 - Google Patents

Abstract

본 발명은 8VSB(Vestigial Sideband Modulation) 전송시스템을 이용한 그랜드 얼라이언스(Grand Alliance : G.A.) HDTV 수신기에 관한 것으로, 특히 8VSB 수신기의 FPLL에서 디지탈로 구현하여 주파수대 위상특성을 선형적으로 변화시킬수 있는 전송 시스템의 디지탈 FPLL에 관한 것이다.

상기 목적을 달성하기 위한 본 발명에 따른 전송시스템의 디지탈 FPLL은 제1, 2 비트주파수를 제외한 고주파 성분을 제거하는 제1 및 제2 LPF와, 상기 제1 및 제2 LPF 출력을 심볼주기로 샘플링하는 제1 및 제2 A/D변환기와, 상기 디지탈신호의 NTSC 인접채널의 영향을 제거하는 제1, 2NTSC 캐리어 제거필터와, 상기 제1NTSC 캐리어 제거필터의 출력을 위상으로 변화시켜 주며 고주파 성분을 제거하는 FIR LPF와, 상기 FIR LPF 출력의 주파수대 위상특성을 선형적으로 변화시키는 지연기와, 상기 지연기의 출력신호를 제어신호로 하여 상기 제2NTSC 캐리어 제거필터의 출력신호와 이를 부호반전된 신호를 선택 출력하는 MUX와, 상기 MUX에서 출력된 신호의 대역을 제한하는 FIR APC LPF와, 상기 FIR APC LPF의 디지탈 신호를 아날로그 신호로 변환하는 D/A변환기와, 상기 아날로그 신호의 고주파 성분을 제거하여 VCO를 제어하는 제3LPF로 구성되어 AFC 필터의 주파수대 위상특성을 선형적으로 가져갈 수 있고 손쉽게 게이트를 현저히 감소시킨 디지탈 ASIC를 구현할 수 있다.

Description

8브이에스비(VSB) 전송시스템의 디지탈 에프피엘엘(FPLL)

본 발명은 8VSB(Vestigial Sideband Modulation) 전송시스템을 이용한 그랜드 얼라이언스(Grand Alliance : G.A.) HDTV 수신기에 관한 것으로, 특히 8VSB 수신기의 FPLL에서 디지탈로 구현하여 주파수대 위상특성을 선형적으로 변화시킬 수 있는 전송 시스템의 디지탈 FPLL(Frequency Phase Locked Loop)에 관한 것이다. G.A.에서 여러가지 전송시스템중 다양한 실험을 통하여 결정한 전송시스템의 방식은 8VSB이다.

8VSB란 전송되는 신호의 레벨이 8개이고, 이를 공중파로 날려 보내기 위하여 사용하는 변조방식으로 VSB(Vestigial Side Band)를 사용한다.

방송국에서 디지탈 데이타를 8VSB로 변조하여 안테나를 통해 공중으로 날려 보내면 각 가정에 있는 HDTV 수신기로 이를 수신 및 복조하여 방송을 시청할 수 있는데 방송국에서 VSB 변조를 할때 수신기에서 신호를 정확히 복조하게 하기 위하여 파일럿(Pilot)을 실어서 공중으로 날려 보내게 된다.

HDTV 방송으로 사용되는 주파수가 현재의 NTSC(National Television System Committee) TV방송과 같은 주파수를 사용하게 되므로 NTSC 방송에 영향을 주지 않기 위하여 파일럿의 크기는 아주 작은값(8VSB의 8개의 신호레벨중 인접한 2개의 레벨간격은 '2'라고 할때 파일럿의 크기는 '1.25'이므로 전송신호의 파워를 0.3dB 증가시키도록 정해진다)을 가져야 한다.

제1도는 HDTV 수신부의 구성블럭도로써 일반적인 전송시스템의 수신장치를 설명하면 다음과 같다.

채널신호를 입력받아 제1로컬주파수(1st LO)를 생성하여 출력하는 주파수 합성기(2)와, 안테나(1)로 입력되는 신호와 제1로컬주과수를 곱하여 원하는 방송신호의 주파수를 출력하는 제1 믹서(3)와, 상기 제1 믹서의 출력신호에서 원하는 방송신호 성분만 통과시키고 나머지는 제거하는 BPF(Band Pass Filter)(4)와, 하기 VCO(Voltage Controlled Oscillator)(6)로 부터의 제2로컬주파수(2nd LO)와 상기 BPF(4)의 출력을 곱하여 원하는 방송신호의 주파수를 출력하는 제2믹서(5)와, 상기제2믹서(5)의 출력으로 부터 정보가 존재하는 대역만을 남기고 나머지 구간을 제거하는 SAW필터(7)와, 상기 SAW필터(7)의 출력을 증폭하는 IF 증폭기(Intermediate Frequency Ampliter)(8)와, 제3 로컬 오실레이터(11)의 중심주파수가 고정되어 있는 주파수를 90°위상 지연시키는 위상지연기(12)와, 상기 위상지연된 제3 로컬 오실레이터(11)의 출력신호와 상기 IF증폭기(8)에서 증폭된 신호를 곱하여 I신호를 출력하는 제3 믹서(9)와, 상기 중심주파수가 고정되어 있는 제3 로컬 오실레이터 (11)의 출력신호와 상기 IF증폭기(8)에서 증폭된 신호를 곱하여 Q신호를 출력하는 제4믹시(10)와, 2차 수동필터로 구성되어 상기 I신호 주파수를 위상으로 변화시켜주는 AFC필터(Automatic Frequency Control Filter)(13)와, 상기 AFC필터(13)의 출력신호의 부호를 측정하는 리미터(14)와, 상기 제4믹서(10)의 Q신호와 상기 리미터 (14)의 출력신호를 곱하여 출력하는 제5믹서(15)와, 상기 제5믹서(15)의 출력신호의 대역을 제한하는 APC필터(Automatic Phase Control Filter)(16)와, 상기 APC 필터(16) 출력신호의 제어에 의해 제2 로컬주파수(2nd LO)를 제2 믹서(5)로 출력하는 VCO(6)로 구성된다.

이와같이 구성된 일반적인 전송시스템의 수신장치의 동작은 다음과 갈다.

공중에 있는 방송신호는 안테나(1)를 거쳐 수신기에 입력된다.

또한 사용자가 선택하는 채널신호를 입력받은 주파수 합성기(2)는 제1 믹서(3)의 출력이 920MHz가 되도록 원하는 방송신호와의 주파수 차가 920MHz인 제1로컬주파수 신호를 생성한다.

상기 제1 믹서(3)는 안테나(1)와 주파수 합성기(2)의 출력을 곱하여안테나(1)로부터 입력되는 신호중 원하는 방송신호의 주파수를 920MHz가 되게한다.

이때, 상기 제1 믹서(3)의 출력신호를 받은 BPF(4)는 중심주파수가 920MHz로 정해져 있어 원하는 방송신호 성분만 통과시키고 나머지는 제거한다.

제2믹서(5)는 VCO(6)로 부터 입력되는 제2로컬주파수 신호와 상기 BPF(4)의 출력을 곱하여 원하는 방송신호의 주파수를 44MHz로 낮춘다.

HDTV 방송신호의 44MHz의 중간주파수로 부터 6MHz의 대역내에 모든 정보가 존재하므로 SAW 필터(7)에서 제2믹서(5)의 출력으로 부터 정보가 존재하는 6MHz의 대역만 남기고 나머지 구간을 모두 제거한다.

상기 SAW 필터(7)의 출력은 IF증폭기(8)에서 증폭되어 제3 및 제4 믹서(9)(10)에 입력된다.

한괸 중심주파수가 44MHz로 고정되어 있는 제3 로컬 오실레이터(11)의 출력은 제4 믹서(10)에 입력되어 IF증폭기(8)의 출력과 곱해져서 Q신호를 생성한다.

또한 제3 로컬 오실레이터(11)의 출력은 90°위상지연기(12)에서 위상이 지연되어 상기 제3믹서(9)에 입력되므로 상기 IF증폭기(8)의 출력신호와 곱해져서 I신호를 생성한다.

방송국에서 삽입한 파일럿의 주파수는 상기 IF증폭기(8)의 출력에서 정확하게 44MHz에 존재해야 나머지 수신단에서 정상동작을 하게 되는데 보통의 경우에 정확하게 44MHz가 아닐때가 많이 있다.

따라서 제3 로컬 오실레이터(11)의 출력주파수가 44MHz로 정해져 있으므로 IF증폭기(8)에서 파일럿의 출력주파수가 44MHz가 아닐 경우에는 제3, 4믹서의 출력에 그 차이에 해당하는 주파수만큼의 비트(Beat)가 존재하게 된다.

비트주파수(Beat Frequency)를 제거하기 위하여 FPLL을 사용하게 되는데 그 구성에 대해서는 제3믹서(9)의 출력인 I신호는 출력주파수가 Wo이고, IF증폭기(8)의 파일럿 출력주파수가 Wi일때 COS(Wi-Wo)t = COS △Wt가 된다.

여기서 △W = Wo - Wi(비트주파수)이다.

한펀 제4믹서(10)의 출력인 Q신호는 Sin △Wt의 형태를 가진다.

AFC필터(13)는 ±100KHz의 비트 주파수를 록킹할 수 있는 2차 수동필터로 구성되며 필터의 출력은 저역통과필터의 특성과 함께 주파수를 위상으로 변화시켜 주는 특성도 가지고 있어, 상기 I신호의 각각의 비트주파수에 대하여 제2도의 AFC 필터의 주파수대 위상특성 그래프와 같은 위상값을 출력한다.

이때 AFC필터(13)의 출력은 신호의 부호를 측정하는 리미터(14)에 입력된다.

상기 리미터(14)의 출력은 Q신호와 함께 제5믹서(15)에서 곱해져서 제3도의 출력특성 그래프와 같이 제5믹서(15)에서 출력한다.

상기 제5믹서(15)의 출력은 2KHz로 신호의 대역을 제한하는 APC필터(16)를 통과하여 VCO(6)를 제어한다.

상기에서 비트주파수가 존재하여 리미터(14)의 출력이 변할때 FLL(Frequency Locked Loop) 과정이라 하고, 상기 FLL이 끝나고 리미터(14)의 출력이 더이상 변하지 않을때 위상을 바로 잡아주는 PLL(Phase Locked Loop)이 시작된다.

이를 제4도의 FPLL 과정에 대한 그래프에 나타내었다.

상기 G.A.에서 채택한 8VSB 수신기의 아날로그 FPLL은 제5도에 도시된 구성블록도를 참조하여 설명하면 다음과 같다.

제3 로컬 오실레이터(11)의 중심주파수가 고정되어 있는 주파수를 90°위상 지연시키는 위상지연기(12)와, 상기 위상지연된 제3 로컬 오실레이터(11)의 출력신호와 상기 IF증폭기(8)에서 증폭된 신호를 곱하는 제3믹서(9)와, 상기 제3믹서(9)의 출력에서 비트 주파수를 제외한 고주파 성분을 제거하는 제1LPF(17)와, 상기 제1LPF(17) 출력신호를 심볼주기로 샘플링하는 제1 A/D변판기(18)와, 상기 샘플링된 디지탈 데이타의 NTSC 인접채널의 영향을 제거하는 제1NTSC 캐리어 제거필터 (19)와, 상기 NTSC 인접채널의 영향이 제거된 디지탈 신호를 아날로그 신호로 변환하는 제1 D/A변환기(20)와, 상기 아날로그 신호의 성분을 제거하는 제2 LPF(21)와, 상기 신호의 주파수를 위상으로 변환시켜 주는 AFC 필터(13)와, 상기 AFC필터(13)의 출력신호의 부호를 측정하는 리미터(14)와, 상기 IF증폭기(8)에서 증폭된 신호와 제3 로컬 오실레이터(11)의 출력신호를 곱하는 제4믹서(10)와, 상기 제4믹서 (10)의 출력에서 비트 주파수를 제외한 고주파 성분을 제거하는 제3 LPF(22)와, 상기 제2 LPF(22) 출력을 심볼주기로 샘플링하는 제2 A/D변환기(23)와, 상기 샘플링된 디지탈 데이타의 NTSC 인접채널의 영향을 제거하는데 제2 NTSC 캐리어 제거필터 (24)와, 상기 NTSC 인접채널의 영향이 제거된 디지탈 신호를 아날로그 신호로 변환하는 제2 D/A변환기(25)와, 상기 아날로그 신호의 고주파 성분을 제거하는 제4 LPF(26)와, 상기 제4 LPF(26) 출력과 리미터(14) 출력을 곱하여 출력하는 제5 믹서(15)와, 상기 제5 믹서(15)의 출력신호의 대역을 제한하는 APC필터(16)로 구성된다.

상기와 같이 구성된 종래 기술에 따른 아날로그 FPLL은 제5도에 도시된 바와같이 제3 로컬 오실레이터(11)의 출력이 제4 믹서(10)와 90°위상지연기(12)로 입력된다.

상기 제3 믹서(9)는 증폭된 신호와 상기 제3 로컬 오실레이터(11)의 출력신호가 90°위상지연된 신호를 곱하여 출력하고 제4 믹서(10)는 상기 증폭된 신호와 제3 로컬 오실레이터(11)의 출력신호를 곱하여 출력한다.

상기 제4 믹서(10)의 출력신호는 제1 및 제3 LPF(17)(22)에서 비트주파수를 제외한 고주파 성분을 제거하기 위한 것이고, 제1 및 제2 A/D변한기(18)(23)에서는 상기 제1 및 제3 LPF(17)(22)를 통과한 출력신호를 심볼주기로 샘플링한다.

이때 샘플링된 디지탈 신호에서 NTSC 인접채널의 영향을 제거하기 위하여 제1, 2 NTSC 캐리어 제거필터(19)를 사용한다.

상기 제1 및 제2 D/A변환기(20)(25)에서 상기 디지탈 신호를 아날로그 신호로 변환해서 제2 및 제4 LPF(21)(26)에서 고주파 성분을 제거한다.

상기 제2LPF(21)의 출력신호는 AFC필터(13)를 통하여 LPF의 기능과 합께 주파수를 위상으로 변한시켜 주며 리미터(14)에서 상기 AFC필터(13)의 출력신호의 부호를 측정한다.

상기 리미터(14)의 출력신호와 상기 제4LPF(26)의 출력신호가 제5믹서(15)에서 곱해져서 2KHz 신호의 대역을 제한하는 APC필터(16)를 통과하여 VCO(6)를 제어한다. 이와같이 구성된 종래기술에 따른 아날로그 FPLL은 NTSC 채널을 제거하기 위하여 A/D변환기와 D/A변환기를 사용하고 있어 H/W의 증가와 AFC 필터를 아날로그로구성하여 주파수대 위상특성이 비선형적인 문제점이 발생된다.

따라서, 본 발명은 상기 종래 기술에 따른 아날로그 FPLL의 문제점을 해결하기 위하여 안출한 것으로, 본 발명의 목적은 디지탈로 구현하여 주파수대 위상특성이 선형적인 특성으로 변화될 수 있는 8VSB 전송시스템의 디지탈 FPLL을 제공하는데 있다.

상기 목적을 달성하기 위한 본 발명에 따른 8VSB 전송시스템의 디지탈 FPLL은, 제1 및 제2 비트주파수를 제외한 고주과 성분을 제거하는 제1 및 제2 LPF와, 상기 제1 및 제2 LPF출력을 심볼주기로 샘플링하는 제1 및 제2 A/D변한기와, 상기 디지탈신호의 NTSC 인접채널의 영향을 제거하는 제1 및 제2 NTSC 캐리어 제거필터와, 상기 제1 NTSC 캐리어 제거필터의 출력을 위상으로 변화시켜 주며 고주파 성분을 제거하는 FIR LPF와, 상기 FIR LPF 출력의 주파수대 위상특성을 선형적으로 변화시키는 지연기와, 상기 지연기의 출력신호를 제어신호로 하여 상기 제2NTSC 캐리어 제거필터의 출력신호와 이를 부호반전된 신호를 선택 출력하는 MUX와, 상기 MUX에서 출력된 신호의 대역을 제한하는 FIR APC LPF와, 상기 FIR APC LPF의 디지탈 신호를 아날로그 신호로 변환하는 D/A변환기와, 상기 아날로그 신호의 고주파 성분을 제거하여 VCO를 제어하는 제3LPF로 구성됨을 특징으로 한다.

또한, 본 발명에 따른 8VSB 전송시스템의 디지탈 FPLL은, 제3 로컬 오실레이터의 고정되어 있는 중심부파수의 위상을 90°지연시키는 위상지연기와; 상기 위상지연기에서 위상 지연된 제3 로컬 오실레이터의 출력신호와, 상기 IF증폭기에서 증폭된 신호를 믹싱(Mixing)하는 제1 믹서와; 상기 IF증폭기에서 증폭된 출력신호와제3 로컬 오실레이터의 출력신호를 믹싱하는 제2 믹서와; 상기 제1 및 제2믹서에 대한 각각의 출력에서 비트주파수를 제외한 고주파 성분을 제거하는 제1 및 제2LPF와; 상기 게1 및 제2LPF의 출력신호를 심볼(symbol)주기로 샘플링하는 제1 및 제2 A/D변환기와; 상기 제1 및 제2 A/D변환기에서 샘플링된 디지탈 데이타의 NTSC 인접채널의 영향을 제거하고 자체 위상 특성에 대한 영향으로 인한 효과를 제거하기 위한 제1 및 제2 IIR LPF와; 상기 제1 IIR LPF 출력의 주파수대 위상특성을 선형적으로 변화시키는 지연기와; 상기 제2 IIR LPF 출력신호값을 반전시키는 부호반전기와; 상기 지연기에서 출력되는 신호에 따라 상기 부호반전기에서 입력되는 디지탈 신호를 선택 출력하는 MUX와; 상기 MUX에서 선택 출력된 디지탈 신호를 아나로그 신호로 변환하는 D/A변환기와; 상기 D/A변환기에서 출력되는 아나로그 신호의 고주파 성분을 제거하여 VCO를 제어하는 제3LPF로 구성됨을 특징으로 한다.

또한, 본 발명에 따른 8VSB 전송시스템의 디지탈 FPLL은 제3 로컬 오실레이터의 고정되어 있는 중심주파수의 위상을 90°지연시키는 위상지연기와; 상기 위상지연기에서 위상지연된 제3 로컬 오실레이터의 출력신호와 IF증폭기에서 증폭된 신호를 믹싱하는 제1 믹서와; 상기 IF증폭기에서 증폭된 신호와 상기 제3 로컬 오실레이터의 출력신호를 믹싱하는 제2믹서와; 상기 제1 및 2믹서에 대한 각각 출력신호중 비트주파수를 제외한 고주파 성분을 제거하는 제1 및 제2 LPF와; 상기 제1, 2LPF의 각각의 출력신호를 심볼주기로 각각 샘플링하는 제1 및 제2 A/D변환기와; 상기 제1 A/D변환기에 출력되는 디지탈 신호를 반전시키는 부호반전기와; 상기 제2 A/D변환기에서 출력되는 디지탈 신호의 주파수를 위상으로 변환시키는 2TAP IIRLPF와; 상기 2TAP IIR LPF의 출력신호에 따라 상기 부호반전기에서 입력되는 디지탈 신호를 선택 출력하는 MUX와; 상기 MUX에서 선택 출력된 디지탈 신호를 아나로그 신호를 변환시키는 D/A변환기와; 상기 D/A변환기에서 출력되는 아나로그 신호의 고주파 성분을 제거하여 VCO를 제어하는 제3LPF로 구성됨을 특징으로 한다.

이하, 첨부된 도면을 참조하여 본 발명에 따른 전송시스템의 디지탈 FPLL을 상세히 설명한다.

제6도는 본 발명에 따른 디지탈 FPLL 구성블록도로써, 제3 로컬 오실레이터 (101)의 중심주파수가 고정되어 있는 주파수를 90°위상지연시키는 위상지연기 (103)와, 상기 위상 지연된 제3 로컬 오실레이터(101)의 출력신호와 증폭기에서 증폭된 신호를 곱하여 출력하는 제1 믹서(104)와, 상기 제1 믹서(104)의 출력에서 비트주파수를 제외한 고주파 성분을 제거하는 제1 LPF(108)와, 상기 제1 LPF(108)의 출력신호를 심볼주기(10.76MHz)로 샘플링하는 제1 A/D변환기(109)와, 상기 샘플링된 디지탈 데이타에서 NTSC 인접채널의 영향을 제거하여 10비트 I' 신호를 출력하는 제1 NTSC 캐리어 제거필터(110)와, 상기 10비트 I' 신호의 주파수를 위상으로 변화시켜 주며 고주파 성분을 제거하는 FIR LPF(111)와, 상기 10비트의 디지탈 데이타에서 부호비트(1Bit)인 최상위 비트만을 지연시키는 지연기(112)와, 상기 제3로컬 오실레이터(101)의 출력신호와 증폭기에서 증폭된 신호를 곱하여 출력하는 제2믹서(102)와, 상기 제2믹서(102)의 출력에서 비트주파수를 제외한 고주파 성분을 제거하는 제2LPF(105)와, 상기 제2LPF(105)의 출력신호를 심볼주기(10.76MHz)로 샘플링하는 제2 A/D변환기(106)와, 상기 샘플링된 디지탈 데이타에서 NTSC 인접채널의 영향을 제거하여 Q' 신호를 출력하는 제2NTSC 캐리어 제거필터(107)와, 상기 Q' 신호의 부호를 바꾸는 부호반전기(113)와, 상기 지연기(112)의 출력을 제어신호로 하여 부호반전기(113)에서 부호반전된 Q' 신호 또는 제2NTSC 캐리어 제거필터(107)에서 출력된 Q' 신호를 선택 출력하는 MUX(114)와, 상기 MUX(114)에서 출력된 신호의 대역을 제한하는 FIR APC LPF(115)와, 상기 FIR APC LPF(115)의 디지탈 신호를 아날로그 신호로 번환하는 D/A변환기(116)와, 상기 변환된 아날로그 신호의 고주파 성분을 제거하여 VCO를 제어하는 제3LPF(117)로 구성된다.

이와같이 구성된 본 발명에 따른 디지탈 FPLL의 동작을 살려보면 제6도에 도시된 바와같이 제3 로컬 오실레이터(101)의 출력이 제2믹서(102)로 입력되며 또한 위상지연되어 제1 믹서(104)로 입력된다.

상기 제1 및 제2 믹서(102)(104)의 출력은 비트주파수를 제외한 고주파 성분을 제거하기 위하여 각각 제1 및 제2 LPF(105)(108)를 통과하고, 제1, 2A/D변환기 (106)(109)에서 상기 제1 및 제2 LPF(105)(108)의 출력신호를 심볼주기(10.76MHz)로 샘플링한다.

이때 샘플링된 디지탈 신호에서 NTSC 인접채널의 영향을 제거하기 위하여 제1, 2NTSC 캐리어 제거필터(107)(110)를 사용한다.

상기 제2NTSC 캐리어 제거필터(107)의 출력은 Q' 신호이고, 제1NTST 캐리어 제거필터(110)의 출력은 I' 신호이다.

이 I' 신호는 아날로그 AFC 필터의 저역통과 필터의 역할을 대신하는 FIR LPF(111)를 통과한다.

이때, 전송신호중 파일럿을 제외한 모든신호(데이타포함)는 FPLL에서 잡음이 되므로 상기 FIR LPF(111)에서는 데이타에 의한 영향을 줄이기 위하여 대역폭을 6MHz 이하로 줄이는 것이 효과적이다.

종래의 아날로그 AFC필터의 주파수대 위상특성은 디지탈에서는 간단한 지연소자를 사용하면 제7도의 선형주파수대 위상특성 그래프와 같은 선형특성을 얻을 수 있다. 따라서 현재 사용하고 있는 10비트 디지탈 데이타에서 신호의 부호를 결정하는 최상위 1비트만 FIR LPF(111)에서 지연기(112)로 입력하면 아날로그 FPLL에 사용한 리미터는 필요없게 된다.

또한 아날로그 FPLL에 사용된 믹서 대신에 상기 제2NTSC 캐리어 제거필터(107)에서 출력된 Q' 신호를 부호반전기(113)에 통과시켜 부호를 바꾸어 주어 MUX(114)에 입력시키고 또한 Q' 신호를 그냥 MUX(114)에 입력시켜 상기 지연기(112)의 출력신호를 MUX(114)의 제어신호로 사용한다.

상기 MUX(114)의 출력은 2KHz로 신호의 대역을 제한하는 아날로그 FPLL의 APC필터와 같은 특성을 갖는 FIR APC LPF(115)를 통과하여 D/A변환기(116)에서 아날로그 신호로 변환되어 제3LPF(117)에서 고주파 성분이 제거되어 제1도의 VCO(6)를 제어하면 된다.

또한 제2실시예로 제8도와 같이, 상기 MUX(114)의 출력을 D/A변환기(118)예서 아날로그신호로 변환하여 APC필터와 같은 특성을 갖는 APC LPF(119)에 의해 VCO(6)를 제어한다.

그러므로 상기 D/A 변환기(118)의 출력중 고주파 성분을 제거하기 위한 아날로그 LPF(117)의 기능과 FIR APC LPF(115)의 기능을 동시에 수행하게 된다.

즉, 2개의 LPF(115)(117)를 하나의 LPF(119)로 구성할 수 있다,

또한, 제3실시예로 제9도와 같이 상기 MUX(114)의 출력을 D/A변환기(118)를 사용하지 않고, 심볼주기(10.76MHz)를 기본펄스 폭으로한 펄스폭 변조(PWM : Pulse Width Modulation)를 수행하는 펄스폭 변조기(120)를 통과시킨후 제8도의 APC LPF(119)와 같은 기능을 수행하는 APC LPF(121)에 입력시켜 APC LPF(121)의 출력으로 VCO(6)를 제어할 수 있다.

상기 제3실시예의 펄스폭 변조기(120)는 제2실시예의 D/A변환기(118)에 입력되는 10비트 데이타를 제10도와 같이 0에서 5V 사이의 전압으로 바꾸어 주는 대신에 제11도에서 처럼 10비트의 입력 데이타의 값을 심볼주파수(10.76MHz)를 기준으로 펄스폭을 변화시켜 준다.

이렇게 하면 D/A 변환기를 사용하지 않은 APC LPF(121)의 출력과 제8도의 LPF(117)의 출력은 같은 의미를 갖는 데이타를 얻을 수 있다.

선형적으로 할 수 있고, ASIC(Application Specific Intergrated Circuits)구현시 게이트수를 현저하게 감소시켜 아나로그 ASIC보다 손쉬운 디지탈 ASIC를 사용할 수 있다.

제12도는 본 발명의 제4실시예에 따른 8VSB 전송시스템의 디지탈 FPLL의 구성블록도로써, 위상지연기(103)는 제3 로컬 오실레이터(101)의 고정되어 있는 중심주파수의 위상을 90°지연시키고, 제1 믹서(104)에서는 상기 위상지연기(103)에서 90°위상지연된 제3 로컬 오실레이터(101)의 출력신호와 IF증폭기(8)에서 증폭된신호를 믹싱(Mixing)한다.

한편, 상기 IF증폭기(8)에서 증복된 출력신호와 상기 제3로컬 오실레이터 (101)의 출력신호를 제2믹서(102)에서 믹싱되고, 상기 제1 및 제2 믹서(102, 104)에서 믹싱된 신호는 각각 제1 및 제2 LPF(105, 108)에서 비트 주파수를 제외한 고주파 성분을 제거하고 출력한다.

상기 고주파 성분이 제거된 신호는 제1 및 제2 A/D변환기(106, 109)에서 각각 심볼주기로 샘플링하고, 상기 샘플링된 신호는 제1, 2IIR LPF(122, 123)에서 디지탈 데이타의 NTSC 인접채널의 영향을 제거하고 자체 위상특성에 대한 영향으로 인한 효과를 재거한다.

상기 재1IIR LPF(122)출력의 주파수대 위상특성을 지연기에서 선형적으로 변화시키고, 상기 제2IIR LPF(123)의 출력신호를 부호반전기(113)에서 반전시켜 상기 두 출력신호가 MUX(114)로 인가되어 데이타를 선택 출력한다.

여기서 상기 MUX(114)에서 선택 출력된 디지탈 신호는 D/A변환기(116)애시 아나로그 신호로 변한되어 상기 아나로그 신호의 고주파 성분을 제거하여 제3LPF(117)에서 VCO를 제어하도륵 구성된다.

상기와 같이 구성된 본 발명의 제4실시예에 따른 8VSB 전송시스템의 디지탈 FPLL의 동작을 설명하연 다음과 같다.

먼저 제12도에 도시된 바와같이, A/D변환기(106)(109)의 출력에 IIR LPF(122, 123)를 사용한다.

상기 IIR LPF(122, 123)는 제2실시예의 FIR LPF(111)보다 탭(TAP)수를 작게할 수 있어 아이직(ASIC) 설계시 게이트수를 줄여 주는 효과가 있다.

따라서, IIR LPF(122, 123)를 아나로그 FPLL에서 AFC 필터의 대역제한의 기능으로 사용하고, IIR LPF(122)의 출력중 최상위 1비트를 지연기(112)에 입력한다.

이때, 상기 지연기(112)의 역할은 제6도의 지연기(112)와 같다.

또한 지연기(112)의 출력의 주파수대 위상특성도 제7도와 같다.

상기 IIR LPF(123)의 자체 위상특성에 대한 영향으로 인한 효과를 없애기 위하여 A/D변환기(106)의 출력에 IIR LPF(123)과 같은 구조를 갖는 IIR LPF(203)을 연결한다.

제8도에서는 NTSC 인접채널의 영향을 줄이기 위한 NTSC 캐리어 제거필터 (108)(110)가 사용되지 않는다. 왜냐하면, 상기 두개의 IIR LPF(122)(123)이 상기 역할도 수행하기 때문이다.

제13도는 본 발명의 제5실시예에 따른 8VSB 전송시스템의 디지탈 FPLL의 구성블록도로써, 제3 로컬 오실레이터의 고정되어 있는 중심주파수의 위상을 90°지연시키는 위상지연기(103)와; 상기 위상지연기(103)에서 위상지연된 제3로컬 오실레이터의 (101)출력신호와 IF증폭기에서 증폭된 신호를 믹싱하는 제1 믹서(102)와; 상기 IF증폭기에서 증폭된 신호와 상기 제3 로컬 오실레이터(101)의 출력신호를 믹싱하는 제2믹서(104)와; 상기 제1 및 제2 믹서(102, 104)에 대한 각각 출력신호중 비트 주파수를 제외한 고주파 성분을 제거하는 제1, 2LPF(105, 108)와; 상기 제1 및 제2 LPF(105, 108)의 각각의 출력신호를 심볼주기로 각각 샘플링하는 제1 및 제2 A/D변환기(106, 109)와; 상기 제1 A/D변환기(106)에 출력되는 디지탈 신호를반전시키는 부호반전기(113)와; 상기 제2A/D변환기(109)에서 출력되는 디지탈 신호의 주파수를 위상으로 변환시키는 2TAP IIR LPF(124)와; 상기 2TAP IIR LPF(124)의 출력신호에 따라 상기 부호반전기(113)에서 입력되는 디지탈 신호를 선택 출력하는 MUX(114)와; 상기 MUX(114)에서 선택 출력된 디지탈 신호를 아나로그 신호를 변환시키는 D/A변환기(116)와; 상기 D/A변환기(116)에서 출력되는 아나로그 신호의 고주파 성분을 제거하여 VCO를 제어하는 제3LPF(117)로 구성된다.

상기와 같이 구성된 본 발명의 제5실시예에 따른 8VSB 전송시스템의 디지탈 FPLL의 동작을 설명하면 다음과 같다.

먼저, 제1도에 도시된 종래기술에 사용된 2차 수동 AFC 필터(13)와 같은 대역 특성 및 주파수대 위상특성을 갖는 2TAP IIR LPF(124)를 사용한다.

상기 2TAP IIR LPF(124)의 출력의 주파수대 위상특성은 제2도와 같다.

제13도의 디지탈 FPLL에서는 지연소자인 지연기를 사용하지 않고 2TAP IIR LPF(124)의 출력의 최상위 1비트를 MUX(114)의 제어신호로 사용한다.

또한 LPF(117)를 비트 주파수만 통과시키는 대역특성을 갖도록 설계하면 제6도의 NTSC 캐리어 제거필터(110)가 필요없게 된다.

또한 2TAP IIR LPF(124)의 대역특성을 NTSC 인접채널의 영향을 줄이도록 설계하면 제6도와 NTSC 캐리어 제거필터(110)가 필요없다.

그리고, 제13도와 같이 디지탈 FPLL을 구성하면 AFC 필터(2TAP IIR LPF)의 주파수대 위상특성은 비선형성을 갖지만 ASIC 설계시 게이트의 현저한 감소효과를 가져온다.

제1도는 일반적인 HDTV 수신기의 구성블록도

제2도는 제1도에 따른 AFC필터의 주파수대 위상특성 그래프

제3도는 제1도에 따른 믹서의 출력특성그래프

제4도는 제1도에 따른 FPLL 과정을 나타낸 그래프

제5도는 종래 기술에 따른 아나로그 FPLL 구성블록도

제6도는 본 발명의 제1실시예에 따른 8VSB 전송시스템의 디지탈 FPLL의 구성블록도

제7도는 본 발명에 따른 8VSB 전송시스템의 디지탈 FPLL의 선형주파수대 위상특성그래프

제8도는 본 발명의 제2실시예에 따른 8VSB 전송시스템의 디지탈 FPLL의 부분 블록구성도

제9도는 본 발명의 제3실시예에 따른 8VSB 전송시느템의 디지탈 FPLL의 부분 블록구성도

제10도는 제8도에 따른 D/A 변환기의 입/출력 그래프

제11도는 제9도에 따른 펄스폭 변조기의 입/출력 그래프

제12도는 본 발명의 제4실시예에 따른 8VSB 전송시스템의 디지탈 FPLL의 구성블록도

제13도는 본 발명의 제5실시예에 따른 8VSB 전송시스템의 디지탈 FPLL의 구성블록도

*도면의 주오 부분에 대한 부호의 설명*

101 : 제3 로컬 오실레이터 102, 104 : 제1 및 제2 믹서

103 : 위상지연기 105, 108, 117 : 제1, 2, 3 LPF

106, 109 : 제1 및 제2 A/D변환기 107, 110 : NTSC 캐리어 제거필터

111 : FIR LPF 112 : 지연기

113 : 부호반전기 114 : MUX

115 ; FIR APC LPF 116, 118 : D/A 변환기

119, 121 : APC LPF 120 : 펄스폭 변조기

122, 123 : 제1, 2IIR LPF 124 : 2TAP IIR LPF

Claims (5)

1. HDTV 수신단에서는 신호를 정확하게 복조하기 위한 파일럿의 주파수가 보통 차이가 발생되는테 그 차이에 해당하는 비트 주파수를 제거하기 위한 디지탈 FPLL에 있어서,

   제1, 2 비트주파수를 제외한 고주파 성분을 제거하는 제1 및 제2 LPF와,

   상기 제1 및 제2 LPF 출력을 심볼주기로 샘플링하는 제1 및 제2 A/D변환기와,

   상기 디지탈신호의 NTSC 인접채널의 영향을 제거하는 제1, 2 NTSC 캐리어 제거필터와,

   상기 제1NTSC 캐리어 제거필터의 출력을 위상으로 변화시켜 주며 고주파 성분을 제거하는 FIR LPF와,

   상기 FIR LPF 출력의 주파수대 위상특성을 선형적으로 변화시키는 지연기와,

   상기 지연기의 출력신호를 제어신호로 하여 상기 제2NTSC 캐리어 제거필터의 출력신호와 이를 부호반전된 신호를 선택 출력하는 NUX와,

   상기 MUX에서 출력된 신호의 대역을 제한하는 FIR APC LPF와,

   상기 FIR APC LPF의 디지탈 신호를 아날로그 신호로 변환하는 D/A 변환기와,

   상기 아날로그 신호의 고주파 성분을 제거하여 VCO를 제어하는 제3LPF로 구성됨을 특징으로 하는 8VSB 전송시스템의 디지탈 FPLL.
2. 제1항에 있어서, 상기 MUX에서 출력된 디지탈 신호를 아날로그 신호로 변환하는 D/A 변환기와,

   상기 아날로그 신호출력중 고주파 성분제거 및 신호의 대역을 제한하는 APC LPF로 구성됨을 특징으로 하는 8VSB 전송시스템의 디지탈 FPLL.
3. 제1항에 있어서, 상기 MUX의 출력을 심볼주기의 기본펄스 폭으로 한 펄스폭 변조를 수행하는 펄스폭 변조기와,

   상기 변조된 신호중 고주파 성분제거 및 신호의 대역을 제한하는 APC LPF로 구성됨을 특징으로 하는 8VSB 전송시스템의 디지탈 FPLL.
4. 제3 로컬 오실레이터의 고정되어 있는 중심부파수의 위상을 90°지연시키는 위상지연기와;

   상기 위상지연기에서 위상 지연된 제3 로컬 오실레이터의 출력신호와, 상기 IF증폭기에서 증폭된 신호를 믹싱(Mixing)하는 제1 믹서와;

   상기 IF증폭기에서 증폭된 출력신호와 제3 로컬 오실레이터의 출력신호를 믹싱하는 제2믹서와;

   상기 제1 및 제2 믹서에 대한 각각의 출력에서 비트주파수를 제외한 고주파 성분을 제거하는 제1 및 제2 LPF와;

   상기 제1 및 제2 LPF의 출력신호를 심볼(symbol)주기로 샘플링하는 제1 및 제2 A/D변환기와;

   상기 제1 및 제2 A/D변환기에서 샘플링된 디지탈 데이타의 NTSC 인접채널의 영향을 제거하고 자체 위상 특성에 대한 영향으로 인한 효과를 제거하기 위한 제1 및 제2 IIR LPF와;

   상기 제1 IIR LPF 출력의 주파수대 위상특성을 선형적으로 변화시키는 지연기와;

   상기 제2 IIR LPF 출력신호값을 반전시키는 부호반전기와;

   상기 지연기에서 출력되는 신호에 따라 상기 부호반전기에서 입력되는 디지탈 신호를 선택 출력하는 MUX와;

   상기 MUX에서 선택 출력된 디지탈 신호를 아나로그 신호로 변환하는 D/A변환기와;

   상기 D/A변환기에서 출력되는 아나로그 신호의 고주파 성분을 제거하여 VCO를 제어하는 제3LPF로 구성됨을 특징으로 하는 8VSB 전송시스템의 디지탈 FPLL.
5. 제3 로컬 오실레이터의 고정되어 있는 중심주파수의 위상을 90°지연시키는 위상지연기와;

   상기 위상지연기에서 위상지연된 제3 로컬 오실레이터의 출력신호와 IF 증폭기에서 증폭된 신호를 믹싱하는 제1 믹서와;

   상기 IF증폭기에서 증폭된 신호와 상기 제3 로컬 오실레이터의 출력신호를 믹싱하는 제2믹서와;

   상기 제1, 2 믹서에 대한 각각 출력신호중 비트주파수를 제외한 고주파 성분을 제거하는 제1 및 제2 LPF와;

   상기 제1 및 제2 LPF의 각각의 출력신호를 심볼주기로 각각 샘플링하는 제1 및 제2 A/D변환기와;

   상기 제1 A/D변환기에 출력되는 디지탈 신호를 반전시키는 부호반전기와;

   상기 제2 A/D변환기에서 출력되는 디지탈 신호의 주파수를 위상으로 변환시키는 2TAP IIR LPF와;

   상기 2TAP IIR LPF의 출력신호에 따라 상기 부호반전기에서 입력되는 디지탈 신호를 선택 출력하는 MUX와;

   상기 MUX에서 선택 출력된 디지탈 신호를 아나로그 신호를 변환시키는 D/A 변환기와;

   상기 D/A변환기에서 출력되는 아나로그 신호의 고주파 성분을 제거하여 VCO를 제어하는 제3LPF로 구성됨을 특징으로 하는 8VSB 전송시스템의 디지탈 FPLL.