KR100369490B1 - 이동 통신 단말 및 송신 비트 레이트 판별 방법 - Google Patents

이동 통신 단말 및 송신 비트 레이트 판별 방법 Download PDF

Info

Publication number
KR100369490B1
KR100369490B1 KR10-1999-0019399A KR19990019399A KR100369490B1 KR 100369490 B1 KR100369490 B1 KR 100369490B1 KR 19990019399 A KR19990019399 A KR 19990019399A KR 100369490 B1 KR100369490 B1 KR 100369490B1
Authority
KR
South Korea
Prior art keywords
bit rate
transmission bit
decoding
data
rate
Prior art date
Application number
KR10-1999-0019399A
Other languages
English (en)
Other versions
KR19990088640A (ko
Inventor
구로이와코이치
히키타마히로
Original Assignee
후지쯔 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 후지쯔 가부시끼가이샤 filed Critical 후지쯔 가부시끼가이샤
Publication of KR19990088640A publication Critical patent/KR19990088640A/ko
Application granted granted Critical
Publication of KR100369490B1 publication Critical patent/KR100369490B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B7/00—Radio transmission systems, i.e. using radiation field
    • H04B7/24—Radio transmission systems, i.e. using radiation field for communication between two or more posts
    • H04B7/26—Radio transmission systems, i.e. using radiation field for communication between two or more posts at least one of which is mobile
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0045—Arrangements at the receiver end
    • H04L1/0046—Code rate detection or code type detection
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0045—Arrangements at the receiver end
    • H04L1/0054—Maximum-likelihood or sequential decoding, e.g. Viterbi, Fano, ZJ algorithms
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056—Systems characterized by the type of code used
    • H04L1/0067—Rate matching
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056—Systems characterized by the type of code used
    • H04L1/0071—Use of interleaving
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0262—Arrangements for detecting the data rate of an incoming signal
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056—Systems characterized by the type of code used
    • H04L1/0059—Convolutional codes
    • H04L1/006—Trellis-coded modulation

Abstract

본 발명은 회로 규모의 감소에 따른 소형화 및 저소비 전력화를 실현할 수 있게 하는 통신 단말을 제공하는 것을 목적으로 한다.본 발명의 통신 단말은, 기지국으로부터 전송되는 부호화된 데이터를 수신하고, 기지국에서 선택된 송신 비트 레이트를 검출하는 통신 단말이며, 송신 비트 레이트를 추정하고 추정된 송신 비트 레이트를 출력하는 레이트 추정 수단과; 추정된 송신 비트 레이트로 부호화된 수신 데이터를 복호화하고, 복호화 데이터를 출력하는 복호화 수단과; 복호화 데이터를 다시 부호화하고, 재부호화된 데이터를 출력하는 재부호화 수단을 포함하며, 여기서, 복호화 수단은 재부호화된 데이터를 기초로 상기 복호화 데이터를 출력하는 것인 구성을 갖는다.

Description

이동 통신 단말 및 송신 비트 레이트 판별 방법{MOBILE COMMUNICATION TERMINAL AND TRANSMISSION BIT RATE DETERMINATION METHOD}
본 발명은 이동 통신 시스템에 있어서 기지국에서 설정된 송신 비트 레이트를 판별하는 이동 통신 단말 및 그 송신 비트 레이트 판별 방법에 관한 것이다.
이동 통신에서는 한정된 주파수 자원으로 가능한 한 많은 이용자를 수용할 수 있는 액세스 방식이 요구되고 있다. 이 액세스 방식에는 예를 들면, 주파수 분할 다중 액세스(FDMA), 시분할 다중 액세스(TDMA), 코드 분할 다중 액세스(CDMA)등이 있다. 상기 FDMA, TDMA에서는 각 무선 채널, 슬롯을 항상 1개의 무선국이 전유하는 한편, 상기 CDMA에서는 신호에 고유의 부호를 겹침으로써 광대역의 무선 채널을 다수의 이용자가 공유한다.
현재, 일본에서는 FDMA, TDMA를 사용한 이동 통신 시스템이 실용화되고 있는 한편, 다른 시스템으로부터의 간섭이나 방해에 강하고, 또한 신호가 부호를 겹침으로써 변환되기 때문에 높은 비화성을 유지할 수 있는 등의 관점에서 CDMA를 사용한 이동 통신 시스템의 실용화가 요구되고 있다.
이하, 종래의 이동 통신 시스템에 있어서 기지국에서 설정된 송신 비트 레이트를 이동 통신 단말내에서 판별하는 방법, 즉 송신 비트 레이트 판별 방법을 설명한다.
일반적으로, 상기 CDMA(코드 분할 다중 액세스)를 사용한 이동 통신 시스템에 있어서, 기지국이 이동 통신 단말과 통신을 행하는 경우 통화 채널에서는 음성 데이터나 제어 데이터 등의 전송이 행해진다. 상기 통화 채널에서는 음성 데이터나 제어 데이터 등을 9.6kbps, 4.8kbps, 2.4kbps 및 1.2kbps로 전송 가능하게 하고, 이 4종류로 가변 송신 비트 레이트를 실현하고 있다.
우선, 기지국은 통신 채널의 정보 비트에 에러 검출용 부호(예를 들면, CRC: Cyclic Redundancy Check) 및 테일(tail) 비트를 부가하며, 상기 CRC는 송신 비트 레이트가 9.6kbps, 4.8kbps일 때만 부가한다. 다음에 기지국은 CRC 및 테일 비트가 부가된 통신 채널의 정보 비트에 에러 정정을 위한 중첩 부호(convolutional code)를 부가하여(정보 비트를 부호화하여) 송신 심벌을 생성하고, 선택 지정하는 송신 비트 레이트(9.6kbps, 4.8kbps, 2.4kbps 및 1.2kbps중 어느 1개)에 따라 송신 심벌을 반복하여 출력한다. 이 때, 상기 송신 비트 레이트가 9.6kbps인 경우는 송신 심벌이 1회 출력되고, 4.8kbps인 경우는 2회 출력되며, 2.4kbps인 경우는 4회 출력되고, 1.2kbps인 경우는 8회 출력된다(이동 통신 단말에서 송신 비트 레이트를 판별할 때의 비트수를 동일하게 하기 위함). 그 후, 상기 송신 심벌에 인터리브 처리를 행하고, 추가로 이동 통신 단말에서 동기를 취하기 위한 이용자 식별 코드인 롱 코드로 스크램블 처리를 행하며, 전력 제어를 위한 비트를 삽입한다. 기지국은 상기의 모든 처리가 종료된 후 스펙트럼을 넓은 대역으로 확산하고, 변조하여 데이터를 송신한다. 한편, 상기 비트는 이동 통신 단말마다 송신 전파의 강약을 제어하는 비트로서, 기지국에 가까운 단말에는 약한 전파가 출력되도록 하는 반면, 반대로 먼 단말에는 강한 전파가 출력되도록 각각 제어하며, 기지국에서 수신하는 전파가 동일한 정도가 되도록 제어하고 있다.
상기한 바와 같이 스펙트럼 확산에 따른 이동 통신 시스템에 있어서, 이동 통신 단말에서는 이하와 같은 동작이 행해진다. 이 시점에서 단말측은 기지국에서 설정된 송신 비트 레이트를 인식하지 않으며, 도 1에는 종래의 이동 통신 단말에서 송신 비트 레이트를 판별하기 위한 주요 구성 부분이 도시되어 있다.
우선, 단말에서는 수신한 데이터를 복조하여 스펙트럼이 역확산되도록 하고, 추가로 Sync 채널로부터의 정보를 바탕으로 롱 코드를 발생시켜 디스크램블 처리(스크램블 해제)를 실행하며, 디인터리브 처리(데이터의 재배열)를 실행하여 수신 심벌을 생성한다. 상기 수신 심벌은 도 1에 도시된 바와 같이, 병렬로 접속된 4개의 복호기[도 1의 9.6kbps용 비터비 복호기(101), 4.8kbps용 비터비 복호기(102), 2.4kbps용 비터비 복호기(103), 1.2kbps용 비터비 복호기(104)]에 입력되며, 상기 각 복호기는 각각의 송신 비트 레이트에 따라 비터비 복호를 실행하여 복호 데이터를 출력한다.
여기서, 각 재중첩 부호기(convolutional re-encoder)[도 1의 9.6kbps용 재중첩 부호기(105), 4.8kbps용 재중첩 부호기(106), 2.4kbps용 재중첩 부호기(107), 1.2kbps용 재중첩 부호기(108)]는 상기 복호 데이터를 재부호화한다. 이 상태에서 선택부(109)는 상기 각 재중첩 부호기에서 재부호화된 각각의 데이터와, 상기 각 복호기에서 복호되기 전의 수신 심벌을 비교하여 가장 에러가 적은 데이터에 대응하는 송신 비트 레이트를 정규의 송신 비트 레이트로 선택하고, 상기 송신 비트 레이트에 따라 복호화된 복호 데이터를 정규의 복호 데이터로 하여 코덱(codec) 등으로 출력한다.
종래의 이동 통신 단말에서는 이러한 방법으로 송신 비트 레이트를 판별하고 있다.
그러나, 종래의 이동 통신 단말에 있어서 상기와 같은 방법으로 송신 비트 레이트를 판별할 때, 4개의 복호기[도 1의 9.6kbps용 비터비 복호기(101), 4.8kbps용 비터비 복호기(102), 2.4kbps용 비터비 복호기(103), 1.2kbps용 비터비 복호기(104)]는 각각의 송신 비트 레이트별로 병렬로 비터비 복호를 실행하게 된다. 또한, 그 후의 송신 비트 레이트의 판별 처리에 있어서, 4개의 재중첩 부호기[도 1의 9.6kbps용 재중첩 부호기(105), 4.8kbps용 재중첩 부호기(106),2.4kbps용 재중첩 부호기(107), 1.2kbps용 재중첩 부호기(108)]는 각각의 송신 비트 레이트별로 병렬로 재부호화를 실행하게 된다.
이와 같이 종래의 이동 통신 단말에서는 모든 송신 비트 레이트에 대응하는 복호화 처리 및 재부호화 처리가 병렬로 실행되고 있기 때문에, 회로 규모가 증대하고 소비 전력이 증가되는 문제가 있다.
본 발명은 종래의 이동 통신 단말과 비교하여 회로 규모가 감소함에 따른 소형화 및 저소비 전력화를 실현할 수 있게 하는 이동 통신 단말을 제공하는 것을 목적으로 한다.
상기 목적을 달성하기 위한 본 발명의 이동 통신 단말은 청구항 1에 기재된 바와 같이, 기지국으로부터 전송되는 부호화된 데이터를 수신하고, 상기 기지국에서 선택된 송신 비트 레이트를 검출하는 통신 단말에 있어서, 송신 비트 레이트를 추정하고 추정된 송신 비트 레이트를 출력하는 레이트 추정 수단(후술하는 실시예의 CPU(11), DSP(21), 레이트 추정부(32)에 상당)과; 상기 추정된 송신 비트 레이트로 상기 부호화된 수신 데이터를 복호화하고, 복호화 데이터를 출력하는 복호화 수단(후술하는 실시예의 비터비 복호기(17), 브랜치 메트릭(branch metric) 발생기(41), ACS 연산부(42)에 상당)과; 상기 복호화 데이터를 다시 부호화하고, 재부호화된 데이터를 출력하는 재부호화 수단(후술하는 실시예의 재중첩 부호기(31)에 상당)을 포함하며, 여기서, 상기 복호화 수단은 상기 재부호화된 데이터를 기초로 상기 복호화 데이터를 출력한다.
따라서, 청구항 1에 기재된 이동 통신 단말에서는 레이트 추정 수단으로 상기 기지국에서 설정되는 송신 비트 레이트를 추정하기 때문에, 종래와 같이 송신 비트 레이트마다 복수의 복호기를 구비할 필요가 없다. 같은 이유에서 종래와 같이 복수의 재중첩 부호기를 구비할 필요가 없다.
이와 같이, 본 발명의 이동 통신 단말에서는 모든 송신 비트 레이트에 대응하는 복호화 처리 및 재부호화 처리가 병렬로 실행되는 경우가 없기 때문에, 종래의 이동 통신 단말과 비교하여 회로 규모의 감소에 따른 소형화 및 저소비 전력화를 실현할 수 있게 된다.
또한, 청구항 1에 기재된 이동 통신 단말에 있어서, 상기 복호 수단은 청구항 2에 기재된 바와 같이, 중첩 부호화된 전송 데이터에 기초하여, 비터비 복호를 실행하기 위해 필요로 되는 브랜치 메트릭을 연산하는 연산 수단(후술하는 실시예의 비터비 복호기(17), 브랜치 메트릭 발생기(41)에 상당)과; 상기 레이트 추정 수단에서 추정된 송신 비트 레이트와 상기 연산 수단에 의한 브랜치 메트릭 연산 결과에 기초하여 비터비 복호를 실행하는 비터비 복호 수단(후술하는 실시예의 비터비 복호기(17), ACS 연산부(42)에 상당)을 포함하는 것을 특징으로 한다.
또한, 청구항 1 또는 2에 기재된 이동 통신 단말에 있어서, 청구항 3에 기재된 바와 같이, 추정된 송신 비트 레이트를 정이라고 판별한 경우, 상기 레이트를 정규의 송신 비트 레이트로서 결정하는 반면, 오라고 판별한 경우, 상기 레이트를 변경하여 정이라고 판별될 때까지 상기 복호 수단에 의한 비터비 복호 처리를 반복해서 실행시키는 레이트 판별 수단을 더 포함하는 것을 특징으로 한다(후술하는 실시예의 CPU(11), DSP(21), 레이트 결정부(33)에 상당).
또한, 청구항 3에 기재된 이동 통신 단말에 있어서, 청구항 4에 기재된 바와 같이, 상기 레이트 판별 수단은, 오라고 판별한 경우, 상기 레이트를 1/2배 또는 2배로 변경하여 정이라고 판별될 때까지 상기 복호 수단에 의한 비터비 복호 처리를 반복해서 실행시키는 것을 특징으로 한다(후술하는 실시예의 CPU(11), DSP(21), 레이트 결정부(33), 레이트 추정부(32)에 상당).
또한, 청구항 1 내지 4 중 어느 한 항에 기재된 이동 통신 단말에 있어서, 상기 복호 수단은 청구항 5에 기재된 바와 같이, 개시 통지에 의해 비터비 복호를 개시하고, 복호 종료 후 종료 통지를 송신하는 것을 특징으로 한다(후술하는 실시예의 비터비 복호기(17), 제어부(45)에 상당).
또한, 청구항 1 내지 5 중 어느 한 항에 기재된 이동 통신 단말에 있어서, 상기 소정의 복호 결과는 청구항 6에 기재된 바와 같이, 에러 검출용 CRC값, 야마모토 퀄리티(Yamamoto Quality) 비트, 패스 메트릭(path metric)값으로 하는 것을 특징으로 한다(후술하는 실시예의 비터비 복호기(17)에 상당).
또한, 청구항 1 내지 6 중 어느 한 항에 기재된 이동 통신 단말에 있어서, 상기 레이트 추정 수단에서 추정되는 송신 비트 레이트는 청구항 7에 기재된 바와 같이, 이전 비터비 복호 실행시의 송신 비트 레이트인 것을 특징으로 한다(후술하는 실시예의 CPU(11), DSP(21), 레이트 추정부(32)에 상당).
예를 들면, 본 발명의 이동 통신 단말에서 기지국으로부터의 전송 데이터를 수신하면, 우선 상기 레이트 추정 수단은 송신 비트 레이트를 이전 비터비 복호 실행시의 레이트로 추정하고 복호 수단에 개시 통지를 출력한다. 상기 복호 수단은 그 레이트에 따라 복호화 처리를 실행하고, 소정의 복호 결과, 즉 비터비 복호의 실행에 의해 생성되는 복호 데이터, 에러 검출용 CRC값, 야마모토 비트, 패스 메트릭값을 레이트 판별 수단에 출력하며 추가로 종료 통지를 출력한다.
레이트 판별 수단은 먼저 추정한 송신 비트 레이트의 정오, 예를 들면 CRC값이 일치하고 있는지(YES나 NO), 야마모토 비트가 1(YES)인지 0(NO)인지, 복호 데이터를 재부호화하여 복호화 이전의 데이터와 비교하여 심벌 에러가 소정의 임계치보다 적은지(YES나 NO), 패스 메트릭값이 20k 이하인지(YES나 NO)의 순차로 확인하여 그 레이트의 정오를 판별한다. 그 때, 예를 들면 1개라도 YES가 되면 추정한 송신 비트 레이트가 옳다고 한다. 옳다고 판별한 경우 그 레이트를 정규의 송신 비트 레이트로 결정하고, 그 때의 복호 데이터를 코덱 등에 출력한다. 한편, 틀렸다고 판별한 경우 그 레이트를 1/2배 또는 2배로 변경하여 옳다고 판별될 때까지 상기 복호 수단에 의한 비터비 복호를 반복 실행시키며, 옳다고 판별한 시점에서 그 레이트를 정규의 송신 비트 레이트로 결정하여 그 때의 복호 데이터를 코덱 등으로 출력한다.
또한, 상기 과제를 해결하기 위해 청구항 1 내지 7 중 어느 한 항에 기재된 이동 통신 단말은 이하의 송신 비트 레이트 판별 방법을 실행한다.
본 발명의 송신 비트 레이트 판별 방법은 청구항 8에 기재된 바와 같이, 부호화된 수신 데이터로부터 송신 비트 레이트를 검출하는 송신 비트 레이트 검출 방법에 있어서, 송신 비트 레이트를 추정하여 추정된 송신 비트 레이트를 출력하는 레이트 추정 단계(후술하는 실시예의 S25, S31에 상당)와; 상기 추정된 송신 비트 레이트로 상기 부호화된 수신 데이터를 복호화하고 복호화 데이터를 출력하는 복호화 단계(후술하는 실시예의 S24, S32에 상당)와; 상기 복호화 데이터를 다시 부호화하고 재부호화된 데이터를 출력하는 재부호화 단계(후술하는 실시예의 S24, S32에 상당)를 포함하고, 여기서, 상기 복호화 단계는 상기 재부호화된 데이터를 기초로 상기 복호화 데이터를 출력한다.
따라서, 본 발명의 이동 통신 단말에서는 레이트 추정 단계에서 상기 기지국에서 설정되는 송신 비트 레이트를 추정하기 때문에, 종래와 같이 송신 비트 레이트마다 복수의 복호기를 구비할 필요가 없다. 동일한 이유에서 종래와 같이 복수의 재중첩 부호기를 구비할 필요가 없다.
이와 같이, 본 발명의 이동 통신 단말은 송신 비트 레이트 판별 방법을 실행함으로써, 모든 송신 비트 레이트에 대응하는 복호화 처리 및 재부호화 처리가 병렬로 실행되는 경우가 없기 때문에, 종래의 이동 통신 단말과 비교하여 회로 규모의 감소에 따른 소형화 및 저소비 전력화를 실현할 수 있게 된다.
또한, 청구항 8에 기재된 송신 비트 레이트 판별 방법에 있어서, 상기 복호 단계는 청구항 9에 기재된 바와 같이, 중첩 부호화된 전송 데이터에 기초하여, 비터비 복호를 실행하기 위해서 필요로 되는 브랜치 메트릭을 연산하는 연산 단계(후술하는 실시예의 S24, S32에 상당)와; 상기 레이트 추정 단계에서 추정된 송신 비트 레이트와 상기 연산 단계에 의한 브랜치 메트릭 연산 결과에 기초하여 비터비 복호를 실행하는 비터비 복호 단계(후술하는 실시예의 S24, S32에 상당)를 포함하는 것을 특징으로 한다.
또한, 청구항 8 또는 9에 기재된 송신 비트 레이트 판별 방법에 있어서, 청구항 10에 기재된 바와 같이, 추정된 송신 비트 레이트를 정이라고 판별한 경우, 상기 레이트를 정규의 송신 비트 레이트로서 결정하는 단계(후술하는 실시예의 S25, S38에 상당)와; 오라고 판별한 경우, 상기 레이트를 변경하여 정이라고 판별될 때까지 상기 복호 단계에 의한 비터비 복호 처리를 반복해서 실행시키는 단계(후술하는 실시예의 S25, S37에 상당)를 포함하는 레이트 판별 단계(후술하는 실시예의 S25, S33, S34, S35, S36에 상당)를 더 포함하는 것을 특징으로 한다.
또한, 청구항 10에 기재된 송신 비트 레이트 판별 방법에 있어서, 상기 레이트 판별 단계에서는 청구항 11에 기재된 바와 같이, 오라고 판별한 경우, 상기 레이트를 1/2배 또는 2배로 변경하여 정이라고 판별될 때까지 상기 복호 단계에 의한 비터비 복호 처리를 반복해서 실행시키는 것을 특징으로 한다(후술하는 실시예의 S25, S31에 상당).
또한, 청구항 8 내지 11 중 어느 한 항에 기재된 송신 비트 레이트 판별 방법에 있어서, 상기 복호 단계는 청구항 12에 기재된 바와 같이, 개시 통지에 의해 비터비 복호를 개시하고, 복호 종료 후 종료 통지를 송신하는 단계(후술하는 실시예의 S24, S32에 상당)를 포함하는 것을 특징으로 한다.
또한, 청구항 8 내지 12 중 어느 한 항에 기재된 송신 비트 레이트 판별 방법에 있어서, 상기 소정의 복호 결과는 청구항 13에 기재된 바와 같이, 에러 검출용 CRC값, 야마모토 퀄리티 비트, 패스 메트릭값인 것을 특징으로 한다(후술하는 실시예의 S24, S32에 상당).
또한, 청구항 8 내지 13 중 어느 한 항에 기재된 송신 비트 레이트 판별 방법에 있어서, 상기 레이트 추정 단계에서 추정하는 송신 비트 레이트는 청구항 14에 기재된 바와 같이, 이전 비터비 복호 실행시의 송신 비트 레이트인 것을 특징으로 한다(후술하는 실시예의 S25, S31에 상당).
도 1은 종래의 이동 통신 단말의 구성을 나타낸 도면.
도 2는 이동 통신 시스템에 있어서 기지국이 송신 데이터를 생성하는 처리 순서를 나타낸 도면.
도 3은 통신 채널의 프레임 구조를 나타낸 도면.
도 4는 본 실시예의 이동 통신 단말의 구성을 나타낸 도면.
도 5는 이동 통신 단말의 동작 개요를 나타낸 도면.
도 6은 송신 비트 레이트 판별 방법을 실행하는 주요 구성을 나타낸 도면.
도 7은 비터비 복호기의 구성을 나타낸 도면.
도 8은 디인터리버 어드레스 발생기의 구성을 나타낸 도면.
도 9는 본 발명의 송신 비트 레이트 판별 방법을 나타낸 도면.
도 10은 중첩 부호화 회로의 일반형을 나타낸 도면.
도 11은 중첩 부호화 회로의 예를 나타낸 도면.
도 12는 중첩 부호화의 원리 설명도.
도 13은 비터비 복호화의 알고리즘을 나타낸 도면.
〈도면의 주요부분에 대한 부호의 설명〉
1 : LSI(Large Scale Integration)부
2 : RF부
3 : A/D. D/A 변환부
4 : LCD
5 : 키 패드
6 : 음성 제어부
7 : 스피커
8 : 마이크
11 : CPU
12 : ROM
13 : 프리 로직부
14 : 복조기
15 : 롱 코드 발생기
16 : 디인터리버
17 : 비터비 복호기
18 : 다이렉트 스프레드
19 : 필터
21 : DSP
31 : 재중첩 부호기
32 : 레이트 추정부
33 : 레이트 결정부
41 : 브랜치 메트릭 발생기
42 : 멀티레이트 대응 ACS 연산부
43 : 패스 메모리
44 : 복호 데이터 메모리
45 : 제어부
46 : 레이트 설정부
47 : 디인터리버 어드레스 발생기
51 : 카운터
52 : 1 비트 시프터
53 : 2 비트 시프터
54, 55 : 가산기
이하, 이동 통신 시스템에 있어서, 기지국에서 설정된 송신 비트 레이트를 이동 통신 단말내에서 판별하는 방법, 즉 송신 비트 레이트 판별 방법을 본 발명의 실시예에 기초하여 설명한다.
도 2에는 이동 통신 시스템에 있어서, 기지국이 이동 통신 단말에 대한 송신 데이터를 생성하는 처리 순서가 도시되어 있다.
CDMA(코드 분할 다중 액세스)를 사용한 이동 통신 시스템에 있어서, 기지국이 이동 통신 단말과 통신을 행하는 경우, 통화 채널에서는 음성 데이터나 제어 데이터 등의 전송이 행해진다. 통화 채널에서는 음성 데이터나 제어 데이터 등을 9.6kbps, 4.8kbps, 2.4kbps 및 1.2kbps로 전송할 수 있게 하고, 이 4종류로 가변송신 비트 레이트를 실현하고 있다.
우선, 상기 기지국에서는 통신 채널의 정보 비트에 예를 들면, 도 3의 (a), (b)의 통신 채널의 프레임 구조에 도시된 바와 같이(송신 비트 레이트가 9.6kbps 또는 4.8kbps일 때), 에러 검출용 순회 부호(F)를 부가한다(S1). 상기 순회 부호에 의한 에러 검출은 CRC로 불리며, 상기 순회 부호(F)에서는, 이동 통신 단말에서 수신한 수신 데이터를 다항식으로 표현된 수신 다항식이 생성 다항식으로 나누어 떨어지는지의 여부를 조사함으로써 부호화된 신호인지 아닌지를 조사할 수 있다.
이어, 상기 순회 부호(F)가 부가된 정보 비트에(송신 비트 레이트가 2.4kbps 또는 1.2kbps일 때에는 순회 부호가 부가되어 있지 않음) 예를 들면, 도 3의 (a), (b), (c), (d)의 통신 채널의 프레임 구조에 도시된 바와 같이, 8 비트의 테일 비트(T : tail bit)를 부가(S2)하며, 상기 테일 비트(T)를 모두 0으로 설정함으로써 기지국 내의 중첩 부호화 회로를 초기화한다.
이어, 상기 순회 부호(F) 및 테일 비트(T)가 부가된 통신 채널의 정보 비트에 에러 정정을 위한 중첩 부호를 부가하여(정보 비트를 부호화하여) 송신 심벌을 생성한다(S3). 상기 중첩 부호화는 과거의 블록 정보가 현재의 블록에 영향을 미치면서 부호화를 행하는 방법이다. 상기 중첩 부호화 회로의 일반적인 형태는 예를 들면, 직렬 정보 입력 계열(sequence)을 k(양의 정수)비트마다 구분하여 길이(k)의 병렬 정보 블록으로 순차 변환하고, 이 정보 블록과 m(양의 정수)단의 지연 소자(D)에 기억된 과거의 정보 블록까지의 각 비트를 선형 조합 논리 회로에 의해 길이 [n(＞k)] 비트의 병렬 출력 블록으로 변환하며, 상기 출력 블록을 직렬로 변환하여 중첩 부호 계열을 출력한다(도 10 참조). 상기 일반적인 형태에 있어서 k=1, m=2, n=2로 한 경우의 중첩 부호화 회로의 일례가 도 11에 도시되어 있으며, 상기 출력 계열 {yk}={y1ky2k}는 입력 정보 계열 {xk}를 이용하여 다음과 같이 나타낼 수 있다.
y1k=xk+xk-2, y2k=xk+xk-1+xk-2
{xk}{y1k}{y2k}의 z 변환을 각각 X, Y1, Y2로 하고, 상기 식의 양변을 z변환하면 이하의 수학식 2가 된다.
Y1=G1(z)X, Y2=G2(z)X
G1(z)=1+z-2, G2(z)=1+z-1+z-2
여기서, 상기 G1(z) 및 G2(z)는 중첩 부호의 생성 다항식이라 불린다. 한편, 도 11 이외의 중첩 부호화 회로의 중첩 부호에 대해서도 동일한 방법으로 생성 다항식을 정의할 수 있다. 도 12의 (a)는 상기 중첩 부호화 회로를 사용한 중첩 부호의 상태 천이도이고, 도 12의 (b)는 상기 상태 천이의 트렐리스 표현을 나타낸 도면이다. 따라서, 도 11의 중첩 부호화 회로에서 예를 들면, 입력 정보 계열{1001···}에 대한 중첩 부호 계열 출력은 {11 00 11 11···}이 된다.
이어, 상기 중첩 부호화된 송신 심벌을 기지국에서 선택 지정하는 송신 비트 레이트(9.6kbps, 4.8kbps, 2.4kbps 및 1.2kbps중 어느 1개)에 따라 반복출력한다(S4). 이 때, 상기 송신 비트 레이트가 9.6kbps인 경우 상기 송신 심벌이 1회 출력되고, 4.8kbps인 경우는 2회, 2.4kbps인 경우는 4회, 1.2kbps인 경우는 8회 출력된다(후술하는 이동 통신 단말에서 송신 비트 레이트를 판별할 때의 비트수를 동일하게 하기 위함). 한편, 상기 송신 비트 레이트는 기지국에서 소정치로 설정되고 예를 들면, 음성 데이터 등의 음성 밀도가 높은 순으로 9.6kbps, 4.8kbps, 2.4kbps, 1.2kbps로 설정되며, 또한 상기 설정된 레이트는 이동 통신 단말에 통지되지 않는다. 그 때문에, 단말측에서는 어느 한쪽 송신 비트 레이트를 선택하여 음성을 재생하게 된다.
그 후, 기지국에서는 이 송신 심벌에 인터리브 처리를 행하게 되고(S5), 상기 인터리브 처리는 에러가 굳어져 일어나는 버스트 에러에 대하여 정정 능력을 높이는 방법으로서 효과적이고, 시간적으로 다르게 하여 출력한다(송신 순서를 교체시켜 출력함). 또한, 상기 출력에 대하여 이동 통신 단말에서 동기를 취하기 위한 이용자 식별 코드인 롱 코드로 스크램블 처리를 행하고(S6, S7, S8), 전력(power) 제어를 위한 비트를 삽입하여(S9, S10) 단말에 대한 송신 데이터를 생성한다. 한편, 상기 비트는 이동 통신 단말마다 송신 전파의 강약을 제어하는 비트로서 예를 들면, 기지국에 가까운 단말에는 약한 전파가 출력되도록 하는 반면, 먼 단말에는 강한 전파가 출력되도록 각각 제어하고, 기지국에서 수신하는 전파가 동일한 정도가 되도록 제어하고 있다.
기지국은 상기 모든 처리(S1에서 S10)를 종료하면, 스펙트럼을 넓은 대역으로 확산하고 변조하여 데이터를 송신하게 되며(S11), 상기 스펙트럼 확산에 의한 통신은 단위 대역당의 신호 에너지가 낮기 때문에, 다른 시스템으로부터의 간섭이나 방해에 강하다. 이상, 기지국은 도 2에 도시된 바와 같은 처리를 실행함으로써 각 단말에 대하여 송신 데이터를 출력한다.
이하, 상기 스펙트럼 확산에 의한 통신을 행하는 이동 통신 시스템에 있어서, 상기 데이터를 수신하는 본 실시예의 이동 통신 단말을 도 4를 참조하여 설명한다.
도 4에 도시된 이동 통신 단말은 기지국과 통신하기 위한 전파를 송수신하는 RF부(2)와, 상기 RF부(2)로부터의 아날로그 신호를 디지털 신호(이후, 수신 데이터라 함)로 변환하고, 후술하는 LSI부(1)로부터의 디지털 신호를 아날로그 신호로 변환하는 A/D 및 D/A 변환부(3)와, CPU를 탑재함으로써 후술하는 각종 데이터의 처리를 실행하는 LSI(1)와, 코덱으로 음성 처리를 실행하는 음성 제어부(6)로 구성된다. 이와 같이 구성되는 이동 통신 단말은 예를 들면, 상기 LSI부(1)에서 키 패드(5)로부터의 키 데이터 및 상기 음성 제어부(6)에서 음성 처리된 마이크(8)로부터의 음성 데이터 등에 대한 신호 처리를 실행하고, 기지국에 대한 통신 데이터의 송신 및 LCD(4)에 문자 표시 등을 행한다. 반대로, 상기 이동 통신 단말은 LSI(1) 및 음성 제어부(6)에서 기지국으로부터의 음성 데이터나 제어 데이터에 대한 신호 처리를 실행하고, 상기 LCD(4)로의 문자 표시 및 스피커(7)로의 음성 재생을 행한다.
이어, 본 실시예의 이동 통신 단말의 일부를 구성하는 LSI부(1)에 대하여 그 구성 및 기능을 상세하게 설명한다. 상기 LSI부(1)는 CPU(11), ROM/RAM(12), 프리 로직부(13), 롱 코드 발생기(15) 및 비터비 복호기(17)가 내부 버스를 통해 접속되고, 또 DSP(21)와 CPU(11)가 인터페이스부를 통해 접속되고, 상기 A/D 및 D/A 변환기(3)로부터의 수신 데이터를 수신하여 복조기(14) 및 디인터리버(16)에서 수신 심벌을 생성하여, 비터비 복호기(17)에서 상기 수신 심벌에 대하여 비터비 복호를 실행한다. 이 때, 상기 CPU(11) 또는 DSP(21)는 기지국에서 설정된 송신 데이터의 송신 비트 레이트를 이동 통신 단말내에서 판별하는 처리를 실행하고, 상기 비터비 복호기(17)는 선택된 송신 비트 레이트에 따라서 수신 심벌의 비터비 복호를 실행한다. 한편, 기지국에 대한 송신 데이터를 생성하기 위한 송신 회로인 다이렉트 스프레드(18 : direct spread) 및 필터(19)는 본 발명의 요지와는 관계가 없기 때문에 상세한 설명은 생략한다.
이하, 상기 LSI부(1)내의 각 회로의 기능에 대하여 설명한다. 상기 CPU(11) 또는 DSP(21)는 기지국에서 설정된 송신 데이터의 송신 비트 레이트를 이동 통신 단말내에서 판별하는 처리(송신 비트 레이트 판별 방법)를 제어하는 기능을 갖는다. 구체적으로, 상기 기지국에서 설정되는 송신 비트 레이트를 추정하는 처리와, 상기 추정된 송신 비트 레이트의 정오를 소정의 복호 결과에 기초하여 판별한 후, 정규의 송신 비트 레이트를 결정하는 처리를 실행한다.
상기 ROM/RAM(12)은 기지국에서 설정된 송신 데이터의 송신 비트 레이트를 이동 통신 단말내에서 판별하는 처리(송신 비트 레이트 판별 방법)의 프로그램을 저장함과 더불어, 상기 프로그램 실행시의 판독 데이터 및 기록 데이터 등을 저장하는 기능을 갖는다. 또한, 상기 DSP(21)에서도 상기 처리가 실행 가능하기 때문에, 상기 ROM/RAM(12)은 DSP(21)내에 있어도 좋다.
다음, 프리 로직부(13)는 키 패드(5)의 키 데이터에 기초하여, 상기 LCD(4)에의 문자 표시 기능 및 그 밖의 부가 기능을 행하는 논리 회로를 갖는다.
롱 코드 발생기(15)는 Sync 채널을 통해 송신되는 정보에 기초하여, 수신 데이터와 동기를 취하기 위한 롱 코드를 발생시키는 기능을 갖는다.
복조기(14)는 A/D 및 D/A 변환기(3)의 수신 데이터를 수신하는 레이트 리시버(RATE receiver)를 구비하여 수신 데이터를 복조하고, 스펙트럼의 역확산 처리를 실행하는 기능을 가지며, 상기 롱 코드 발생기(15)의 롱 코드에 기초하여 수신 데이터의 스크램블을 해제하는 기능을 갖는다.
디인터리버(16)는 먼저 인터리버 처리를 통해 시간적으로 구분되어 출력된 수신 데이터(스크램블이 해제된 수신 데이터)를 원래의 상태로 재배열하여 수신 심벌을 생성하는 기능을 갖는다.
비터비 복호기(17)는 상기 CPU(11)에서 추정된 송신 데이터의 송신 비트 레이트에 따라서, 상기 디인터리버(16)의 수신 심벌에 대하여 비터비 복호를 실행하며, 모든 송신 비트 레이트(9.6kbps, 4.8kbps, 2.4kbps, 또는 1.2kbps의 레이트)로 비터비 복호를 가능하게 한다.
다음, 도 4에 도시된 바와 같이, 스펙트럼 확산에 의해 통신을 행하는 본 실시예의 이동 통신 단말에 있어서, 상기 LSI부(1)는 도 2에 도시된 처리에 의해 기지국에서 송신된 데이터(수신 데이터)를 수신하는 경우 도 5에 도시된 바와 같은 처리를 행한다. 또한, 도 5에는 LSI부(1)의 동작 개요가 도시되어 있고, 도 6에는 CPU(11) 또는 DSP(21)에서 실행되는 프로그램, 즉 송신 비트 레이트 판별 처리를 실행하는 상기 LSI부(1)의 주요 구성(청구항 1 내지 3 중 어느 한 항에 기재된 구성에 해당)이 도시되어 있다. 여기서는 설명의 편의상 상기 CPU(11)에서 송신 비트 레이트 판별 처리를 실행하는 경우에 대하여 설명한다.
상기 LSI부(1)에 있어서, 우선 복조기(14)는 수신 데이터를 복조하여 스펙트럼의 역확산을 행하고(S21), 또 상기 롱 코드 발생기(15)에서 발생되는 롱 코드에 기초하여 디스크램블 처리(스크램블 해제)를 실행하며(S22), 디인터리버(16)는 스크램블 해제된 수신 데이터에 대하여 디인터리브 처리(수신 데이터를 원래의 상태로 재배열하는 처리)를 실행하여 수신 심벌을 생성한다(S23).
상기 수신 심벌은 도 6에 도시된 바와 같이, 상기 비터비 복호기(17) 및 CPU(ll)내의 레이트 추정부(32)에 입력되고, 이 상태에서 레이트 추정부(32)는 기지국에서 설정된 송신 비트 레이트, 즉 9.6kbps, 4.8kbps, 2.4kbps, 또는 1.2kbps의 레이트 중 어느 1개의 레이트를 추정하며, 상기 비터비 복호기(17)는 추정된 레이트로 비터비 복호를 실행하여 그 복호 결과를 재중첩 부호기(31)에 출력한다. 상기 재중첩 부호기(31)는 비터비 복호기(17)로부터의 복호 결과를 다시 부호화하여 상기 비터비 복호기(17)에 출력한다. 상기 비터비 복호기(17)에서는 재부호화된 데이터와 복호화되기 전의 수신 심벌을 비교하여, 그 비교 결과를 스테이터스(STATUS)로서 레이트 결정부(33)에 출력하며, 상기 레이트 결정부(33)에서는 그 비교 결과에 기초하여 추정된 송신 비트 레이트의 정오를 판별한다. 예를 들면, 상기 레이트 결정부(33)에서 옳다고 판별된 경우, 상기 비터비 복호기(17)는 그 레이트를 정규의 송신 비트 레이트로 결정하여, 먼저 복호한 복호 데이터를 상기 DSP(21) 및 음성 제어부(6)에 송신하는 반면, 틀렸다고 판별된 경우 상기 레이트 추정부(32)에서 그 레이트를 변경하여 상기 비터비 복호기(17)는 옳다고 판별될 때까지 비터비 복호를 반복해서 실행한다(S24, S25).
본 실시예의 이동 통신 단말에서는 이러한 방법으로 송신 비트 레이트의 판별을 행하고 있으며, 이것은 청구항 3에 해당한다.
또, 상기 단계(S24, S25)에 있어서 상기 레이트 추정부(32)는 레이트 결정부(33)에서 틀렸다고 판별된 경우, 그 레이트를 1/2배 또는 2배로 변경하여 옳다고 판별될 때까지 상기 비터비 복호기(17)에 의한 비터비 복호를 반복 실행시키는 식으로 하여도 된다. 즉, 송신 비트 레이트(4.8kbps)에서 비터비 복호를 실행하고 상기 레이트 결정부(33)에서 틀렸다고 판단된 경우, 상기 레이트 추정부(32)는 예를 들면, 다음의 레이트를 9.6kbps 또는 2.4kbps로 변경하게 되며, 이것은 청구항 4에 해당한다.
이어, 상기 비터비 복호기(17) 및 CPU(l1) 또는 DSP(21)에서 실행되는 송신 비트 레이트의 판별 방법을 구체적인 예(상기 단계 S23, S24에 상당)에 기초하여 상세하게 설명한다. 또한, 도 7에는 상기 비터비 복호기(17)의 상세한 구성이 도시되어 있다. 여기서는 설명의 편의상, 상기 CPU(ll)에서 송신 비트 레이트 판별 처리를 실행하는 경우에 대하여 설명한다.
도 7에서 상기 비터비 복호기(17)는 브랜치 메트릭 발생기(41), ACS 연산부(42), 패스 메모리(path memory)(43), 복호 데이터 메모리(44), 제어부(45), 레이트 설정부(46) 및 디인터리버 어드레스 발생기(47)로 구성되고, 소정의 송신 비트 레이트로 수신 심벌의 비터비 복호를 실행한다. 도 13에는 도 11의 중첩 부호화 회로에서 부호화한 수신 심벌에 대한 비터비 복호 알고리즘이 도시되어 있다. 즉, 입력 정보 계열 {xk}를 중첩 부호화한 중첩 부호 계열 출력 {ylky2k}가 전송로상에서 에러 계열 {e1ke2k}를 수신하고, 수신측[비터비 복호기(17)]에서 잘못된 수신 계열 {z1kz2k} = {y1k+ e1k, y2k+ e2k}를 수신한 경우, 상기 비터비 복호기(17)는 도 13에 도시된 비터비 복호 알고리즘에 의해 가장 확실할 것 같은 입력 정보 계열을 판정한다.
이하, 상기 비터비 복호기(17)를 구성하는 각 회로의 기능을 설명한다. 우선, 상기 브랜치 메트릭 발생기(41)는 수신 심벌에 기초하여 비터비 복호를 실행하기 위해서 필요로 되는 브랜치 메트릭을 연산한다. 브랜치 메트릭(λ)은 아래의 수학식 3으로 구할 수 있다.
ik) + (z2k jk)}
상기 ACS 연산부(42)는 연산한 브랜치 메트릭에 이전까지 연산된 브랜치 메트릭을 가산하여 패스 메트릭값을 연산하는 가산 회로(Add)와, 상기 패스 메트릭값을 기억하는 패스 메트릭 메모리와, 상태(Sij:도 13 참조)에 합류하는 패스가 있는 경우, 쌍방의 패스의 패스 메트릭값을 비교하는 비교 회로(Compare)와, 상기 비교 결과에 기초하여 유효한 패스를 선택하는 선택 회로(Select)를 구비하고, 가장 확실할 것 같은 입력 정보 계열(패스)을 역으로부터 순차적으로 출력한다. 또한, 상기 선택된 패스의 패스 메트릭값 및 패스 메트릭값을 비교하였을 때의 차가 특정한 임계치보다 큰 지 또는 작은 지를 나타내는 야마모토 퀄리티 비트를 출력한다.
다음, 상기 패스 메모리(43)는 ACS 연산부(42)로부터 출력되는 복호 후의 입력 정보 계열(패스)을 출력순으로 기억한다.
상기 복호 데이터 메모리(44)는 패스 메모리(43)에 기억되어 있는 입력 정보 계열을 옳은 순으로 재배열하여 복호 데이터로서 출력한다.
상기 제어부(45)는 상기 CPU(11) 또는 DSP(21)로부터의 개시 통지에 의해 비터비 복호를 개시하고, 복호 종료 후 종료 통지가 송신되도록 상기 비터비 복호기(17)를 제어하며, 이것은 청구항 5에 해당하는 구성이다. 또, 에러 검출용 순회 부호의 비교 결과(도 7의 CRC 결과에 상당) 및 재중첩 부호기(31)로부터의 재부호화 데이터와 복호화되기 전의 수신 심벌과의 비교 결과(도 7의 스테이터스에 상당)를 출력한다.
상기 레이트 설정부(46)는 CPU(11) 또는 DSP(21)의 레이트 추정부(32)로부터의 지정에 의한 송신 비트 레이트(도 7의 레이트 정보)를 설정한다.
상기 디인터리버 어드레스 발생기(47)는 도 8에 도시된 바와 같이, 소정의 데이터를 로드하여 상기 CPU(11)에서 지정된 클럭(CLK) 신호에 동기하여 동작하는 9비트 카운터(51), 1비트 시프터(52), 2비트 시프터(53) 및 가산기(54, 55)로 구성된다. 상기 디인터리버 어드레스 발생기(47)는 우선 카운터(51)로부터 출력되는 9비트의 카운터값[8 : 0]을 6비트 데이터[5 : 0]와 3비트 데이터[8 : 6]로 분할한다. 상기 각 시프터는 데이터[5 : 0]를 각각 1비트 좌로 시프트함과 더불어, 2비트 좌로 시프트하여 7비트 데이터 및 8비트 데이터를 생성한다. 상기 가산기(54)는 시프트 후의 쌍방의 데이터를 가산하여 원래의 데이터[5 : 0]의 6배의 값이 되는 9비트 데이터를 출력하며, 상기 가산기(55)는 상기 9비트 데이터에 먼저 분할해 놓은 3비트 데이터[8 : 6]를 가산하고, 그 출력을 디인터리버(16)로의 어드레스로 출력한다. 이와 같이, 상기 디인터리버(16)로의 어드레스를 생성할 수 있는 디인터리버 어드레스 발생기(47)는 예를 들면, 송신 비트 레이트가 다른 경우라도 동일한 연산 처리로 어드레스를 생성할 수 있다.
이어, 도 9에는 상기한 바와 같이 구성되는 비터비 복호기(17) 및 CPU(ll)에서 실행되는 송신 비트 레이트의 판별 방법의 구체적인 예가 도시되어 있다.
상기 디인터리버(16)에서 생성된 이 수신 심벌이 도 6 및 도 7에 도시된 바와 같이, 상기 비터비 복호기(17)와 CPU(ll)내의 레이트 추정부(32)에 입력되면 상기 레이트 추정부(32)는 기지국에서 설정된 송신 비트 레이트를 추정한다. 즉, 9.6kbps, 4.8kbps, 2.4kbps, 또는 1.2kbps의 레이트 중 어느 1개의 레이트를 상기 비터비 복호기(17)에 설정한다(S31). 이 때, 상기 레이트 추정부(32)에서 추정되는 송신 비트 레이트는 앞의 비터비 복호 실행시의 송신 비트 레이트로 하게 되며, 이것은 청구항 7에 해당한다.
이어, 상기 비터비 복호기(17)는 추정된 레이트로 수신 심벌의 비터비 복호를 실행하며(S32), 도 11의 중첩 부호화 회로에서 부호화된 수신 심벌에 대하여 비터비 복호가 실행된 후, 그 복호 결과로서 복호 데이터가 출력될 때까지를 도 13을 참조하여 설명한다. 예를 들면, 입력 정보 계열 {xk}를 중첩 부호화한 중첩 부호 계열 출력 {y1ky2k}가 전송로상에서 에러 계열 {elke2k}를 수신하여, 상기 비터비 복호기(17)에서 잘못된 수신 계열 {z1kz2k} = {y1k+ e1k, y2k+ e2k}를 수신한 경우, 상기 비터비 복호기(17)는 도 13에 도시된 바와 같이 예를 들면, 수신 계열이 (01, 10, 00, 00, 01, 10)인 것과, 시점(k = 0)에서 상태(S00)로부터 시작하고, 트렐리스내의 어느 1개의 패스를 통과하여 시점(k = 6)에서 다시 상태(S00)로 되돌아가는 것을 인식하여, 옳은 패스 즉, 옳은 입력 정보 계열 {xk}를 판정한다.
우선, 상기 비터비 복호기(17)는 브랜치 메트릭 발생기(41)에서 수신 계열 {z1kz2k}와 각 브랜치(ikjk)와의 허밍(humming) 거리인 브랜치 메트릭을 연산한다(도 13의 브랜치 메트릭에 상당). 상기 ACS 연산부(42)는 도중의 각 시점 k(k = 1, 2, 3, 4, 5)에서 상태(Sij)에 패스가 합류하는 경우, 상기 가산 회로에서 시점(k)에서의 패스 메트릭값을 연산하며, 상기 비교 회로 및 선택 회로에서 그 패스 메트릭값이 최소의 패스를 살아 남은 패스로서 남기고, 다른 패스를 소거(도 13에 나타내는 ×표)해 가는 것을 순차적으로 행하게 된다. 한편, 각 시점에서의 패스 메트릭값은 도 13의 괄호내에 기재된다. 이와 같이 해서 순차 패스를 소거함으로써 최후에 살아 남은 패스는 확실히 패스 메트릭값이 최소가 되고, 옳은 패스로서 판정하는 것이 가장 확실할 것 같다고 생각된다. 즉, 옳은 입력 정보 계열로서 (1, 1, 0, 1, 0, 0)를 얻을 수 있으며, 동시에 중첩 부호 계열 출력으로 (11, 10, 10, 00, 01, 11) 및 에러 계열로 (10, 00, 10, 00, 00, 01)을 얻을 수 있다.
상기 비터비 복호기(17)내의 제어부(45)는 상기와 같이 해서 얻어진 복호 결과를 상기 재중첩 부호기(31)에 출력하고, 상기 재중첩 부호기(31)는 그 복호 결과를 재부호화하여 상기 제어부(45)로 출력하며, 상기 제어부(45)에서는 재부호화된 데이터와 복호화되기 전의 수신 심벌을 비교하여 스테이터스를 생성하고, 상기 스테이터스와 함께 순회 부호의 비교 결과인 CRC 결과를 상기 레이트 결정부(33)로 출력한다(S32).
또, 동시에 상기 비터비 복호기(17)내의 ACS 연산부(42)는 선택된 패스의 패스 메트릭값 및 패스 메트릭값을 비교하였을 때의 차가 특정의 임계치보다 큰 지, 또는 작은 지를 나타내는 야마모토 퀄리티 비트를 상기 레이트 결정부(33)에 출력한다(S32).
상기 레이트 결정부(33)에서는 이들 정보를 기초로 추정한 송신 비트 레이트의 정오를 판별하며, 이것은 청구항 6에 해당한다. 예를 들면, 상기 CRC 결과가 일치하고 있는 경우(S33, YES), 상기 레이트 결정부(33)는 현재의 레이트를 정규의 송신 비트 레이트로 결정하고(S38), 먼저 복호한 복호 데이터를 상기 DSP(21) 및 음성 제어부(6)에 송신한다. 또한, 상기 CRC 결과가 일치하지 않고, 또한 상기 야마모토 퀄리티 비트가 특정의 임계치보다 큰 경우(S33, N0) (S34, YES)와, 상기 CRC 결과가 일치하지 않고, 상기 야마모토 퀄리티 비트가 특정의 임계치보다 작고, 또 스테이터스의 심벌 에러가 60 이하인 경우(S33, NO) (S34, NO) (S35, YES)와, 상기 CRC 결과가 일치하지 않고, 야마모토 퀄리티 비트가 특정의 임계치보다 작고, 상기 스테이터스의 심벌 에러가 60 이상이며, 또 패스 메트릭값이 20k이하인경우(S33, NO) (S34, N0) (S35, NO) (S36, YES)도 같은 식으로 한다(S38).
한편, 상기 CRC 결과가 일치하지 않고, 상기 야마모토 퀄리티 비트가 특정의 임계치보다 작고, 상기 스테이터스의 심벌 에러가 60 이상이고, 또 패스 메트릭값이 20k 이상인 경우(S33, N0) (S34, N0) (S35, N0) (S36, N0), 상기 레이트 추정부(32)는 상기 레이트를 에러라고 판정하여(S37) 1/2배 또는 2배로 변경하고(S31), 상기 단계(S38)에서 레이트가 결정될 때까지 비터비 복호를 반복 실행한다(S31∼S38).
이와 같이, 본 실시예의 이동 통신 단말에서는 CPU(11) 또는 DSP(21)에서 상기 기지국에서 설정되는 송신 비트 레이트를 추정하기 때문에, 종래와 같이 송신 비트 레이트마다의 복수의 복호기를 구비할 필요가 없다.
또, 본 실시예의 이동 통신 단말에서는 CPU(11) 또는 DSP(21)에서 추정한 송신 비트 레이트의 정오를 여러 가지 정보에 기초하여 판별하기 때문에, 종래와 같이 송신 비트 레이트마다의 복수의 복호기 및 복수의 재중첩 부호기를 구비할 필요가 없다.
따라서, 본 실시예의 이동 통신 단말에 의하면 모든 송신 비트 레이트에 대응하는 복호화 처리 및 재부호화 처리가 종래와 같이 병렬로 실행되는 일이 없어지기 때문에, 회로 규모의 감소에 따른 소형화 및 저소비 전력화의 실현이 가능하게 된다.
이상에서 설명한 바와 같이, 본 발명의 이동 통신 단말에 의하면 종래와 같이 모든 송신 비트 레이트에 대응하는 복호화 처리 및 재부호화 처리가 병렬로 실행되는 일이 없어진다.
따라서, 본 발명은 종래의 이동 통신 단말과 비교하여, 회로 규모의 감소에 따른 소형화 및 저소비 전력화를 실현 가능하게 하는 이동 통신 단말을 제공하는 것이 가능하게 된다.

Claims (24)

  1. 기지국으로부터 전송되는 부호화된 데이터를 수신하고, 상기 기지국에서 선택된 송신 비트 레이트를 검출하는 통신 단말에 있어서,
    송신 비트 레이트를 추정하고 추정된 송신 비트 레이트를 출력하는 레이트 추정 수단과;
    상기 추정된 송신 비트 레이트로 상기 부호화된 수신 데이터를 복호화하고, 복호화 데이터를 출력하는 복호화 수단과;
    상기 복호화 데이터를 다시 부호화하고, 재부호화된 데이터를 출력하는 재부호화 수단을 포함하며,
    여기서, 상기 복호화 수단은 상기 재부호화된 데이터를 기초로 상기 복호화 데이터를 출력하는 것인 통신 단말.
  2. 제1항에 있어서, 상기 복호화 수단은,
    부호화된 데이터에 기초하여, 비터비 복호를 실행하기 위해서 필요로 하는 브랜치 메트릭을 연산하는 연산 수단과;
    상기 레이트 추정 수단에서 추정된 송신 비트 레이트와 상기 연산 수단에 의한 브랜치 메트릭 연산 결과에 기초하여 비터비 복호를 실행하는 비터비 복호화 수단을 포함하는 것인 통신 단말.
  3. 제1항에 있어서,
    추정된 송신 비트 레이트를 정이라고 판별한 경우, 상기 레이트를 정규의 송신 비트 레이트로서 결정하고,
    오라고 판별한 경우, 상기 레이트를 변경하여 정이라고 판별될 때까지 상기 복호화 수단에 의한 비터비 복호 처리를 반복해서 실행시키는
    레이트 판별 수단을 더 포함하는 것인 통신 단말.
  4. 제3항에 있어서, 상기 레이트 판별 수단은 오라고 판별한 경우, 상기 레이트를 1/2배 또는 2배로 변경하여 정이라고 판별될 때까지 상기 복호화 수단에 의한 비터비 복호 처리를 반복해서 실행시키는 것인 통신 단말.
  5. 제1항 내지 제4항 중 어느 한 항에 있어서, 상기 복호화 수단은 개시 통지에 의해 비터비 복호를 개시하고, 복호 종료 후 종료 통지를 송신하는 것인 통신 단말.
  6. 제1항 내지 제4항 중 어느 한 항에 있어서, 상기 소정의 복호 결과는 에러 검출용 CRC값, 야마모토 퀄리티 비트, 패스 메트릭값인 것인 통신 단말.
  7. 제1항 내지 제4항 중 어느 한 항에 있어서, 상기 레이트 추정 수단에서 추정되는 송신 비트 레이트는 이전 비터비 복호 실행시의 송신 비트 레이트인 것인 통신 단말.
  8. 부호화된 수신 데이터로부터 송신 비트 레이트를 검출하는 송신 비트 레이트 검출 방법에 있어서,
    송신 비트 레이트를 추정하여 추정된 송신 비트 레이트를 출력하는 레이트 추정 단계와;
    상기 추정된 송신 비트 레이트로 상기 부호화된 수신 데이터를 복호화하고 복호화 데이터를 출력하는 복호화 단계와;
    상기 복호화 데이터를 다시 부호화하고 재부호화된 데이터를 출력하는 재부호화 단계를 포함하고,
    여기서, 상기 복호화 단계는 상기 재부호화된 데이터를 기초로 상기 복호화 데이터를 출력하는 것인 송신 비트 레이트 판별 방법.
  9. 제8항에 있어서, 상기 복호화 단계는,
    부호화된 전송 데이터에 기초하여, 비터비 복호를 실행하기 위해서 필요로 되는 브랜치 메트릭을 연산하는 연산 단계와;
    상기 레이트 추정 단계에서 추정된 송신 비트 레이트와 상기 연산 단계에 의한 브랜치 메트릭 연산 결과에 기초하여 비터비 복호를 실행하는 비터비 복호 단계를 포함하는 것인 송신 비트 레이트 판별 방법.
  10. 제8항에 있어서,
    추정된 송신 비트 레이트를 정이라고 판별한 경우, 상기 레이트를 정규의 송신 비트 레이트로서 결정하는 단계와;
    오라고 판별한 경우, 상기 레이트를 변경하여 정이라고 판별될 때까지 상기 복호화 단계에 의한 비터비 복호 처리를 반복해서 실행시키는 단계를 갖는
    레이트 판별 단계를 더 포함하는 것인 송신 비트 레이트 판별 방법.
  11. 제10항에 있어서, 상기 레이트 판별 단계는 오라고 판별된 경우, 상기 레이트를 1/2배 또는 2배로 변경하여 정이라고 판별될 때까지 상기 복호화 단계에 의한 비터비 복호 처리를 반복해서 실행시키는 것인 송신 비트 레이트 판별 방법.
  12. 제8항 내지 제11항 중 어느 한 항에 있어서, 상기 복호화 단계는 개시 통지에 의해 비터비 복호를 개시하고, 복호 종료 후 종료 통지를 송신하는 단계를 포함하는 것인 송신 비트 레이트 판별 방법.
  13. 제8항 내지 제11항 중 어느 한 항에 있어서, 상기 소정의 복호 결과는 에러 검출용 CRC값, 야마모토 퀄리티 비트, 패스 메트릭값인 것인 송신 비트 레이트 판별 방법.
  14. 제8항 내지 제11항 중 어느 한 항에 있어서, 상기 레이트 추정 단계에서 추정되는 송신 비트 레이트는 이전 비터비 복호 실행시의 송신 비트 레이트인 것인 송신 비트 레이트 판별 방법.
  15. 제1항에 있어서,
    상기 복호화 수단은 상기 부호화된 수신 데이터와 상기 재부호화된 데이터 간의 비교 결과를 기초로 하여 상기 복호화된 결과를 출력하는 것인 통신 단말.
  16. 제1항에 있어서,
    상기 복호화된 데이터를 기초로 상기 추정된 송신 비트 레이트가 맞는 것인지 여부를 판별하는 레이트 판별 수단을 더 포함하는 통신 단말.
  17. 제1항에 있어서,
    상기 부호화된 수신 데이터는 중첩(convolutionally) 부호화된 데이터인 통신 단말.
  18. 기지국으로부터 전송되는 부호화된 데이터를 수신하고, 상기 기지국에서 선택된 송신 비트 레이트를 검출하는 통신 단말에 있어서,
    송신 비트 레이트를 추정하고 추정된 송신 비트 레이트를 출력하는 레이트 추정 수단과;
    상기 추정된 송신 비트 레이트로 상기 부호화된 수신 데이터를 복호화하고, 제1 복호화 데이터를 출력하는 복호화 수단과;
    상기 제1 복호화 데이터를 다시 부호화하고, 재부호화된 데이터를 출력하는 재부호화 수단을 포함하며,
    여기서, 상기 복호화 수단은 상기 재부호화된 데이터를 기초로 제2 복호화된 데이터를 출력하는 것인 통신 단말.
  19. 다수의 비트 레이트로부터 선택된 송신 비트 레이트로 부호화된 데이터를 수신하고 부호화된 수신 데이터를 복호화하는 반도체 소자에 있어서,
    송신 비트 레이트를 추정하고 추정된 송신 비트 레이트를 출력하는 레이트 추정 수단과;
    상기 추정된 송신 비트 레이트로 상기 부호화된 수신 데이터를 복호화하고, 복호화 데이터를 출력하는 복호화 수단과;
    상기 복호화 데이터를 다시 부호화하고, 재부호화 데이터를 출력하는 재부호화 수단을 포함하며,
    여기서, 상기 복호화 수단은 상기 재부호화된 데이터를 기초로 상기 복호화된 데이터를 출력하는 것인 반도체 소자.
  20. 제19항에 있어서,
    상기 복호화 수단은 상기 부호화된 수신 데이터와 상기 재부호화된 데이터 간의 비교 결과를 기초로 하여 상기 복호화 데이터를 출력하는 것인 반도체 소자.
  21. 제19항에 있어서,
    상기 복호화된 데이터를 기초로 상기 추정된 송신 비트 레이트가 맞는 것인지 여부를 판별하는 레이트 판별 수단을 더 포함하는 반도체 소자.
  22. 제19항에 있어서,
    상기 부호화된 수신 데이터는 중첩(convolutionally) 부호화된 데이터인 반도체 소자.
  23. 다수의 비트 레이트로부터 선택된 송신 비트 레이트로 부호화된 데이터를 수신하고 부호화된 수신 데이터를 복호화하는 반도체 소자에 있어서,
    송신 비트 레이트를 추정하고 추정된 송신 비트 레이트를 출력하는 레이트 추정 수단과;
    상기 추정된 송신 비트 레이트로 상기 부호화된 수신 데이터를 복호화하고, 제1 복호화 데이터를 출력하는 복호화 수단과;
    상기 제1 복호화 데이터를 다시 부호화하고, 재부호화 데이터를 출력하는 재부호화 수단을 포함하며,
    여기서, 상기 복호화 수단은 상기 재부호화된 데이터를 기초로 제2 복호화 데이터를 출력하는 것인 반도체 소자.
  24. 부호화된 수신 데이터로부터 송신 비트 레이트를 검출하는 송신 비트 레이트 검출 방법에 있어서,
    송신 비트 레이트를 추정하여 추정된 송신 비트 레이트를 출력하는 레이트 추정 단계와;
    상기 추정된 송신 비트 레이트로 상기 부호화된 수신 데이터를 복호화하고 제1 복호화 데이터를 출력하는 복호화 단계와;
    상기 제1 복호화 데이터를 다시 부호화하고 재부호화 데이터를 출력하는 재부호화 단계를 포함하고,
    여기서, 상기 복호화 단계는 상기 재부호화된 데이터를 기초로 제2 복호화 데이터를 출력하는 것인 송신 비트 레이트 판별 방법.
KR10-1999-0019399A 1998-05-28 1999-05-28 이동 통신 단말 및 송신 비트 레이트 판별 방법 KR100369490B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP10147760A JPH11340840A (ja) 1998-05-28 1998-05-28 移動通信端末及び送信ビットレート判別方法
JP98-147760 1998-05-28

Publications (2)

Publication Number Publication Date
KR19990088640A KR19990088640A (ko) 1999-12-27
KR100369490B1 true KR100369490B1 (ko) 2003-01-30

Family

ID=15437553

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-1999-0019399A KR100369490B1 (ko) 1998-05-28 1999-05-28 이동 통신 단말 및 송신 비트 레이트 판별 방법

Country Status (4)

Country Link
US (1) US6639954B2 (ko)
JP (1) JPH11340840A (ko)
KR (1) KR100369490B1 (ko)
TW (1) TW425786B (ko)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000349740A (ja) * 1999-06-08 2000-12-15 Matsushita Electric Ind Co Ltd 送受信装置
DE69935619T2 (de) * 1999-09-09 2007-11-29 Nokia Corp. Auf schätzung der leistungspektraldichte basierte festellung der datenrate
JP3438778B2 (ja) 2000-05-09 2003-08-18 日本電気株式会社 Ｗ−ｃｄｍａ伝送速度推定方法および装置
US6934318B2 (en) * 2000-12-22 2005-08-23 Qualcomm, Incorporated Method and system for energy based frame rate determination
US7499698B2 (en) * 2002-01-28 2009-03-03 Qualcomm Incorporated Synchronization of stored service parameters in a communication system
US6928605B2 (en) * 2002-03-29 2005-08-09 Intel Corporation Add-compare-select accelerator using pre-compare-select-add operation
KR100431162B1 (ko) * 2002-06-29 2004-05-12 피앤피네트워크 주식회사 코드레이트 검출장치
US7433429B2 (en) * 2002-07-19 2008-10-07 Intel Corporation De-interleaver method and system
JP4031426B2 (ja) * 2003-12-03 2008-01-09 株式会社東芝 受信装置及び閾値変更装置
US7756051B2 (en) * 2004-07-02 2010-07-13 Microsoft Corporation Content distribution using network coding
US8140849B2 (en) * 2004-07-02 2012-03-20 Microsoft Corporation Security for network coding file distribution
US7607073B1 (en) * 2004-08-04 2009-10-20 Marvell International Ltd. Methods, algorithms, software, circuits, receivers and systems for iteratively decoding a tailbiting convolutional code
US7881675B1 (en) * 2005-01-07 2011-02-01 Gazdzinski Robert F Wireless connector and methods
US20070180349A1 (en) * 2006-01-31 2007-08-02 Jacobsen Eric A Techniques for uequal error protection for layered protection applications
TWI569589B (zh) * 2015-05-13 2017-02-01 晨星半導體股份有限公司 維特比解碼裝置及維特比解碼方法
CN106301395A (zh) * 2015-06-10 2017-01-04 晨星半导体股份有限公司 维特比解码装置及维特比解码方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08139695A (ja) * 1994-11-14 1996-05-31 Nec Corp 可変ビットレート判別方法及び装置
US5671255A (en) * 1996-03-29 1997-09-23 Motorola, Inc. Method and apparatus for determining coding rate in a wireless communication system
US5757850A (en) * 1994-11-02 1998-05-26 Nec Corporation Transmission bit rate discrimination method and apparatus
US5790592A (en) * 1995-08-28 1998-08-04 Samsung Electronics Co., Ltd. Terminal of a code division multiple access cellular communication system, and a transmit and receive data processing method thereof

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5469452A (en) * 1991-09-27 1995-11-21 Qualcomm Incorporated Viterbi decoder bit efficient chainback memory method and decoder incorporating same
ZA947317B (en) * 1993-09-24 1995-05-10 Qualcomm Inc Multirate serial viterbi decoder for code division multiple access system applications
US5774496A (en) * 1994-04-26 1998-06-30 Qualcomm Incorporated Method and apparatus for determining data rate of transmitted variable rate data in a communications receiver
KR970013834A (ko) * 1995-08-23 1997-03-29 사와무라 시코우 전송속도 추정장치(A computing apparatus of transmission rate)
US5796757A (en) * 1995-09-15 1998-08-18 Nokia Mobile Phones Ltd. Methods and apparatus for performing rate determination with a variable rate viterbi decoder
US6170073B1 (en) * 1996-03-29 2001-01-02 Nokia Mobile Phones (Uk) Limited Method and apparatus for error detection in digital communications
US5878098A (en) * 1996-06-27 1999-03-02 Motorola, Inc. Method and apparatus for rate determination in a communication system
KR100213876B1 (ko) * 1996-10-04 1999-08-02 윤종용 비터비 복호기를 이용한 비트 오율 측정 장치
US5953636A (en) * 1996-10-30 1999-09-14 Lsi Logic Corporation Single-chip DBS receiver
US6175590B1 (en) * 1997-08-08 2001-01-16 Qualcomm Inc. Method and apparatus for determining the rate of received data in a variable rate communication system
US6097716A (en) * 1997-12-12 2000-08-01 Lucent Technologies Inc. Rate detection for multi-rate communications
US6424631B1 (en) * 1998-06-11 2002-07-23 Infineon Technologies North America Corp. Apparatus and methods for determining rate of transmitted variable rate data

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5757850A (en) * 1994-11-02 1998-05-26 Nec Corporation Transmission bit rate discrimination method and apparatus
JPH08139695A (ja) * 1994-11-14 1996-05-31 Nec Corp 可変ビットレート判別方法及び装置
US5790592A (en) * 1995-08-28 1998-08-04 Samsung Electronics Co., Ltd. Terminal of a code division multiple access cellular communication system, and a transmit and receive data processing method thereof
US5671255A (en) * 1996-03-29 1997-09-23 Motorola, Inc. Method and apparatus for determining coding rate in a wireless communication system

Also Published As

Publication number Publication date
US6639954B2 (en) 2003-10-28
JPH11340840A (ja) 1999-12-10
KR19990088640A (ko) 1999-12-27
TW425786B (en) 2001-03-11
US20030095613A1 (en) 2003-05-22

Similar Documents

Publication Publication Date Title
KR100369490B1 (ko) 이동 통신 단말 및 송신 비트 레이트 판별 방법
US5638408A (en) Variable transmission bit rate discrimination method and apparatus
JP3067804B2 (ja) 受信信号のデータレートを決定する方法及び装置
US5566206A (en) Method and apparatus for determining data rate of transmitted variable rate data in a communications receiver
US5774496A (en) Method and apparatus for determining data rate of transmitted variable rate data in a communications receiver
KR100385594B1 (ko) Ｗ-ｃｄｍａ 전송속도 추정방법 및 장치
JP2701761B2 (ja) 送信ビットレート判別方法及び装置
EP1016222A1 (en) A method of and apparatus for selecting cyclic redundancy check generators in a concatenated code
KR100262934B1 (ko) 전파환경의 변화에 따른 전송율 가변 방법
US6272187B1 (en) Device and method for efficient decoding with time reversed data
US6810078B2 (en) Blind rate determination
CA2095368A1 (en) System and method for decoding tail-biting code especially applicable to digital cellular base stations and mobile units
WO1999020015A2 (en) Adaptable overlays for forward error correction schemes based on trellis codes
EP1152540A1 (en) Error control device and method using cyclic code
CA2404348A1 (en) Slotted mode decoder state metric initialization
KR20000005787A (ko) 펑쳐드비터비복호방법
EP0612166B1 (en) A method and apparatus for error-control coding in a digital data communications system
KR100470010B1 (ko) 상이한 인코딩 레이트들을 사용하는 셀루러 시스템간의 소프트 핸드오프 방법 및 장치
US7145917B1 (en) Frame matching method and apparatus for use in a communication system
Park et al. Performance test of Viterbi decoder for wideband CDMA system
JP2004215310A (ja) 誤り訂正ターボ符号の復号器
KR100407328B1 (ko) 이동통신시스템의채널부호화장치및방법
DECODER US Patent 0a. 15, 1996 Sheet 1 of 4 5,566,206

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20111216

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee