KR100367279B1 - 고정도 트랜스레지스턴스 증폭기 - Google Patents

Abstract

본 발명은 고정도 트랜스레지스턴스 증폭기(high-accuracy trans-resistance amplifier)의 회로에 관한 것으로, 더욱 상세하게는 전류 입력 단자의 직류 옵셋offset) 전압과 입력 임피던스가 거의 0(zero)이 되도록 하여 이상적인 전류 입력 단자를 갖게 하고 출력 전압의 구동 능력을 증가시키기 위해 출력 임피던스도 거의 0이 되도록 설계한 트랜스레지스턴스 증폭기의 회로에 관한 것이다.

본 발명의 고정도 트랜스레지스턴스 증폭기는 전류 입력을 위해 2 개의 전류 폴로워(follower), 입력된 두 전류의 차를 구하기 위한 전류 가산기, 가산기의 출력 전류를 전압으로 변환시키기 위한 트랜스레지스턴스(혹은 저항기), 그리고 트랜스레지스턴스에 나타난 전압을 출력시키는 전압 폴로워로 구성되고 전류 및 전압 폴로워의 기본 셀(cell)에 해당되는 부분은 동일한 회로를 각각 사용한다는 것에 특징이 있다.

본 발명의 고정도 트랜스레지스턴스 증폭기의 우수성은 상용화된 트랜스레지스턴스 증폭기가 갖고 있는 단점, 즉 높은 임피던스와 큰 옵셋 전압을 갖는 전류 입력 단자, 입력 신호 범위의 제한성, 그리고 전압 출력 단자의 임피던스가 크다는 등을 개선하여 정확한 전류-차를 일정한 전압으로 증폭시키는 특징을 갖고 있다. 따라서, 본 발명의 고정도 트랜스레지스턴스 증폭기의 회로는 각종 전류-모드 신호처리용 연산 회로 및 아날로그 집적회로를 설계할 때 기본 회로로 응용될 수 있고 반도체 칩(chip)화 할 경우 상용화된 트랜스레지스턴스 증폭기를 대체 사용할 수 있으므로 그 파급 효과가 매우 높다고 할 수 있다.

Description

고정도 트랜스레지스턴스 증폭기{High-accuracy Transresistance amplifier}

트랜스레지스턴스 증폭기(transresistance amplifier), 혹은 전류-차 전압 증폭기(current-differencing voltage amplifier)는 두 입력 전류의 차를 이것의 저항에 비례하는 전압으로 출력하는 능동 소자로서 이상적인 트랜스레지스턴스 증폭기는 0(zero)의 임피던스를 갖는 전류 입력 단자와 0의 임피던스를 갖는 전압 출력 단자를 갖는다.

본 발명은 고정도 트랜스레지스턴스 증폭기의 회로에 관한 것으로, 더욱 상세하게는 전류 입력 단자의 직류 옵셋(offset) 전압과 입력 임피던스가 거의 0이 되도록하여, 이상적인 전류 입력 단자를 갖게 하고 출력 전압의 구동 능력을 증가시키기 위해 출력 임피던스도 0이 되도록 설계한 트랜스레지스턴스 증폭기(TRA)의 회로에 관한 것이다

종래의 트랜스레지스턴스 증폭기(내셔널 반도체사의 LM359)의 회로는 도 1에 나낸 바와 같이, 전류-차를 검출하기 위해Q ₁과Q ₂로 구성된 기본 전류 미러, 검출된 전류를 증폭하여 전압으로 만드는Q ₃와C, 그리고 이 전압 출력시키기 위한 종속 접속된 이미터 폴로워Q ₄(pnp)와Q ₅(npn)으로 구성되었다. 도 1에 나타낸 회로는 고주파 특성이 우수하여 광대역 증폭기 및 파형 발생기 등에 응용되고 있으나, (1) 전류 입력 단자의 높은 임피던스(R _in =1/g _m ), (2) 전류 입력 단자의 큰 직류 옵셋 전압V _BE (0.7V) 에 따른 전치 회로의 오동작 기능, (3) 입력 신호 범위의 제한성(I _in1 I _in2경우에만 전류 증폭기로 동작 가능), (4) 전압 출력 단자의 임피던스()가 크다는 등의 문제점을 갖고 있다. 따라서, 이 증폭기를 이용하여 각종 응용 회로를 설계할 때, 많은 주의가 필요할 뿐만 아니라 고정도의 응용회로를 실현하기가 어러운 문제점이 있다.

상기의 트랜스레지스턴스 증폭기 회로는 높은 임피던스와 큰 옵셋 전압을 갖는 전류 입력 단자, 입력 신호 범위의 제한성, 그리고 전압 출력 단자의 임피던스가 크다는 등의 단점을 갖고 있기 때문에, 각종 아날로그 전자 회로를 설계할 때 많은 주의가 필요할 뿐만 아니라 각종 고정도의 응용 회로를 실현하기가 어려운 문제점이 있다. 이러한 문제점을 해결하는 것이 본 발명이 이루고자하는 기술적인 과제이다.

도 1은 종래의 트랜스레지스턴스 증폭기의 회로도.

도 2는 본 발명에 사용된 고정도 트랜스레지스턴스 증폭기의 (a) 기호와 (b) 블록도.

도 3은 본 발명에 사용된 전압 폴로워와 전류 폴로워 회로도.

도 4는 본 발명에 사용된 고정도 트랜스레지스턴스 증폭기의 전체 회로도.

도 5는 도 4에 나타낸 회로도의 전류 입력 단자의 임피던스 특성.

도 6은 도 4에 나타낸 회로도의 주파수 특성.

도 7은 도 4에 나타낸 회로도의 차동 입력 전류에 대한 출력 전압의 파형.

낮은 임피던스와 매우 작은 큰 옵셋 전압을 갖는 전류 입력 단자, 입력 신호 범위의 다양성, 그리고 낮은 전압 출력 단자의 임피던스를 갖는 고정도 트랜스레지스턴스 증폭기를 첨부된 도면에 의해 상세히 설명하면 다음과 같다.

[실시 예]

도 2는 본 발명에 고정도 트랜스레지스턴스 증폭기(TRA)의 기호와 회로 블록도이다. 이 기호로부터, TRA는 전류 입력 두 단자는 영(zero)의 임피던스, 그리고 전압 출력 단자 또한 영(zero)의 임피던스, 입력 전류와 출력 전압과의 트랜스레지스턴스R을 가져야만 입력된 두 전류i ₁과i ₂에 대한 출력 전압ν _OUT =R(i ₁-i ₂) 이 된다는 것을 알 수 있다. 도 2(b)는 본 발명에서 제한한 TRA의 블록도로서 2 개의 전류 폴로워(current follower:CF), 전류 가산기, 트랜스레지스턴스(혹은 저항기)R, 그리고 전압 폴로워(voltage follower:VF)로 구성되며, CF와 VF가 이상적이라면R에 걸리는 전압ν _R =R(i ₁-i ₂) 가 되고, VF에 의해ν _OUT =ν _R 이 된다. 따라서, 입-출력 관계식은ν _OUT =R(i ₁-i ₂) 로 주어지며 이상적인 TRA의 특성을 갖게 된다.

도 3(a)와 (b)는 도 2(b)에 나타낸 TRA의 블록도를 실현하기 위해, 발명한 전류 폴로워(CF)와 전압 폴로워(VF)에 대한 각각의 회로도이다. CF의 회로는 전류 입력 단자의 임피던스를 줄이기 위해 조절된 전류 셀(cell)을 구성하는Q ₁∼Q ₆와 전류 입력 단자에 인가된 전류를 그대로 복제하기 위한 전류 미러Q ₆와Q ₇로 구성되어 있다.

도 3(a)의 CF 회로에서, 모든 트랜지스터의 베이스 전류가 아주 작다고 가정하면 전류 입력 단자로 입력되는 바이어스 전류I _B 와 입력 전류i _IN 의 합은Q ₂와Q ₄를 통하여 전류 미러Q ₆와Q ₇에 의해 복제되어i _{C 7}=I _B +i _IN 이 되어 전류 폴로워 기능을 하게 된다. 또한, 이 전류는 전류 미러Q ₅와Q ₆에 의해 복제되어Q ₁과Q ₃의 컬렉터 전류가 되기 때문에 어떤 입력 전류 신호에 대하여서도Q ₁∼Q ₄의 컬렉터 전류가 동일하다. 따라서,ν _{BE 1}(npn)의 변화는ν _{BE 2}(npn)로, 그리고ν _{BE 3}(pnp)의 변화는ν _{BE 4}(pnp)로 각각 상쇄시키기 때문에 전류 입력 단자는 0 V(옵셋 전압이 0 V)가 되어 이상적인 전류 폴로워의 입력 단자를 갖는다는 것을 알 수 있다.

실제로, 도 3(a)의 회로를 소신호 등가 회로로 바꾼 다음 입력 입피던스를 구하면R _IN =2V _T /βI _{C 1}가 되며, 일반적인 값(β=100,Ic= 200㎂)을 적용할 경우R _IN =2.5Ω정도가 된다.

도 3(b)에 나타낸 전압 폴로워(VF)의 회로는 전류 복제를 위해 사용한Q ₇을 제외하고는 도 3(a)에 나타낸 전류 폴로워(CF)와 동일하다. 그러나, CF의 전류 입력단자를 VF의 전압 출력 단자로, 그리고 CF의 접지 단자(Q ₁의 베이스)를 전압 입력단자로 각각 사용했으며,Q ₁,Q ₃, 그리고Q ₅는 npn 이미터 폴로워를 구성하고Q ₂,Q ₄, 그리고Q ₆는 pnp 이미터 폴로워를 구성하며 이들의 바이어스 전류는 전류 미러Q ₅와Q ₆에 의해 항상 같게 된다. 전압 입력 단자ν _IN (Q ₁의 베이스 단자)와 출력 단자ν _OUT (Q ₁의 컬렉터 단자)에 대한 관계를 소신호 등가 회로를 이용하여 구하면 다음과 같다.

(1)

여기서,R _L 은 부하 저항이다.Q ₁,Q ₂,Q ₃, 그리고Q ₄의 베이스 전류를 무시하면 이들의 컬렉터 전류는 모두 동일하다. 또한Q ₁과Q ₂는 동일한 npn 트랜지스터이고Q ₃와Q ₄는 동일한 pnp 트랜지스터이므로, 우리는g _{m 1}=g _{m 2},g _{m 3}=g _{m 4}가 된다는 것을 알 수 있다. 이 조건을 고려하면 식 (1)은 정확하게ν _OUT/ν_IN= 1이라는 것을 알 수 있다. 따라서, 도 3(b)에 나타낸 회로는 정확한 전압 폴로워 기능을 한다는 것을 알 수 있다.

도 4는 도 2(b)에 나타낸 회로 블록도를 완성시킨 고정도 TRA의 전체 회로이다. 회로는Q ₁∼Q ₁₆으로 구성된 좌우 두 개의 옵셋 보상된 CF,Q ₁₇∼Q ₂₅로 구성된 전류 가산기(current summer:CS), 트랜스레지스턴스(혹은 저항기)R, 그리고Q ₂₆∼Q ₃₃로 구성된 VF로 구성된다. 오른쪽의 CF에 입력되는I _B +i _IN ⁺는 전류 미러의 출력단 트랜지스터Q ₂₄, 레벨 쉬프터Q ₁₇∼Q ₁₉, 그리고 pnp 전류 미러Q ₂₀∼Q ₂₂에 의해 트랜스레지스턴스R로 공급된다. 한편, 왼쪽의 CF에 입력되는I _B +i _IN ^-는 전류 미러의 출력단 트랜지스터Q ₂₅와Q ₂₃에 의해 트랜스레지스턴스R로부터 싱크(sink)된다. 따라서, 두 개의 CF에 의해 입력된 전류는 가산기에 의해 (i _IN ⁺-i _IN ^-)가 되어R에 흐르게 되고,R에 강하된 전압은 VF에 의해 출력 단자에 그대로 나타나게 된다. 따라서, 제안한 TRA의 최종적인 출력 전압은 정확하게v _OUT =R(i _IN ⁺-i _IN ^-)이 된다.

발명한 도 4의 회로를 PSPICE 시뮬레이션을 통하여 그 동작 원리와 성능을 확인하였다. 이 때 사용한 트랜지스터 모델은 Q2N3906(pnp)와 Q2N3904(npn)이다. 전원 전압은V _CC =-V _EE =2.5V,V _{B 1}=-V _{B 2}=1.25V, 바이어스 전류I _B =200㎂, 그리고 트랜스레지스턴스R과 부하 저항R _L 은 4kΩ으로 각각 설정했다.

도 5는 도 4에 나타낸 회로도에 대한 전류 입력 단자의 임피던스Z _in특성을 나타낸 것이다. 이 결과로부터 직류(dc)에서 100 kHz까지의Z _in은 0.25 오옴(Ω)이며, 고주파에서는 임피던스가 증가하는 것을 알 수 있다. 따라서, 제안한 TRA는 수 MHz 이하에서는 항상 가상 접지를 갖고 있기 때문에 간단한 회로 구성으로 고정도의 전류 검출이 가능하다.

도 6은 도 4에 나타낸 회로도에 대한 주파수 특성을 나타낸 것이다. 입력 교류 신호 전류의 크기를 100 ㎂로 설정했다. 이 결과로부터, 이상적인 입력 전류에 대한 출력 전압의 비가ν _OUT /i _IN=R보다 낮아진 것을 알 수 있다. 그 원인은 공통-이미터 전류 이득(common-emitter current gain)β가 유한한 값을 갖고 있기 때문이다. 트랜스레지스턴스 증폭기의 3-dB 주파수는 4 MHz이다.

도 7은 도 4에 나타낸 회로도에 대한 차동 입력 전류에 대한 출력 전압의 파형이다. 입력 전류의 크기는i _IN ⁺= 100 ㎂,i _IN ^-= 50 ㎂이고, 이 두 신호의 주파수는 100 kHz로 하였다. 이 결과로부터 측정값이 이론값ν _OUT =R(i _IN ⁺-i _IN ^-)와 일치한다는 것을 알 수 있다.

본 발명의 고정도 트랜스레지스턴스 증폭기의 우수성은 상용화된 트랜스레지스턴스 증폭기가 갖고 있는 단점, 즉 높은 임피던스와 큰 옵셋 전압을 갖는 전류 입력 단자, 입력 신호 범위의 제한성, 그리고 전압 출력 단자의 임피던스가 크다는 등의 단점을 개선하여 정확한 전류-차를 일정한 전압으로 증폭시키는 특징을 갖고 있다. 따라서, 본 발명의 고정도 트랜스레지스턴스 증폭기의 회로는 각종 전류-모드 신호용 연산 회로 및 아날로그 집적회로를 설계할 때 기본 회로로 응용될 수 있고 반도체 칩(chip)화 할 경우 상용화된 트랜스레지스턴스 증폭기를 대체 사용할 수 있으므로 그 파급 효과가 매우 높다고 할 수 있다.

Claims (3)

1. 전류미러회로를 포함한 고정도 트랜스레지스턴스 증폭기에 있어서,

   베이스 전극이 접지와 접속되는 제 1의 트랜지스터와;

   상기 제 1의 트랜지스터의 이미터 전극에 이미터 전극이 접속되고, 컬렉터 전극은 전류미러회로에 접속되는 제 2의 트랜지스터와;

   베이스 전극이 상기 제 2의 트랜지스터의 컬렉터 전극과 베이스 전극에 접속되고, 컬렉터 전극은 상기 전류미러회로에 접속되는 제 3의 트랜지스터와;

   이미터 전극은 상기 제 3의 트랜지스터의 이미터 전극에 접속되고, 베이스전극과 컬렉터 전극에는 바이어스 전류와 입력 전류가 인가되는 제 4의 트랜지스터;

   로 구성되어, 상기 제 1의 트랜지스터, 제 2의 트랜지스터, 제 3의 트랜지스터와 제 4의 트랜지스터의 컬렉터 전류는 상기 전류미러회로에 의해 동일하기 때문에 상기 입력 전류의 단자전압은 거의 0V가 되어 아주 낮은 임피던스를 갖고, 전류 출력 트랜지스터의 켈렉터로 바이어스 전류와 입력 전류가 정확하게 폴로워되는 것을 특징으로 하는 고정도 트랜스레지스턴스 증폭기.
2. 제 1항에 있어서,

   상기 전류출력 트랜지스터를 제외한 회로에서, 상기 제 1의 트랜지스터의 베이스전극이 전압입력단자와 접속되고, 상기 제 4의 트랜지스터의 컬렉터 전극에는 전압출력단자가 접속되어, 상기 전류미러회로에 의해 상기 출력단자의 전압이 상기 전압입력단자의 전압을 정확하게 폴로워하는 것을 특징으로 하는 고정도 트랜스레지스턴스 증폭기.
3. 제 1항 내지 제 2항에 있어서,

   두 개의 상기 전류폴로워가 전류가산기에 접속되고,

   상기 전류가산기는 레지스턴스와 상기 전압폴로워에 접속되어, 상기 전류폴로워로 입력되는 두 입력전류의 차와 상기 레지스턴스의 곱인 전압을 상기 전압폴로워로 출력시키는 것을 특징으로 하는 고정도 트랜스레지스턴스 증폭기.