KR100364184B1 - 전하결합이미징장치및이를구비한카메라 - Google Patents

전하결합이미징장치및이를구비한카메라 Download PDF

Info

Publication number
KR100364184B1
KR100364184B1 KR1019950002888A KR19950002888A KR100364184B1 KR 100364184 B1 KR100364184 B1 KR 100364184B1 KR 1019950002888 A KR1019950002888 A KR 1019950002888A KR 19950002888 A KR19950002888 A KR 19950002888A KR 100364184 B1 KR100364184 B1 KR 100364184B1
Authority
KR
South Korea
Prior art keywords
charge
imaging device
phase
memory
charge coupled
Prior art date
Application number
KR1019950002888A
Other languages
English (en)
Other versions
KR950035389A (ko
Inventor
그레고리엘스워스파인
피터폴브로워
페트루스기지스베르투스마리아켄텐
홀거스톨드트
알버트조셉피에르테우비쎈
Original Assignee
코닌클리케 필립스 일렉트로닉스 엔.브이.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 코닌클리케 필립스 일렉트로닉스 엔.브이. filed Critical 코닌클리케 필립스 일렉트로닉스 엔.브이.
Publication of KR950035389A publication Critical patent/KR950035389A/ko
Application granted granted Critical
Publication of KR100364184B1 publication Critical patent/KR100364184B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/40—Extracting pixel data from image sensors by controlling scanning circuits, e.g. by modifying the number of pixels sampled or to be sampled
    • H04N25/42—Extracting pixel data from image sensors by controlling scanning circuits, e.g. by modifying the number of pixels sampled or to be sampled by switching between different modes of operation using different resolutions or aspect ratios, e.g. switching between interlaced and non-interlaced mode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/148—Charge coupled imagers
    • H01L27/14831—Area CCD imagers
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/40—Extracting pixel data from image sensors by controlling scanning circuits, e.g. by modifying the number of pixels sampled or to be sampled
    • H04N25/46—Extracting pixel data from image sensors by controlling scanning circuits, e.g. by modifying the number of pixels sampled or to be sampled by combining or binning pixels
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/72—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors using frame transfer [FT]

Abstract

전하 결합 이미징 장치로 폭/높이비(종횡비)를 조절한다는 점에서 다수의 열이 이미지 매트릭스의 각 측면에 사용되거나 또는 사용되지 않는다는 것을 알 수 있다. 예를 들어, 이러한 방식으로 와이드스크린 TV에 대응하는 16/9의 종횡비를 갖는 장치로부터 시작하여 4/3까치 종횡비를 감소시키는 것이 가능하다. 실시예는 이러한 폭의 감소가 4/3 모드 이미징 장치의 질에 손상을 끼치는 것을 보여주었다. 본 발명의 실시예에 따르면, 4/3의 종횡비를 갖는 FT장치가 사용되고 4/3 모드에서 4상 CCD로서 동작된다. 16/9 종횡비를 얻기 위하여, 장치의 높이가 감소된다는 점에서 다수의 라인이 사용되지 않는다. 이러한 목적을 위하여, 센서 매트릭스는 3상 CCD로서 동작되는 반면에, 수직 방향 라인의 갯수가 증가된다. 놀랍게도 종횡비는 실제 16/9와 동일하게 된 동시에, 폭은 동일하게 유지되고 수직 방향의 라인의 갯수가 일정하다는 점에서 라인의 잉여 갯수는 비디오 정보로서 사용되지 않는다. 4상 CCD와 마찬가지로 3상으로서 센서 매트릭스(A)를 동작시키기 위하여, 전극은 12-상 CCD의 방식으로 클럭 라인에 의해 상호 접속된다.

Description

전하 결합 이미징 장치 및 이를 구비한 카메라{CHARGE COUPLED IMAGING DEVICE AND CAMERA PROVIDED WITH SUCH A CHARGE COUPLED IMAGING DEVICE}
본 발명은 센서 매트릭스라 불리는 이미지 센서 소자의 매트릭스가 그 표면에 마련된 반도체 몸체를 포함하는 전하 결합 이미징 장치(charge coupled imaging device)에 관한 것이다. 전하 운반 채널의 시스템이 그 반도체 몸체 내에 서로 인접하여 위치하고, 서로 평행하게 그리고 상기 표면에 평행하게 뻗어 있다. 상기 채널에서는, 방사의 흡수를 통해 이미지 센서 소자 내에서 생성된 전자 전하가 전하 패키지(charge package)의 형태로 저장되고, 상기 전하 운반 채널 위에 형성된 클럭 전극 시스템에 인가되는 클럭 전압의 영향 하에 판독 부재(read-out member)로 운반될 수 있다.
또한, 본 발명은 이러한 이미징 장치를 구비하는 카메라에 관한 것이다.
예를 들어, 그와 같은 장치는 유립 특허 공개 공보 제 EP-A 0 547 697(PHN 13.926) 호로부터 알려져 있다. 상기 출원서에는 전하 결합 이미징 장치가 기술되어 있는 바, 이 장치는 그 폭과 높이 간의 비(종횡비)가 가변적이며. 특히, 두 개의 표준값, 즉, 16/9와 4/3 사이에서 조절 가능한 것으로 기술되고 있다. 값(4/3)은 지금까지 보편적이었던 TV 화면의 종횡비에 대응한다. 값(16/9)은 와이드스크린 TV의 종횡비에 대응한다. 녹화를 위해, 이것은 이들 표준값의 각각에 대해 설정 가능한 카메라를 사용하기에 상당히 유리한 장점을 제공한다. 따라서, 인용된 유럽 특허 출원서 제 EP-A 0 547 697 호는 16/9버전으로 이미징 장치를 이용하며 와이드스크린 애플리케이션에 이들의 모든 열(column)을 사용하는 것을 제안한다. 다른 한편, 4/3 표준의 애플리케이션에 있어서, 매트릭스의 좌측 및 우측 엣지에 위치한 두 개의 밴드내 열은 활성 비디오 정보를 위해 사용되지 않는다. 예를 들어, 이들 열내 신호는 라인 개선 기간(retrace period) 경과후 판독 레지스터를 통해 방전된다. 이의 단점은 라인당 픽셀의 갯수가 변한다는 것이며, 이는 동일한 라인 시간으로 주어진 경우 카메라 주파수가 변한다는 것을 의미하고, 이는 다시 신호 처리에 대한 단점을 가져온다. 또한, 이러한 변환은 수평 해상도의 손실 및 수평 시야각의 변화를 가져온다. 통상적으로, 이러한 공지된 형태의 변환 가능 이미징 장치는 16/9의 종횡비에 대해 최적화되어 있으며, 4/3 모드에서 보다 덜 만족스러운 동작을 나타낸다.
무엇보다도, 본 발명의 목적은 16/9와 4/3 모드 모두에서 동작될 수 있고, 4/3모드에서의 폭이 16/9 모드에서의 폭과 동일한 전하 결합 이미징 장치를 제공하여, 라인당 픽셀의 갯수가 변하지 않도록 하는 데 있다. 본 발명의 다른 목적은 높이를 일정한 라인의 갯수 및 일정한 수평 시야각으로 조절할 수 있는 전하 결합 이미징 장치를 제공하는 데 있다. 또한, 본 발명에서는 라인의 갯수가 조절 가능한 전하 결합 이미징 장치를 제공하고자 한다.
본 발명의 전하 결합 이미징 장치는, 그 이미징 장치가 선택에 따라, 전하 패키지가 M 클럭 전극에 대응하는 M상 전하 결합 장치(M-phase charge coulped device) 또는 전하 패키지가 N 클럭 전극에 대응하는 N상 전하(N-phase) 결합 장치(N은 M보다 작다)로서 동작될 수 있도록 하는 수단이 제공되는 것을 특징으로한다. 또한, 상의 갯수가 변하면 픽셀의 높이가 변한다. 결과적으로, 이미지 라인의 갯수는 주어진 클럭 전극의 갯수에 대한 상의 선택을 통해서 변할 수 있다. 보다 작은 수의 상을 전환함으로써, 영상 라인의 갯수는 증가되고, 활성 비디오 정보로서 여분의 이미지 라인을 사용하지 않음으로써, 이미지 매트릭스는 높이 뿐만 아니라 높이/폭 비를 변하게 하는 것이 가능한 동시에, 이미지 라인의 갯수는 동일하게 유지된다. 이미지의 폭이 이러한 전환동안 변하지 않기 때문에, 전술한 바와 같은 문제가 회피된다.
본 발명에 따른 장치의 주요 실시예는 M-상 동작시 폭/높이 비가 4/3와 동일하거나 또는 실질적으로 동일하며, N상 동작시 16/9과 동일하거나 또는 실질적으로 동일한 것을 특징으로 한다. 이미징 장치는 4/3 모드에 대해 유리하게 최적화될 수도 있다. 16/9 모드가 수직 방향의 이미지 축소를 야기하기 때문에, 공지된 장치에서와 같이, 와이드 이미지가 4/3 모드를 위해 좁게 형성되고 수평 방향에 더 적은 수의 픽셀을 포함한다면, 일반적으로 휠씬 덜 만족스럽게 지각될 것이다.
본 발명에 따른 이미징 장치의 중요한 바람직한 실시예는 M 및 N이 각각 4와 3이라는 것을 특징으로 한다. 본 발명에 있어서, 놀랍게도 4상 동작시 4/3의 종횡비는 3상 동작시 실질적으로 16/9으로 되는 반면에 이미지 라인의 갯수는 동일하게 유지된다는 것이 발견되었다. 복잡한 회로 및/또는 결선없이 4상 또는 3상 시스템으로 전하 결합 장치를 동작시키는 것을 가능하게 하는 한 실시예는, 전극이 12-상 전하 결합 장치를 형성하도록 상호 접속되는 것을 특징으로 한다.
본 발명은 센서 매트릭스에서 발생되는 전하 패키지가 매트릭스로부터 직접판독되는 장치에 유리하게 사용될 수 있다. 본 발명이 특히 중요한 의미를 갖는 한 유형의 전하 결합 이미징 장치는, 이미징 장치가 프레임 전송(FT) 형태이고, 이미지 센서 소자의 센서 매트릭스 외에, 메모리 및 이 메모리에 접속된 판독 레지스터를 포함하고, 전하 패키지는 집적 기간 후에 전하 운반 채널을 경유하여 메모리 내로 운반되며 메모리로부터 한 라인씩 한 라인의 전하 패키지가 판독 수단을 통해 운반되는 판독 레지스터로 운반되는 것을 특징으로 한다. 제 1의 형태에서, 메모리는 4/3모드에서 동작동안 센서 매트릭스와 동일한 수의 이미지 라인을 구비할 수있는 반면에, 모든 잉여 이미지 라인은 예를 들어 메모리 내로 정보의 운반 즉시 판독 레지스터를 통해 직접 방전된다. 그러나, 특정 버전에서는 이것이 불가능하며, 예로서 라인이 센서 매트릭스와 메모리간의 경계상에 제공되는 버전에서 불가능하므로, 라인은 입사 방사에 대해 마스킹되고 블랙 기준(black reference)으로서 사용된다. 집적 기간동안 이 라인에 축적되는 전하는 메모리내에 저장되고 신호 처리동안 신호로부터 감해지는 암전류(dark current)에 대한 방책을 형성한다. 이 라인은 판독 레지스터를 경유해 보통의 방식으로 판독될 것이기 때문에, 상기 잉여 라인은 16/9 모드에서 메모리 섹션 내에 또한 저장되어야 한다. 따라서, 본 발명에 따른 이미징 장치의 바람직한 실시예는 매트릭스의 M상 동작의 경우 메모리가 전하 패키지의 최대 갯수보다 많은 저장 위치를 포함한다는 것을 특징으로 한다.
판독 레지스터를 통하는 것 이외의 방식으로 전하 패키지를 제거하는 것이 몇몇 버전에서 가능하다. 따라서, 예를 들어, n형 매립 채널을 구비한 많은 상업적 이용이 가능한 전하 결합 이미징 장치는 오늘날 과도한 조명(over-illumination)의경우 전자에 대한 드레인로서 사용되는 n형 기판을 구비한다. 또한, 잉여 전하 패키지가 이 기판을 통해 드레인될 수도 있는데, 예로서 센서 매트릭스의 전극에 인가되는 전압 펄스를 이용하여 드레인될 수도 있다. 이것은 잉여 라인이 메모리내로 운반되지 않고 활성 비디오 정보가 메모리내에 놓여진 후 기판을 통해 제거될 수 있다는 점에서 유리하게 이용될 수 있다. 공간 절약의 장점을 제공하는 본 발명에 따른 장치의 다른 실시예에서는, 매모리 내 저장 위치의 갯수가 장치의 N상 동작동안 형성되는 전하 패키지의 최대 갯수보다 적다는 특징을 갖는다.
센서 매트릭스의 한 쪽에서 단일의 비교적 넓은 밴드 내의 잉여 라인을 16/9 모드 동작동안 불필요한 정보로서 제거하는 것이 몇몇 응용에서 유리할 수도 있다. 바람직한 실시예에서는, M-상 동작동안 이미지 라인의 갯수와 비교하여 잉여 이미지 라인이 매트릭스의 N상 동작동안 얻어지며, 이미지 라인의 두 밴드내 전하 패키지는 N상 동작동안 비디오 정보로서 사용되지 않으며, 각각의 밴드는 잉여 이미지 라인의 절반과 동일 또는 실질적으로 동일한 폭을 갖는 동시에, 제 1 밴드는 메모리와 인접하는 센서 매트릭스의 엣지에 위치하고 나머지 다른 밴드는 센서 매트릭스의 반대편 엣지에 위치되는 것을 특징으로 한다. 두 개의 비교적 좁은 밴드가 양 측에서 이미지로부터 제거되기 때문에, 수직 방향으로 광 중심내 쉬프트는 무시할 수 있을 정도로 작으며, 적어도 비교적 넓은 밴드가 한 측에서 제거되는 경우보다 훨씬 작을 것이다. 또한, 잉여 라인의 상기 다른 밴드내 전하 패키지는 본 발명의 실시예에서 판독 레지스터를 통하는 대신에 기판을 통해 쉽게 제거될 수도 있다.
메모리는 센서 매트릭스와 유사하게, 4상 및 3상 동작 사이에서 전환할 수도있다. 그러나, 특정 실시예에서 접촉 패드의 갯수를 가능한 낮게 유지하기 위하여, 메모리는 센서 매트릭스의 4상 동작과 3상 동작동안 양자 모두 4상 장치로 동작되는 것이 바람직할 것이다.
본 발명은 첨부 도면 및 실시예를 참조로 보다 상세히 설명될 것이다.
제 1-4 도는 문헌으로부터 알 수 있는, 본 발명에 따른 FT형 전하 결합 이미징 장치를 개략적으로 도시하고 있다. 이 장치는 반도체 몸체(1)를 포함하며, 반도체 몸체는 통상 실리콘으로 제조되며, 그의 표면에 전하 운반 채널(2)의 시스템이 마련되어 있고, 전하 운반 채널(2)은 반도체 몸체 내에 서로 나란히 위치하며 서로 평행하게 뻗어있고 상기 표면에 대해 평행하다. 단지 11개의 채널(2)이 제 1도에 도시되어 있지만, 실제로는 훨씬 많은 채널의 갯수가 존재할 수 있다는 것이 명백할 것이다. 적어도 A로 표시된 채널 시스템의 부분인 채널(2)은 이후 명세서에서 센서 매트릭스라 지칭되는 이미지 센서 소자 또는 픽셀의 매트릭스를 형성한다. 통상 알려진 바와 같이. 집적 기간(integration period) 동안 국부적으로 입사하는 전자기 방사의 흡수를 통해 발생되는 전하 캐리어는 동작동안 가장 가까운 픽셀 내에 저장된다. 이렇게 형성된 전하 패키지는 집적 기간 후에 채널(2)을 통해 한 라인씩 수평 출력 레지스터(4)로 운반되고, 레지스터(4)를 통해 출력단으로 운반되며, 출력단에서 출력 증폭기(3)와 같은 판독 부재를 이용하여 판독된다. 본 발명에 따른 이미징 장치의 특정 버전에 있어서, 출력 레지스터(4)는 센서 매트릭스(A)에 직접 결합된다. 본 실시예의 FT 장치에 있어서, 센서 매트릭스(A)와 출력 레지스터(4)간에 위치한 채널(2)의 부분(B)이 메모리로서 사용된다. 집적 기간 이후에, 전하 패키지는 래스터(raster)에 따라 메모리(B)내로 신속히 운반되고 레지스터(4)를 경유해 메모리로부터 판독되는 동시에, 새로운 이미지가 센서 매트릭스(A)에 수신된다.
본 발명의 실시예에서 전하 결합 장치는 매립 채널형으로서, 채널(2)은 n형 표면 영역에 의해 형성되며, n형 표면 영역에서는 정보의 저장이 제 3 도와 제 4 도에서 알 수 있는 바와 같이 전자(electrons)의 패키지 형태로 발생한다. n형 채널(2)은 아래에 위치한 n형 기판 영역(6)으로부터 채널(2)을 분리하는 p형 영역(5)에 의해 반도체 몸체 내에 구획된다. 알려진 바와 같이, 예를 들어, 과잉 조명(excess illumination)에 의해 야기되는 잉여 전하 캐리어는 이러한 (초점흐림을 방지하는(anti-blooming)) 기판을 통해 제거될 수 있는데, 이는 p형 영역(5)의 목적이 동일한 열내 상호 인접 픽셀간의 전위 장벽보다 낮은 영역(2)과 기판(6) 사이의 전위 장벽을 얻기 위하여 적어도 영역(2) 아래에 매우 얇게 존재하기 때문이다. 명백히, 본질적으로 알려진 다른 초점흐림 방지법이 사용될 수도 있다. 또한 본 발명을 표면 운-반(surface transport)을 갖는 전하 결합 장치에 적용할 수 있다는 것은 명백할 것이다.
반도제 몸체의 표면은 제 2-4 도에 도시된 전극(7-10)중 클럭 전극의 시스템을 구비한다. 전극은 박막 절연층(11)을 이용하여 통상의 방법으로 반도체 몸체의 표면으로부터 절연되는 바, 절연층(11)은 통상 실리콘 산화물 또는 실리콘 산화물과 실리콘 질화물의 조합으로 제조된다. 무엇보다도 출원인에 의해 1993년 5월 21일 출원된 유럽 특허 출원서 제 932014-63.2호(PHN 14.467)에 기술된 바와 같이 본발명의 실시예에서, 클럭 전극을 위한 구성이 사용된다. 전극은 n형 도핑된 비교적 두꺼운 다결정 실리콘(폴리)의 스트립(8a, 9a, 10a)등과 n형 도핑된 비교적 얇은 다결정 실리콘의 부분(7b, 8b, 9b, 10b)등으로 구성된다. 스트립(a)은 매트릭스를 횡단하여 뻗어있어 매트릭스 엣지에서 클럭 전압 인가 수단에 연결되는데, 이에 대해서는 후술한다. 충분히 낮은 저항을 얻기 위하여, 폴리 스트립(2)의 두께는 예를 들어 300mm로 비교적 두껍다. 클럭 전극의 부분(b)은 겨우 약 50mm의 두께를 갖는 다결정 실리콘으로 구성된다. 작은 다결정 실리콘 두께와, 부분(7b, 8b, 9b)등의 광 전송으로 인해, 이미징 장치의 감도는 매우 높다. 접촉 윈도우(12)를 통하여, 박막 다결정 실리콘 부분(b)은 박막 다결정 실리콘 부분(b)의 폭보다 훨씬 작은, 전하 운반 방향에서 볼 때의 폭을 갖는 작은 스트립(a)에 접속되는 데, 이 작은 스트립(a)는 또한 감도에 단지 작은 영향만을 미친다 전극(7b, 8b, 9b)등은 도면에 도시된 바와 같이, 핑거(finger)에 의해 각각 제조되고, 이 전극의 각각은 CCD 채널 위로 뻗어 있는 반면에, 상호 인접한 핑거는 다결정 실리콘 재료가 전혀 없는 공간에 의해 분리되는데, 이 공간은 입사 방사가 실질적으로 방해받지 않고서 반도체 몸체애 도달할 수 있도록 하는 입사 방사를 위한 윈도우를 형성한다. 감도에 가해지는 필요조건이 덜 엄격할 때, 각 전극의 다결정 실리콘 부분(b)을 연속하는 스트립으로서 구성하는 것이 가능하다. 도면으로부터 명백한 바와 같이, 예를 들어, 행간 판독에서 필드 플리커(field flicker)와 같은 플리커를 피하기 위하여 전극은 완전히 또는 적어도 실질적으로 완전히 동일한 형상이다.
센서 매트릭스의 클럭 전극을 제어하기 위한 수단(13)(제 1 도)이 제공되며,원하는 바에 따라서 후자는 M상 전하 결합 장치나 V-상 전하 결합 장치로서 동작될 수도 있으며, 여기서 N은 M보다 작다. 본 실시예에서, M과 N은 각각 4와 3이다. 상 조절을 통하여 픽셀의 크기 및 라인의 갯수를 조절하는 것이 가능하다. 이것은 종횡비, 즉, 4/3 및 16/9 사이의 센서 매트릭스의 폭과 높이간의 비를 전환하기 위하여 본 발명의 예에 사용되는 반면에, 폭과 라인의 갯수는 동일하게 존재한다. 4/3 종횡비가 요구되면, 전체 센서 매트릭스(A)가 사용되고 4상 장치로서 동작된다. 센서 매트릭스가 3상 장치로서 동작한다는 점에서 16/9 종횡비가 획득되고, 4상 동작과 비교하여 잉여 라인의 수가 활성 비디오 정보로서 사용되지 않는다는 점에서 센서 매트릭스의 높이가 감소된다. 이들 잉여 라인은 두 개의 동일한 크기 또는 센서 매트릭스의 상부 및 하부에 대략 동일한 크기의 영역(14 및 15)내에 국소화된다. 입사 방사에 대해 마스킹되는 적어도 하나의 라인(16)은, 예를 들어, 블랙 기준(black reference)으로 사용되고 제 1 도에 검은 선(black line)으로 표시기는 A1 스크린을 이용하여, 영역(15)과 메모리 매트릭스(B) 사이의 센서 매트릭스에 존재한다. 원한다면, 이러한 기준선은 센서 매트릭스의 상측에 또한 제공될 수도 있다. 집적 기간동안 이러한 라인에 형성되는 전하 패키지는 누설 전류에 의한 결과이며, 누설 전류는 신호 패키지로부터 감해질 것이다. 예를 들어, 라인(16)의 정보는 이러한 목적을 위하여 출력 증폭기(3)를 통해 판독되며 제 1 도에 개략적으로 도시되는 메모리(17)에 저장된다.
메모리 매트릭스(B)는 매트릭스(A)가 4상 장치로 동작되는 상황과 매트릭스 (A)가 3상 CCD로서 동작되는 상황에서 모두 4상 CCD로서 메모리 매트릭스를 동작시키는 수단(18)에 의해 제어된다. 메모리(B)내 라인의 갯수는 센서 매트릭스 상측의 영역(14)의 라인의 갯수에 의해 축소되는 3상 모드시 센서 매트릭스 라인의 갯수와 동일하거나 실질적으로 동일하게 선택된다. 16/9 모드시 이미징 섹션(A)으로부터 메모리(B)로의 래스터의 운반 동안, 기준 라인(16), 잉여 라인 또는 비활성 라인(15) 및 활성 라인은 센너 매트릭스로부터 메모리(B)로 운반되며, 영역(14)으로부터의 비활성 라인은 영역(15)내에 저장된다. 판독동안, 우선적으로 라인(16)으로부터의 정보가 종래의 방식으로 레지스터(4)를 경유하여 판독되어 메모리(17)내에 저장된다. 그런 다음, 영역(15)으로부터의 비활성 라인은 레지스터(4)를 경유하여 방전될 수 있다. 이들 전하 패키지가 사용되지 않기 때문에, 판독동안, 출력 레지스터와 동기적으로 메모리를 동작시킬 필요가 없다. 예를 들어, 이러한 전하를 매우 빨리 제거하는 동안 출력 레지스터내 수용될 수 있는 것보다 많은 전하가 출력 레지스터내에 운반된다면, 기판을 통해 잉여 전하를 제거하는 것이 가능하다. 레지스티(4)와 출력 증폭기(3)의 판독에 뒤이어, 예를 들어, 영역(14)에서 출력 레지스터(4)를 통해 비활성 라인이 제거될 수 있다. 그리나, 바람직하게는 영역(14)으로부터 라인이 n형 기판(6)을 통해, 예를 들어, 메모리(B)의 전극상의 네거티브 펄스를 이용하여 또한 제거될 수 있으며, 이는 이를 라인의 제거에 지연이 전혀 없거나 실질적으로 없다는 것을 의미한다. 기준 라인(16)의 판독 및 영역(15)으로부터 비활성 라인의 제거는 TV 화면의 수직 귀선 시간(vertical retrace time)에 대응하는 시간 간격에서 발생한다. 기준 라인(16)이 없는 경우 비활성 라인(15)은 프레인 운반의 경우 출력 레지스터(4)를 통해 직접적으로 제거될 수 있으며, 따라서이들은 메모리(B)내에 저장 공간을 요구하지 않으며, 메모리는 기준라인(16)으로 도시된 실시예에서 보다 작아질 수 있다.
메모리 매트릭스(B) 및 수평 출력 레지스터(4)는 통상의 방법으로 제어된다. 이것은 교대로 메모리 섹션의 클럭 전극에 접속되고 4상 클럭 전압원에 접속되는 4개의 클럭 라인(19-22)을 이용하여 메모리에 대해 제 5 도에 개략적으로 묘사된다. 이미징 섹션(A)의 클럭 전극은 12-상 시스템의 방식으로 12개의 클럭 라인(L1, L2, L3‥‥‥ L11, L12)중 하나에 교대로 접속된다. 클럭 라인(L1-L12)은, 외부 전압원으로부터 발생되는 3상 또는 4상 클럭 전압이 공급되는 접촉 패드(23)에 접속된다. 제 7 도에 있어서, 클럭 전압(Φ1-Φ4)은 4상 동작에 대한 시간의 함수로 도시되며, Tt및 Ti는 각각 래스터의 운반 상(transport phase) 및 집적 기간이다. 상(Φ1)은 클럭 라인(L1, L5, L9)에 인가되고, 상(Φ2)은 클럭 라인(L2, L6, L10)에 인가되고, 상(Φ3)은 클럭 라인(L3, L7, L11)에 인가되며 상(Φ4)은 클럭 라인(L4, L8, L12)에 인가된다. 제 8 도는 3상 동작시 시간의 함수로서 클럭 전압(Φ1, Φ2, Φ3)을 도시하고 있다 상(Φ1)은 클럭 라인(L1, L4, L7, L10)에 인가되고, 상(Φ2)은 클럭 라인(L2, L5, L8, L11)에 인가되며 상(Φ3)은 클럭 라인(L3, L6, L9, L12)에 인가된다. 3상 동작 및 4상 동작시 동일한 클럭 전압이 인가될 전극은 클럭 라인(li)(i=1, 2, 3‥‥)에 의해 상호 접속되는 반면에, 3상 동작과 4상 동작시 공통 클럭 전압이 인가되지 않는 전극은 클럭 라인에 의해 상호 접속되지 않는다는것이 명백하다.
제 6 도는 3상 및 4상 클럭 전압을 인가할 수 있는 조절 가능 클럭 전압 소스를 개략적으로 도시하고 있다. 소스는 PLD 회로(26)(프로그래머블 로직 디바이스)를 이용하여 진동을 3상 및 4상 클럭 신호로 변환하는 크리스탈 발진기(25)를 포함한다. 3상 또는 4상 모드는 스위치(S)에 의해 선택될 수 있다. 디멀티플렉싱 회로(27)는 원하는 형상의 3상 또는 4상 클럭 전압을 발생하며, 이 전압은 12개의 출력 단자(28)에 인가된다. 단자(28)는 각각의 접속 접촉 패드(23)중 하나에 접속된다.
완전한 이미지가 단일 래스터에 의해 감지되면, 이미지 센서 매트릭스는 검은 기준 라인(16) 이외에, 예를 들어 라인당 1000 픽셀을 갖는 588개의 활성 비디오 정보의 라인을 포함한다. 수직 방향으로 4상 동작을 위해 픽셀당 4개의 전극이 필요하며, 따라서 이미지 매트릭스 전극의 갯수는 2352개이다. 치수는 센서 매트릭스의 폭/높이비가 4/3이 되도록 선택된다. 예를 들어, 집적 기간(Ti)동안, 각 픽셀의 3개의 상, 즉, 제 7 도의 상(Φ1, Φ2, Φ3)이 포지티브 전압을 위하여 설정되는 반면에, 상(Φ4)은 로우이다. 상(Φ1, Φ2, Φ3)은 전하가 축적되어 저장되는 전위 우물(Potential well)을 유도하는 반면에, 상(Φ4)은 열내에 픽셀을 서로 분리하는 전위 장벽을 유도한다. 각각의 전하 패키지는 운반 상(Tt)내 4개의 전극에 또한 대응한다. 3상 모드(제 8 도)에서, 각각의 픽셀은 3개의 전극에 대응한다. 예를 들어, 집적 기간(Ti)에서, (Φ1과 Φ2는 전하 통합 레벨인 하이이고, 반면에, Φ3는 픽셀을 분리하도록 로우 레벨이다. 3상 모드에서, 센서 매트릭스의 2352개의 전극은 784개의 라인에 대응하며, 따라서 약 200여개의 잉여 라인이 존재한다. 그런 다음, 제 1 도에 표시 된 영역(14, 15)의 폭은 영역 당 약 100개의 라인이다. 이들 잉여 라인은 센서 매트릭스의 본래 높이의 약 1/4에 대응한다는 것이 즉시 유도된다. 높이가 폭의 4/3이기 때문에, 3상 동작시 센서 매트릭스의 활성부의 높이는 센서 매트릭스 폭의 실질적으로 9/16이며, 이것은 와이드스크린 TV의 표준 종횡비에 정확히 대응한다. 이것과 관련하여 매트릭스 폭은 하나의 모드에서 다른 모드로 전환시 변하지 않으며, 따라서, 수평 방향의 시야각도 역시 변하지 않는다. 라인당 픽셀의 갯수는 마찬가지로 변하지 않고, 결과적으로 라인당 신호 주파수 역시 변하지 않는다. 또한, 수직 방향의 라인의 갯수는 변하지 않고 따라서 장치는 양쪽 모드에서 관련 TV 표준에 따른다.
본 명세서에 기술된 실시예는 소위 순차-주사(progressive-scan) 이미징 장치로 불리는 것으로서, 라인의 갯수는 TV수상기와 같은 디스플레이 장치내 라인의 갯수와 동일하다. 그러나, 본 발명은 이러한 라인 갯수의 약 절반, 예를 들어, 300개의 라인을 포함하는 전히 결합 이미징 장치에도 역시 적용 가능하다. 600개 라인의 TV 래스터의 절반이 집적 기간동안 이들 300개의 라인에 의해 기록될 수도 있다. 완전한 래스터를 획득하여 이들 래스터가 픽셀(비월(interlacing)) 절반의 거리를 초과하여 수직 이동되도록 하기 위하여 두 개의 연속적인 집적 기간동안 1/2 래스터를 기록하는 것이 일반적이다. 예를 들어, 첫번째 절반의 래스터에서 전하가상(Φ1, Φ2, Φ3) 하에 집적될 수 있는 반면에 상(Φ4)은 픽셀간의 장벽을 유도하기 위해 사용되며, 또한 두 번째 절반의 래스터에서 전하가 상(Φ3, Φ4, Φ1)하에 집적되며 상(Φ2)는 픽셀간의 장벽을 위해 사용된다는 점에서 이것은 4상 모드에서 간단하게 성취될 수도 있다. 전극은 모두 실제적으로 동일한 형상이기 때문에, 잡음 또는 전술한 필드 플리커와 같은 다른 결함이 픽셀의 이러한 쉬프팅에 의해 초래되지 않거나, 적어도 거의 초래되지 않는다. 3상 모드에서는, 각각의 픽셀을 위해 제공되는 전극이 오직 3개만 존재하기 때문에 픽셀의 절반을 초과하여 변화 없이 쉬프트시키는 것이 오늘날 불가능하다는 점에서 상황이 보다 복잡하다. 이러한 경우 본 출원인에 의해 출원된 유럽 특허 출원 제 0 523 781 호에 개시된 방법이 사용될 수도 있는데, 그 개시 내용은 본 명세서에서 참조로서 인용된다. 상기 공개된 EP 출원은 3상 전하 결합 이미징 장치를 개시하고 있는 바, 연속적으로 감지된 두 개의 래스터가, 전하가 집적 기간 내에 앞뒤로 쉬프트되는 반 픽셀의 거리에서 서로 상대적으로 효과적으로 쉬프트되며, 이렇게 함으로써 픽셀의 무게 중심이 전하가 쉬프트되는 방향 및 일정 위치 내에 전하가 저장되는 기간에 의해 결정된다. 다른 절반의 의해 결정되는 3상 전하 래스터와 비교하여 첫번째 절반의 래스터에서 상이한 방향으로 전하를 이동시킴으로써, 계산이 도시하는 바와 같이, 다른 절반의 래스터에 비례하여 픽셀 절반의 거리를 초과하여, 즉, 1.5 전극의 거리를 초과하여 소정 픽셀의 출력의 중심을 쉬프트하는 것이 가능하다.
본 발명은 본 명세서에 기술된 실시예에 제한되지 않는다는 것은 명백할 것이다. 따라서, 본 발명은 표면 운반을 갖는 전하 결합 장치에 사용될 수도 있다. 전술된 실시예에서, 4상 동작과 3상 동작간의 전이는 폭/높이비를 조절하기 위해 사용된다. 대신에, 예를 들어, 본 발명은 센서 매트릭스 라인의 갯수를 조절하며 게다가, 예를 들어, 폭/높이비가 동일하게 유지되는 동안 수직 해상도를 조절하기 위하여 사용될 수도 있다.
제 1 도의 센서 매트릭스(A)의 상측에 드레인을 제공하는 것이 또한 가능하며, 따라서 영역(14)에서 운반 방향은 16/9 모드에서 래스터 운반 동안 역전된다. 본 발명은 본 명세서에 기술된 FT 이미징 장치 보다 다른 형태의 전하 결합 이미징 장치, 예를 들어, 전하 운반 채널내 광전류의 집적 및 전하의 발생이 운반 채널로부터 실제 분리적으로 수행되는 이미징 장치에 더 유리하게 사용될 수도 있다.
제 1 도는 본 발명에 따른 FT 이미징 장치를 개략적으로 도시하는 도면,
제 2 도는 본 발명 장치의 이미징 섹션내 전극 구성의 평면도,
제 3 도는 제 2 도의 라인(III-III)을 따라 절단한 횡단면도,
제 4 도는 제 2도의 라인(IV-IV)을 따라 절단한 횡단면도,
제 5 도는 제 1 도의 장치의 이미징 섹션과 메모리 섹션부의 평면도,
제 6 도는 본 발명의 장치를 위해 클럭 전압을 발생하는 수단을 개략적으로 묘사하는 도면,
제 7 도는 4/3 종횡비의 경우 본 발명의 장치에 인가되는 4상 클럭 전압을 나타내는 도면,
제 8 도는 16/9 종횡비의 경우 3상 클럭 전압을 나타내는 도면,
도면의 주요 부분에 대한 부호의 설명
5 : p헝 영역 6 : n형 기관 영역
2 : 전하 운반 채널 3 : 출력 증폭기
17 : 메모리 25 : 크리스탈 발진기
26 : PLD 회로 27 : 디멀티플렉싱 회로

Claims (12)

  1. 센서 매트릭스라 불리는 이미지 센서 소자의 매트릭스가 그 표면에 마련된 반도체 몸체를 포함하는 전하 결합 이미징 장치(charge coupled imaging device)로서, 전하 운반 채널의 시스템이 상기 반도체 몸체 내에 서로 인접하여 위치하고, 서로 평행하게 그리고 상기 표면에 대해 평행하게 뻗어 있으며, 상기 채널에서는, 방사의 흡수를 통해 상기 이미지 센서 소자 내에서 생성된 전자 전하가 전하 패키지(charge package)의 형태로 저장되고, 상기 전하 운반 채널 위에 형성된 클럭 전극 시스템에 인가되는 클럭 전압의 영향 하에 판독 부재(read-out member)로 운반될 수 있는 전하 결합 이미징 장치에 있어서,
    상기 이미징 장치가 선택에 따라, 전하 패키지가 M 클럭 전극에 대응하는 M상 전하 결합 장치, 또는 전하 패키지가 N 클럭 전극에 대응하는 N상 전하 결합 장치로서 동작될 수 있도록 하는 수단이 제공되고, 상기 N은 상기 M 보다 작은 것을 특징으로 하는
    전하 결합 이미징 장치.
  2. 제 1 항에 있어서,
    상기 이미징 장치의 폭/높이 비는 상기 이미지 라인의 갯수가 동일하게 유지되면서, 상기 상의 수를 이용하여 조절할 수 있는 것을 특징으로 하는 전하 결합 이미징 장치.
  3. 제 2 항에 있어서,
    상기 폭/높이 비는 M상 동작시 4/3과 동일하거나 또는 4/3과 적어도 실질적으로 동일하고, N상 동작시 16/9와 동일하거나 또는 16/9와 적어도 실질적으로 동일한 것을 특징으로 하는
    전하 결합 이미징 장치.
  4. 제 1 내지 3 항 중 어느 한 항에 있어서,
    상기 M과 N은 각각 4와 3인 것을 특징으로 하는
    전하 결합 이미징 장치.
  5. 제 4 항에 있어서,
    상기 전극은 12-상 전하 결합 장치를 형성하도록 상호 접속되는 것을 특징으로 하는
    전하 결합 이미징 장치.
  6. 제 1 항에 있어서,
    상기 이미징 장치는 프레임 전송(FT) 형태이고,
    상기 이미지 센서 소자의 상기 센서 매트릭스 이외에, 메모리 및 상기 메모리에 접속된 판독 래지스터를 더 포함하되, 상기 전하 패키지는 집적 기간 후에 상기 전하 운반 채널을 경유하여 상기 메모리내로 운반되며 상기 메모리로부터 한 라인씩 상기 판독 레지스터로 운반되며, 상기 판독 레지스터를 통해 한 라인의 전하 패키지가 판독 수단으로 운반되는 것을 특징으로 하는
    전하 결합 이미징 장치.
  7. 제 6 항에 있어서,
    상기 메모리는 상기 매트릭스의 M상 동작의 경우에 있어서 전하 패키지의 최대의 갯수보다 많은 저장 위치를 포함하는 것을 특징으로 하는
    전하 결합 이미징 장치.
  8. 제 7 항에 있어서,
    상기 메모리내 저장 위치의 상기 갯수는 상기 장치의 N상 동작동안 형성되는 전하 패키지의 최대 갯수보다 적은 것을 특징으로 하는
    전하 결합 이미징 장치
  9. 제 6 항 내지 제 8 항중 어느 한 항에 있어서,
    M상 동작동안 상기 이미지 라인의 갯수와 비교하여 잉여 이미지 라인이 상기 매트릭스의 N상 동작동안 얻어지며, 이미지 라인의 두 밴드의 상기 전하 페키지는 N상 동작동안 비디오 정보로서 사용되지 않으며, 각각의 밴드는 상기 잉여 이미지 라인의 절반과 동일 또는 실질적으로 동일한 폭을 갖는 동시에, 제 1 밴드는 상기메모리와 인접하는 센서 매트릭스의 엣지에 위치하고 나머지 다른 밴드는 상기 센서 매트릭스의 반대편 엣지에 위치하는 것을 특징으로 하는
    전하 결합 이미징 장치.
  10. 제 9 항에 있어서,
    상기 센서 매트릭스로부터 상기 메모리로의 전하 패키지의 운반 동안, 상기 잉여 라인의 상기 제 1 밴드가 상기 판독 레지스터를 통해 제거되도록 상기 메모리로 운반되고, 잉여 라인의 상기 나머지 다른 밴드는 상기 센서 매트릭스로부터 상기 센서 매트릭스 아래에 위치하는 영역으로 제거되며, 상기 영역은 적어도 하나의 pn 접합에 의해 상기 센서 매트릭스의 상기 운반 채널로부터 분리되는 것을 특징으로 하는
    전하 결합 이미징 장치.
  11. 제 6 항에 있어서,
    상기 메모리는 M상 전하 결합 장치에 의해 형성되는 것을 특징으로 하는 전하 결합 이미징 장치.
  12. 제 1 항에 청구된 전하 결합 이미징 장치를 구비하는 카메라.
KR1019950002888A 1994-02-17 1995-02-16 전하결합이미징장치및이를구비한카메라 KR100364184B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
BE9400187 1994-02-17
BE9400187A BE1008077A3 (nl) 1994-02-17 1994-02-17 Ladingsgekoppelde beeldopneeminrichting en camera voorzien van een dergelijke ladingsgekoppelde beeldopneeminrichting.
BE09400187 1994-02-17

Publications (2)

Publication Number Publication Date
KR950035389A KR950035389A (ko) 1995-12-30
KR100364184B1 true KR100364184B1 (ko) 2003-02-26

Family

ID=3887975

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950002888A KR100364184B1 (ko) 1994-02-17 1995-02-16 전하결합이미징장치및이를구비한카메라

Country Status (6)

Country Link
US (1) US5784103A (ko)
EP (1) EP0668691B1 (ko)
JP (1) JPH07264490A (ko)
KR (1) KR100364184B1 (ko)
BE (1) BE1008077A3 (ko)
DE (1) DE69516739T2 (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4329128B2 (ja) * 1996-07-12 2009-09-09 ソニー株式会社 固体撮像装置、固体撮像装置の駆動方法およびカメラ
US7038723B1 (en) * 1999-04-26 2006-05-02 Matsushita Electric Industrial Co., Ltd. Solid state imaging device, method for driving the same and camera using the same
JP4342095B2 (ja) 1999-10-07 2009-10-14 富士フイルム株式会社 電荷転送装置、それを用いた固体撮像装置及びその制御方法
JP2003530026A (ja) * 2000-04-03 2003-10-07 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ フォトダイオードを備えた画像センサ
GB0011822D0 (en) * 2000-05-17 2000-07-05 Photonic Research Systems Limi Apparatus and methods for phase-sensitive imaging
US20060176381A1 (en) * 2002-06-07 2006-08-10 Centen Petrus G M Multi-format camera head

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3921195A (en) * 1970-10-29 1975-11-18 Bell Telephone Labor Inc Two and four phase charge coupled devices
JPS57178479A (en) * 1981-04-27 1982-11-02 Sony Corp Solid image pickup element
US4706122A (en) * 1984-08-30 1987-11-10 Nec Corporation Solid-state imaging device compatible with different television systems
US4580169A (en) * 1984-12-12 1986-04-01 Rca Corporation CCD imager with photoconversion in an image register clocked with a reduced number of clock phases during image transfer
EP0467683A3 (en) * 1990-07-19 1992-09-02 Canon Kabushiki Kaisha Image processing apparatus
JPH04119777A (ja) * 1990-09-10 1992-04-21 Matsushita Electric Ind Co Ltd 固体撮像装置
DE69225846T2 (de) * 1991-07-15 1998-12-24 Philips Electronics Nv Ladungsgekoppelte Bildaufnahmeanordnung
JPH0522668A (ja) * 1991-07-15 1993-01-29 Sony Corp 固体撮像装置
US5414463A (en) * 1991-09-18 1995-05-09 Hitachi, Ltd. Video cameras capable of switching an aspect ratio and view finders for use in the same
DE69228734T2 (de) * 1991-12-18 1999-10-07 Koninkl Philips Electronics Nv Festkörperbildaufnahmeeinrichtung und Kamera mit einer derartigen Bildaufnahmeeinrichtung
JPH06205298A (ja) * 1992-11-06 1994-07-22 Sharp Corp 電荷結合型固体撮像装置
EP0604954B1 (en) * 1992-12-28 1997-10-01 Matsushita Electronics Corporation Solid state image sensor device and its driving method
EP0625800B1 (en) * 1993-05-21 2001-09-26 Koninklijke Philips Electronics N.V. Charge coupled imaging device

Also Published As

Publication number Publication date
KR950035389A (ko) 1995-12-30
DE69516739T2 (de) 2000-11-23
EP0668691B1 (en) 2000-05-10
US5784103A (en) 1998-07-21
EP0668691A1 (en) 1995-08-23
DE69516739D1 (de) 2000-06-15
JPH07264490A (ja) 1995-10-13
BE1008077A3 (nl) 1996-01-09

Similar Documents

Publication Publication Date Title
EP1320993B1 (en) Imager with adjustable resolution
JP3249819B2 (ja) イメージセンサ
US7053948B2 (en) Solid-state image pickup device with discharge gate operable in an arbitrary timing
EP1435662B1 (en) Solid state image pickup device with wide dynamic range
US4040092A (en) Smear reduction in ccd imagers
US6687026B1 (en) Optical scanning apparatus with switchable resolution
KR100364184B1 (ko) 전하결합이미징장치및이를구비한카메라
CA2085423C (en) Solid state imaging device and camera provided with such an imaging device
US6778215B1 (en) Driving method of solid-state image pickup device and image pickup system
JPH05283666A (ja) 固体撮像素子
US20110102658A1 (en) Ccd image sensors having multiple lateral overflow drain regions for a horizontal shift register
US5990503A (en) Selectable resolution CCD sensor
US20010012067A1 (en) High definition television progressive scan broadcast camera
KR100278947B1 (ko) 전하 결합 영상 소자 및 이 전하 결합 영상 소자를 구비하는 카메라
JP2699841B2 (ja) 固体撮像装置
IT9048392A1 (it) Dispositivo per la registrazione termica di immagini
JPH0775020A (ja) 電荷結合装置
EP0568216B1 (en) Solid-state imaging apparatus
US5929471A (en) Structure and method for CCD sensor stage selection
JP2003258234A (ja) 固体撮像素子および固体撮像素子の駆動方法
JP2864626B2 (ja) 固体撮像装置
JP2002051267A (ja) 固体撮像素子
JPH0513746A (ja) 固体撮像装置
KR20020023945A (ko) 전하 결합형 이미징 디바이스
JPH06252376A (ja) 固体撮像素子の配線構造

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee