KR100362506B1 - Screen for marking a reject unit of circuit board of matrix type - Google Patents

Screen for marking a reject unit of circuit board of matrix type Download PDF

Info

Publication number
KR100362506B1
KR100362506B1 KR1020000081966A KR20000081966A KR100362506B1 KR 100362506 B1 KR100362506 B1 KR 100362506B1 KR 1020000081966 A KR1020000081966 A KR 1020000081966A KR 20000081966 A KR20000081966 A KR 20000081966A KR 100362506 B1 KR100362506 B1 KR 100362506B1
Authority
KR
South Korea
Prior art keywords
circuit board
unit
screen
window
matrix
Prior art date
Application number
KR1020000081966A
Other languages
Korean (ko)
Other versions
KR20020052572A (en
Inventor
하선호
문준영
Original Assignee
앰코 테크놀로지 코리아 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 앰코 테크놀로지 코리아 주식회사 filed Critical 앰코 테크놀로지 코리아 주식회사
Priority to KR1020000081966A priority Critical patent/KR100362506B1/en
Publication of KR20020052572A publication Critical patent/KR20020052572A/en
Application granted granted Critical
Publication of KR100362506B1 publication Critical patent/KR100362506B1/en

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/544Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/12Mountings, e.g. non-detachable insulating substrates
    • H01L23/13Mountings, e.g. non-detachable insulating substrates characterised by the shape

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Structure Of Printed Boards (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

이 발명은 매트릭스형 회로기판의 불량 유닛 마킹용 스크린에 관한 것으로, 회로기판의 유닛과 대응되는 위치에 윈도우가 형성된 스크린을 구비하여, 불량 유닛에만 정확하게 불량 마크가 표시되도록 대략 사각형 모양의 프레임과; 상기 프레임 내측에 다수의 격벽이 가로열과 세로열을 가지며 상호 교차됨으로써, 상기 격벽 사이에 일정공간의 윈도우가 형성되어 있되, 상기 윈도우는 매트릭스형 회로기판의 유닛과 대응되는 위치에 형성된 서브 스크린을 포함하여 이루어져, 매트릭스형 회로기판의 봉지 공정후 형성된 봉지부 표면에 불량 마크 표시를 상기 윈도우 내측에서 수행할 수 있도록 된 것을 특징으로 한다.The present invention relates to a screen for marking a defective unit of a matrix circuit board, comprising: a frame having a window having a window formed at a position corresponding to a unit of the circuit board, the frame having a substantially rectangular shape so that the defect mark is accurately displayed only on the defective unit; In the frame, a plurality of partition walls have a horizontal column and a vertical column to cross each other, so that a window of a predetermined space is formed between the partition walls, wherein the window includes a sub screen formed at a position corresponding to the unit of the matrix circuit board. In this case, it is possible to perform the display of the defect mark on the surface of the encapsulation portion formed after the encapsulation process of the matrix circuit board inside the window.

Description

매트릭스형 회로기판의 불량 유닛 마킹용 스크린{Screen for marking a reject unit of circuit board of matrix type}Screen for marking a reject unit of circuit board of matrix type

본 발명은 매트릭스형 회로기판의 불량 유닛 마킹용 스크린에 관한 것으로, 더욱 상세하게 설명하면 회로기판의 유닛과 대응되는 위치에 윈도우가 형성된 스크린을 구비하여, 불량 유닛에만 정확하게 불량 마크가 표시되도록 한 스크린에 관한 것이다.The present invention relates to a screen for marking a defective unit of a matrix circuit board, and more particularly, a screen having a window formed at a position corresponding to a unit of a circuit board so that a defect mark is accurately displayed only on a defective unit. It is about.

통상 반도체패키지 제조 분야에서 회로기판이라 함은 유리섬유로 보강시킨 열경화성수지복합재(Glass Fiber Reinforced Thermosetting Composite, 수지층), 수지필름(film) 또는 수지테이프(Tape)와 이를 도전성 배선패턴을 이용해서 샌드위치 형태로 적층시킨 것을 말한다.In the semiconductor package manufacturing field, a circuit board is a glass fiber reinforced thermosetting composite (resin layer), a resin film or a tape, and a sandwich using a conductive wiring pattern. It means what laminated in the form.

이러한 형태의 회로기판은 통상 하나의 반도체패키지가 생산되는 유닛이 일렬로 다수 연결되어 소위 스트립(Strip) 단위로 제조되고 있으며, 최근에는 반도체칩 등이 점차 소형화되어감에 따라 상기 유닛이 행과 열로 배열되어 마치 바둑판 형상을 하는 매트릭스형 회로기판이 주로 제조되고 있다.Circuit boards of this type are usually manufactured in so-called strip units by connecting a number of units in which one semiconductor package is produced in a row. In recent years, as semiconductor chips and the like become smaller in size, the units are arranged in rows and columns. Matrix circuit boards arranged in a checkerboard shape are mainly manufactured.

상기와 같은 매트릭스형 회로기판(10)의 개략적인 평면 구조를 도1a에 도시하였으며, 이를 이용하여 종래의 구조를 간단히 설명하면 다음과 같다.A schematic planar structure of the matrix circuit board 10 as described above is illustrated in FIG. 1A, and a conventional structure will be briefly described as follows.

수지층으로 대략 직사각(또는 정사각) 모양의 프레임(11)이 구비되어 있고, 상기 프레임(11) 내측에는 다수의 서브 매트릭스(12)가 슬롯(18)을 경계로 다수 연결되어 있다. 여기서, 상기 다수의 서브 매트릭스(12)의 군집(群集)을 메인 매트릭스로 정의하기로 한다.An approximately rectangular (or square) frame 11 is provided as the resin layer, and a plurality of sub-matrix 12 is connected to the inside of the frame 11 at the boundary of the slot 18. Here, the cluster of the plurality of sub-matrix 12 will be defined as the main matrix.

상기 각 서브 매트릭스(12)에는 하나의 반도체패키지가 생산되는 유닛(14)이행과 열을 가지며 다수 배열되어 있으며, 도1a에서는 하나의 서브 매트릭스(12) 내에 25개의 유닛(14)이 형성되어 있다. 즉, 하나의 서브 매트릭스(12)에서 25개의 반도체패키지가 제조 될 수 있음을 의미한다.Each of the sub-matrix 12 is arranged in a plurality of units 14 rows and columns in which one semiconductor package is produced. In FIG. 1A, 25 units 14 are formed in one sub-matrix 12. . That is, 25 semiconductor packages can be manufactured in one sub-matrix 12.

상세히 도시되지는 않았지만, 상기 각각의 유닛(14)에는 반도체칩 탑재부가 마련되고, 상기 반도체칩 탑재부의 외주연에는 도전성 배선패턴이 방사상으로 형성되어 있으며, 이는 반도체칩의 입출력패드와 접속수단으로 연결되는 본드핑거, 타면으로 전기적 경로를 바꾸어주는 도전성 비아홀, 상기 비아홀에 연결되어 도전성볼 등이 융착되는 볼랜드 등을 포함하여 상기한 하나의 유닛(14)을 이룬다.Although not shown in detail, each unit 14 is provided with a semiconductor chip mounting portion, and a conductive wiring pattern is formed radially on the outer periphery of the semiconductor chip mounting portion, which is connected to an input / output pad and a connecting means of the semiconductor chip. One unit 14 is formed, including a bond finger, a conductive via hole for changing an electrical path to the other surface, a ball land connected to the via hole, and a conductive ball fused thereto.

한편, 상기 프레임(11)에는 다수의 홀(15)이 형성되어 제조 공정중 회로기판(10)의 로딩 또는 고정 역할을 수행할 수 있도록 되어 있으며, 프레임(11)의 일측에는 유닛(14)의 갯수와 대응되는 갯수로 표시 유닛(17)이 구비된 불량 유닛 표시용 마킹부(16)가 형성되어 있다.On the other hand, the frame 11 is formed with a plurality of holes 15 to perform the role of loading or fixing the circuit board 10 during the manufacturing process, one side of the frame 11 of the unit 14 The marking unit 16 for displaying the defective unit provided with the display unit 17 is formed in the number corresponding to the number.

즉, 도1a에 도시된 바와 같이 서브 매트릭스(12)내에는 총 25개의 유닛(14)이 존재하므로, 상기 마킹부(16)에는 총 25개의 표시 유닛(17)이 형성되어있다.That is, as shown in FIG. 1A, since there are a total of 25 units 14 in the sub-matrix 12, a total of 25 display units 17 are formed in the marking unit 16.

이러한 회로기판(10)은 서브 매트릭스(12)의 각 유닛(14)에 반도체칩이 탑재되고, 전기적 접속이 수행된 후에 통상 상기 서브 매트릭스(12) 전체가 봉지재로 봉지되어 대략 정사각 모양의 봉지부(13)가 형성된다.(도1b 참조)In the circuit board 10, a semiconductor chip is mounted on each unit 14 of the sub-matrix 12, and after the electrical connection is performed, the entire sub-matrix 12 is normally encapsulated with an encapsulant so that an approximately square encapsulation is performed. A portion 13 is formed (see Fig. 1B).

상기와 같이 봉지부(13)가 형성된 후에는 상기 서브 매트릭스(12)의 각 유닛(14) 및 그 경계는 봉지부(13)로 가려져 외측에서 볼 수 없는 상태가 된다.After the encapsulation portion 13 is formed as described above, each unit 14 of the sub-matrix 12 and its boundary are covered by the encapsulation portion 13 and are in a state not visible from the outside.

또한, 상기와 같은 봉지 공정 후에는 회로기판(10)의 뒷면에 다수의 도전성볼이 융착되고, 이어서, 각 유닛(14)이 독립된 반도체패키지로 분리되도록 상기 회로기판(10)이 싱귤레이션 공정에 투입된다. 즉, 봉지부(13)로 가려진 각 유닛(14)의 경계 영역을 소잉함으로써 낱개의 반도체패키지로 분리하는 것이다.In addition, after the encapsulation process as described above, a plurality of conductive balls are fused to the back surface of the circuit board 10, and then the circuit board 10 is subjected to a singulation process so that each unit 14 is separated into an independent semiconductor package. Is committed. That is, by sawing the boundary area of each unit 14 covered by the sealing part 13, it isolate | separates into individual semiconductor packages.

한편, 상기와 같은 봉지 공정후에는 통상 회로기판(10)의 유닛(14)중 불량 유닛(14)이 있기 때문에 이를 작업자나 장비가 감지할 수 있도록 불량 마크(20)를 표시하고 있다.On the other hand, after the sealing process as described above, since there is a bad unit 14 of the unit 14 of the circuit board 10, the defect mark 20 is displayed so that the operator or equipment can detect this.

즉, 상기 회로기판(10)은 그 회로기판(10) 자체의 제조 공정이나, 반도체 패키징 공정중 다수의 유닛(14)에 불량이 발생하게 되는데, 이때마다 상기 회로기판(10)의 프레임(11)에 구비된 마킹부(16)의 소정 표시 유닛(17)에 불량 표시를 한다. 예를 들면, 흑색 펜으로 해당 유닛(14)과 대응되는 표시 유닛(17)에 흑색으로 라이팅(writing)한다.That is, the circuit board 10 causes defects in the plurality of units 14 during the manufacturing process of the circuit board 10 itself or the semiconductor packaging process, and each time the frame 11 of the circuit board 10 is damaged. The predetermined display unit 17 of the marking portion 16 provided in the) is marked as defective. For example, a black pen is written in black on the display unit 17 corresponding to the unit 14.

그러나 이러한 표시 유닛(17)은 싱귤레이션 공정후에 낱개로 분리된 각 반도체패키지에서는 사용할 수 없기 때문에 통상 도1b에 도시된 바와 같이 봉지부(13) 형성후 일정 영역에 대략 "X"자 모양으로 불량 유닛에 불량 표시 마크(20)를 형성하고 있다. 즉, 상기 프레임(11)에 표시된 것과 대응되는 유닛(14)의 표면(즉, 봉지부(13) 표면)에 작업자가 일일이 대략 "X"자 모양의 불량 마크(20)를 표시하고 있다.However, since the display unit 17 cannot be used in each semiconductor package that is separated after the singulation process, as shown in FIG. The defective display mark 20 is formed in the unit. That is, the worker marks the defect mark 20 of approximately "X" shape on the surface of the unit 14 (that is, the surface of the encapsulation portion 13) corresponding to that indicated on the frame 11.

그러나, 이러한 불량 마크는 실제적인 유닛(14)이 보이질 않기 때문에 작업자가 대략적인 눈대중이나 짐작으로 수행하여 정확도가 매우 떨어지고, 더불어 작업자의 착각에 의해 불량 유닛(Reject Unit)이 아닌 굿 유닛(Good Unit)에 불량 마크(20)를 표시하는 오류를 범하기 쉬운 단점이 있다.However, since the actual mark 14 is not visible, such a bad mark is performed by the operator with an approximate eyeball or guess, and thus the accuracy is very low. In addition, due to the illusion of the operator, the bad unit is not a good unit. ), There is a disadvantage that it is easy to commit an error of displaying the defective mark 20.

또한, 작업자가 수작업으로 행하는 불량 마크(20)의 표시는 불량 유닛의 범위를 벗어나 그 외측의 굿 유닛까지 잉킹하기 쉬우며, 이에 따라 싱귤레이션 공정후 양품의 반도체패키지 표면에 불량 마크가 남아 있음으로써, 상품성을 저하시키는 원인이 되고 있다.In addition, the display of the defective mark 20 manually performed by an operator is easy to inking to the good unit outside the range of the defective unit, so that the defective mark remains on the surface of the good semiconductor package after the singulation process. It is a cause of degrading a commercial property.

따라서 본 발명은 상기와 같은 종래의 문제점을 해결하기 위해 안출한 것으로, 회로기판의 유닛과 대응되는 위치에 윈도우가 형성된 스크린을 구비하여, 불량 유닛에만 정확하게 불량 마크가 표시되도록 한 스크린을 제공하는데 있다.Accordingly, the present invention has been made to solve the above-mentioned conventional problems, and has a screen having a window formed at a position corresponding to a unit of a circuit board to provide a screen in which a defect mark is accurately displayed only in a defective unit. .

도1a는 통상적인 매트릭스형 회로기판을 도시한 평면도이고, 도1b는 봉지 공정후 불량 유닛이 마킹된 상태를 도시한 평면도이다.FIG. 1A is a plan view showing a conventional matrix circuit board, and FIG. 1B is a plan view showing a state in which a defective unit is marked after the sealing process.

도2a는 본 발명에 의한 불량 유닛 마킹용 스크린을 도시한 평면도이고, 도2b는 그 스크린을 이용하여 불량 유닛이 마킹된 상태를 도시한 평면도이다.Fig. 2A is a plan view showing a defective unit marking screen according to the present invention, and Fig. 2B is a plan view showing a state in which a defective unit is marked using the screen.

- 도면중 주요 부호에 대한 설명 --Description of the main symbols in the drawings-

100; 본 발명에 의한 스크린 101; 프레임100; Screen 101 according to the present invention; frame

102; 서브 스크린 103; 격벽102; Sub screen 103; septum

104; 윈도우104; window

10; 회로기판 11; 프레임10; Circuit board 11; frame

12; 서브 매트릭스 13; 봉지부12; Submatrix 13; Encapsulation

14; 유닛 15; 홀14; Unit 15; hall

16; 마킹부 17; 표시 유닛16; Marking part 17; Display unit

18; 슬롯(Slot) 20; 불량 마크18; Slot 20; Bad mark

상기한 목적을 달성하기 위해 본 발명에 의한 스크린은 대략 사각형 모양의 프레임과; 상기 프레임 내측에 다수의 격벽이 가로열과 세로열을 가지며 상호 교차됨으로써, 매트릭스형 회로기판의 각 유닛과 대응되는 위치에 일정공간이 구비되도록 한 윈도우와; 상기 다수의 윈도우가 군집되어 매트릭스형 회로기판의 서브 매트릭스와 대응되는 크기로 형성된 서브스크린을 포함하여 이루어져, 상기 매트릭스형 회로기판의 봉지 공정후 형성된 봉지부 표면에 불량 마크 표시를 상기 윈도우 내측에서 수행할 수 있도록 된 것을 특징으로 한다.In order to achieve the above object, the screen according to the present invention includes a frame having an approximately rectangular shape; A window having a plurality of partition walls arranged horizontally and vertically in the frame to cross each other, such that a predetermined space is provided at a position corresponding to each unit of the matrix circuit board; The plurality of windows are clustered to include a sub-screen formed in a size corresponding to the sub-matrix of the matrix circuit board, and the display of the defect mark on the surface of the sealing portion formed after the encapsulation process of the matrix circuit board is performed inside the window. It is characterized by being able to.

여기서, 상기 서브 스크린은, 매트릭스 회로기판의 메인 매트릭스 형상과 같도록, 다수가 더 연결되어 메인 스크린을 형성할 수도 있다.Here, the sub screen may be further connected to form a main screen so as to have the same shape as the main matrix of the matrix circuit board.

상기와 같이 하여 본 발명에 의한 매트릭스형 회로기판의 불량 유닛 마킹용스크린에 의하면, 매트릭스형 회로기판의 유닛과 대응되는 위치에 격벽으로 둘러싸인 윈도우가 형성됨으로써, 봉지부 표면에서 정확한 유닛의 경계를 찾을 수 있고 따라서, 회로기판의 불량 유닛에만 정확하게 불량 마크 표시를 할 수 있는 장점이 있다.According to the screen for defective unit marking of the matrix circuit board according to the present invention as described above, a window surrounded by a partition wall is formed at a position corresponding to the unit of the matrix circuit board, whereby the boundary of the unit is found on the surface of the encapsulation unit. Therefore, there is an advantage that the defect mark can be accurately displayed only on the defective unit of the circuit board.

또한, 윈도우가 격벽으로 둘려싸여져 있음으로써, 불량 마크 표시가 인접한 굿 유닛에까지 표시되지 않도록 하여 결국 반도체패키지의 상품성을 향상시킬 수 있게 된다.In addition, since the window is surrounded by the partition wall, it is possible to prevent the bad mark display from being displayed even in the adjacent good unit, thereby improving the marketability of the semiconductor package.

이하 본 발명이 속한 기술분야에서 통상의 지식을 가진 자가 본 발명을 용이하게 실시할 수 있을 정도로 본 발명의 바람직한 실시예를 첨부된 도면을 참조하여 상세하게 설명하면 다음과 같다.Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings such that those skilled in the art can easily implement the present invention.

도2a는 본 발명에 의한 불량 유닛 마킹용 스크린(100)을 도시한 평면도이다.Figure 2a is a plan view showing a screen 100 for defective unit marking according to the present invention.

도시된 바와 같이 대략 직사각형(또는 정사각형) 모양의 프레임(101)이 구비되어 있고, 상기 프레임(101)의 내측에는 다수의 서브 스크린(102)이 구비되어 있다.As shown in the drawing, a substantially rectangular (or square) frame 101 is provided, and a plurality of sub screens 102 are provided inside the frame 101.

상기 서브 스크린(102)은 다수의 격벽(103)이 가로열과 세로열을 가지며 상호 교차됨으로써, 상기 격벽(103) 사이에 일정공간의 윈도우(104)가 형성되어 있으며, 이러한 윈도우(104)는 매트릭스형 회로기판(10)의 유닛(14)과 대응되는 위치에 각각 형성되어 있다. 즉, 상기 격벽(103)은 회로기판(10)의 각 유닛(14)간 경계 영역과 대응되도록 형성되어 있다.In the sub-screen 102, a plurality of partitions 103 have horizontal and vertical columns intersecting with each other, such that a window 104 of a predetermined space is formed between the partitions 103, and the windows 104 are formed in a matrix. It is formed at a position corresponding to the unit 14 of the type circuit board 10, respectively. That is, the partition 103 is formed to correspond to the boundary area between the units 14 of the circuit board 10.

또한, 상기 서브 스크린(102)은 상기 프레임(101) 내측에서 다수가 더 연결되어 있으며, 이러한 다수의 서브 스크린(102)을 메인 스크린으로 정의할 수 있다.In addition, a plurality of sub screens 102 are further connected inside the frame 101, and the plurality of sub screens 102 may be defined as a main screen.

한마디로, 상기 스크린(100)은, 사용될 매트릭스형 회로기판(10)의 길이, 폭 및 각 유닛(14)의 형성 위치 등과 일치하도록 형성되어 있다.In short, the screen 100 is formed so as to match the length, width of the matrix circuit board 10 to be used, and the forming position of each unit 14.

따라서, 상기 스크린(100)은 이러한 매트릭스형 회로기판(10)의 종류별로 형성된다. 즉, 상기 회로기판(10)은 유닛(14)의 갯수 및 크기 등이 상이하게 형성될 수 있음으로, 상기 스크린(100)도 윈도우(104)가 상기 유닛(14)의 갯수 및 크기에 따라 매우 다양한 종류로 형성될 수 있다.Accordingly, the screen 100 is formed for each type of the matrix circuit board 10. That is, the circuit board 10 may be formed in a different number and size of the unit 14, the window 100 is also very different depending on the number and size of the window 104 of the unit (14). It can be formed in various kinds.

도2b는 상기 스크린(100)을 이용하여 불량 유닛이 마킹되는 상태를 도시한 평면도로서, 이를 이용하여 불량 유닛에 불량 마크 표시 방법을 간단히 설명한다.FIG. 2B is a plan view illustrating a state in which a defective unit is marked by using the screen 100, and a method of displaying a defective mark on the defective unit will be described briefly using the screen 100.

도시된 바와 같이 매트릭스형 회로기판(10)의 각 유닛(14)과 대응되는 위치에 윈도우(104)가 형성된 스크린(100)을 구비하고, 상기 스크린(100)을 봉지부(13)가 형성된 회로기판(10) 상면에 위치시킨다. 이때, 상기 회로기판(10)의 서브 매트릭스(12)와 상기 스크린(100)의 서브 스크린(102) 위치를 일치시킴으로써, 자동적으로 회로기판(10)의 각 유닛(14)과 스크린(100)의 각 윈도우(104)가 일치하도록 한다.As illustrated, a circuit having a screen 100 having a window 104 formed at a position corresponding to each unit 14 of the matrix circuit board 10, and the screen 100 having a sealing portion 13 formed therein. It is located on the upper surface of the substrate 10. At this time, by matching the position of the sub-matrix 12 of the circuit board 10 with the position of the sub-screen 102 of the screen 100, the unit 14 of the circuit board 10 and the screen 100 are automatically Each window 104 is matched.

이어서, 상기 회로기판(10)의 불량 유닛(14) 표시용 마킹부(16)에서 표시 유닛(17)이 흑색(다른 색도 가능함)으로 된 것과 대응하는 회로기판(10)의 유닛(14)을 찾고, 이 유닛(14)(봉지부(13) 표면)에 불량 마크를 표시한다. 이때, 상기 회로기판(10)의 불량 유닛(14)은 스크린(100)의 윈도우(104) 내측에 위치하고, 또한 격벽(103)으로 둘러싸여져 있음으로써, 상기 불량 마크는 격벽(103)으로 둘러싸여진 윈도우(104) 내측에만 형성된다. 따라서, 상기 불량 마크는 인접한 굿 유닛(Good Unit)에까지 침범하지 않게 되며, 또한 격벽(103)으로 윈도우(104)가 구분되어 있음으로써, 회로기판(10)의 유닛(14) 구분도 용이한 장점이 있다.Subsequently, the unit 14 of the circuit board 10 corresponding to that in which the display unit 17 becomes black (other colors are possible) in the marking unit 16 for displaying the defective unit 14 of the circuit board 10 is removed. The defect mark is displayed on this unit 14 (the surface of the sealing part 13). In this case, the defective unit 14 of the circuit board 10 is located inside the window 104 of the screen 100 and is surrounded by the partition 103, so that the defective mark is surrounded by the partition 103. It is formed only inside the window 104. Therefore, the defect mark does not invade adjacent adjacent good units, and the partition 104 separates the window 104, so that the unit 14 of the circuit board 10 can be easily distinguished. There is this.

이상에서와 같이 본 발명은 비록 상기의 실시예에 한하여 설명하였지만 여기에만 한정되지 않으며, 본 발명의 범주 및 사상을 벗어나지 않는 범위내에서 여러가지로 변형된 실시예도 가능할 것이다.As described above, although the present invention has been described with reference to the above embodiments, the present invention is not limited thereto, and various modified embodiments may be possible without departing from the scope and spirit of the present invention.

따라서, 본 발명에 의한 매트릭스형 회로기판의 불량 유닛 마킹용 스크린에 의하면, 매트릭스형 회로기판의 유닛과 대응되는 위치에 격벽으로 둘러싸인 윈도우가 형성됨으로써, 봉지부 표면에서 정확한 유닛의 경계를 찾을 수 있고 따라서, 회로기판의 불량 유닛에만 정확하게 불량 마크 표시를 할 수 있는 효과가 있다.Therefore, according to the screen for defective unit marking of the matrix circuit board according to the present invention, a window surrounded by partition walls is formed at a position corresponding to the unit of the matrix circuit board, whereby the boundary of the unit can be found on the surface of the encapsulation unit. Therefore, there is an effect that the defect mark can be accurately displayed only on the defective unit of the circuit board.

또한, 윈도우가 격벽으로 둘려싸여져 있음으로써, 불량 마크 표시가 인접한 굿 유닛에까지 표시되지 않도록 하여 결국 반도체패키지의 상품성을 향상시킬 수 있는 효과가 있다.In addition, since the window is enclosed by the partition wall, the bad mark display is not displayed on the adjacent good unit, and thus, the marketability of the semiconductor package can be improved.

Claims (2)

대략 사각형 모양의 프레임과;An approximately square frame; 상기 프레임 내측에 다수의 격벽이 가로열과 세로열을 가지며 상호 교차됨으로써, 매트릭스형 회로기판의 각 유닛과 대응되는 위치에 일정공간이 구비되도록 한 윈도우와;A window having a plurality of partition walls arranged horizontally and vertically in the frame to cross each other, such that a predetermined space is provided at a position corresponding to each unit of the matrix circuit board; 상기 다수의 윈도우가 군집되어 매트릭스형 회로기판의 서브 매트릭스와 대응되는 크기로 형성된 서브스크린을 포함하여 이루어져,Comprising the plurality of windows comprises a sub-screen is formed in a size corresponding to the sub-matrix of the matrix circuit board, 상기 매트릭스형 회로기판의 봉지 공정후 형성된 봉지부 표면에 불량 마크 표시를 상기 윈도우 내측에서 수행할 수 있도록 된 것을 특징으로 하는 매트릭스형 회로기판의 불량 유닛 마킹용 스크린.Screen for defective unit marking of the matrix circuit board, characterized in that the display of the defect mark on the surface of the sealing portion formed after the sealing process of the matrix circuit board can be performed inside the window. 제1항에 있어서, 상기 서브 스크린은, 매트릭스 회로기판의 메인 매트릭스 형상과 같도록, 다수가 더 연결되어 메인 스크린을 형성하는 회로기판의 불량 유닛 마킹용 스크린.The defective unit marking screen of claim 1, wherein a plurality of the sub screens are further connected to form a main screen so as to have the same shape as the main matrix of the matrix circuit board.
KR1020000081966A 2000-12-26 2000-12-26 Screen for marking a reject unit of circuit board of matrix type KR100362506B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020000081966A KR100362506B1 (en) 2000-12-26 2000-12-26 Screen for marking a reject unit of circuit board of matrix type

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020000081966A KR100362506B1 (en) 2000-12-26 2000-12-26 Screen for marking a reject unit of circuit board of matrix type

Publications (2)

Publication Number Publication Date
KR20020052572A KR20020052572A (en) 2002-07-04
KR100362506B1 true KR100362506B1 (en) 2002-11-25

Family

ID=27685956

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020000081966A KR100362506B1 (en) 2000-12-26 2000-12-26 Screen for marking a reject unit of circuit board of matrix type

Country Status (1)

Country Link
KR (1) KR100362506B1 (en)

Also Published As

Publication number Publication date
KR20020052572A (en) 2002-07-04

Similar Documents

Publication Publication Date Title
US9134421B2 (en) Substrate wafer with optical electronic package
CN111564455A (en) Array substrate, display panel and display device
JP2995264B2 (en) Printed circuit board strip for semiconductor package and defective printed circuit board unit display method of the board strip
CN101471328B (en) Substrate panel
WO2021254040A1 (en) Display substrate, and display panel and method for preparing same
US20020148112A1 (en) Encapsulation method for ball grid array semiconductor package
KR100362506B1 (en) Screen for marking a reject unit of circuit board of matrix type
US11502227B2 (en) Electronic device comprising optical electronic components and fabricating process
KR100652440B1 (en) Semiconductor package, stack package using the same package and method of fabricating the same stack package
JPH05218600A (en) Printed-wiring board
JP7042241B2 (en) Probe card
KR100600171B1 (en) Circuit board for preventing flash
KR100384336B1 (en) structure of printed circuit board for semiconductor package and manufacturing method of good printed circuit board strip removed reject unit
US6458608B1 (en) Alignment check method on printed circuit board
JP2002329813A (en) Manufacturing method for semiconductor device
KR100300497B1 (en) method of detecting inferior semiconductor package after molding process
JP4948035B2 (en) Manufacturing method of resin-encapsulated semiconductor device
JP5592526B2 (en) Manufacturing method of resin-encapsulated semiconductor device
KR100369396B1 (en) circuit board and manufacturing method of semiconductor package using the same
US20230187372A1 (en) Electronic device having alignment mark
KR100541499B1 (en) Substrate for manufacturing semiconductor package
JP2000223519A (en) Manufacture of semiconductor device
JP2552511B2 (en) Printed wiring board with exterior surface
KR20050038503A (en) Chip mount frame strip for chip stack package
KR20060027653A (en) Printed circuit board having contact area for wire bonding inspection

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20061113

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee