KR100358694B1 - 디스플레이 장치, 이상 동작 방지 회로 및 방법 - Google Patents

디스플레이 장치, 이상 동작 방지 회로 및 방법 Download PDF

Info

Publication number
KR100358694B1
KR100358694B1 KR1020000070085A KR20000070085A KR100358694B1 KR 100358694 B1 KR100358694 B1 KR 100358694B1 KR 1020000070085 A KR1020000070085 A KR 1020000070085A KR 20000070085 A KR20000070085 A KR 20000070085A KR 100358694 B1 KR100358694 B1 KR 100358694B1
Authority
KR
South Korea
Prior art keywords
signal
unit
display device
power
pixel
Prior art date
Application number
KR1020000070085A
Other languages
English (en)
Other versions
KR20020040144A (ko
Inventor
라광현
Original Assignee
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자 주식회사 filed Critical 삼성전자 주식회사
Priority to KR1020000070085A priority Critical patent/KR100358694B1/ko
Priority to TW089127727A priority patent/TW546611B/zh
Priority to US09/942,863 priority patent/US6744429B2/en
Priority to JP2001273479A priority patent/JP2002196743A/ja
Publication of KR20020040144A publication Critical patent/KR20020040144A/ko
Application granted granted Critical
Publication of KR100358694B1 publication Critical patent/KR100358694B1/ko

Links

Classifications

    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2092Details of a display terminals using a flat panel, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00Details of television systems
    • H04N5/66Transforming electric information into light information
    • H04N5/68Circuit details for cathode-ray display tubes
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00Control of display operating conditions
    • G09G2320/04Maintaining the quality of display appearance
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02Details of power systems and of start or stop of display operation
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/04Display protection
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611Control of matrices with row and column drivers
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00Details of television systems
    • H04N5/66Transforming electric information into light information
    • H04N5/70Circuit details for electroluminescent devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Transforming Electric Information Into Light Information (AREA)
  • Controls And Circuits For Display Device (AREA)
  • Liquid Crystal (AREA)

Abstract

본 발명은 이상 동작이 방지된 디스플레이 장치, 디스플레이 장치에서의 이상 동작 방지 회로 및 이상 동작 방지 방법에 관한 것으로서, 보다 상세하게는 영상을 표시하기 위한 다수의 화소로 구성된 디스플레이 소자, 전력공급 및 이를 제어하기 위한 전력 제어부 및 각 화소를 제어하기 위한 구동부를 포함하는 디스플레이 장치에서, 상기 전력 제어부에 의해 지속적으로 전력이 공급되는 상태에서 상기 구동부로 입력되는 신호가 차단됨에 의하여 발생되는 화소 특성의 저하를 방지하기 위한 이상 동작 방지 회로와 그 방법 및 상기 이상 동작 방지를 위한 회로가 장착된 디스플레이 장치에 관한 것이다.
본 발명의 한 특징에 의한 디스플레이 장치는 영상을 표시하기 위한 다수의 화소로 구성된 디스플레이 소자, 전력 공급 및 이를 제어하기 위한 전력 제어부, 각 화소를 제어하기 위한 구동부 및 상기 전력 제어부에 의해 지속적으로 전력이 공급되는 상태에서 상기 구동부로 입력되는 신호가 차단됨에 의하여 발생되는 화소 특성의 저하를 방지하기 위한 이상 동작 방지 회로를 포함한다.

Description

디스플레이 장치, 이상 동작 방지 회로 및 방법{display apparatus, circuit and method for avoiding abnormal driving}
본 발명은 이상 동작이 방지된 디스플레이 장치, 디스플레이 장치에서의 이상 동작 방지 회로 및 이상 동작 방지 방법에 관한 것으로서, 보다 상세하게는 영상을 표시하기 위한 다수의 화소로 구성된 디스플레이 소자, 전력 공급 및 이를 제어하기 위한 전력 제어부 및 각 화소를 제어하기 위한 구동부를 포함하는 디스플레이 장치에서, 상기 전력 제어부에 의해 지속적으로 전력이 공급되는 상태에서 상기 구동 회로부로 입력되는 신호가 차단됨에 의하여 발생되는 화소 특성의 저하를 방지하기 위한 이상 동작 방지 회로와 그 방법 및 상기 이상 동작 방지를 위한 회로가 장착된 디스플레이 장치에 관한 것이다.
도1에서는 일반적인 디스플레이 장치의 구성을 블록선도로 도시하였다.
도1에 나타낸 것처럼, 일반적으로 디스플레이 장치는 영상을 표시하기 위한 다수의 화소로 구성된 액정 디스플레이(liquid crystal display: LCD), 플라즈마 디스플레이(plasma display pannel: PDP), 음극선관(cathode ray tube: CRT) 등의 디스플레이 소자(100), 소자의 구동을 위한 전력 공급 및 이를 제어하기 위한 전력제어부(200) 및 각 화소의 동작을 제어하여 영상을 표시하고 계조(contrast)를 구현하기 위한 구동부(300)를 포함한다.
특히, 박막 트랜지스터 액정 디스플레이 장치(thin film transistor LCD: 이하 TFT-LCD라 한다)에서는 PC나 TV 등의 신호 발생 부(10)로부터 영상 데이터의 각 프레임을 구별하는 신호(이하 Vsync라 한다), 각 라인 단위를 구별하기 위한 신호(이하 Hsync라 한다), 데이터가 출력되는 구간임을 식별하기 위한 신호(이하 DE라 한다), 기준 클록(clock) 신호 및 데이터 신호(적, 녹, 청의 화소별 신호)등의 신호가 디스플레이 장치(20)로 인가된다.
상기 각 신호는 구동부(300)에서 신호처리 과정을 거쳐 각 화소 소자를 직접 구동할 수 있는 신호로 변환된다. TFT-LCD의 경우에는 각 화소 소자를 구성하는 TFT의 게이트 구동을 위한 펄스 열(pulse array), 소스 구동을 위한 펄스 열의 형태로 TFT에 인가된다. 또한, 상기 전력 제어부(200)에서는 게이트 구동 전압, 화소 내부의 박막 커패시터 및 액정 부의 공통 전압, 계조를 표현하기 위한 전압 등을 발생시켜 주며 이들을 상기 각 부에 공급해 주는 역할을 한다.
디스플레이 장치의 정상 구동 동안에는 각 화소의 장시간의 고정된 동작으로인하여 발생할 수 있는 화소의 특성 저하(degradation) 및 잔상(image sticking)발생 등의 문제가 구동 설계 자체에 고려되어 있어 문제가 없으나, 정상 구동 중 상기 데이터 신호, DE 신호, Vsync, Hsync 등이 끊어지거나 상기 신호들이 입력되지 않은 상태에서 상기 전력 제어부에 의해 인가되는 전력이 유지되는 경우(이하 '이상 동작'이라 한다)가 문제가 된다.
특히 잔상 발생의 문제가 심각한데, 상기 이상 동작 시에는 상기 구동 회로의 출력 전압이 제어되지 않는 상태가 되어 화소에 장시간의 게이트, 소스 전압의 인가되거나, 통상 인가되는 전압 값에 비하여 높은 전압이 인가될 수 있기 때문에, 화소 내부의 액정 내에 존재하는 이온 불순물(ion impurity)의 폴리미드(polyimide) 막에의 흡착을 유발시켜 비정상 전하 충전을 일으키고, 이후의 잔상 발생의 원인이 될 수 있다.
이상에서는 TFT-LCD의 경우에 초점을 맞추어 기술하였지만, PDP나 CRT 등의 다른 디스플레이 소자에서도, 화소 특성 저하의 물리적 기구(mechanism) 자체는 달라지나 동일한 내용이 적용될 수 있으며, 상기 이상 동작을 방지하는 것이 역시 중요한 문제로 된다. 예를 들어 CRT의 경우는 전자빔의 장시간 조사로 인한 형광체의 특성 저하가 문제가 될 수 있으며, PDP의 경우는 방전 셀 내부의 장시간의 플라즈마 지속으로 인해서 형광체 막의 특성 저하가 문제될 수 있다.
따라서 신호원으로부터 들어오는 상기 Vsync, Hsync 등의 신호가 끊어진 경우를 감지하여 전원 공급 자체를 차단하거나, 화소를 보호하기 위하여 상기 구동부 자체 내에서 다른 제어 신호로 대치되도록 하는 보호 회로가 사용되고 있으며 이는ASIC 형태로 제작되어 디스플레이 장치에 부가되거나 상기 구동부 내부의 제어 IC의 일부에 포함되는 형태가 됨이 일반적으로서, 비용 추가의 원인이 되며, 기존의 제어 회로 자체를 재 설계하여야 하는 문제가 있게 된다.
본 발명은 이와 같은 문제점을 해결하기 위한 것으로, 상기 이상 동작 시에, 즉 신호원으로부터 상기 Vsync, Hsync, DE 등의 신호의 차단 시에, 전력 공급을 차단하거나 상기 구동부에서 화소에 이상 신호가 인가되는 것을 차단하게 하여 화소의 특성 저하를 방지하기 위하여, 상기 ASIC의 추가나 제어 회로 자체의 재 설계 없이 간단한 저역 통과 필터를 사용하여 상기 이상 동작을 방지할 수 있는 회로, 방법 및 상기 이상 동작 방지를 위한 회로가 장착된 디스플레이 장치를 제공하기 위한 것이다.
도1에서는 일반적인 디스플레이 장치의 구성을 블록선도로 도시하였다.
도2에서는 본 발명의 이상 동작이 방지된 디스플레이 장치의 바람직한 실시예를 도시하였다.
도3에서는 도2의 바람직한 실시예에서의 각 부의 신호 파형을 도시하였다.
본 발명은 이와 같은 목적을 달성하기 위한 것으로, 본 발명의 한 특징에 의한 디스플레이 장치는 영상을 표시하기 위한 다수의 화소로 구성된 디스플레이 소자, 상기 디스플레이 소자의 각 화소의 동작을 제어하기 위한 구동부, 상기 구동부 및 상기 디스플레이 소자에 전력을 공급하며, 상기 공급되는 전력을 제어하기 위한 전력 제어부 및 상기 전력 제어부에 의해 지속적으로 전력이 공급되는 상태에서 상기 구동부로 입력되는 신호가 차단됨에 의하여 발생되는 화소 특성의 저하를 방지하기 위한 이상 동작 방지 회로를 포함한다.
상기 디스플레이 장치에서, 상기 이상 동작 방지 회로가 상기 구동부의 신호입력 단자에 병렬 연결되며, 상기 구동부의 입력 신호의 변화 유발 없이 상기 소정의 입력 신호를 상기 구동부와 병렬적으로 수신하는 신호 추출부, 상기 신호 추출부의 출력단자에 연결되며, 상기 신호 추출부의 출력 신호를 수신하여 소정의 시정수에 의하여 신호의 고조파 성분을 차단함으로써 일정 펄스폭 이상의 신호만을 다음 단의 전달부로 출력하고 상기 일정 펄스폭 미만의 신호를 차단하는 필터부 및 상기 필터부의 출력단자에 연결되며, 상기 필터부의 출력 신호를 수신하여 다음 단의 상기 전력 제어부에서 전력의 공급을 차단하게 하거나 상기 구동 회로부에서 화소에 이상 신호가 인가되는 것을 차단하게 하기 위한 입력 신호로 변환시키는 전달부를 포함하는 것을 본 발명의 다른 특징으로 한다.
상기 디스플레이 장치에서, 상기 신호 추출부가 상기 구동 회로부의 입력 신호를 반전시키기 위한 회로를 포함하는 것을 본 발명의 다른 특징으로 한다.
상기 디스플레이 장치에서, 상기 필터부가 하나 이상의 저항 소자와, 하나 이상의 커패시터 소자를 포함하는 수동형 또는 능동형의 단일한 또는 이들이 조합된 형태의 필터로 구성되며 상기 소정의 시정수에 의하여 신호의 고조파 성분을 차단함으로써 일정 펄스폭 이상의 신호만을 출력하고 상기 일정 펄스폭 미만의 신호를 차단하는 것을 본 발명의 다른 특징으로 한다.
상기 디스플레이 장치에서, 상기 전달부가 상기 필터부의 출력 신호를 수신하여 상기 전력 제어부에서 전력의 공급을 차단하게 하거나 상기 구동 회로부에서 화소에 이상 신호가 인가되는 것을 차단하게 하기 위한 입력 신호로써 반전된 형태의 펄스 신호를 사용할 경우에는, 상기 필터부의 출력신호를 반전시키기 위한 회로를 포함하는 것을 본 발명의 다른 특징으로 한다.
본 발명의 다른 주요한 특징에 의한 디스플레이 이상 동작 방지 회로는, 영상을 표시하기 위한 다수의 화소로 구성된 디스플레이 소자, 상기 디스플레이 소자의 각 화소를 제어하기 위한 구동부, 상기 구동부 및 상기 디스플레이 소자에 전력을 공급하며, 상기 공급되는 전력을 제어하기 위한 전력 제어부를 포함하는 디스플레이 장치에서 상기 전력 제어부에 의해 지속적으로 전력이 공급되는 상태에서 상기 구동부로 입력되는 신호가 차단됨에 의하여 발생되는 화소 특성의 저하를 방지하기 위한 것이며, 상기 구동부의 신호 입력 단자에 병렬 연결되며, 상기 구동부의 입력 신호의 변화 유발 없이 상기 소정의 입력 신호를 상기 구동부와 병렬적으로 수신하는 신호 추출부, 상기 신호 추출부의 출력단자에 연결되며, 상기 신호 추출부의 출력 신호를 수신하여 소정의 시정수에 의하여 신호의 고조파 성분을 차단함으로써 일정 펄스폭 이상의 신호만을 다음 단의 전달부로 출력하고 상기 일정 펄스폭 미만의 신호를 차단하는 필터부 및 상기 필터부의 출력단자에 연결되며, 상기 필터부의 출력 신호를 수신하여 다음 단의 상기 전력 제어부에서 전력의 공급을 차단하게 하거나 상기 구동 회로부에서 화소에 이상 신호가 인가되는 것을 차단하게 하기 위한 입력 신호로 변환시키는 전달부로 구성된다.
상기 이상 동작 방지 회로에서, 상기 신호 추출부가 상기 구동 회로부의 입력 신호를 반전시키기 위한 회로를 포함하는 것을 본 발명의 다른 특징으로 한다.
상기 이상 동작 방지 회로에서, 상기 필터부가 하나 이상의 저항 소자와, 하나 이상의 커패시터 소자를 포함하는 수동형 또는 능동형의 단일한 또는 이들이 조합된 형태의 필터로 구성되며 상기 소정의 시정수에 의하여 신호의 고조파 성분을 차단함으로써 일정 펄스폭 이상의 신호만을 출력하고 상기 일정 펄스폭 미만의 신호를 차단하는 것을 본 발명의 다른 특징으로 한다.
상기 이상 동작 방지 회로에서, 상기 전달부가 상기 필터부의 출력 신호를 수신하여 상기 전력 제어부에서 전력의 공급을 차단하게 하거나, 상기 구동부에서 화소에 이상 신호가 인가되는 것을 차단하게 하기 위한 입력 신호로써 반전된 형태의 펄스 신호를 사용할 경우에는, 상기 필터부의 출력신호를 반전시키기 위한 회로를 포함하는 것을 본 발명의 다른 특징으로 한다.
본 발명의 또 다른 주요한 특징에 의한 이상 동작 방지 방법은, 영상을 표시하기 위한 다수의 화소로 구성된 디스플레이 소자, 상기 디스플레이 소자의 각 화소를 제어하기 위한 구동부, 상기 구동부 및 상기 디스플레이 소자에 전력을 공급하며, 상기 공급되는 전력을 제어하기 위한 전력 제어부를 포함하는 디스플레이 장치에서 상기 전력 제어부에 의해 지속적으로 전력이 공급되는 상태에서 상기 구동부로 입력되는 신호가 차단됨에 의하여 발생되는 화소 특성의 저하를 방지하기 위한 것이며, 상기 구동부의 입력 신호의 변화 유발 없이 상기 소정의 입력 신호를 상기 구동부와 병렬적으로 수신하는 제1 단계, 상기 제1 단계의 출력 신호를 수신하여 소정의 시정수에 의하여 신호의 고조파 성분을 차단함으로써 일정 펄스폭 이상의 신호만을 출력하고 상기 일정 펄스폭 미만의 신호를 차단하는 제2 단계 및 상기 제2 단계의 출력 신호를 수신하여 상기 전력 제어부에서 전력의 공급을 차단하게 하거나 상기 구동 회로부에서 화소에 이상 신호가 인가되는 것을 차단하게 하기위한 입력 신호로 변환시키는 제3 단계를 포함한다.
상기 이상 동작 방지 방법에 있어서, 상기 제1 단계가 상기 구동 회로부의 입력 신호를 반전시키는 단계를 포함하는 것을 본 발명의 다른 특징으로 한다.
상기 이상 동작 방지 방법에 있어서, 상기 제3 단계가 상기 전력 제어부에서 전력의 공급을 차단하게 하거나 상기 구동 회로부에서 화소에 이상 신호가 인가되는 것을 차단하게 하기 위한 입력 신호로써 반전된 형태의 펄스 신호를 사용할 경우에는, 상기 필터부의 출력신호를 반전시키는 단계를 포함하는 것을 본 발명의 다른 특징으로 한다.
상기 디스플레이 소자는 액정 디스플레이(LCD), 플라즈마 디스플레이(PDP), 음극선관(CRT) 등의 디스플레이 소자를 포함한다.
이하에서는 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 기술하겠다.
도2에서는 본 발명의 이상 동작이 방지된 디스플레이 장치의 바람직한 실시예를 도시하였다.
도2에 나타낸 것처럼 본 발명의 한 실시예에 의한 이상 동작이 방지된 디스플레이 장치에 장착된 이상 동작 방지 회로는 상기 구동부(300)의 신호 입력 단자에 병렬 연결되어, 상기 구동부(300)의 입력 신호의 변화 유발 없이 상기 소정의 입력 신호를 상기 구동부와 병렬적으로 받아들이는 신호 추출부(1000), 상기 신호 추출부(1000)의 출력단자에 연결되어, 상기 신호 추출부(1000)의 출력 신호를 입력으로 받아들여 소정의 시정수(time constant)에 의하여 신호의 고조파 성분을 차단함으로써 일정 펄스폭(pulse width) 이상의 신호만을 다음 단의 전달부(3000)로 출력하고 상기 일정 펄스폭 미만의 신호를 차단하는 필터부(2000), 상기 필터부(2000)의 출력단자에 연결되어, 상기 필터부의 출력 신호를 받아들여 다음 단의 상기 전력 제어부(200)에서 전력의 공급을 차단하게 하거나 상기 구동부에서 화소에 이상 신호가 인가되는 것을 차단하게 하기 위한 입력 신호로 변환시키는 전달부로 구성된다.
도3에서는 도2의 바람직한 실시예에서 각 부의 신호 파형을 도시하였으며, 이하에서는 도2 및 도3을 참조하여 실시예의 회로의 동작을 상세히 기술한다.
도2의 신호원(10)으로부터 입력되는 신호는 상기한 대로 Vsync, Hsync, DE, 데이터 신호등이 있으나 DE를 사용하는 경우를 예로 들면 상기 신호 추출부(1000)에 입력되는 DE 신호는 도3의 상단에 도시된 신호(100)와 같은 형태로 나타나며, 신호가 high인 경우에 데이터가 구동부로 입력됨을 나타내며, 이와 같은 형태의 DE 신호를 positive DE 라고 한다.
데이터 입력 구간과 구간의 사이에는 도3에 나타낸 것처럼, 일정한 간격의 low 부분(T1)이 존재하게 되며, 상기 DE 신호가 차단되는 경우는 도3과 같이 각 DE 신호의 펄스 폭에 비하여 몹시 긴 시간 동안의 low 부분(T2)이 존재하는 형태로 신호가 나타나게 된다.
도2에 나타낸 것처럼 구동부로 입력되는 DE 신호를 병렬적으로 수신하여 페치(fetch)하는 형태로 회로가 구성되어 원래의 신호 자체에 전압의 증감을 유발시키지 않도록 구성하여야 하며, 본 실시예의 경우 positive DE 신호를 반전시키기위해 제1 저항(R1)과 제1 트랜지스터(TR1)로 구성된 인버터 부를 사용하여 상기 신호 추출부(1000)를 구성하였다.
도3의 하단 점선으로 상기 신호 추출부에서 반전된 상기 positive DE 신호를 나타내었는데(200), 상기 DE 신호등이 negative DE인 경우에는 상기 추출부(1000)의 인버터 부를 하나 더 부가하는 방법 등으로 동일한 출력 신호 파형(200)을 얻을 수 있다.
상기 출력 신호(200)는 필터부(2000)에 입력되는데, 상기 필터부(2000)는 제2 저항(R2)과 제1 커패시터(C1)로 구성된다.
상기 필터부는 저역 통과 필터로 구성되며, 저항과 커패시터 값에 따라서 소정의 시정수를 가져, 신호의 고조파 성분을 차단시키는 작용을 하게 되므로 상대적으로 시간변화가 급격한 좁은 폭의 펄스(T1)는 고조파 성분이 많이 포함되어 상기 필터부를 통과할 수 없다.
반면에, 시간변화가 완만한 넓은 폭의 펄스(T2)의 경우는 상기 필터부를 통과할 수 있으므로, 상기 필터부의 출력 신호는 도3의 하단에 굵은 선(300)으로 표시된 바와 같은 신호 파형을 가지게된다.
따라서, 상기 필터부를 통과한 넓은 폭의 펄스 형태의 이상 DE 신호 부분은 다음 단의 전달부(3000)로 입력되게 되며, 다음단의 전달부(3000)는 상기 신호가 인가되어 다음 단의 상기 전력 제어부(200)에서 전력의 공급을 차단하게 하거나 상기 구동부에서 화소에 이상 신호가 인가되는 것을 차단하게 하기 위한 입력 신호로 사용될 수 있도록 변환시켜 주는 역할을 하게되는데, 그 후단에서 신호를 받을 부분이 반전된 펄스형태를 사용하는지 비반전 형태의 펄스를 사용하는지에 따라 도2에 나타낸 것처럼 제3 저항(R3)과 제2 트랜지스터(TR2)로 구성된 인버터 부를 포함하거나 그렇지 않을 수 있다.
또한, 상기 필터부의 저항과 커패시터의 값은 상기 DE 펄스의 간격이나 다른 신호의 펄스간 간격에 따라 정상 신호로 구동될 경우에 이를 충분히 차단할 수 있는 시정수 값을 가져야 하는데, 상기 신호의 펄스간 간격은 각 디스플레이 소자의 특성을 고려하여 구동회로의 방식이나 신호처리 방식의 설계시에 결정되며 다양한 변화를 갖는 것은 아니므로 용이하게 결정할 수 있음이 자명하다.
상기 실시예와 도면은 발명을 상세히 기술함에 있어서의 편의를 위한 예시에 불과하여 본 발명의 기술적 사상의 범위를 한정시키는 것을 목적으로 하고 있지 않으며, 본 발명의 기술적 사상의 범위 내에서 많은 변형, 응용이 가능함이 또한 자명하다.
예를 들면, 상기 신호 추출부(1000)를 구성하는 인버터 부는 CMOS 인버터 등으로 대치가 가능하며, 상기 필터부(2000)는 OP 앰프 등을 사용한 액티브 필터나 수 개의 단을 가지는 저역 통과 필터로도 구성할 수 있다.
또한, 상기한 대로 디스플레이 소자가 PDP나 CRT인 경우도 본 발명의 이상구동이 방지된 디스플레이 장치의 범위에 포함되며, 본 발명의 이상 동작 방지 회로 및 방법의 기술적 사상의 범위 내에서 이상 동작을 방지하고 궁극적으로 화소의 물리적인 특성 저하를 방지할 수 있음은 물론이다.
본 발명의 디스플레이 장치에서의 이상 동작 방지 회로 및 방법을 이용하여, 신호원으로부터 Vsync, Hsync, DE 등의 신호의 비정상적 차단 시에, 전력 공급을 차단하거나 상기 구동부에서 화소에 이상 신호가 인가되는 것을 차단하게 하여 화소의 특성 저하를 방지하기 위하여, 상기 ASIC의 추가나 제어 회로 자체의 재 설계 없이 간단한 저역 통과 필터를 사용하여 상기 이상 동작을 방지할 수 있는 등의 효과를 얻을 수 있으며, 그 회로 및 방법에 의하여 이상 동작이 방지된 디스플레이 장치는 상기 이상 신호가 인가된 후에도 잔상 등의 발생이 없이 양질의 영상을 구현할 수 있다.

Claims (16)

  1. (삭제)
  2. (정정) 영상을 표시하기 위한 다수의 화소로 구성된 디스플레이 소자;
    상기 디스플레이 소자의 각 화소의 동작을 제어하기 위한 구동부;
    상기 구동부 및 상기 디스플레이 소자에 전력을 공급하며, 상기 공급되는 전력을 제어하기 위한 전력 제어부; 및
    상기 전력 제어부에 의해 지속적으로 전력이 공급되는 상태에서 상기 구동부로 입력되는 신호가 차단됨에 의하여 발생되는 화소 특성의 저하를 방지하기 위한 이상 동작 방지 회로를 포함하며,
    상기 이상 동작 방지 회로는
    상기 구동부의 신호 입력 단자에 연결되며, 상기 구동부의 입력 신호의 변화 유발 없이 상기 소정의 입력 신호를 상기 구동부와 병렬적으로 수신하는 신호 추출부;
    상기 신호 추출부의 출력단자에 연결되며, 상기 신호 추출부의 출력 신호를 수신하여 소정의 시정수에 의하여 신호의 고조파 성분을 차단함으로써 일정 펄스폭 이상의 신호만을 다음 단의 전달부로 출력하고 상기 일정 펄스폭 미만의 신호를 차단하는 필터부; 및
    상기 필터부의 출력단자에 연결되며, 상기 필터부의 출력 신호를 수신하여 다음 단의 상기 전력 제어부에서 전력의 공급을 차단하게 하거나 상기 구동부에서 화소에 이상 신호가 인가되는 것을 차단하게 하기 위한 입력 신호로 변환시키는 전달부를 포함하는 것을 특징으로 하는
    디스플레이 장치.
  3. 제2항에 있어서
    상기 신호 추출부는
    상기 구동 회로부의 입력 신호를 반전시키기 위한 회로를 포함하는 것을 특징으로 하는
    디스플레이 장치.
  4. 제2항에 있어서
    상기 필터부는
    하나 이상의 저항 소자와, 하나 이상의 커패시터 소자를 포함하는 수동형 또는 능동형의 단일한 또는 이들이 조합된 형태의 필터로 구성되며
    상기 소정의 시정수에 의하여 신호의 고조파 성분을 차단함으로써 일정 펄스폭 이상의 신호만을 출력하고 상기 일정 펄스폭 미만의 신호를 차단하는 것을 특징으로 하는
    디스플레이 장치.
  5. 제2항에 있어서
    상기 전달부는
    상기 필터부의 출력 신호를 수신하여
    상기 전력 제어부에서 전력의 공급을 차단하게 하거나 상기 구동 회로부에서 화소에 이상 신호가 인가되는 것을 차단하게 하기 위한 입력 신호로써 반전된 형태의 펄스 신호를 사용할 경우에는, 상기 필터부의 출력신호를 반전시키기 위한 회로를 포함하는 것을 특징으로 하는
    디스플레이 장치.
  6. 영상을 표시하기 위한 다수의 화소로 구성된 디스플레이 소자, 상기 디스플레이 소자의 각 화소를 제어하기 위한 구동부, 상기 구동부 및 상기 디스플레이 소자에 전력을 공급하며, 상기 공급되는 전력을 제어하기 위한 전력 제어부를 포함하는 디스플레이 장치에서 상기 전력 제어부에 의해 지속적으로 전력이 공급되는 상태에서 상기 구동부로 입력되는 신호가 차단됨에 의하여 발생되는 화소 특성의 저하를 방지하기 위한 이상 동작 방지 회로에 있어서,
    상기 구동부의 신호 입력 단자에 연결되며, 상기 구동부의 입력 신호의 변화 유발 없이 상기 소정의 입력 신호를 상기 구동부와 병렬적으로 수신하는 신호 추출부;
    상기 신호 추출부의 출력단자에 연결되며, 상기 신호 추출부의 출력 신호를수신하여 소정의 시정수에 의하여 신호의 고조파 성분을 차단함으로써 일정 펄스폭 이상의 신호만을 다음 단의 전달부로 출력하고 상기 일정 펄스폭 미만의 신호를 차단하는 필터부; 및
    상기 필터부의 출력단자에 연결되며, 상기 필터부의 출력 신호를 수신하여 다음 단의 상기 전력 제어부에서 전력의 공급을 차단하게 하거나 상기 구동 회로부에서 화소에 이상 신호가 인가되는 것을 차단하게 하기 위한 입력 신호로 변환시키는 전달부로 구성되는 것을 특징으로 하는
    디스플레이 이상 동작 방지 회로.
  7. 제6항에 있어서
    상기 신호 추출부는
    상기 구동 회로부의 입력 신호를 반전시키기 위한 회로를 포함하는 것을 특징으로 하는
    디스플레이 이상 동작 방지 회로.
  8. 제6항에 있어서
    상기 필터부는
    하나 이상의 저항 소자와, 하나 이상의 커패시터 소자를 포함하는 수동형 또는 능동형의 단일한 또는 이들이 조합된 형태의 필터로 구성되며
    상기 소정의 시정수에 의하여 신호의 고조파 성분을 차단함으로써 일정 펄스폭 이상의 신호만을 출력하고 상기 일정 펄스폭 미만의 신호를 차단하는 것을 특징으로 하는
    디스플레이 이상 동작 방지 회로.
  9. 제6항에 있어서
    상기 전달부는
    상기 필터부의 출력 신호를 수신하여
    상기 전력 제어부에서 전력의 공급을 차단하게 하거나 상기 구동부에서 화소에 이상 신호가 인가되는 것을 차단하게 하기 위한 입력 신호로써 반전된 형태의 펄스 신호를 사용할 경우에는, 상기 필터부의 출력신호를 반전시키기 위한 회로를 포함하는 것을 특징으로 하는
    디스플레이 이상 동작 방지 회로.
  10. 영상을 표시하기 위한 다수의 화소로 구성된 디스플레이 소자, 상기 디스플레이 소자의 각 화소를 제어하기 위한 구동부, 상기 구동부 및 상기 디스플레이 소자에 전력을 공급하며, 상기 공급되는 전력을 제어하기 위한 전력 제어부를 포함하는 디스플레이 장치에서 상기 전력 제어부에 의해 지속적으로 전력이 공급되는 상태에서 상기 구동부로 입력되는 신호가 차단됨에 의하여 발생되는 화소 특성의 저하를 방지하기 위한 이상 동작 방지 방법에 있어서,
    상기 구동부의 입력 신호의 변화 유발 없이 상기 소정의 입력 신호를 상기구동부와 병렬적으로 수신하는 제1 단계;
    상기 제1 단계의 출력 신호를 수신하여 소정의 시정수에 의하여 신호의 고조파 성분을 차단함으로써 일정 펄스폭 이상의 신호만을 출력하고 상기 일정 펄스폭 미만의 신호를 차단하는 제2 단계; 및
    상기 제2 단계의 출력 신호를 수신하여 상기 전력 제어부에서 전력의 공급을 차단하게 하거나 상기 구동 회로부에서 화소에 이상 신호가 인가되는 것을 차단하게 하기 위한 입력 신호로 변환시키는 제3 단계를 포함하는 것을 특징으로 하는
    디스플레이 장치에서의 이상 동작 방지 방법.
  11. 제10항에 있어서
    상기 제1 단계는
    상기 구동 회로부의 입력 신호를 반전시키는 단계를 포함하는 것을 특징으로 하는
    디스플레이 장치에서의 이상 동작 방지 방법.
  12. 제10항에 있어서
    상기 제3 단계는
    상기 전력 제어부에서 전력의 공급을 차단하게 하거나 상기 구동 회로부에서 화소에 이상 신호가 인가되는 것을 차단하게 하기 위한 입력 신호로써 반전된 형태의 펄스 신호를 사용할 경우에는, 상기 필터부의 출력신호를 반전시키는 단계를 포함하는 것을 특징으로 하는
    디스플레이 장치에서의 이상 동작 방지 방법.
  13. (신설) 제3항에 있어서
    상기 신호 추출부는
    상기 구동 회로부의 입력 신호를 반전시키기 위하여 CMOS 인버터가 사용되는 것을 특징으로 하는
    디스플레이 장치.
  14. (신설) 제4항에 있어서
    상기 필터부는
    OP 앰프를 이용한 액티브 필터나 수 개의 단을 가지는 저역 통과 필터로 구성되는 것을 특징으로 하는
    디스플레이 장치.
  15. (신설) 제7항에 있어서
    상기 신호 추출부는
    상기 구동 회로부의 입력 신호를 반전시키기 위하여 CMOS 인버터가 사용되는 것을 특징으로 하는
    디스플레이 이상 동작 방지 회로.
  16. (신설) 제8항에 있어서
    상기 필터부는
    OP 앰프를 이용한 액티브 필터나 수 개의 단을 가지는 저역 통과 필터로 구성되는 것을 특징으로 하는
    디스플레이 이상 동작 방지 회로.
KR1020000070085A 2000-11-23 2000-11-23 디스플레이 장치, 이상 동작 방지 회로 및 방법 KR100358694B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020000070085A KR100358694B1 (ko) 2000-11-23 2000-11-23 디스플레이 장치, 이상 동작 방지 회로 및 방법
TW089127727A TW546611B (en) 2000-11-23 2000-12-22 Abnormal operation prevention circuit for display device and method of operating same
US09/942,863 US6744429B2 (en) 2000-11-23 2001-08-31 Abnormal operation prevention circuit for display device and method for operating the same
JP2001273479A JP2002196743A (ja) 2000-11-23 2001-09-10 ディスプレイ装置、異常動作防止回路及び方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020000070085A KR100358694B1 (ko) 2000-11-23 2000-11-23 디스플레이 장치, 이상 동작 방지 회로 및 방법

Publications (2)

Publication Number Publication Date
KR20020040144A KR20020040144A (ko) 2002-05-30
KR100358694B1 true KR100358694B1 (ko) 2002-10-30

Family

ID=19700988

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020000070085A KR100358694B1 (ko) 2000-11-23 2000-11-23 디스플레이 장치, 이상 동작 방지 회로 및 방법

Country Status (4)

Country Link
US (1) US6744429B2 (ko)
JP (1) JP2002196743A (ko)
KR (1) KR100358694B1 (ko)
TW (1) TW546611B (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100458593B1 (ko) * 2002-07-30 2004-12-03 삼성에스디아이 주식회사 플라즈마 표시 패널의 어드레스 데이터 자동 전력 제어방법과 장치, 그 장치를 갖는 플라즈마 표시 패널 장치
EP1532611B1 (en) * 2002-08-21 2015-09-09 Koninklijke Philips N.V. Display device
KR100515342B1 (ko) * 2003-09-26 2005-09-15 삼성에스디아이 주식회사 플라즈마 표시 패널의 어드레스 데이터 자동 전력 제어방법과 장치, 그 장치를 갖는 플라즈마 표시 패널
TWI330353B (en) * 2006-06-30 2010-09-11 Chimei Innolux Corp Power supplying and discharging circuit for liquid crystal panel
US8502812B2 (en) * 2006-07-10 2013-08-06 Samsung Electronics Co., Ltd. Liquid crystal display device and driving method thereof, and mobile terminal having the same, for preventing white or black effect
CN111243488B (zh) * 2020-03-20 2022-09-06 昆山国显光电有限公司 显示装置和显示装置电源保护方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5757716B2 (ko) * 1974-05-16 1982-12-06 Citizen Watch Co Ltd
US5563624A (en) * 1990-06-18 1996-10-08 Seiko Epson Corporation Flat display device and display body driving device
JPH08254969A (ja) * 1995-03-17 1996-10-01 Hitachi Ltd 液晶表示装置
JPH08304767A (ja) * 1995-05-02 1996-11-22 Sony Corp プラズマアドレス表示装置
US5945793A (en) * 1996-02-24 1999-08-31 Samsung Electronics Co., Ltd. Display device having set protection function upon generation of abnormal voltage
KR100222079B1 (ko) * 1996-10-17 1999-10-01 윤종용 모니터보호장치
JPH1138927A (ja) * 1997-07-17 1999-02-12 Ricoh Co Ltd 液晶表示器制御装置
JPH11109908A (ja) * 1997-10-07 1999-04-23 Matsushita Electric Ind Co Ltd 液晶表示装置の液晶素子保護回路
JPH11282422A (ja) * 1998-03-26 1999-10-15 Advanced Display Inc 液晶表示装置
JPH11271715A (ja) 1998-03-26 1999-10-08 Toshiba Electronic Engineering Corp アクティブマトリクス型液晶表示装置
JP2001110565A (ja) * 1999-10-04 2001-04-20 Auto Network Gijutsu Kenkyusho:Kk 表示素子駆動装置

Also Published As

Publication number Publication date
JP2002196743A (ja) 2002-07-12
KR20020040144A (ko) 2002-05-30
TW546611B (en) 2003-08-11
US20020060677A1 (en) 2002-05-23
US6744429B2 (en) 2004-06-01

Similar Documents

Publication Publication Date Title
US10170068B2 (en) Gate driving circuit, array substrate, display panel and driving method
US6961034B2 (en) Liquid crystal display device for preventing and afterimage
CN102867491B (zh) 一种液晶面板驱动电路及方法、显示装置
US9495931B2 (en) Shift register, display device and method for driving display device
US20180315389A1 (en) Gate driving circuit and display apparatus using the same
KR101304416B1 (ko) 액정 표시 장치 및 그의 제조 방법
KR101134640B1 (ko) 액정 표시 장치 및 그 구동 방법
CN108962165B (zh) 一种消除igzo显示面板掉电残影的电路及方法
US8207929B2 (en) Source driver
KR100358694B1 (ko) 디스플레이 장치, 이상 동작 방지 회로 및 방법
US20070211005A1 (en) Gamma voltage generator
KR101189455B1 (ko) 액정표시장치 및 그 구동방법
US20060176263A1 (en) Display device and method of driving the same
KR20130011266A (ko) 타이밍 컨트롤러 및 그 구동 방법과 이를 이용한 액정표시장치
US11087663B1 (en) Display device and driving method thereof for reducing difference in brightness between areas with different widths
KR20160089727A (ko) 액정 표시 장치 및 그 구동 방법
KR101117983B1 (ko) 액정표시장치 및 이의 구동방법
KR20070067969A (ko) 액정 표시 장치와 그 구동방법
KR100198549B1 (ko) 액정표시장치의 전하 방전장치
KR200254412Y1 (ko) 액정표시소자
KR100961958B1 (ko) 액정 표시 장치의 구동 장치
KR20000018568A (ko) 액정표시소자의 잔상제거회로
KR101408253B1 (ko) 액정표시장치의 구동 회로 및 방법
KR101194852B1 (ko) 액정 표시 장치
KR100685939B1 (ko) 액정표시소자의 공통 전압 발생장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120914

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20130930

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20141001

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20150930

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20170928

Year of fee payment: 16

FPAY Annual fee payment

Payment date: 20181001

Year of fee payment: 17

FPAY Annual fee payment

Payment date: 20191001

Year of fee payment: 18