KR100358063B1 - Method of manufacturing a capacitor in a semiconductor device - Google Patents
Method of manufacturing a capacitor in a semiconductor device Download PDFInfo
- Publication number
- KR100358063B1 KR100358063B1 KR1019990031949A KR19990031949A KR100358063B1 KR 100358063 B1 KR100358063 B1 KR 100358063B1 KR 1019990031949 A KR1019990031949 A KR 1019990031949A KR 19990031949 A KR19990031949 A KR 19990031949A KR 100358063 B1 KR100358063 B1 KR 100358063B1
- Authority
- KR
- South Korea
- Prior art keywords
- metal layer
- barrier metal
- tialn
- semiconductor device
- capacitor
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
- H01L28/57—Capacitors with a dielectric comprising a perovskite structure material comprising a barrier layer to prevent diffusion of hydrogen or oxygen
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/65—Electrodes comprising a noble metal or a noble metal oxide, e.g. platinum (Pt), ruthenium (Ru), ruthenium dioxide (RuO2), iridium (Ir), iridium dioxide (IrO2)
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Semiconductor Memories (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
본 발명은 캐패시터의 상부 전극 및 하부 전극으로 귀금속류를 사용하는 고유전체 캐패시터에서, 확산 방지 및 산화 방지를 위해 적용되는 배리어 메탈층으로 TiAlN을 사용할 때, 귀금속 전극과의 열팽창계수의 차이로 발생되는 열적 스트레스와 표면 산화로 인한 TiAlN 배리어 메탈층과 귀금속 전극과의 리프팅 현상을 방지하기 위하여, TiAlN 배리어 메탈층을 형성한 후, 미량의 O2분위기에서 급속 열처리하여 TiAlN 배리어 메탈층의 표면에 얇은 Ti-Al-N-0계의 산화막을 강제로 형성함과 동시에 TiAlN 배리어 메탈층의 결정 입계에 O2가 스터핑되도록 하는 반도체 소자의 캐패시터 제조 방법에 관하여 기술된다. 본 발명의 TiAlN 배리어 메탈층은 그 표면에 강제적으로 형성시킨 얇은 Ti-Al-N-O계 산화막과 결정 입계에 강제적으로 스터핑시킨 O2로 인하여 더 이상 TiAlN 배리어 메탈층의 산화가 진행되지 않으므로 TiAlN 배리어 메탈층과 귀금속 전극과의 접착성이 향상되어 신뢰성 높은 고유전체 캐패시터를 제조할 수 있다.According to the present invention, when TiAlN is used as a barrier metal layer applied for preventing diffusion and oxidation in a high dielectric capacitor using noble metals as the upper and lower electrodes of a capacitor, the thermal expansion caused by the difference in the coefficient of thermal expansion with the precious metal electrode In order to prevent the lifting phenomenon between the TiAlN barrier metal layer and the noble metal electrode due to stress and surface oxidation, a TiAlN barrier metal layer was formed and then rapidly heat-treated in a small amount of O 2 atmosphere to form a thin Ti-N on the surface of the TiAlN barrier metal layer. A method of manufacturing a capacitor of a semiconductor device in which an Al-N-0-based oxide film is forcibly formed and O 2 is stuffed at the grain boundary of the TiAlN barrier metal layer is described. Since the TiAlN barrier metal layer of the present invention does not proceed with oxidation of the TiAlN barrier metal layer due to the thin Ti-Al-NO oxide layer formed on the surface of the TiAlN oxide layer and O 2 forcibly stuffed at the grain boundary, the TiAlN barrier metal layer does not proceed. The adhesion between the layer and the noble metal electrode can be improved to produce a highly reliable high dielectric capacitor.
Description
본 발명은 반도체 소자의 캐패시터 제조 방법에 관한 것으로, 특히 캐패시터의 상부 전극 및 하부 전극으로 귀금속류를 사용하는 고유전체 캐패시터에서, 확산 방지 및 산화 방지를 위해 적용되는 배리어 메탈층으로 TiAlN을 사용할 때, TiAlN 배리어 메탈층과 귀금속 전극과의 리프팅 현상을 방지하여, 신뢰성 높은 고유전체 캐패시터를 제조할 수 있는 반도체 소자의 캐패시터 제조 방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing a capacitor of a semiconductor device, and particularly, when TiAlN is used as a barrier metal layer applied for diffusion prevention and oxidation prevention in a high dielectric capacitor using noble metals as the upper and lower electrodes of a capacitor. The present invention relates to a method for manufacturing a capacitor of a semiconductor device capable of preventing a lifting phenomenon between a barrier metal layer and a noble metal electrode and producing a highly reliable high dielectric capacitor.
일반적으로, 반도체 소자의 고유전체 캐패시터는 하부 전극 및 상부 전극용으로 Pt, Ir, Ru, RuO2, IrO2등과 같은 귀금속류를 사용하며, 유전체막으로 BST, SBT(Y1), PZT, Al2O3, Ta2O5, TiO2등과 같은 유전체를 사용하여 형성한다. 특히 DRAM용 고유전체 캐패시터의 경우에는 Poly-plug/Ti/TiN(MO-TiN)/Pt/BST/Pt와 같은 구조가 개발되어지고 있다. 배리어 메탈층으로 사용되는 Ti/TiN층은 접촉저항을 줄이며, Pt와 Si의 반응을 억제하는 확산 방지 및 산화 방지 역할을 한다. 그러나, BST 유전체 증착 후에 실시하는 열처리는 약 550℃ 이상의 온도에서 실시되는데, 이때 Ti/TiN 배리어 메탈층은 거의 대부분 저유전율 산화막인 TiO2로 변화되고, 이로 인해 캐패시터의 특성을 급격하게 약화시키는 결점이 있다.In general, a high-k dielectric capacitor of a semiconductor device uses noble metals such as Pt, Ir, Ru, RuO 2 , IrO 2, etc. for the lower electrode and the upper electrode, and as the dielectric film, BST, SBT (Y1), PZT, Al 2 O It is formed using a dielectric such as 3 , Ta 2 O 5 , TiO 2 . In particular, in the case of high-k dielectric capacitors for DRAM, structures such as poly-plug / Ti / TiN (MO-TiN) / Pt / BST / Pt have been developed. The Ti / TiN layer, which is used as a barrier metal layer, reduces contact resistance and serves as a diffusion prevention and oxidation prevention that suppresses the reaction between Pt and Si. However, the heat treatment performed after the BST dielectric deposition is performed at a temperature of about 550 ° C. or more, wherein the Ti / TiN barrier metal layer is almost changed to TiO 2 , which is a low dielectric constant oxide film, which causes a weakness of the capacitor. There is this.
이를 극복하기 위하여, 배리어 메탈층으로 최근 도입되고 있는 것이 TiAlN층이다. TiAlN층은 TiN층과는 달리 내 산화성이 우수하고, 열적 안정성도 우수한 장점이 있다. 그러나, TiAlN층 역시 열팽창계수(Thermal expansion coefficient)가 Pt층과 많은 차이를 보여 많은 열적 스트레스(Thermal stress)를 받는 이외에,TiAlN층이 산화되어 그 표면에 알루미늄 산화막 (Al2O3)이 성장될 경우, Pt층과의 접착성이 급격하게 열화되고, 이로 인하여 Pt층이 TiAlN층으로부터 떨어져 나오는 이른바 리프팅(Lifting)현상이 발생된다. 이는 TiAlN층을 차세대 캐패시터의 배리어 메탈층으로 사용하는데 있어 큰 문제점이 되고 있다.In order to overcome this, the TiAlN layer has recently been introduced as a barrier metal layer. Unlike TiN layer, TiAlN layer has excellent oxidation resistance and excellent thermal stability. However, the TiAlN layer also has a large thermal expansion coefficient different from that of the Pt layer, so that the TiAlN layer is oxidized and an aluminum oxide film (Al 2 O 3 ) is grown on the surface. In this case, the adhesion with the Pt layer is rapidly deteriorated, which causes a so-called lifting phenomenon in which the Pt layer is separated from the TiAlN layer. This is a major problem in using the TiAlN layer as a barrier metal layer of the next generation capacitor.
따라서, 본 발명은 캐패시터의 상부 전극 및 하부 전극으로 귀금속류를 사용하는 고유전체 캐패시터에서, 확산 방지 및 산화 방지를 위해 적용되는 배리어 메탈층으로 TiAlN을 사용할 때, TiAlN 배리어 메탈층과 귀금속 전극과의 리프팅 현상을 방지하여, 신뢰성 높은 고유전체 캐패시터를 제조할 수 있는 반도체 소자의 캐패시터 제조 방법을 제공하는 데 그 목적이 있다.Accordingly, the present invention, when using TiAlN as a barrier metal layer applied for diffusion prevention and oxidation prevention in the high-k dielectric capacitor using noble metals as the upper electrode and the lower electrode of the capacitor, the lifting of the TiAlN barrier metal layer and the precious metal electrode It is an object of the present invention to provide a method of manufacturing a capacitor of a semiconductor device capable of preventing a phenomenon and manufacturing a highly reliable high dielectric capacitor.
이러한 목적을 달성하기 위한 본 발명의 반도체 소자의 캐패시터 제조 방법은 반도체 소자를 형성하기 위한 여러 요소가 형성된 반도체 기판이 제공되는 단계; 상기 반도체 기판상에 TiAlN 배리어 메탈층을 증착하는 단계; 미량의 O2분위기에서 급속 열처리를 수행하여 상기 TiAlN 배리어 메탈층의 표면에 얇은 Ti-Al-N-0계의 산화막을 강제로 형성시키고, 결정 입계에 O2스터핑부가 존재되도록 하는 단계; 상기 Ti-Al-N-0계의 산화막과 O2스터핑부를 갖는 TiAlN 배리어 메탈층상에 귀금속층을 증착한 후, 패터닝 공정을 실시하여 하부 전극을 형성하는 단계; 및 상기하부 전극을 포함한 전체 구조상에 유전체막 및 상부 전극을 형성하는 단계를 포함하여 이루어지는 것을 특징으로 한다.A method of manufacturing a capacitor of a semiconductor device of the present invention for achieving the above object comprises the steps of providing a semiconductor substrate having a number of elements for forming a semiconductor device; Depositing a TiAlN barrier metal layer on the semiconductor substrate; Performing rapid heat treatment in a small amount of O 2 atmosphere to forcibly form a thin Ti-Al-N-0-based oxide film on the surface of the TiAlN barrier metal layer and allowing the O 2 stuffing to be present at the grain boundaries; Depositing a noble metal layer on the TiAlN barrier metal layer having the Ti-Al-N-0-based oxide film and an O 2 stuffing part, and then performing a patterning process to form a lower electrode; And forming a dielectric film and an upper electrode on the entire structure including the lower electrode.
도 1a 내지 1c는 본 발명의 실시 예에 따른 반도체 소자의 캐패시터 제조 방법을 설명하기 위한 소자의 단면도.1A to 1C are cross-sectional views of devices for describing a method of manufacturing a capacitor of a semiconductor device in accordance with an embodiment of the present invention.
<도면의 주요 부분에 대한 부호의 설명><Explanation of symbols for the main parts of the drawings>
1: 폴리 플러그 2: TiSi2층1: poly plug 2: TiSi 2 layer
3: TiAlN 배리어 메탈층 4: Ti-Al-N-0계의 산화막3: TiAlN barrier metal layer 4: Ti-Al-N-0 type oxide film
5: 하부 전극 6: 유전체막5: lower electrode 6: dielectric film
7: 상부 전극 10: O2스터핑부7: upper electrode 10: O 2 stuffing part
이하, 본 발명을 첨부된 도면을 참조하여 상세히 설명하기로 한다.Hereinafter, the present invention will be described in detail with reference to the accompanying drawings.
도 1a 내지 1c는 본 발명의 실시 예에 따른 반도체 소자의 캐패시터 제조 방법을 설명하기 위한 소자의 단면도로서, 반도체 소자를 형성하기 위한 여러 요소가 형성된 반도체 기판상에 층간 절연막을 형성하고, 층간 절연막에 콘택 홀을 형성한 후, 콘택 홀 내에 폴리 플러그를 형성할 때, 폴리 플러그 위치에서 확대 도시한 소자의 단면도를 나타내고 있다.1A to 1C are cross-sectional views of a device for describing a method of manufacturing a capacitor of a semiconductor device according to an embodiment of the present invention. An interlayer insulating film is formed on a semiconductor substrate on which various elements for forming a semiconductor device are formed, and After forming a contact hole, when forming a poly plug in a contact hole, the sectional drawing of the element shown enlarged at the poly plug position is shown.
도 1a를 참조하면, 콘택 홀(도시 않음)을 포함한 전체 구조상에 도프드 폴리실리콘을 증착한 후, 에치 백(etch back) 공정 또는 화학적 기계적 연마(CMP) 공정을 실시하여 콘택 홀 내에 폴리 플러그(1)를 형성한다. 폴리 플러그(1)상에 Ti를 증착한 후, 열처리하여 폴리 플러그(1) 표면에 TiSi2층(2)을 형성한다. TiSi2층(2)상에 배리어 메탈층으로 TiAlN층(3)을 형성한다.Referring to FIG. 1A, after a doped polysilicon is deposited on an entire structure including a contact hole (not shown), an etch back process or a chemical mechanical polishing (CMP) process may be performed. To form 1). Ti is deposited on the poly plug 1 and then heat treated to form a TiSi 2 layer 2 on the surface of the poly plug 1. A TiAlN layer 3 is formed as a barrier metal layer on the TiSi 2 layer 2.
상기에서, TiSi2층(2)은 Ti를 50 내지 500Å의 두께로 증착하고, N2분위기에서 급속 열처리 한 후 습식 에칭으로 TiN을 제거하므로, 폴리 플러그(1) 표면에 형성된다.In the above, the TiSi 2 layer 2 is formed on the surface of the poly plug 1 because Ti is deposited to a thickness of 50 to 500 kPa, rapid heat treatment in an N 2 atmosphere, and TiN is removed by wet etching.
도 1b를 참조하면, 미량의 O2분위기에서 급속 열처리를 수행하여 TiAlN 배리어 메탈층(3)의 표면에 얇은 Ti-Al-N-0계의 산화막(4)을 강제로 형성하고, 이때 TiAlN 배리어 메탈층(3)의 결정 입계에 O2가 스터핑(Stuffing)되어 O2스터핑부(10)가 존재하게 된다.Referring to FIG. 1B, a rapid heat treatment is performed in a small amount of O 2 atmosphere to forcibly form a thin Ti-Al-N-0 oxide film 4 on the surface of the TiAlN barrier metal layer 3, wherein the TiAlN barrier O 2 is stuffed at the grain boundary of the metal layer 3, so that the O 2 stuffing part 10 exists.
상기에서, TiAlN 배리어 메탈층(3)은 Ti1-XAlXN에서 x값을 0.05 내지 0.08의 범위로 조절되도록 하여 물리기상증착법(PVD)이나 화학기상증착법(CVD)으로 50 내지 1000Å의 두께로 증착하여 형성된다. 물리기상증착법으로 형성할 경우, TiXAlY의 컴포지트 타겟(Composite target)을 이용한다.In the above, the TiAlN barrier metal layer 3 has a thickness of 50 to 1000 mm by physical vapor deposition (PVD) or chemical vapor deposition (CVD) by adjusting the x value in the Ti 1-X Al X N range of 0.05 to 0.08. It is formed by vapor deposition. In the case of forming by physical vapor deposition, a composite target of Ti X Al Y is used.
Ti-Al-N-0계의 산화막(4)과 O2스터핑부(10)를 형성하기 위하여, 미량의 O2분위기에서 급속 열처리를 실시하게 되는데, 미량의 O2를 첨가하는 시기는 크게 3가지로 나눌 수 있다. 첫째, 급속 열처리의 승온(Ramping) 단계에서 미량의 O2를 첨가시키는데, 이때 최고 승온 온도 범위는 350 내지 900℃로 조절하고, O2의 양은 0.1 내지 5 SLPM으로 조절하며, 승온 속도(Ramping rate)는 20 내지 150℃/sec 로 한다. 둘째, 승온 단계 후, 등온으로 유지시키는 단계에서 미량의 O2를 첨가시키는데, 이때 최고 승온 온도 범위인 350 내지 900℃의 온도에서 등온 유지 시간을 5 내지 200sec로 조절하고, O2의 양은 0.1 내지 5 SLPM으로 조절한다. 셋째, 급속 열처리의 승온 단계 및 등온 유지 단계 각각의 단계에서 미량의 O2를 첨가시키는데, 이때 승온 단계에서 첨가하는 O2의 양은 0.1 내지 5 SLPM으로 조절하고, 등온 유지 단계에서 첨가하는 O2의 양은 0.1 내지 10 SLPM으로 조절한다.To form an oxide film 4 and the O 2 stuffing portions 10 of Ti-Al-N-0-based, there is to perform rapid thermal processing at a very small amount of O 2 atmosphere, significantly when the addition of O 2 trace amounts of 3 It can be divided into branches. First, a small amount of O 2 is added in a ramping step of rapid heat treatment, in which the maximum temperature rising temperature range is adjusted to 350 to 900 ° C., the amount of O 2 is adjusted to 0.1 to 5 SLPM, and a ramping rate ) Is 20 to 150 ° C / sec. Secondly, a small amount of O 2 is added in the step of maintaining isothermal after the temperature raising step, wherein the isothermal holding time is adjusted to 5 to 200 sec at a temperature of 350 to 900 ° C., which is the highest temperature rising temperature range, and the amount of O 2 is 0.1 to 5 Adjust with SLPM. Third, rapid sikineunde adding a trace amount of O 2 in the temperature rising stage, and each stage constant-temperature keeping step of heat treatment, wherein the O 2 for adjusting the amount of 0.1 to 5 SLPM of O 2 is added in the temperature rising stage, and added at constant-temperature keeping step The amount is adjusted to 0.1 to 10 SLPM.
도 1c를 참조하면, 표면에 Ti-Al-N-0계의 산화막(4)이 형성되고, 결정 입계에 O2스터핑부(10)가 존재하는 TiAlN 배리어 메탈층(3)상에 귀금속층을 증착한 후, 패터닝 공정을 실시하여 하부 전극(5)을 형성한다. 귀금속 하부 전극(5)상에 유전체막(6) 및 상부 전극(7)을 순차적으로 형성하여 본 발명의 고유전체 캐패시터가 완성된다.Referring to FIG. 1C, a noble metal layer is formed on a TiAlN barrier metal layer 3 having a Ti—Al—N-0 based oxide film 4 formed thereon and an O 2 stuffing portion 10 present at a grain boundary. After the deposition, a patterning process is performed to form the lower electrode 5. The dielectric film 6 and the upper electrode 7 are sequentially formed on the noble metal lower electrode 5 to complete the high dielectric capacitor of the present invention.
상기에서, 하부 전극(5) 및 상부 전극(7)은 Pt, Ir, Ru, RuO2, IrO2등과 같은 귀금속류를 100 내지 4000Å의 두께로 증착하여 형성된다. 유전체막(6)은 BST, STB(Y1), PZT, AL203, Ta205및 TiO2중 어느 하나를 30 내지 2000Å의 두께로 증착하여 형성된다.In the above, the lower electrode 5 and the upper electrode 7 are formed by depositing precious metals such as Pt, Ir, Ru, RuO 2 , IrO 2, and the like to a thickness of 100 to 4000 kPa. The dielectric film 6 is formed by depositing any one of BST, STB (Y1), PZT, AL 2 O 3 , Ta 2 O 5, and TiO 2 to a thickness of 30 to 2000 kPa.
상기한 본 발명의 실시 예에서, O2분위기에서 급속 열처리를 실시하므로 TiAlN 배리어 메탈층(3)의 표면에는 Ti-Al-O-N계의 얇은 막(4)이 형성됨과 동시에 O2가 결정질 계면 및 표면에 스터핑(Stuffing)되는 효과를 일으켜, 결과적으로 Ti와 Al이 확산되는 경로를 차단, TiAlN의 산화가 더이상 진행되지 않게 되며, 이로 인하여 더 이상 TiAlN 배리어 메탈층(3)의 산화가 진행되지 않아 TiAlN 배리어 메탈층(3)과 귀금속 하부 전극(5)과의 접착성이 향상된다. 특히, 알루미늄 산화막은 Al의 확산 속도가 Ti보다 빠르고 열역학적으로 Al의 산화에 의한 엔탈피의 절대 값이Ti의 경우보다 크기 때문에 귀금속 하부 전극(5)과 TiAlN 배리어 메탈층(3)의 계면에 알루미늄 산화막이 생성되는데, 본 발명의 실시 예에 따른 방법은 알루미늄 산화막의 성장을 보다 억제할 수 있다.In the above-described embodiment of the present invention, since the rapid heat treatment is performed in an O 2 atmosphere, a Ti-Al-ON-based thin film 4 is formed on the surface of the TiAlN barrier metal layer 3 and at the same time, the O 2 is a crystalline interface and As a result of stuffing on the surface, the Ti and Al diffusion paths are blocked, and the oxidation of TiAlN no longer proceeds, and as a result, the oxidation of the TiAlN barrier metal layer 3 no longer proceeds. The adhesion between the TiAlN barrier metal layer 3 and the noble metal lower electrode 5 is improved. In particular, the aluminum oxide film has an aluminum oxide film at the interface between the precious metal lower electrode 5 and the TiAlN barrier metal layer 3 because the diffusion rate of Al is faster than Ti and the thermodynamically the absolute value of the enthalpy due to the oxidation of Al is larger than that of Ti. This is generated, the method according to an embodiment of the present invention can further suppress the growth of the aluminum oxide film.
이러한, 산화 분위기의 열처리 공정(RTO: Rapid thermal oxidation)은 Pt를 하부 전극으로 하고 내 산화성이 좋은 TiAlN을 확산 및 산화 방지막으로 쓸 경우 반드시 들어가야 할 공정 단계이다.Such a rapid thermal oxidation process (RTO) is a process step that must be entered when Pt is used as a lower electrode and TiAlN having good oxidation resistance is used as a diffusion and anti-oxidation film.
상술한 바와 같이, 본 발명은 고유전체 캐패시터의 배리어 메탈층으로 사용되는 TiAlN층을 O2분위기에서 급속 열처리하여 그 표면에 얇은 Ti-Al-N-0계의 산화막(4)을 강제로 형성하고, 결정 입계에 O2스터핑부가 존재하게 하므로써, 귀금속 하부 전극과의 접착성을 향상시켜 리프팅 현상을 방지할 수 있어 신뢰성 높은 고유전체 캐패시터를 제조할 수 있음은 물론 소자의 고집적화를 실현할 수 있다.As described above, the present invention rapidly heat-treats the TiAlN layer used as the barrier metal layer of the high dielectric capacitor in an O 2 atmosphere to forcibly form a thin Ti-Al-N-0 oxide film 4 on the surface thereof. The presence of the O 2 stuffing at the grain boundaries improves the adhesion to the lower electrode of the noble metal, thereby preventing the lifting phenomenon, making it possible to manufacture a highly reliable high dielectric capacitor and to achieve high integration of the device.
Claims (8)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019990031949A KR100358063B1 (en) | 1999-08-04 | 1999-08-04 | Method of manufacturing a capacitor in a semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019990031949A KR100358063B1 (en) | 1999-08-04 | 1999-08-04 | Method of manufacturing a capacitor in a semiconductor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20010016811A KR20010016811A (en) | 2001-03-05 |
| KR100358063B1 true KR100358063B1 (en) | 2002-10-25 |
Family
ID=19606179
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019990031949A KR100358063B1 (en) | 1999-08-04 | 1999-08-04 | Method of manufacturing a capacitor in a semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100358063B1 (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100440072B1 (en) * | 2001-12-10 | 2004-07-14 | 주식회사 하이닉스반도체 | A method for forming a capacitor of a semiconductor device |
| KR100781456B1 (en) * | 2006-11-24 | 2007-12-03 | 동부일렉트로닉스 주식회사 | Method for forming barrier layer fabricating metal line in a semiconductor device |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0774168A (en) * | 1993-06-29 | 1995-03-17 | Sony Corp | Semiconductor device |
| US5488014A (en) * | 1990-08-28 | 1996-01-30 | Mitsubishi Denki Kabushiki Kaisha | Interconnection structure of semiconductor integrated circuit device and manufacturing method thererfor |
| US5504041A (en) * | 1994-08-01 | 1996-04-02 | Texas Instruments Incorporated | Conductive exotic-nitride barrier layer for high-dielectric-constant materials |
| KR19990018185A (en) * | 1997-08-26 | 1999-03-15 | 윤종용 | Capacitor and Method of Manufacturing the Same |
| KR19990030031A (en) * | 1997-09-22 | 1999-04-26 | 무라타 야스타카 | Ferroelectric thin film device and manufacturing method thereof |
| KR19990086156A (en) * | 1998-05-26 | 1999-12-15 | 김영환 | Manufacturing method of semiconductor device |
-
1999
- 1999-08-04 KR KR1019990031949A patent/KR100358063B1/en not_active IP Right Cessation
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5488014A (en) * | 1990-08-28 | 1996-01-30 | Mitsubishi Denki Kabushiki Kaisha | Interconnection structure of semiconductor integrated circuit device and manufacturing method thererfor |
| JPH0774168A (en) * | 1993-06-29 | 1995-03-17 | Sony Corp | Semiconductor device |
| US5504041A (en) * | 1994-08-01 | 1996-04-02 | Texas Instruments Incorporated | Conductive exotic-nitride barrier layer for high-dielectric-constant materials |
| KR19990018185A (en) * | 1997-08-26 | 1999-03-15 | 윤종용 | Capacitor and Method of Manufacturing the Same |
| KR19990030031A (en) * | 1997-09-22 | 1999-04-26 | 무라타 야스타카 | Ferroelectric thin film device and manufacturing method thereof |
| KR19990086156A (en) * | 1998-05-26 | 1999-12-15 | 김영환 | Manufacturing method of semiconductor device |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100440072B1 (en) * | 2001-12-10 | 2004-07-14 | 주식회사 하이닉스반도체 | A method for forming a capacitor of a semiconductor device |
| KR100781456B1 (en) * | 2006-11-24 | 2007-12-03 | 동부일렉트로닉스 주식회사 | Method for forming barrier layer fabricating metal line in a semiconductor device |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20010016811A (en) | 2001-03-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5247059B2 (en) | Method for manufacturing an integrated circuit capacitor using a tantalum pentoxide layer | |
| JP4467229B2 (en) | Manufacturing method of semiconductor device | |
| US6162649A (en) | Method of manufacturing ferroelectric memory device | |
| US5824590A (en) | Method for oxidation and crystallization of ferroelectric material | |
| KR100235949B1 (en) | Manufacturing method of capacitor of semiconductor device | |
| KR100284737B1 (en) | Manufacturing method of capacitor having dielectric film of high dielectric constant in semiconductor device | |
| KR100505397B1 (en) | Method for fabricating capacitor of semiconductor device | |
| KR100379527B1 (en) | Method for fabricating capacitor | |
| KR100358063B1 (en) | Method of manufacturing a capacitor in a semiconductor device | |
| KR100671604B1 (en) | Method of manufacturing a capacitor in a semiconductor device | |
| JPH11177048A (en) | Semiconductor element and manufacture thereof | |
| KR100376268B1 (en) | Method of manufacturing a capacitor in a semiconductor device | |
| KR100624904B1 (en) | Method of manufacturing a capacitor in a semiconductor device | |
| US6306666B1 (en) | Method for fabricating ferroelectric memory device | |
| KR100827521B1 (en) | Capacitor of semiconductor device and method for manufacturing the same | |
| KR100685636B1 (en) | Method of manufacturing a capacitor in a semiconductor device | |
| KR100652354B1 (en) | Capacitor of a semiconductor device having low contact resistance between a lower electrode and a contact plug and method for fabricating the same | |
| KR100265333B1 (en) | Method for high dielectric capacitor of semiconductor device | |
| KR100671634B1 (en) | Method for Fabricating Capacitor of Semiconductor Device | |
| KR100559720B1 (en) | Method of manufacturing a capacitor in a semiconductor device | |
| KR100359785B1 (en) | Semiconductor device and method for fabricating the same | |
| KR100685637B1 (en) | Method of manufacturing a capacitor in a semiconductor device | |
| KR100646947B1 (en) | Method of manufacturing a capacitor in a semiconductor device | |
| KR20020030412A (en) | Method of manufacturing capacitor of semiconductor device by using agglomeration-preventing layer | |
| KR100503963B1 (en) | Method of manufacturing a capacitor in semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20100920 Year of fee payment: 9 |
|
| LAPS | Lapse due to unpaid annual fee |