KR100357471B1 - 반도체 웨이퍼의 베이크장치 - Google Patents

반도체 웨이퍼의 베이크장치 Download PDF

Info

Publication number
KR100357471B1
KR100357471B1 KR1019990062791A KR19990062791A KR100357471B1 KR 100357471 B1 KR100357471 B1 KR 100357471B1 KR 1019990062791 A KR1019990062791 A KR 1019990062791A KR 19990062791 A KR19990062791 A KR 19990062791A KR 100357471 B1 KR100357471 B1 KR 100357471B1
Authority
KR
South Korea
Prior art keywords
plate
gas
temperature
gas supply
baking
Prior art date
Application number
KR1019990062791A
Other languages
English (en)
Other versions
KR20010060495A (ko
Inventor
이영원
Original Assignee
주식회사 좋은기술
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 좋은기술 filed Critical 주식회사 좋은기술
Priority to KR1019990062791A priority Critical patent/KR100357471B1/ko
Publication of KR20010060495A publication Critical patent/KR20010060495A/ko
Application granted granted Critical
Publication of KR100357471B1 publication Critical patent/KR100357471B1/ko

Links

Classifications

    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/16Coating processes; Apparatus therefor
    • G03F7/168Finishing the coated layer, e.g. drying, baking, soaking
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005Apparatus not specifically provided for elsewhere
    • H01L21/67011Apparatus for manufacture or treatment
    • H01L21/67098Apparatus for thermal treatment
    • H01L21/67109Apparatus for thermal treatment mainly by convection

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

본 발명은 반도체 웨이퍼의 베이킹 방법 및 이를 진행하는 베이크장치에 관한 것으로, 분당 6∼600cc의 N2가스를 선택적으로 공급하는 가스공급유니트(12); 상기 가스공급유니트(12)와 연결되어 상기 N2가스를 소정의 온도로 가열하는 가열유니트(13); 상기 가스공급유니트(12)와 가스공급라인(14)으로 연결되고 내부의 바닥면에 테프론이 코팅되어 있는 챔버(11);를 구비하며, 상기 챔버(11)는 상기 가스공급라인(14)과 연결되고 중앙부분에 다수의 가스 주입구(19a)가 형성되어 있는 가스공급플레이트(19)와, 상기 가스공급플레이트(19)와 소정간격 이격되도록 설치되며 다수의 구멍(20a)을 가지고 있는 제1완충플레이트(20)와, 상기 제1완충플레이트(20)와 소정간격 이격되도록 설치되며 다수의 구멍(21a)을 가지고 있는 제2완충플레이트(21)로 구성된 커버부재(17); 및 상기 제2완충플레이트(21)의 밑면과 16㎜의 간격이 유지되도록 바닥면에 설치되며, 상면에 장착되는 반도체 웨이퍼(W)를 소정온도로 베이크하는 핫플레이트(16,26,36);를 구비하여 웨이퍼 장착단계(S1), 핫플레이트 가열단계(S2), N2가스주입단계(S3), 웨이퍼 베이킹단계(S4) 및 웨이퍼 인출단계(S5)의 공정으로 반도체 웨이퍼(W)를 균일한 온도로 베이크하기 위한 반도체 웨이퍼의 베이킹 방법 및 이를 진행하는 베이크장치를 제공한다.

Description

반도체 웨이퍼의 베이크장치{Bake apparatus for semiconductive wafer}
본 발명은 반도체 웨이퍼의 온도 균일성이 유지되도록 하여 반도체 소자의 수율을 높일 수 있는 반도체 웨이퍼의 베이킹 방법 및 이를 진행하는 베이크장치에 관한 것이다.
일반적으로 반도체 소자는 이온주입 공정, 막 증착 공정, 확산공정, 사진공정, 식각공정 등과 같은 다수의 공정들을 거쳐제조된다. 이러한 공정들 중에서, 원하는 패턴을 형성하기 위한 사진공정은 반도체 소자 제조에 필수적으로 요구되는 공정이다.
사진공정은 식각이나 이온주입이 될 부위와 보호될 부위를 선택적으로 정의하기 위해 마스크나 레티클의 패턴을 웨이퍼 위에 만드는 것으로 크게, 웨이퍼 상에 포토레지스트를 떨어뜨린 후 고속으로 회전시켜 웨이퍼 위에 원하는 두께로 입히는 도포공정, 포토레지스트가 도포된 웨이퍼와 정해진 마스크를 서로 정렬시킨 후 자외선과 같은 빛이 상기 마스크를 통하여 웨이퍼 상의 포토레지스트에 조사되도록 하여 마스크 또는 레티클의 패턴을 웨이퍼에 옮기는 노광공정 및 상기 노광공정이 완료된 웨이퍼의 포토레지스트를 현상하여 원하는 포토레지스트 패턴을 형성하는 현상공정으로 이루어진다.
상기 도포공정, 노광공정 및 현상공정 이외에 사진공정은, 포토레지스트와 웨이퍼 간의 접착성을 향상시키기 위한 HMDS(Hexamethyl disilane) 처리 공정, 포토레지스트 도포공정 전 웨이퍼 상의 수분이나 유기용제를 제거하고, 포토레지스트 도포후, 포토레지스트 내에 함유된 용제를 제거하는 베이크 공정 등을 포함한다.
이러한 베이크 공정에서는 챔버 내의 핫플레이트 상에 포토레지스트가 도포된 웨이퍼를 장착하여 소정의 온도로 포토레지스트를 베이크하는 챔버식 베이크장치를 사용한다.
최근 이와 같은 베이크장치는, 미세 패턴을 패터닝하는 경우, 포토레지스트의 베이크 온도 균일성이 사진공정이나 식각공정시 커다란 영향을 미치기 때문에, 포토레지스트의 베이크 온도를 균일하게 유지되도록 하는 점이 더욱 요구되어지고 있다.
즉, 웨이퍼가 챔버 내에 실장되었을 때, 웨이퍼를 일정온도까지 얼마나 빨리 그리고 미세한 오차를 가지는 균일한 베이크 온도를 유지시킬 수 있느냐가 반도체 소자의 수율에 직접적인 영향을 미치므로 온도조절이 정밀하고, 온도 보상시간이빠른 웨이퍼의 베이크장치가 요구되는 실정에 있다.
본 발명은 상기와 같은 문제점을 개선하고자 안출된 것으로서 웨이퍼의 온도 보상시간이 빠르고, 미세한 오차에 의해 웨이퍼의 베이크 온도 균일성이 유지되도록 하는 반도체 웨이퍼의 베이킹 방법 및 이를 진행하는 베이크장치를 제공하는 점에 그 목적이 있다.
도 1은 본 발명에 따른 반도체 웨이퍼의 베이킹 방법을 설명하기 위한 플로우-챠트이고,
도 2는 도 1을 진행하기 위한 베이크장치의 일 실시예를 나타내 보인 단면도이고,
도 3a는 도 2의 가스공급플레이트의 형상을 나타내 보인 도면이고,
도 3b는 도 2의 제1완충플레이트의 형상을 나타내 보인 도면이고,
도 3c는 도 2의 제2완충플레이트의 형상을 나타내 보인 도면이고,
도 4a 내지 도 4c는 도 1의 핫플레이트의 다양한 구현예를 나타내 보인 조립사시도이고,
도 5a는 도 2에 가열플레이트가 더 채용된 단면도이고,
도 5b는 도 5a의 가열플레이트의 형상을 나타내 보인 도면이고,
도 6a는 도 1을 진행하기 위한 베이크장치의 다른 실시예를 나타내 보인 단면도이고,
도 6b는 도 6a의 단열플레이트의 형상을 나타내 보인 도면이고,
도 7은 도 1을 진행하기 위한 베이크장치의 또 다른 실시예를 나타내 보인단면도이고,
도 8a 내지 도 8d는 본 발명의 바람직한 일 실시예에 따른 반도체 웨이퍼의 베이킹 방법 및 이를 진행하는 베이크장치의 제1비교예로서, 베이크장치 내에 형성되는 자연대류의 영향에 의한 유선을 나타내 보인 도면이고,
도 9a 내지 도 9d는 도 8a 내지 도 8d의 온도장을 나타내 보인 도면이고,
도 10a 내지 도 10d는 본 발명의 바람직한 일 실시예에 따른 반도체 웨이퍼의 베이킹 방법 및 이를 진행하는 베이크장치의 제2비교예로서, 베이크장치 내에 형성되는 자연대류의 영향에 의한 유선을 나타내 보인 도면이고,
도 11a 내지 도 11d는 도 10a 내지 도 10d의 온도장을 나타내 보인 도면이고,
도 12a 및 도 12b는 본 발명의 바람직한 일 실시예에 따른 반도체 웨이퍼의 베이킹 방법 및 이를 진행하는 베이크장치의 제3비교예로서, 베이크장치 내에 형성되는 자연대류의 영향에 의한 유선을 나타내 보인 도면이고,
도 13a 및 도 13b는 도 12a 및 도 12b의 온도장을 나타내 보인 도면이고,
도 14a 및 도 14b는 본 발명의 바람직한 일 실시예에 따른 반도체 웨이퍼의 베이킹 방법 및 이를 진행하는 베이크장치의 제1실시예로서, 베이크장치 내에 형성되는 자연대류의 영향에 의한 유선을 나타내 보인 도면이고,
도 15a 및 도 15b는 도 14a 및 도 14b의 온도장을 나타내 보인 도면이고,
도 15c는 도 15b의 온도장이 균일하게 된 도면이고,
도 16은 본 발명의 바람직한 다른 실시예에 따른 반도체 웨이퍼의 베이킹 방법 및 이를 진행하는 베이크장치의 제2실시예로서, 베이크장치 내에 형성되는 자연대류의 영향에 의한 유선을 나타내 보인 도면이고,
도 17은 도 16의 온도장을 나타내 보인 도면이고,
도 18a 내지 도 18c는 본 발명의 바람직한 또 다른 실시예에 따른 반도체 웨이퍼의 베이킹 방법 및 이를 진행하는 베이크장치의 제4비교예로서, 베이크장치 내에 형성되는 자연대류의 영향에 의한 유선을 나타내 보인 도면이고,
도 19a 내지 도 19c는 도 18a 내지 도 18c의 온도장을 나타내 보인 도면이고,
도 20a 및 도 20b는 본 발명의 바람직한 또 다른 실시예에 따른 반도체 웨이퍼의 베이킹 방법 및 이를 진행하는 베이크장치의 제5비교예로서, 베이크장치 내에 형성되는 자연대류의 영향에 의한 유선을 나타내 보인 도면이고,
도 21a 및 도 21b는 도 20a 및 도 20b의 온도장을 나타내 보인 도면이고,
도 22는 본 발명의 바람직한 또 다른 실시예에 따른 반도체 웨이퍼의 베이킹 방법 및 이를 진행하는 베이크장치의 제3실시예로서, 베이크장치 내에 형성되는 자연대류의 영향에 의한 유선을 나타내 보인 도면이고,
그리고 도 23은 도 22의 온도장을 나타내 보인 도면이다.
<도면의 주요 부분에 대한 부호의 설명>
11... 챔버 12... 가스공급유니트
13... 가열유니트 14... 가스공급라인
15... 베이스 16,26,36... 핫플레이트
16a,26a,36a... 상판 16b,26b,36b... 히터커버
16c,26c,36c... 열선 16d,26d,36d... 히터베이스
16e,26e,36e... 수용홈 16f,26f,36f... 하판
17... 커버부재 18... 단열층
P... 지지핀 19... 가스공급플레이트
19a... 주입구 20... 제1완충플레이트
20a,21a,22a,23a... 구멍 21... 제2완충플레이트
22... 가열플레이트 23... 단열플레이트
상기와 같은 목적을 달성하기 위하여 본 발명의 바람직한 실시예에 따른 반도체 웨이퍼의 베이킹 방법은 반도체 웨이퍼를 챔버의 핫플레이트 상에 장착하는 웨이퍼 장착단계; 70℃∼150℃의 온도가 유지되도록 상기 핫플레이트를 가열하는 가열단계; 100℃∼150℃로 가열된 N2가스를 챔버의 내부공간으로 분당 6∼600cc 주입하는 가스주입단계; 상기 반도체 웨이퍼의 온도가 균일하게 유지되도록 일정시간 동안 베이킹하는 베이킹단계; 및 상기 반도체 웨이퍼를 상기 챔버의 내부로부터 꺼내는 인출단계를 포함하는 것을 특징으로 한다.
여기서, 상기 N2가스는 상기 반도체 웨이퍼가 인출될 때까지 계속 주입하는 것이 바람직하다.
또한, 상기와 같은 목적을 달성하기 위하여 본 발명의 실시에에 따른 반도체 웨이퍼의 베이크장치는 분당 6∼600cc의 N2가스를 공급하는 가스공급유니트; 상기 가스 공급유니트와 연결되어 상기 N2가스를 100℃∼150℃로 가열하는 가열유니트;상기 가스공급유니트와 가스공급라인으로 연결되고 내부의 바닥면에 테프론이 코팅되어 있는 챔버;를 구비하며, 상기 챔버는 상기 가스공급라인과 연결되고 중앙부분에 다수의 가스 주입구가 형성되어 있는 가스공급플레이트와, 상기 가스공급플레이트와 소정간격 이격되도록 설치되며 다수의 구멍을 가지고 있는 제1완충플레이트와, 상기 제1완충플레이트와 소정간격 이격되도록 설치되며 다수의 구멍을 가지고 있는 제2완충플레이트로 구성된 커버부재; 및 상기 제2완충플레이트의 밑면과 16㎜의 간격이 유지되도록 바닥면에 설치되며, 상면에 장착되는 반도체 웨이퍼를 소정온도로 베이크하는 핫플레이트;를 구비하여 이루어지는 것을 특징으로 한다.
여기서, 상기 제2완충플레이트의 구멍은 가장자리로 갈수록 직경이 점점 작아지는 것이 바람직하다.
아울러, 상기 제1 및 제2완충플레이트의 사이에는 상기 가스공급유니트로부터 주입되는 N2가스를 소정온도로 가열하기 위한 가열플레이트가 더 구비되는 것이 바람직하다.
본 발명에 따르면, 상기 커버부재는 상기 제2완충플레이트와 소정간격 이격되도록 설치되며 상기 제2완충플레이트의 구멍에 대응되는 다수의 구멍이 형성된 단열플레이트가 더 구비되는 것이 바람직하다.
상기 단열플레이트는 써스, 운모, 유리섬유, 대리석, 폴리벤조이미다아졸, 고순도 폴리마이드, 폴리에테르에테르케톤, 폴리페닐린설파이드, 폴리아미드이미드, PBT폴리에스테르, 석영, 지르코니아, 메이코르, 파이렉스, 강화유리 또는 세라믹을 포함하는 단열소재 중 어느 하나로 이루어지는 것이 바람직하다.
또한, 상기 단열플레이트는 상기 단열소재에 테프론이 코팅된 것이 바람직하다.
본 발명에 따르면, 상기 커버부재는 그 밑면과 상기 핫플레이트 상면과의 간격이 10㎜ 이내를 유지하도록 설치되는 것이 바람직하다.
또한, 상기 핫플레이트는 가장자리에서 중심부쪽으로 갈수록 간격이 순차적으로 넓어지는 열선이 내설되어 있는 것이 바람직하다.
따라서, 챔버 내의 주입가스량 및 그의 온도조건을 조절하고, 챔버의 커버와 핫플레이트 상면 간의 간격이 10㎜이하가 되도록 챔버의 구조를 개선하고, 챔버에 단열재를 설치함으로써, 웨이퍼의 베이크 온도조절이 정밀할 뿐만 아니라, 웨이퍼의 온도 보상시간이 빠르며, 0.3℃의 오차를 가지는 온도 균일성(Uniformity)이 유지되도록 하여 반도체 소자의 수율을 높일 수 있는 점에 그 특징이 있다.
이러한 특징을 가지는 본 발명의 바람직한 실시예에 따른 반도체 웨이퍼의 베이킹 방법 및 이를 진행하는 베이크장치를 첨부된 도면을 참조하여 상세하게 설명한다.
도 2에 도시된 바와 같이, 본 발명의 바람직한 일 실시예에 따른 반도체 웨이퍼의 베이크장치는 챔버(11)와, 상기 챔버(11)에 소정량의 N2가스를 공급하는 가스공급유니트(12)와, 상기 가스공급유니트(12)에 연결되어 N2가스를 소정온도로 가열시키는 가열유니트(13)를 구비한다.
상기 가스공급유니트(12)는 작동유체인 N2가스를 저장가능하고, 챔버(11) 내로 유입되는 가스를 단속할 수 있도록 설치되며, 설정된 시간에 따라 배출되는 가스량을 미세조절하는 가스유량조절수단(미도시)을 구비한다. 그리고, 상기 가스공급유니트(12)는 후술되는 챔버(11)와 연통된 가스공급라인(14)을 구비한다. 여기서, 상기 가스유량조절수단은 가스의 유량조건을 정확히 측정할 수 있어야 하는데, 이는 공지된 바와 같이, 체적 내의 가스온도와 압력의 변화율을 측정하고 측정된 값으로부터 질량유량을 측정할 수 있게 된다.
상기 가열유니트(13)는 가스공급라인(14)의 중간 영역에 설치되어 가스공급유니트(12)와 상호 연결되는 것으로 가스공급라인(14)을 따라 공급되는 가스를 공정화에 필요한 소정온도로 가열시켜 챔버(11) 내로 공급한다. 여기서, 상기 가열유니트(12)는 챔버(11)로 유입되기 직전에 가스를 가열하기 위한 히팅존(미도시)을 구비한다. 즉, 상기 가열유니트(13)는 통과하는 가스를 히팅존에서 예열하여 챔버(11) 내로 직접 공급시키게 된다.
상기 챔버(chamber)(11)는 원통형으로 되어 있으며 그 내부에 설치되는 베이스(15)와, 반도체 웨이퍼(W)가 수평방향으로 안착되도록 상기 베이스(15) 상에 설치되며 상기 웨이퍼(W)를 균일한 온도로 베이크하기 위하여 내부에 후술될 열선이 내설되어 있는 핫플레이트(hot plate)(16,26,36)와, 상기 챔버(11)의 상부에 마련되어 챔버(11)의 하부와 결합되는 커버부재(17)를 구비하여 이루어진다.
상기 베이스(15)는 핫플레이트(16,26,36)를 안정적으로 지지하는 역할을 수행한다. 그리고, 상기 베이스(15)의 표면에는 챔버(11)의 외부와의 온도차이에 의해 챔버(11) 내부에서 대류현상이 발생되지 않도록 테프론 코팅되어 챔버(11) 내부에 유지되는 열이 외부로 방출되는 것을 차단하기 위한 단열층(18)이 형성되어 있다.
또한, 핫플레이트(16,26,36)의 윗면에는 웨이퍼(W)가 수평방향으로 놓이도록 지지하여 웨이퍼(W)와의 접촉면을 최대로 감소시킬 수 있는 지지핀(P)이 설치되어 있어 그 지지핀(P)의 상면에 웨이퍼(W)를 얹어놓아 핫플레이트(16,26,36)와 웨이퍼(W)가 직접 접촉되지 않도록 한다.
상기 커버부재(17)는 웨이퍼(W)가 밀폐된 공간에 놓이도록 상기 챔버(11)의 상부에 결합된다.
즉, 상기 커버부재(17)는 상기 가스공급라인(14)과 연결되고 중앙부분에 다수의 가스 주입구(19a)가 형성되어 있는 가스공급플레이트(19)와, 상기 가스공급플레이트(19)와 소정간격 이격되도록 설치되며 다수의 구멍(도 3b의 20a)을 가지고 있는 제1완충플레이트(20)와, 상기 제1완충플레이트(20)와 소정간격 이격되도록 설치되며 다수의 구멍(도 3c의 21a)을 가지고 있는 제2완충플레이트(21)로 구성된다.
상기 가스공급플레이트(19)는 도 3a에 도시된 바와 같이, 원형판의 중앙에 상기 가스공급라인(도 2의 14)을 통해 분사된 N2가스가 주입되도록 다수개의 주입구(19a)가 형성되어 있다. 즉, 가스공급유니트(도 2의 12) 및 가열유니트(도 2의 13)를 거친 N2가스는 상기 가스공급라인(14)을 통해 가스공급플레이트(19)의 주입구(19a)로 주입된다.
상기 제1완충플레이트(20)는 도 3b에 도시된 바와 같이, 원형판의 전면에 다수의 구멍(20a)이 형성되어 있다. 상기 구멍(20a)은 원형판에 균일한 직경으로 형성된 것을 알 수 있다. 이는 가스공급플레이트(도 2의 19)로부터 공급된 N2가스가 챔버(도 2의 11)의 내부공간에 균일하게 분산될 수 있도록 하기 위함이다.
상기 제2완충플레이트(21)는 도 3c에 도시된 바와 같이, 상기 제1완충플레이트(도 2의 20)와 소정간격 이격되게 설치되고, 원형판의 전면에 다수의 구멍(21a)이 형성되어 있다. 상기 구멍(21a)은 원형판의 중앙부로부터 가장자리로 갈수록 직경이 작아지는 것을 알 수 있다. 이는 가스공급플레이트(도 2의 19)로부터 공급된 N2가스로 인해 웨이퍼(W)가 균일온도 분포를 유지하도록 중앙부분에서 많이 분사시키며, 중앙부분에 분사된 N2가스는 횡방향 유동을 형성하여 외각의 작은구멍에서 공급되는 N2가스와 함께 외각으로 분출된다. 여기서, 상기 커버부재(17)는 그 밑면과 핫플레이트(16,26,36) 표면과의 간격이 일반적인 높이인 16㎜(L)를 유지하도록 한다.
한편, 상기 핫플레이트(16,26,36)는 도 4a 내지 도 4c에 도시된 바와 같이, 알루미늄(Al)으로 된 상판(16a,26a,36a)과, 알루미늄(Al)이나 써스(SUS)로 된 하판(16f,26f,36f)이 상호 결합되도록 마련되는데, 상기 상하판(16a,26a,36a)(16f,26f,36f)의 사이에는 히터커버(heater cover)(16b,26b,36b)와 히터베이스(heater base)(16d,26d,36d)가 개제되어 있다. 상기 히터베이스(16d,26d,36d)는 대략 1㎜의 두께를 가지며, 그 상면에 소정형상의 수용홈(16e,26e,36e)이 형성되어 있고, 상기 수용홈(16e,26e,36e)에는 8.94Ω/m 또는 6.75Ω/m의 단위저항을 가져 총저항이 40∼60Ω, 바람직하게는 51.678Ω인 대략 0.4㎜ 직경의 니크롬선으로 된 열선(16c,26c,36c)이 수용된다. 상기 히터커버(16b,26b,36b)는 두께가 0.3㎜이고, 상기 열선(16c,26c,36c)이 수용되는 히터베이스(16d,26d,36d) 위에 덮여져 열선(16c,26c,36c)의 쇼트(short)방지와, 온도 균일성을 좋게 하는 완충역할을 하게 된다. 여기서, 상기 핫플레이트(16,26,36)는 그 결합력을 보강하기 위하여 상기 하판(16f,26f,36f)과 히터베이스(16d,26d,36d) 사이에 고무계열의 탄성체(미도시)를 개제할 수도 있다. 여기서, 상기 상판(16a,26a,36a)의 전면에는 30∼50㎛의 산화알루미늄(Al2O3)이 코팅되던 종래와는 달리, 온도변화율을 둔화시켜 균일한 온도분포를 제공할 수 있도록 80∼100㎛의 산화알루미늄(Al2O3)이 코팅된 것이 바람직하다.
도 4a에 도시된 바와 같이, 일 구현예로서의 상기 핫플레이트(16)는 열선(16c)이 반원으로 분할되고, 분할반원이 각각 히터베이스(16d)의 가장자리부에서 조밀하게 배열되고, 중심부쪽으로 갈수록 그 간격이 순차적으로 넓어지는 형상으로 되어 있다.
따라서, 상기 핫플레이트(16)는 그 가장자리부에서의 외부 열손실에 의해 웨이퍼(W)의 중심부위에만 고온이 집중적으로 분포되던 종래와는 달리, 상기 열선(16c)이 히터베이스(16d)의 가장자리부에는 촘촘히 배열되고, 중심부로 갈수록 점차 넓은 간격으로 배열되어 웨이퍼(W) 전체에서 미세한 오차를 가지는 온도보상이 구현되도록 온도분포비율이 조절된다. 이로써, 전체적인 핫플레이트(16)의 열분포가 균등하게 배열되어 웨이퍼(W)의 균일한 베이크 온도를 유지하도록 한다. 즉, 상기 핫플레이트(16)의 온도는 가장자리부에서 중심부쪽으로 진행할수록 낮아지도록 되어 있다.
또한, 도 4b에 도시된 바와 같이, 다른 구현예로서의 상기 핫플레이트(26)는 전술한 바와 같은 작용을 만족시키도록 열선(26c)이 히터베이스(26d)의 가장자리부에서 조밀하게 배열되고, 중심부쪽으로 갈수록 그 간격이 점차 순차적으로 넓어지되, 방사형의 형상을 가지고 있는 것이 바람직하다.
이와 함게, 도 4c에 도시된 바와 같이, 또 다른 구현예로서의 상기 핫플레이트(36)는 열선(36c)이 히터베이스(36d)의 가장자리부에서 조밀하게 배열되고, 중심부쪽으로 갈수록 그 간격이 순차적으로 넓어지는 원형상으로 되어 있다.
여기서, 상술한 바와 같은 구현예의 핫플레이트(16,26,36)는 열선(16c,26c,36c)의 형상을 웨이퍼(W)의 크기에 맞게 조절함으로써, 8인치 또는 12인치용 웨이퍼(W)의 베이크에 모두 적용가능하다. 특히, 12인치용 웨이퍼(W)에서는 같은 용량이기 위해서 모양비율은 같고, 전체적 용량을 2배로 하기 위해서는 단위 길이당 1/2배의 저항을 가지는 열선을 사용하는 것이 바람직하다.
아울러, 상기 챔버(11)는 펌핑수단(미도시)과 상호 연결되어 있어 챔버(11) 내부로 유입되는 N2가스는 상기 펌핑수단에 의해 외부로 배출된다.
본 발명에 따르면, 바람직한 일 실시예에 따른 반도체 웨이퍼의 베이크장치의 다른 구현예는 도 5a에 도시된 바와 같이, 제1 및 제2완충플레이트(20,21) 사이의 공간에 가열플레이트(22)가 설치될 수도 있다. 도 5b에 도시된 바와 같이, 상기가열플레이트(22)는 제1 및 제2완충플레이트(도 5a의 20,21)와 같이 배열된 다수의 구멍(22a)이 형성되어 있다. 이와 같이 구비되는 가열플레이트(22)는 도 2에 도시된 바와 같은 가열유니트(13)를 배제할 수 있게 된다. 이는 가스공급유니트(도 5a의 12)로부터 가스공급플레이트(도 5a의 19)의 주입구(19a)를 통해 공급된 후 제1완충플레이트(도 5a의 19)의 구멍(19a)을 통해 공급된 N2가스를 소정의 온도로 가열하기 위해 설치된다. 상기 가열플레이트(22)는 그 내부에 열을 발생시키는 열선(미도시)이 설치되는 것이 바람직하다.
한편, 본 발명의 다른 실시예에 따른 반도체 웨이퍼의 베이크장치는 도 6a에 도시된 바와 같이, 제2완충플레이트(21)와 소정 간격 이격되게 설치되는 단열플레이트(23)를 구비된다. 여기서, 상기 단열플레이트(23)는 제2완충플레이트(21)의 대용으로 구비될 수도 있다. 도 6b에 도시된 바와 같이, 상기 단열플레이트(23)는 제1 및 제2완충플레이트(도 6a의 20,21)와 같이 배열된 다수의 구멍(23a)이 형성되어 있다. 이는 써스(SUS)와 알루미늄(Al)으로 된 제2완충플레이트(도 6a의 21)의 단열성을 보강함으로써 내부공간의 열이 외부로 방출되는 것을 차단하여 내부의 온도분포를 한층 더 균일하게 유지하기 위함이다. 이로써, 웨이퍼(W)의 온도분포는 미세한 오차의 온도분포에 의해 균일성을 항상 유지하게 되며, 이와 동시에, 온도보상이 빠르게 진행되어 결과적으로는 반도체 소자의 수율을 한층 더 높이게 된다.
상기 단열플레이트(23)는 써스에 테프론 코팅된 것이 바람직하며, 써스(SUS), 운모(mica), 유리섬유(fiber glass), 대리석(marble), 폴리벤조이미다아졸(polybenzimidazole), 고순도 폴리마이드(high purity),폴리에테르에테르케톤(polyetheretherketone), 폴리페닐린설파이드(polyphenylene sulfide), 폴리아미드이미드(polyamide-imide), PBT폴리에스테르(PBT polyester), 석영(quartz), 지르코니아(zirconia), 메이코르(macor), 파이렉스(pyrex), 또는 세라믹(ceramic)의 단열소재로 이루어지는 것이 바람직하며, 상기의 단열소재에 테프론 코팅된 것이 바람직하다.
본 발명의 또 다른 실시예에 따른 반도체 웨이퍼의 베이크장치는 도 7에 도시된 바와 같이, 앞서 설명한 실시예와 동일한 구성요소를 구비하되, 커버부재(17)는 그 밑면과 핫플레이트(16,26,36) 표면과의 간격이 10㎜(ℓ) 이내를 유지하도록 설치되는 것이 다르다.
즉, 커버부재(17)의 밑면 즉, 제2완충플레이트(21)와 핫플레이트(16,26,36) 표면과의 간격을 10㎜(ℓ) 이내로 유지시킴으로써 내부공간에서의 온도 차이에 의해 발생하는 대류의 영향이 극소화되도록 하여 내부의 유동 온도분포가 빠른시간 내에 핫플레이트(16,26,36)의 온도환경과 같도록 한다. 이로써, 반도체 웨이퍼(W)가 장착된 내부공간의 온도가 일정하게 유지됨으로써 웨이퍼(W)의 온도 균일성을 구현할 수 있다. 여기서, 가스공급유니트(12)는 챔버(11) 내로 단위유량인 6cc를 공급한다.
상기와 같이 구성되는 반도체 웨이퍼의 베이크장치를 반도체 웨이퍼의 베이킹 방법을 적용하여 그 작용 및 효과를 상세하게 설명하기로 한다.
본 발명의 바람직한 일 실시예에 따른 반도체 웨이퍼의 베이킹 방법 및 이를 진행하는 반도체 웨이퍼의 베이크장치는 우선, 핫플레이트(16,26,36)의 표면과 커버부재(17)의 밑면 즉, 제2완충플레이트(21)와의 간격이 16㎜를 유지하는 챔버(11) 내의 핫플레이트(16,26,36) 상에 반도체 웨이퍼(W)를 올려 놓는다(S1).
이 때, 상기 반도체 웨이퍼(W)는 상기 핫플레이트(16,26,36) 윗면에 마련된 지지핀(P)에 지지되어 수평방향으로 놓인다. 이는 웨이퍼(W)와의 접촉면을 최대로 감소시시켜 핫플레이트(16,26,36)와 웨이퍼(W)가 직접 접촉하지 않도록 한다.
그 다음으로, 상기 핫플레이트(16,26,36)의 열선(16c,26c,36c)에 전원을 인가하여 70℃∼150℃의 온도를 유지하도록 가열한다(S2).
상기 핫플레이트(16,26,36)는 그 가장자리부에서의 외부 열손실에 의해 웨이퍼(W)의 중심부위에만 고온이 집중적으로 분포되던 종래와는 달리, 상기 열선(16c,26c,36c)이 히터베이스(16d,26d,36d)의 가장자리부에 촘촘히 배열되고, 중심부로 갈수록 점차 넓은 간격으로 배열되어 웨이퍼(W) 전체에서 미세한 오차를 가지는 온도보상이 구현되도록 온도분포비율이 조절된다. 이로써, 전체적인 핫플레이트(16,26,36)의 열분포가 균등하게 배열되어 웨이퍼(W)의 균일한 베이크 온도를 유지하도록 한다. 즉, 상기 핫플레이트(16,26,36)의 온도는 가장자리부에서 중심부쪽으로 진행할수록 낮아진다.
다음으로, 상기 챔버(11)의 내부공간으로 소정의 온도로 가열된 N2가스를 분당 6∼600cc 주입한다(S3).
이를 보다 자세히 설명하면, 가스공급유니트(12)는 저장되어 있는 N2가스의 양을 조절하여 가열유니트(13)로 공급한다. 이 때. 가스공급유니트(12)의 가스유량조절수단(미도시)은 설정된 시간에 따라 유입되는 가스의 양을 미세조절하여 분당 6∼600cc를 가열유니트(13)로 공급한다. 가열유니트(13)로 공급된 N2가스는 히팅존에서 소정온도로 예열되고, 예열된 N2가스는 가스공급라인(14)을 따라 가스공급플레이트(19)의 주입구(19a)를 통해 챔버(11) 내부로 주입된다. 주입구(19a)를 통해 주입되는 N2가스는 제1완충플레이트(20)에 골고루 분산되고, 분산된 N2가스는 다수의 구멍(20a)을 통해 제2완충플레이트(21) 쪽으로 공급된다. 공급된 N2가스는 제2완충플레이트(21)에 분산되어 반도체 웨이퍼(W)가 놓여 있는 공간(A) 속으로 유입된다. 이 때, 제1 및 제2완충플레이트(20,21)의 가장자리를 통과하는 N2가스의 유입량은 플레이트의 중앙부분 보다 상대적으로 작다. 그 이유는 제2완충플레이트(21)에 형성된 구멍(21a)이 가장자리로 갈수록 작아져 유동저항이 커지기 때문이다. 따라서, 제2플레이트(21)를 통과하는 N2가스의 유입량을 중앙부분이 가장자리부분 보다 대략 1.5∼2배 정도 크게 된다. 상기와 같이, 제2완충플레이트(21)의 구멍(21a) 직경을 다르게 하여 N2가스의 유입량을 달리 하는 이유는 제2플레이트(21)의 구멍(21a)을 동일한 직경으로 형성시키게 되면 후술되는 N2가스의 유동온도가 챔버(11)의 공간(A) 내에서 균일하게 분포되지 않기 때문이다.
한편, 챔버(11)로 주입되는 N2가스는 가열유니트(13)에서 예열되지 않고 제1 및 제2완충플레이트(20,21)의 사이에 설치된 가열플레이트(22)에서 소정온도로 예열될 수도 있다. 즉, 가열플레이트(22)에 열선(미도시)이 마련되어 있기 때문에제1완충플레이트(20)로 공급되는 N2가스는 가열플레이트(22)를 통과하면서 소정온도로 예열되어 제2완충플레이트(21)로 분산된다. 이것은 가열유니트(13)에서 예열되어 챔버(11)의 내부공간(A)으로 유입되는 N2가스가 도중에 열을 빼앗겨 일정온도로 유지시키지 못하는 단점을 극복할 수 있게 한다.
다음으로는, 상기 반도체 웨이퍼(W)를 일정한 온도로 베이크하는 베이킹단계(S4)로서, 웨이퍼(W)가 전체적으로 균일한 온도를 유지하도록 베이킹한다.
이하, 본 발명의 바람직한 일 실시예에 따른 반도체 웨이퍼의 베이킹 방법 및 이를 진행하는 베이크장치를 비교예 및 실시예를 제시하여 비교설명하면 다음과 같다.
<비교예 1>
챔버 내로 N2가스의 유입이 없고, 핫플레이트의 온도를 150℃로 유지시킨다. 이로부터 챔버의 커버부재는 N2가스의 유입이 없기 때문에 본 발명의 구성과는 달리 단일의 상판이라고 가정할 수 있으며, 상판과 핫플레이트 간의 간격은 16㎜가 유지되도록 한다. 그리고, 상판을 각각 25℃, 50℃, 100℃, 125℃의 온도로 일정하게 유지시킨다.
이와 같은 조건에서 상판과 핫플레이트 사이의 공간에는 도 8a 내지 도 8d에 도시된 바와 같이, 자연대류현상이 발생하게 된다. 이는 점차 상판의 온도가 핫플레이트의 온도에 근접되더라도 어느 정도의 자연대류현상이 나타나는 것을 알 수있다. 즉, 상판의 온도가 25℃, 50℃일 경우에는 핫플레이트와의 온도차이에 의해서 자연대류현상이 나타난다. 그리고, 이상적으로 상판과 핫플레이트의 온도를 거의 일정하게 유지시킨다면 도시된 바와 같은 자연대류현상은 거의 나타나지 않는다. 그러나, 점차 상판의 온도를 어느 정도 핫플레이트의 온도에 근접되게 하여 100℃, 125℃로 유지할 경우에도 도시된 바와 같은 약한 자연대류현상은 발생한다. 이로부터 상판과 핫플레이트 사이의 공간에 소정의 온도로 가열되고 정량화된 작동유체가 주입되어야만이 상기와 같은 대류현상이 나타나지 않는다는 것을 유추할 수 있다. 그리고, 상판 각각의 온도변화에 따른 상판과 핫플레이트 사이의 공간에 형성되는 온도분포는 도 9a 내지 도 9d에 도시된 바와 같이, 불규칙한 분포를 나타내고 있다.
<비교예 2>
상기 비교예 1에서와 같이, 핫플레이트의 온도를 150℃로 유지하고, 챔버의 커버부재는 본 발명의 구성과 같이 N2가스를 챔버 내로 주입시킬 수 있도록 구성된다. 여기서, 상기 N2가스는 분당 6cc를 주입한다. 그리고, 커버부재의 밑면과 핫플레이트 간의 간격은 16㎜가 유지되도록 한다. 아울러, 가스공급플레이트의 구멍과 제1완충플레이트의 구멍을 통과하는 N2가스의 유동온도를 각각 커버부재의 온도와 같이 25℃, 50℃, 100℃, 125℃로 일정하게 유지시키면서 공급한다.
이와 같은 조건에서 커버부재의 밑면과 핫플레이트 사이의 공간에는 도 10a 내지 도 10d에 도시된 바와 같이, 점차 상판의 온도가 핫플레이트의 온도에 근접되고, N2가스의 유동온도가 점차 증가되더라도 자연대류현상이 발생하게 된다. 이는 도 10a 및 도 10b에 도시된 바와 같이, 커버부재와 N2가스의 유동온도가 25℃, 50℃일 경우에는 핫플레이트와의 온도차이에 의해서 강한 자연대류현상이 나타나는 것이다.
이상적으로, 커버부재와 핫플레이트의 온도를 거의 일정하게 유지시킨다면 자연대류현상은 거의 나타나지 않는다. 그리고, 대류현상은 N2가스의 유동온도와 핫플레이트 온도와의 온도차가 적을 때 거의 나타나지 않으며, 커버부재의 밑면과 핫플레이트 간에 형성되는 온도분포는 등온선의 분포가 상기 커버부재의 밑면과 핫플레이트와 나란하게 유지된다.
또한, 도 10c 및 도 10d에 도시된 바와 같이, 커버부재와 N2가스의 유동온도를 100℃, 125℃로 유지할 경우에도 자연대류현상이 어느 정도 약하게 발생하게 된다. 이로부터 커버부재와 핫플레이트 사이의 공간에 소정의 온도로 가열되고 6cc 이상의 정량화된 작동유체가 주입되어야만 상기와 같은 자연대류현상이 나타나지 않는다는 것을 유추할 수 있다. 그리고, 커버부재와 N2가스의 온도변화에 따른 커버부재의 밑면과 핫플레이트 사이의 공간에 형성되는 온도분포는 도 11a 내지 도 11d에 도시된 바와 같이, 불규칙한 분포를 나타내고 있다.
<비교예 3>
상기 비교예 2에서와 동일한 조건하에 챔버 내로 N2가스를 분당 60cc, 200cc주입한다. 여기서, 상기 커버부재와 N2가스의 유입온도는 100℃를 유지한다.
이와 같은 조건에서 커버부재의 밑면과 핫플레이트 사이의 공간에 60cc의 N2가스를 주입할 경우 도 12a에 도시된 바와 같은 자연대류현상이 나타나고, 도 12b에 도시된 바와 같이, 커버부재의 밑면과 핫플레이트 사이의 공간에 200cc의 N2가스를 주입할 경우에는 60cc의 N2가스를 주입했을 때보다는 자연대류현상이 다소 억제되었지만 불규칙하기는 마찬가지다. 이것은 커버부재의 밑면과 핫플레이트 사이의 공간에 소정의 온도로 가열되고 200cc 이상의 정량화된 작동유체가 주입되어야만 상기와 같은 자연대류현상에 의한 핫플레이트면에 불균일한 온도분포를 제거할 수 있다는 것을 유추할 수 있다. 그리고, 커버부재의 밑면과 핫플레이트 사이의 공간에 형성되는 온도분포는 도 13a 내지 도 13b에 도시된 바와 같이, 불규칙한 분포를 나타내고 있다.
<실시예 1>
상기 비교예 3에서와 동일한 조건하에 챔버 내로 N2가스를 각각 분당 400cc, 600cc 주입한다.
이와 같은 조건에서 커버부재의 밑켠과 핫플레이트 사이의 공간에 발생되는 자연대류현상 즉, 각각 분당 400cc, 600cc로 주입되는 N2가스의 유동은 각각 도 14a 내지 14b에 도시된 바와 같이 거의 나타나지 않았으나 상기 공간의 중앙부분에서 자연대류의 영향에 의하여 미세한 불균일 유동이 일어나는 것을 알 수 있다. 이로부터 상기 공간 내의 온도분포 또한 도 15a 내지 도 15b에 도시된 바와 같이 중앙부분과 가장자리의 온도분포도가 상이하게 다르다는 것을 알 수 있다. 여기서, 이와 같은 현상은 커버부재의 밑면 즉, 제2완충플레이트에 형성된 다수의 구멍이 전체적으로 동일한 직경을 형성시켰을 경우에 나타나는 것이다. 그러나, 본 발명의 구조에서 제2완충플레이트는 중앙에서 가장자리로 갈수록 구멍의 직경이 점차 감소되도록 마련되기 때문에 공간 내로 주입되는 N2가스는 중앙부분으로 주입되는 유입량이 가장자리부분으로 주입되는 유입량 보다 대략 1.5∼2.0배 많게 된다. 이로써, 상기 공간 내의 온도분포는 도 15c에 도시된 바와 같이 중앙부분과 가장자리부분의 온도분포차를 급격히 감소시켜 반도체 웨이퍼를 균일하게 베이크할 수 있게 된다.
상술한 바와 같은 본 발명의 바람직한 일 실시예에 따른 반도체 웨이퍼의 베이킹 방법 및 이를 진행하는 베이크장치의 비교예 및 실시예로부터 작동가스인 N2가스는 챔버 내로 대략 100℃의 온도로 분당 400∼600cc 주입하게 되면 가스를 주입하지 않거나, 6cc∼200cc의 가스를 주입했을 때와 같이 유선이 여러개의 셀(cell)을 형성하던 자연대류 현상이 나타나지 않고 등온선의 온도분포가 챔버 내의 공간에서 평행하게 나타나는 것을 알 수 있다. 이는 챔버 내의 핫플레이트 상에 장착된 반도체 웨이퍼에 균일한 온도 분포가 유지된다는 것을 의미한다. 부연설명하면, 자연대류현상에 의하여 공간 내에 형성되는 유동순환 셀들은 웨이퍼의 온도분포를 불균일하게 만든다. 여기서 요되는 온도균일도가 0.3℃ 이내로 유지되는 경우 이와 같은 셀들의 존재시 0.3℃ 이내의 온도균일도는 불가능하다.
아울러, 대류현상은 크게 앞서 기재된 자연대류와, 혼합대류, 강제대류로 크게 분류되는데, 상술한 바와 같이 분당 6cc의 N2가스를 챔버 내의 공간으로 주입하였을 경우에는 작동유체의 유량이 적어 가스의 유동온도를 상승시킨다 해도 커버부재의 밑면과 핫플레이트 간의 온도차이로 인해 유선이 여러개의 셀을 형성하게 된다. 이와 같은 셀이 형성되면 작동유체가 상승하는 곳에서는 바닥면의 온도가 상승하게 되고, 하강되는 곳에서는 충돌의 효과에 의해서 바닥면의 온도가 낮아지게 된다. 따라서, 이러한 온도차이로 인해 챔버의 공간 내에서는 자연대류현상이 나타나고, 결국 자연대류 영역에서의 셀은 반도체 웨이퍼를 균일하게 베이크하지 못하게 된다. 그러나, 분당 400cc와 600cc의 N2가스를 각각 챔버 내의 공간으로 주입하였을 경우에는 작동유체의 유량이 충분히 정량화되어 그 밀도가 증가됨으로써 커버부재의 밑면과 핫플레이트 간의 온도차이가 발생한다 해도 유선은 셀을 형성하지 않게 된다. 즉, 작동유체의 상승 및 하강이 이루어지지 않아 챔버의 공간 내에서는 강제대류현상이 지배적이고, 결국 이러한 강제대류 영역에서는 자연대류 영역에서와 같은 셀이 형성되지 않게 됨으로써 반도체 웨이퍼를 균일하게 베이크할 수 있게 된다. 여기서, 상기 혼합대류 현상은 자연대류와 강제대류가 함께 일어나는 현상으로서, 분당 200cc의 N2가스를 주입하였을 경우 나타나는데, 이 또한 자연대류 영역에서 보였던 것과 같은 셀이 나타나나 그 갯수가 적다.
상술한 바와 같은 대류현상들을 뒷받침하기 위한 조건은 다음과 같다.(N2가스의 유동온도는 100℃)
구분
강화대류
혼합대류
자연대류
여기서,이고,이다.
상기 표와 같은 수식을 적용하여 실제로 상술한 바와 같은 비교예 2,3 및 실시예 1에 따른 N2가스의 유입조건에서 그 내부유동 형태를 판단하기 위하여 수치로 계산하여 보면 다음과 같다.
구분 N2유량(분당cc) Gr Re Gr/Re2
비교예2 6cc 10739 7.77 177.88
비교예3 200cc 10739 258.79 0.16
실시예1 400cc 10739 518 0.04
실시예1 600cc 10739 777 0.018
이와 같이, 챔버 내에 장착되는 반도체 웨이퍼를 베이크하는 경우 실시예 1에서와 같이 N2가스의 유동온도를 100℃로 유지하고 분당 400cc 또는 600cc로 주입하게 되면 반도체 웨이퍼의 온도는 균일하게 분포된다.
한편, 본 발명의 바람직한 다른 실시예에 따른 반도체 웨이퍼의 베이킹 방법 및 이를 진행하는 베이크장치를 비교예 및 실시예를 제시하여 비교설명하면 다음과 같다.
<실시예 2>
챔버 내로 N2가스의 유입이 없고, 핫플레이트의 온도는 150℃를 유지한다고 가정한다. 이로부터 챔버의 커버부재는 본 발명의 구성과는 달리 단일의 상판이라고 가정할 수 있으며, 상기 상판은 판상의 단열플레이트라고 가정한다. 그리고 상기 상판과 핫플레이트 간의 간격은 16㎜가 유지되도록 한다.
이와 같은 조건에서 상판과 핫플레이트 사이의 공간에 도 16 및 도 17에 도시된 바와 같이, 가장자리에서 미세한 자연대류현상을 보일 뿐 대체적으로 온도분포는 균일하게 나타나고 있다. 즉, 핫플레이트의 열이 단열플레이트에 차단되어 단열되기 때문에 온도차이에 의한 대류현상이 나타나지 않고 상기 공간에서의 온도분포 또한 균일하게 유지된다. 이를 적용하여 본 발명에 따른 단열플레이트를 장착하고, 단위유량인 6cc의 N2가스를 주입하더라도 반도체 웨이퍼의 온도분포는 미세한 오차의 온도분포에 의해 균일성을 항상 유지하게 되며, 이와 동시에, 온도보상이 빠르게 진행되어 결과적으로는 반도체 소자의 수율을 한층 더 높이게 된다.
또한, 본 발명의 바람직한 또 다른 실시예에 따른 반도체 웨이퍼의 베이킹 방법 및 이를 진행하는 베이크장치를 비교예 및 실시예를 제시하여 비교설명하면 다음과 같다.
<비교예 4>
챔버 내로 N2가스를 분당 6cc 주입하고, 핫플레이트의 온도는 150℃를 유지시킨다. 그리고 커버부재의 밑면과 핫플레이트 간의 간격은 25㎜가 유지되도록 한다. 아울러, 커버부재 밑면의 온도를 각각 25℃, 50℃, 100℃의 온도로 일정하게 유지시키고, 커버부재의 밑면 즉, 상기 제1완충플레이트의 구멍을 통과한 N2가스의 유동온도가 각각 상판의 온도와 같은 25℃, 50℃, 100℃의 온도로 일정하게 유지시킨다.
이와 같은 조건에서 커버부재의 밑면과 핫플레이트 사이의 공간에는 도 18a 내지 도 18c에 도시된 바와 같이, 자연대류현상이 나타난다. 즉, N2가스의 유동 형태는 유선이 셀을 형성하게 되어 상기 공간에 전체적으로 자연대류현상이 나타나게 된다. 이는 핫플레이트의 상면과 커버부재 밑면과의 간격이 너무 멀리 떨어져 있기 때문에 핫플레이트의 온도와 근접되도록 커버부재의 밑면 온도를 상승시키고, N2가스의 유동온도를 상승시켜 유입한다 해도 가스의 상승 및 하강작용이 활발하여 대류현상이 나타나게 되는 것이다. 이에 따라, 상기 공간 내에서의 온도분포는 도 19a 내지 도 19c에 도시된 바와 같이, 불균일한 온도분포를 나타낸다.
<비교예 5>
챔버 내로 N2가스를 분당 6cc 주입하고, 핫플레이트의 온도는 150℃를 유지한다고 가정한다. 그리고 커버부재의 밑면과 핫플레이트 간의 간격은 10㎜가 유지되도록 한다. 아울러, 커버부재 밑면의 온도를 각각 25℃, 50℃의 온도로 일정하게 유지시키고, 상기 제1완충플레이트의 구멍을 통과한 N2가스의 유동온도가 각각 상판의 온도와 같은 25℃, 50℃의 온도로 일정하게 유지시킨다.
이와 같은 조건에서 커버부재의 밑면과 핫플레이트 사이의 공간에는 도 20a 내지 도 20b에 도시된 바와 같이, 자연대류현상이 나타난다. 즉, N2가스의 유동 형태는 유선이 셀을 형성하게 되어 상기 공간에 전체적으로 자연대류현상이 나타나게 된다. 이에 따라, 상기 공간 내에서의 온도분포는 도 21a 내지 도 21b에 도시된 바와 같이, 불균일한 온도분포를 나타낸다.
<실시예 3>
챔버 내로 N2가스를 분당 6cc 주입하고, 핫플레이트의 온도는 150℃를 유지한다고 가정한다. 그리고 커버부재의 밑면과 핫플레이트 간의 간격은 10㎜가 유지되도록 한다. 아울러, 커버부재의 온도를 100℃의 온도로 일정하게 유지시키고, 상기 커버부재 즉, 제1완충플레이트의 구멍을 통과한 N2가스의 유동온도는 상기 커버부재의 온도와 같은 100℃의 온도로 일정하게 유지시킨다.
이와 같은 조건에서 커버부재의 밑면과 핫플레이트 사이의 공간에는 도 22에 도시된 바와 같이, 유선이 셀을 형성하지 않게 되어 상기 공간에 전체적으로 자연대류현상이 나타나지 않는다. 이는 핫플레이트의 상면과 커버부재 밑면과의 간격이 가깝게되도록 마련되고 커버부재의 밑면 및 N2가스의 유동온도와 핫플레이트의 온도 차가 감소되어 자연대류현상이 나타나지 않게 되는 것이다. 이에 따라, 상기 공간 내에서의 온도분포는 도 23에 도시된 바와 같이, 균일한 온도분포를 나타낸다. 즉, 커버부재의 밑면을 핫플레이트의 표면과 최대 10㎜ 이내의 간격으로 배치함으로써 그 공간 내에서 발생하는 자연대류의 영향이 극소화되도록 하여 상기 공간의 온도분포가 빠른시간 내에 핫플레이트의 온도환경과 같도록 한다. 여기서, 본 발명의 실시예에 따르면, 상기 커버부재의 밑면과 핫플레이트 상면과의 간격은 10㎜ 이내로 유지시키는 것이 더 바람직하다.
이상과 같은 반도체 웨이퍼의 베이크 공정(S4)이 완료되면, 상기 반도체 웨이퍼를 챔버 외부로 인출하여 냉각시킨다(S5).
이상, 본 발명을 구체적인 실시예를 통하여 상세하게 설명하였으나, 본 발명은 상기 실시예에 따른 실시조건에 한정하지 않고, 본 발명의 기술적 사상의 범위내에서 통상의 지식을 가진자에 의하여 여러 가지 실시가 가능하다.
이상에서의 설명에서와 같이, 본 발명에 따른 반도체 웨이퍼의 베이킹 방법 및 이를 진행하는 베이크장치는 챔버 내의 주입가스량 및 그의 온도조건을 조절하고, 챔버의 커버와 핫플레이트 상면 간의 간격이 10㎜이하가 되도록 챔버의 구조를 개선하고, 챔버에 단열재를 설치함으로써, 웨이퍼의 베이크 온도조절이 정밀할 뿐만 아니라, 웨이퍼의 온도 보상시간이 빠르며, 0.3℃의 오차를 가지는 온도 균일성(Uniformity)이 유지되도록 하여 반도체 소자의 수율을 높일 수 있는 점에 그 장점이 있다.

Claims (10)

  1. 삭제
  2. 삭제
  3. 분당 6∼600cc의 N2가스를 선택적으로 공급하는 가스공급유니트(12)와, 상기 가스공급유니트(12)와 연결되어 상기 N2가스를 100℃∼150℃로 가열하는 가열유니트(13)와, 상기 가스공급유니트(12)와 가스공급라인(14)으로 연결되고 내부의 바닥면에 테프론이 코팅되어 있는 챔버(11)를 구비하며,
    상기 챔버(11)는:
    상기 가스공급라인(14)과 연결되고 중앙부분에 다수의 가스 주입구(19a)가 형성되어 있는 가스공급플레이트(19)와, 상기 가스공급플레이트(19)와 소정간격 이격되도록 설치되며 다수의 구멍(20a)을 가지고 있는 제1완충플레이트(20)와, 상기 제1완충플레이트(20)와 소정간격 이격되도록 설치되며 다수의 구멍(21a)을 가지고 있는 제2완충플레이트(21)를 갖춘 커버부재(17); 및
    상기 제2완충플레이트(21)의 하방에 그 제2완충플레이트(21)로부터 이격되게 배치되며, 그 상면에 장착되는 반도체 웨이퍼(W)를 소정온도로 베이크하는 핫플레이트(16,26,36);를 구비하며,
    상기 제2완충플레이트(21)의 구멍(21a)들은 그 제2완충플레이트(21)의 중심부로부터 가장자리로 갈수록 직경이 점점 작아지는 것을 특징으로 하는 반도체 웨이퍼의 베이크장치.
  4. 삭제
  5. 제3항에 있어서,
    상기 제1 및 제2완충플레이트(20,21)의 사이에는 상기 가스공급유니트(12)로부터 주입되는 N2가스를 소정온도로 가열하기 위한 가열플레이트(22)가 더 구비되는 것을 특징으로 하는 반도체 웨이퍼의 베이크장치.
  6. 제3항에 있어서,
    상기 커버부재(17)는 상기 제2완충플레이트(21)와 소정간격 이격되도록 설치되며 상기 제2완충플레이트(21)의 구멍(21a)에 대응되는 다수의 구멍(23a)이 형성된 단열플레이트(23)가 더 구비되는 것을 특징으로 하는 반도체 웨이퍼의 베이크장치.
  7. 제3항에 있어서,
    상기 단열플레이트(23)는 써스, 운모, 유리섬유, 대리석, 폴리벤조이미다아졸, 고순도 폴리마이드, 폴리에테르에테르케톤, 폴리페닐린설파이드, 폴리아미드이미드, PBT폴리에스테르, 석영, 지르코니아, 메이코르, 파이렉스, 강화유리 또는 세라믹을 포함하는 단열소재 중 어느 하나로 이루어지는 것을 특징으로 하는 반도체 웨이퍼의 베이크장치.
  8. 제7항에 있어서,
    상기 단열플레이트(23)는 상기 단열소재에 테프론이 코팅된 것을 특징으로 하는 반도체 웨이퍼의 베이크장치.
  9. 제3항에 있어서,
    상기 커버부재(17)는 그 밑면과 상기 핫플레이트(16,26,36) 상면과의 간격이 10㎜ 이내를 유지하도록 설치되는 것을 특징으로 하는 반도체 웨이퍼의 베이크장치.
  10. 제3항에 있어서,
    상기 핫플레이트(16,26,36)는,
    가장자리에서 중심부쪽으로 갈수록 간격이 순차적으로 넓어지는 열선(16c,26c,36c)이 내설되어 있는 것을 특징으로 하는 반도체 웨이퍼의 베이크장치.
KR1019990062791A 1999-12-27 1999-12-27 반도체 웨이퍼의 베이크장치 KR100357471B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019990062791A KR100357471B1 (ko) 1999-12-27 1999-12-27 반도체 웨이퍼의 베이크장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019990062791A KR100357471B1 (ko) 1999-12-27 1999-12-27 반도체 웨이퍼의 베이크장치

Publications (2)

Publication Number Publication Date
KR20010060495A KR20010060495A (ko) 2001-07-07
KR100357471B1 true KR100357471B1 (ko) 2002-10-18

Family

ID=19630277

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990062791A KR100357471B1 (ko) 1999-12-27 1999-12-27 반도체 웨이퍼의 베이크장치

Country Status (1)

Country Link
KR (1) KR100357471B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112558416A (zh) * 2019-09-10 2021-03-26 台湾积体电路制造股份有限公司 制造半导体器件的方法

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030053326A (ko) * 2001-12-22 2003-06-28 동부전자 주식회사 반도체 웨이퍼의 온도균일화장치
JP4950688B2 (ja) * 2006-03-13 2012-06-13 東京エレクトロン株式会社 載置装置
US20150194326A1 (en) * 2014-01-07 2015-07-09 Applied Materials, Inc. Pecvd ceramic heater with wide range of operating temperatures
KR20160088560A (ko) 2015-01-16 2016-07-26 주식회사 엘엠테크놀로지 커버 가압수단을 구비한 진공 베이킹 장치
KR101885101B1 (ko) * 2016-09-19 2018-08-07 세메스 주식회사 기판 처리 장치
KR102037915B1 (ko) * 2016-12-27 2019-10-30 세메스 주식회사 기판 처리 장치
KR102224987B1 (ko) * 2019-06-24 2021-03-11 세메스 주식회사 가열 처리 장치

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19980070540A (ko) * 1997-01-16 1998-10-26 히가시데쓰로 베이킹 장치 및 베이킹 방법
JPH1167619A (ja) * 1997-08-08 1999-03-09 Yuasa Seisakusho:Kk 基板加熱装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19980070540A (ko) * 1997-01-16 1998-10-26 히가시데쓰로 베이킹 장치 및 베이킹 방법
JPH1167619A (ja) * 1997-08-08 1999-03-09 Yuasa Seisakusho:Kk 基板加熱装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112558416A (zh) * 2019-09-10 2021-03-26 台湾积体电路制造股份有限公司 制造半导体器件的方法

Also Published As

Publication number Publication date
KR20010060495A (ko) 2001-07-07

Similar Documents

Publication Publication Date Title
US6303526B1 (en) Temperature controlled spin chuck
US9659803B2 (en) Electrostatic chuck with concentric cooling base
KR100435119B1 (ko) 매엽식처리장치
KR0166973B1 (ko) 반도체 웨이퍼 처리장치 및 방법
KR102000021B1 (ko) 기판 지지 유닛, 열처리 유닛 및 이를 포함하는 기판 처리 장치
KR100357471B1 (ko) 반도체 웨이퍼의 베이크장치
US6246030B1 (en) Heat processing method and apparatus
US20060151462A1 (en) Semiconductor wafer baking apparatus
GB2317497A (en) Semiconductor wafer thermal processing apparatus
KR20050121913A (ko) 베이크 장치
CN101976646A (zh) 衬底处理方法、程序、计算机可读的记录介质以及衬底处理系统
JP5107318B2 (ja) 加熱処理装置
KR200243530Y1 (ko) 반도체 웨이퍼의 베이크장치
JP3619876B2 (ja) 加熱処理装置
KR20210054642A (ko) 기판 처리 장치 및 방법
US7384595B2 (en) Heat-treating apparatus and heat-treating method
KR20050000852A (ko) 반도체 히팅 시스템 및 이의 제어방법
KR100239405B1 (ko) 반도체 제조장치
JP3847473B2 (ja) 基板熱処理装置および基板熱処理方法
TW591346B (en) Soft baking equipment for photoresist and method for forming a patterned photoresist
KR20040019468A (ko) 스피너설비의 베이크 플레이트 가열장치
KR20210054105A (ko) 기판 처리 장치 및 방법
KR20180125421A (ko) 기판 지지 유닛, 열처리 유닛 및 이를 포함하는 기판 처리 장치
KR200169689Y1 (ko) 화학기상증착장치의 노즐
KR20210025983A (ko) 기판 처리 장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120928

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20131011

Year of fee payment: 12

LAPS Lapse due to unpaid annual fee