KR100352847B1 - A decision circuit of separation and connection for shelf - Google Patents

A decision circuit of separation and connection for shelf Download PDF

Info

Publication number
KR100352847B1
KR100352847B1 KR1020000034848A KR20000034848A KR100352847B1 KR 100352847 B1 KR100352847 B1 KR 100352847B1 KR 1020000034848 A KR1020000034848 A KR 1020000034848A KR 20000034848 A KR20000034848 A KR 20000034848A KR 100352847 B1 KR100352847 B1 KR 100352847B1
Authority
KR
South Korea
Prior art keywords
unit
mounting
state
units
management control
Prior art date
Application number
KR1020000034848A
Other languages
Korean (ko)
Other versions
KR20020000331A (en
Inventor
조정래
Original Assignee
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사 filed Critical 엘지전자 주식회사
Priority to KR1020000034848A priority Critical patent/KR100352847B1/en
Publication of KR20020000331A publication Critical patent/KR20020000331A/en
Application granted granted Critical
Publication of KR100352847B1 publication Critical patent/KR100352847B1/en

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04QSELECTING
    • H04Q1/00Details of selecting apparatus or arrangements
    • H04Q1/18Electrical details
    • H04Q1/20Testing circuits or apparatus; Circuits or apparatus for detecting, indicating, or signalling faults or troubles
    • H04Q1/22Automatic arrangements
    • H04Q1/24Automatic arrangements for connection devices
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04QSELECTING
    • H04Q2213/00Indexing scheme relating to selecting arrangements in general and for multiplex systems
    • H04Q2213/16Service observation; Fault circuit; Testing
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04QSELECTING
    • H04Q2213/00Indexing scheme relating to selecting arrangements in general and for multiplex systems
    • H04Q2213/162Fault indication, e.g. localisation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Debugging And Monitoring (AREA)

Abstract

본 발명은 시스템 장비에 있어서, 셀프에 유니트의 실장 및 탈장 상태를 판단하는 회로에 관한 것으로, 특히, 소수 다이오드를 이용하고, 매트릭스 검출 방식에 의하여, 다수 유니트의 실탈장 상태를 판별하는 것에 관한 것이며, 셀프에 실장 또는 탈장되는 유니트를 판별하는 관리제어유니트에 있어서, 유니트의 가로줄 실장상태를 판단하는 복수의 3 상태 가로줄버퍼와, 유니트의 세로줄 실장상태를 판단하는 복수의 세로줄버퍼와, 상기 각 세로줄버퍼의 입력측에 각각 연결되는 다수의 풀업저항과, 관리제어유니트의 주소를 확인하기 위한 주소다이오드가 포함되는 것을 특징으로 하고, 또한, 셀프에 실장 또는 탈장되는 상태가 관리제어유니트에 의하여 판별되는 유니트에 있어서, 상기 유니트는 관리제어유니트의 가로줄버퍼로부터 인가되는 하이 상태 신호를 차단하는 차단다이오드가 포함되는 것을 다른 특징으로 하는 것으로써, 간단한 회로로써, 다수 유니트의 실장/탈장 상태를 용이하게 감지 할 수 있는 효과와 실장 되는 유니트의 개수가 많을수록, 상대적으로 MFU의 판별회로가 간단하게 되고, 제조비용이 낮아지는 공업적 및 산업적 이용효과가 있다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a circuit for determining the mounting and dismounting state of a unit in a system equipment. More particularly, the present invention relates to determining the dismounting state of a plurality of units by a matrix detection method using a small number of diodes. A management control unit for determining a unit to be mounted or mounted on a shelf, comprising: a plurality of three-state horizontal line buffers for determining a horizontal line mounting state of the unit, a plurality of vertical line buffers for determining a vertical line mounting state of the unit, and each of the vertical lines And a plurality of pull-up resistors connected to the input side of the buffer, and an address diode for confirming the address of the management control unit, and wherein the state of mounting or dismounting the self is determined by the management control unit. Wherein the unit is applied from a horizontal row buffer of a management control unit. Another feature is that a blocking diode for blocking the status signal is included. As a simple circuit, the effect of easily detecting the mounting / mounting state of a plurality of units and the number of units mounted are relatively high. There is an industrial and industrial use effect that the discriminating circuit is simplified and the manufacturing cost is lowered.

Description

셀프의 유니트 실탈장 판별 회로{A DECISION CIRCUIT OF SEPARATION AND CONNECTION FOR SHELF}Self-detachment unit discrimination circuit {A DECISION CIRCUIT OF SEPARATION AND CONNECTION FOR SHELF}

본 발명은 시스템 장비에 있어서, 셀프(Shelf)에 보드(Board) 또는 유니트(Unit)의 실장 및 탈장 상태를 판단하는 회로에 관한 것으로, 특히, 소수 다이오드를 사용하고, 매트릭스(Matrix) 검출 방식에 의하여, 다수 유니트의 실장/탈장 상태를 판별하는 것에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention [0001] The present invention relates to a circuit for determining the mounting and dismounting state of a board or a unit in a self. Especially, a small number of diodes are used for the matrix detection method. The present invention relates to determining the mounting / separation state of a plurality of units.

시스템 장비는 셀프에 삽입되는 다수의 보드 또는 유니트로 구성되고, 고유기능을 하는 다수 유니트의 실탈장 여부는, 관리제어유니트(MFU: Management Function Unit)에서 판별하여, 해당되는 제어신호를 발생하거나 또는 경보 신호를 발생하므로써, 시스템의 유니트 구성을 관리한다.The system equipment is composed of a plurality of boards or units inserted in the self, and whether or not a plurality of units having a unique function is mounted or not is determined by a management function unit (MFU) to generate a corresponding control signal, or By generating an alarm signal, the unit configuration of the system is managed.

이하, 첨부된 도면을 참조하여, 종래 기술에 의한 유니트 실탈장 판별 회로를 설명한다.Hereinafter, with reference to the accompanying drawings, a description will be made of a unit mounting and determining circuit according to the prior art.

종래 기술의 설명을 위하여 첨부된 것으로써, 도1 은 종래 기술에 의한 유니트 실탈장 판별 회로도이다.Attached for the purpose of describing the prior art, FIG. 1 is a circuit diagram of the unit mounting and detachment determination circuit according to the prior art.

상기의 도1을 참조하면, 시스템을 감시 및 제어하는 것으로써, 주(Main) 장치로 동작하며, 후술하는 다수 유니트의 실탈장 여부를 판단하기 위하여, 다수의 풀업(Pull-up) 저항이 포함되는 관리제어유니트(MFU)(10)와,Referring to FIG. 1 above, by monitoring and controlling a system, a main device operates as a main device, and a plurality of pull-up resistors are included to determine whether a plurality of units are to be mounted or not to be described later. Managed control unit (MFU) (10),

상기 관리제어유니트(10)와 동일한 구성 및 기능을 하는 것으로써, 상기 관리제어유니트(10)에 장애(Trouble)가 발생하는 경우, 즉시 대체하여 동작하도록 하는 예비(Standby)용 관리제어유니트(15)와,By having the same configuration and function as the management control unit 10, if a trouble occurs in the management control unit 10, the management control unit for standby (Standby) 15 to immediately replace the operation )Wow,

시스템에 실장 되는 회로보드(Circuit Board)로서, 서로 용도가 다르며, 상기 관리제어유니트(10)와 연결되는 단자에 풀다운(Pull-down)저항이 각각 포함되는 다수의 유니트(30,30N)로 구성된다.As a circuit board mounted in the system, the uses are different from each other, and a plurality of units (30, 30N) each including pull-down resistors are included in terminals connected to the management control unit 10. do.

상기와 같은 구성의 종래 기술에 의한 유니트 실장 및 탈장 판별회로를 첨부된 도면을 참조하여 상세히 설명한다.With reference to the accompanying drawings, a unit mounting and hernia discrimination circuit according to the prior art of the above configuration will be described in detail.

관리제어유니트(10,15)는, 도면에 상세 도시되지 않은 접속 커넥터에 실장 되는 유니트(30,30N)와 전기적으로 접속된다.The management control units 10 and 15 are electrically connected to the units 30 and 30N mounted on the connection connectors not shown in detail in the drawings.

상기 유니트(30,30N)의 풀다운저항(25)은 접지(Ground)되어 있고, 상기 커넥터에 실장 되는 경우, 공급전원(Vcc)에 연결되어 있는 관리제어유니트(20,25)의 풀업저항(20)과 연결되므로, 상기 공급전원(Vcc)은 접지(Ground)로 흐르게 되어, 관리제어유니트(10,15)에서는 공급전원을 검출하지 못하게 되고, 로우(Low) 레벨인 '0'의 신호로써 인식한다.The pull-down resistors 25 of the units 30 and 30N are grounded and, when mounted on the connector, pull-up resistors 20 of the management control units 20 and 25 connected to the supply power supply Vcc. ), The supply power (Vcc) flows to the ground (Ground), so that the control power supply unit (10, 15) does not detect the supply power, it is recognized as a signal of the low level '0' do.

또한, 유니트(30,30N)가 상기 커넥터로부터 탈장되면, 상기 풀업저항(20)은 풀다운저항(25)과의 연결이 해제되어, 접지와의 연결이 해제되므로, 상기 공급전원(Vcc)은 풀업저항(20)을 통하여 상기 관리제어유니트(10,15)의 레지스터(Resister)에 인가되므로써, 공급전원(Vcc)이 검출되어 하이(High) 레벨인 '1'로 인식된다.In addition, when the units 30 and 30N are detached from the connector, the pull-up resistor 20 is disconnected from the pull-down resistor 25 and disconnected from the ground, so that the power supply Vcc is pulled up. By being applied to the resistors of the management control units 10 and 15 through the resistor 20, the supply power source Vcc is detected and recognized as '1', which is a high level.

상기 레지스터는 도1 에 상세히 도시하지 않았으나, 실탈장 상태를 판별하고자 하는 유니트(30,30N)의 숫자와 동일한 개수가 구비된다.Although not shown in detail in Figure 1, the register is provided with the same number as the number of units (30, 30N) to determine the state of the mounting.

따라서, 유니트(30,30N)의 실장 및 탈장 여부는, 상기 레지스터에 의하여, 공급전원이 검출되는 상태, 즉, 하이레벨인 경우는, 상기 유니트(30,30N)가 탈장된 상태이고, 로우레벨인 경우는 상기 유니트(30,30N)가 실장된 상태로, 상기 관리제어유니트(10,15)에서 판별하게 된다.Therefore, whether or not the units 30 and 30N are mounted or demounted is a state in which the supply power is detected by the register, that is, when the unit 30 or 30N is detached and is low level. Is determined by the management control units 10 and 15 in a state where the units 30 and 30N are mounted.

그러나, 상기와 같은 구성의 종래 기술은, 유니트(30,30N)에 일대일 대응되는 풀업저항(20)이 구비되어 있어야 하므로, 상기 실탈장 되는 유니트(30,30N)가 다수일 경우, 일 예로서, 유니트 숫자가 40개의 경우, 풀업저항(20)도 40개 구비되어 있어야 하고, 또한, 유니트(30,30N)의 실탈장 상태를 감지하는레지스터(Resistor)도 40개 구비되어 있어야 하며, 관련된 회로패턴(Pattern)이 40개로 매우 복잡하여지는 문제가 있다.However, since the pull-up resistor 20 corresponding to one-to-one correspond to the units 30 and 30N, the prior art having the above-described configuration requires an example in which a plurality of the mounted units 30 and 30N are mounted. In the case of 40 unit numbers, 40 pull-up resistors 20 should be provided, and 40 registers for detecting the mounting state of the units 30 and 30N should also be provided. There is a problem that the pattern is very complicated with 40.

따라서, 유니트(30,30N)의 숫자가 늘어날수록, 실탈장 상태를 판별하는 회로의 구성이 더욱 복잡하여지는 문제가 있다.Therefore, as the number of units 30 and 30N increases, there is a problem that the configuration of the circuit for determining the state of mounting and mounting becomes more complicated.

본 발명은, 소수의 다이오드를 매트릭스 배치하므로써, 다수 유니트의 실탈장 상태를 판별할 수 있는 셀프의 유니트 실탈장 판별회로를 제공하는 것이 그 목적이다.SUMMARY OF THE INVENTION An object of the present invention is to provide a self-mounting unit determining circuit for self-mounting which can determine the mounting state of a large number of units by arranging a small number of diodes in a matrix.

상기와 같은 목적을 달성하기 위하여 안출한 본 발명은, 셀프에 실장 또는 탈장되는 유니트를 판별하는 관리제어유니트에 있어서, 유니트의 가로줄 실장상태를 판단하는 복수의 3 상태 가로줄버퍼와, 유니트의 세로줄 실장상태를 판단하는 복수의 세로줄버퍼와, 상기 각 세로줄버퍼의 입력측에 각각 연결되는 다수의 풀업저항과, 관리제어유니트의 주소를 확인하기 위한 주소다이오드가 포함되는 것을 특징으로 한다.In order to achieve the above object, the present invention provides a plurality of three-state horizontal line buffers for determining a horizontal line mounting state of a unit in a management control unit for determining a unit to be mounted or mounted on a self, and a vertical line mounting of a unit. A plurality of vertical line buffers for determining a state, a plurality of pull-up resistors respectively connected to the input side of each vertical line buffer, and an address diode for confirming an address of a management control unit are included.

또한, 셀프에 실장 또는 탈장되는 상태가 관리제어유니트에 의하여 판별되는 유니트에 있어서, 상기 유니트는 관리제어유니트의 가로줄버퍼로부터 인가되는 하이 상태 신호를 차단하는 차단다이오드가 포함되는 것을 다른 특징으로 한다.In addition, in a unit in which the state of mounting or dismounting the self is determined by the management control unit, the unit may further include a blocking diode for blocking a high state signal applied from the horizontal row buffer of the management control unit.

도1 은 종래 기술에 의한 유니트 실탈장 판별 회로도이고,1 is a circuit diagram of a unit mounting state determination according to the prior art,

도2 는 본 발명 기술에 의한 셀프의 유니트 실탈장 판별 회로도이다.Fig. 2 is a circuit diagram of unit mounting and detachment determination circuit of the self according to the present invention.

** 도면의 주요 부분에 대한 부호 설명 **** Explanation of symbols on the main parts of the drawing **

10,15,40,40' : 관리제어유니트 20,20' : 풀업저항10,15,40,40 ': Management control unit 20,20': Pullup resistor

25 : 풀다운저항 30,30N,50,50N : 유니트25: pull-down resistor 30,30N, 50,50N: unit

42,42' : 가로줄버퍼 44,44' : 세로줄버퍼42,42 ': Horizontal buffer Buffer 44,44': Vertical buffer

46,46' : 주소다이오드 60,60N : 차단다이오드46,46 ': Address diode 60,60N: Blocking diode

이하, 첨부된 도면을 참조하여 본 발명 기술에 의한 셀프의 유니트 실탈장 판별회로를 설명한다.DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Hereinafter, a self-mounting unit discrimination determination circuit according to the present invention will be described with reference to the accompanying drawings.

본 발명 기술을 설명하기 위하여 첨부된 것으로서, 도2 는 본 발명 기술에 의한 셀프의 유니트 실탈장 판별 회로도이다.2 is a circuit diagram of a unit mounting and detachment determination of a self according to the present invention.

상기 첨부된 도2를 참조하면, 본 발명 기술에 의한 셀프의 유니트 실탈장 판별 회로는, 셀프에 실장 또는 탈장되는 유니트(50,50N)를 판별하는 관리제어유니트(40,40')에 있어서, 상기 관리제어유니트(40,40')는 장애(Trouble) 발생에 대비하여 복수로 구비하며,Referring to the attached FIG. 2, the self-mounting unit determination circuit of the self according to the present invention is characterized in that in the management control units 40, 40 'for discriminating the units 50, 50N mounted or mounted on the self, The management control unit (40, 40 ') is provided in plurality in preparation for the occurrence of a trouble (Trouble),

유니트(50,50N)의 가로줄 실장상태를 판단하는 복수의 3 상태(3 State) 가로줄버퍼(42,42')와,A plurality of three-state horizontal line buffers 42 and 42 'for determining the horizontal line mounting state of the units 50 and 50N;

유니트(50,50N)의 세로줄 실장상태를 판단하는 복수의 세로줄버퍼(44,44')와,A plurality of vertical line buffers 44 and 44 'for determining the vertical line mounting state of the units 50 and 50N;

상기 각 세로줄버퍼(44.44')의 입력(Input)측에 각각 연결되는 다수의 풀업(Pull-up)저항(20,20')과,A plurality of pull-up resistors 20 and 20 'connected to an input side of each of the vertical string buffers 44.44',

복수 관리제어유니트(40,40')의 주소(Address)를 확인하기 위한 주소다이오드(46,46')로 이루어지며,It consists of address diodes 46 and 46 'for checking the address of multiple management control units 40 and 40',

상기 복수 관리제어유니트(40,40')의 가로줄버퍼(42,42')와 세로줄버퍼(44,44')는 매트릭스(Matrix) 방식에 의하여, 동일한 순서로 배열된 것끼리 서로 연결되고,The horizontal row buffers 42 and 42 'and the vertical row buffers 44 and 44' of the plurality of management control units 40 and 40 'are connected to each other in the same order by a matrix method.

상기 주소다이오드(46,46')는 상기 매트릭스(Matrix) 연결의, 해당 주소에 연결되는 구성이다.The address diodes 46 and 46 'are connected to the corresponding addresses of the matrix connection.

또한, 본 발명은, 셀프(Shelf)에 실장 또는 탈장되는 상태가관리제어유니트(40,40')에 의하여 판별되는 유니트(50,50N)에 있어서, 상기 유니트(50,50N)는 관리제어유니트의 가로줄버퍼(42,42')로부터 인가되는 하이(High) 상태 신호를 차단하는 차단다이오드(60,60N)가 포함되어 구성된다.Further, in the present invention, in units 50 and 50N in which the state of mounting or dismounting in the self is determined by the management control units 40 and 40 ', the units 50 and 50N are management control units. Blocking diodes (60, 60N) for blocking the high (High) signal applied from the horizontal line buffer (42, 42 ') of the configuration is included.

이하, 상기와 같은 구성의 본 발명 기술에 의한, 셀프의 유니트 실탈장 판별회로를 첨부된 도2를 참조하여 상세히 설명한다.Hereinafter, with reference to the accompanying FIG. 2, the unit mounting and detachment determination circuit of the self according to the present invention having the above-described configuration will be described in detail.

상기 관리제어유니트(MFU: Management Function Unit)(40,40')는, 현재 동작하는 MFU에 장애(Trouble)가 발생하는 것을 대비하여, 주(Working 또는 Main)와 예비(Standby 또는 Redundant)용의 복수로 구비되며, 필요에 의하여 예비용 MFU는 다수 구비할 수도 있다.The Management Function Units (MFUs) 40 and 40 'are designed for working (main) or standby (Standby or redundant) in preparation for a trouble occurring in the currently operating MFU. It may be provided in plurality, and a plurality of spare MFUs may be provided as necessary.

각 관리제어유니트(40,40')는, 유니트(50,50N)의 가로줄(Row) 실장상태를 판단하는 것으로써, 활성화(Active) 제어신호의 인가 여부에 의하여, 동작 가능한 활성화 상태(Enable) 또는 동작 불가능한 비활성화 상태(Disable)가 되는 3 상태 버퍼(Three State Buffer)의 가로줄버퍼(42,42')가 다수 구비된다.Each management control unit 40, 40 'is configured to determine a row mounting state of the units 50, 50N, thereby enabling an active state that can be operated by applying an active control signal. Alternatively, a plurality of horizontal line buffers 42 and 42 'of a three state buffer are provided which are inoperable and disabled.

상기 가로줄버퍼(42,42')가 활성화 제어신호를 인가 받아, 활성화 또는 비활성화 상태로 동작함에 의하여, 상기 관리제어유니트(40,40')가 주(Working) 또는 예비(Standby) MFU로 동작한다.The management control unit 40, 40 'operates as a working or standby MFU by the horizontal row buffers 42 and 42' receiving an activation control signal and operating in an activated or deactivated state. .

상기 각 MFU(40,40')의 가로줄버퍼(42,42')는 일련된 순서로 배치되며, 다른 MFU(40,40')에 일련된 순서로 배치된 가로줄버퍼(42,42')의 동일한 순서끼리 서로 연결된다.The horizontal row buffers 42 and 42 'of each of the MFUs 40 and 40' are arranged in a series order, and the horizontal row buffers 42 and 42 'of the MFUs 40 and 40' are arranged in a series order. The same order is connected to each other.

또한, 상기 각 MFU(40,40')는 유니트(50,50N)의 세로줄(Column) 실장상태를판단하는 것으로써, 세로줄버퍼(44,44')가 일련된 순서로 다수 구비되고, 상기 세로줄 버퍼(44,44')는 동일한 순서끼리 서로 연결되며, 상기 세로줄버퍼(44,44')의 입력단에는 각각 풀업(Pullup)저항(20,20')이 공급전원(Vcc)과 연결된다.In addition, each of the MFU (40, 40 ') is to determine the column mounting state of the unit (50, 50N), the plurality of vertical buffer (44, 44') is provided in a series order, the vertical line The buffers 44 and 44 'are connected to each other in the same order, and pull-up resistors 20 and 20' are connected to a supply power supply Vcc at input terminals of the vertical buffers 44 and 44 ', respectively.

상기와 같이, 복수의 가로줄버퍼(42,42')와 복수의 세로줄버퍼(44,44')에 의하여 연장된 선로(Line)는 매트릭스(Matrix) 구조를 갖게 된다.As described above, a line extended by the plurality of horizontal row buffers 42 and 42 'and the plurality of vertical row buffers 44 and 44' has a matrix structure.

셀프에 실장 되는 것으로서, 서로 다른 기능을 하는 유니트(50,50N)는 상기 매트릭스의 교차(Cross) 부위에 접속단자를 통하여 접속되고, 상기 유니트(50,50N)의 접속단자에는 차단다이오드(60,60N)가 연결된다.The units 50 and 50N having different functions as self-mounting are connected to the cross section of the matrix via connection terminals, and the disconnecting diodes 60 and 50 to the connection terminals of the units 50 and 50N. 60N) is connected.

좀더 상세히 설명하면, 유니트(50,50N)의 가로줄(Row) 실장 상태를 판단하는 가로줄버퍼(42,42')가 5개 이고, 세로줄(Column) 실장상태를 판단하는 세로줄버퍼(44,44')가 8개 인 경우를, 일 실시예로서, 설명한다.In more detail, there are five horizontal row buffers 42 and 42 'for determining the row mounting state of the units 50 and 50N, and vertical row buffers 44 and 44' for determining the column mounting state. The case of eight) will be described as an example.

MFU A(40)가 현재 동작(Working)하는 것이고, 첫 번째 세로줄버퍼(COL 1)(44,44')의 연장 선로와 매트릭스 접속하는 5개의 가로줄버퍼(ROW 1 내지 ROW 5)(42,42')의 연장선로에 5개의 유니트(50,50N)가 각각 접속하고, 이러한 상태가 도2 에 도시되어 있다.The MFU A 40 is currently working, and five horizontal row buffers (ROW 1 to ROW 5) (42, 42) that connect the matrix with the extension lines of the first vertical row buffer (COL 1) 44, 44 '. Five units 50 and 50N are connected to the extension line of '), respectively, and this state is shown in FIG.

매트릭스의 ROW 1 선로와 COL 1 선로에 접속되는 유니트(50)는 유니트[1,1] 이 되고, ROW 5 선로와 COL 1 선로에 접속되는 유니트(50N)는 유니트[5,1]이 된다.The unit 50 connected to the ROW 1 line and the COL 1 line of the matrix becomes the unit [1,1], and the unit 50N connected to the ROW 5 line and the COL 1 line becomes the unit [5,1].

상기 도2 의 MFU A(40)에서, 상기 COL 1 선로를 기준으로 접속된 유니트(50,50N)의 실장 상태를 판별하려면, 한번에 하나씩 실장 상태를 판별하여야 한다.In the MFU A 40 of FIG. 2, in order to determine the mounting states of the connected units 50 and 50N based on the COL 1 line, the mounting states are determined one at a time.

유니트[1,1]의 실장 상태를 판별하기 위하여는, 도2 에 상세히 도시되지 않은 MFU A(40)의 제어부로부터, 상기 5개의 가로줄버퍼(ROW 1 내지 ROW 5)(42)에 '0,1,1,1,1'의 신호가 각각 순서대로 인가된다.In order to determine the mounting state of the units [1, 1], the five horizontal row buffers ROW 1 to ROW 5 42 are set to '0,' from the control unit of the MFU A 40, which is not shown in detail in FIG. The signals of 1, 1, 1, 1 'are applied in order.

상기 가로줄버퍼(42)에 하이레벨의 '1' 신호가 인가되는, ROW 2 내지 ROW 5의 선로와 접속하는, 유니트[2,1], 유니트[3,1], 유니트[4,1], 유니트[5,1](50N)는, 각각 구성되는 상기 차단다이오드(60N)에 의하여, 돈케어(Don't Care)로 처리되고, 상기 가로줄버퍼(42)에 로우레벨의 '0' 신호가 인가되는 ROW 1의 선로와 접속된 유니트[1,1](50)는, 상기 차단다이오드(60)에 순방향 전압이 인가된다.A unit [2, 1], a unit [3, 1], a unit [4, 1], which are connected to the lines of ROW 2 to ROW 5 where a high level '1' signal is applied to the horizontal line buffer 42. The units [5, 1] (50N) are treated as Don't Care by the blocking diodes (60N) respectively configured, and a low level '0' signal is applied to the horizontal line buffer (42). In the unit [1, 1] 50 connected to the line of ROW 1 applied, a forward voltage is applied to the blocking diode 60.

다시 설명하면, COL 1 의 풀업저항(20)에 의하여, 상기 차단다이오드(60)의 애노드(Anode) 측에는 높은 전압이 인가되고, 캐소드(Cathode) 측에는 로우레벨의 '0' 전압(상세히는 약 0.6V정도)이 인가되므로, 공급전원(Vcc)이 상기 풀업저항(20), 차단다이오드(60)를 통하여 흐르게 되고, COL 1에 연결된 세로줄버퍼(44)의 입력단으로는, 공급전원(Vcc)이 인가되지 않으므로, 상기 제어부에서는 '0'의 상태를 감지하게 되고, 유니트[1,1](50)가 실장된 것으로 판별하게 된다.In other words, a high voltage is applied to the anode side of the blocking diode 60 by the pull-up resistor 20 of COL 1, and a low level '0' voltage (detailed about 0.6 is applied to the cathode side). V power) is applied, the supply power supply (Vcc) flows through the pull-up resistor 20, the blocking diode 60, the supply power supply (Vcc) to the input terminal of the vertical row buffer 44 connected to COL 1 Since it is not applied, the controller detects a state of '0' and determines that the unit [1, 1] 50 is mounted.

상기 유니트[1,1]가 탈장된 상태이면, 상기 차단다이오드(60)가 제거된 상태이고, 따라서, 상기 공급전원(Vcc)이 COL 1 에 연결된 세로줄버퍼(44)의 입력단에 인가되므로, 상기 제어부에서는 '1'의 상태를 감지하게 되고, 유니트[1,1](50)가 탈장된 것으로 판별하게 된다.When the unit [1, 1] is in a detached state, the blocking diode 60 is removed, and thus, the supply power supply Vcc is applied to the input terminal of the vertical string buffer 44 connected to COL 1. The control unit detects the state of '1', and determines that the unit [1, 1] (50) is hernia.

상기와 동일한 방법으로, 유니트[5,1](50N)의 실장 상태를 판별하기 위하여는, 상기 5개의 가로줄버퍼(42)에 '1,1,1,1,0'의 신호가 인가되고, 유니트[1,1],유니트[2,1], 유니트[3,1], 유니트[4,1]는 돈케어(Don't Care) 상태로써, 실장 또는 탈장 상태를 판별하지 않는 것이고, 유니트[5,1](50N)가 실장 된 경우는, 상기 COL 1 에 '0'의 신호가, 유니트[5,1](50N)가 탈장된 경우는, 상기 COL 1 에 '1'의 신호가 검출되게 된다.In the same manner as above, in order to determine the mounting state of the unit [5, 1] (50N), a signal of '1, 1, 1, 1, 0' is applied to the five horizontal line buffers 42, Units [1,1], Units [2,1], Units [3,1], and Units [4,1] are Don't Care and do not determine the mounting or hernia status. When [5,1] (50N) is mounted, a signal of '0' is transmitted to the COL 1, and when the unit [5,1] (50N) is mounted, a signal of '1' is applied to the COL 1. Will be detected.

상기와 같은 방식의 일 실시예에 의하여, 가로줄버퍼(42,42') 5개와 세로줄버퍼(44,44') 8개로써, 총 40개의 유니트(50,50N)의 실장 또는 탈장 상태를 판별할 수 있게 된다.According to an embodiment of the above-described method, the mounting or hernia state of a total of 40 units (50, 50N) can be determined by using five horizontal line buffers 42 and 42 'and eight vertical line buffers 44 and 44'. It becomes possible.

상기와 같은 본 발명의 기술은, 셀프(Shelf)에 실장 되는 유니트(50,50N)의 개수가 많을수록 우수한 결과를 나타내고, 비슷한 분야에서, 응용하여 사용할 수 있다.The technique of the present invention as described above, the greater the number of units (50, 50N) to be mounted on the (Shelf) shows excellent results, can be applied and used in similar fields.

상기 MFU(40,40')의 주소다이오드(46,46')는 주 또는 예비의 MFU가 실장 되었는지 또는 MFU가 다수로 구성되는 경우, 주 시스템에서 MFU의 실장 또는 탈장 상태를 판별하기 위한 것으로써, 상기와 동일하게 매트릭스의 해당 위치에 각각 접속되어 주소(Address)표시 및 실탈장 상태를 판별하도록 한다.The address diodes 46 and 46 'of the MFUs 40 and 40' are used to determine the state of mounting or hernia of the MFU in the main system when a main or spare MFU is mounted or when a plurality of MFUs are configured. In the same manner as described above, the respective positions of the matrix are connected to determine an address indication and a mounting state.

상기와 같은 구성의 본 발명은, MFU에 소수의 버퍼를 사용하고, 유니트에는 다이오드를 사용하므로써, 다수 유니트의 실장/탈장 상태를 간단한 회로를 이용하여 용이하게 감지 할 수 있는 효과가 있다.According to the present invention having the above configuration, by using a few buffers for the MFU and a diode for the unit, the mounting / detaching state of the multiple units can be easily detected by using a simple circuit.

또한, 실장 되는 유니트의 개수가 많을수록, 상대적으로 MFU의 판별회로가 간단하게 되고, 제조비용이 낮아지는 공업적 및 산업적 이용효과가 있다.In addition, the larger the number of units to be mounted, the simpler the discrimination circuit of the MFU becomes, and the industrial and industrial utilization effects of low manufacturing costs are obtained.

Claims (3)

셀프에 실장 또는 탈장되는 유니트를 판별하는 관리제어유니트에 있어서,In the management control unit for determining the unit to be mounted or mounted on the shelf, 유니트의 가로줄 실장상태를 판단하는 복수의 3 상태 가로줄버퍼와,A plurality of three-state horizontal line buffers for determining the horizontal line mounting state of the unit; 유니트의 세로줄 실장상태를 판단하는 복수의 세로줄버퍼와,A plurality of vertical buffers for judging the mounting state of the vertical string of the unit, 상기 각 세로줄버퍼의 입력측에 각각 연결되는 복수의 풀업저항과,A plurality of pull-up resistors respectively connected to the input side of each vertical string buffer; 관리제어유니트의 주소를 확인하기 위한 주소다이오드가 포함되어 구성되는 것을 특징으로 하는 셀프의 유니트 실탈장 판별 회로,Self unit mounting and determining circuit of the self, characterized in that it comprises an address diode for confirming the address of the management control unit, 제1 항에 있어서, 상기 관리제어유니트는 복수로 구비하며,According to claim 1, wherein the management control unit is provided with a plurality, 상기 복수 관리제어유니트의 가로줄버퍼와 세로줄버퍼는 매트릭스 방식에 의하여 동일한 순서로 배열된 것끼리 서로 연결되고,The horizontal line buffer and the vertical line buffer of the plurality of management control units are connected to each other arranged in the same order by a matrix method, 상기 주소다이오드는 상기 매트릭스 연결의 해당 주소에 연결되는 것을 특징으로 하는 셀프의 유니트 실탈장 판별 회로,The unit diode of the self-mounting determination circuit, characterized in that the address diode is connected to the corresponding address of the matrix connection, 제1 항에 있어서,According to claim 1, 상기 유니트는 관리제어유니트의 가로줄버퍼로부터 인가되는 하이 상태 신호를 차단하는 차단다이오드가 포함되어 구성되는 것을 특징으로 하는 셀프의 유니트 실탈장 판별 회로.And said unit comprises a blocking diode for blocking a high state signal applied from a horizontal row buffer of a management control unit.
KR1020000034848A 2000-06-23 2000-06-23 A decision circuit of separation and connection for shelf KR100352847B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020000034848A KR100352847B1 (en) 2000-06-23 2000-06-23 A decision circuit of separation and connection for shelf

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020000034848A KR100352847B1 (en) 2000-06-23 2000-06-23 A decision circuit of separation and connection for shelf

Publications (2)

Publication Number Publication Date
KR20020000331A KR20020000331A (en) 2002-01-05
KR100352847B1 true KR100352847B1 (en) 2002-09-16

Family

ID=19673497

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020000034848A KR100352847B1 (en) 2000-06-23 2000-06-23 A decision circuit of separation and connection for shelf

Country Status (1)

Country Link
KR (1) KR100352847B1 (en)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR970002541A (en) * 1995-06-19 1997-01-28 김주용 Hernia Monitoring Circuit
KR980007343A (en) * 1996-06-05 1998-03-30 유기범 Hernia Detection Device Using Backboard in Electronic Switching System
KR19990055992A (en) * 1997-12-29 1999-07-15 윤종용 Relative unit strip recognition circuit in switching unit duplication in subscriber transmitter
KR19990061869A (en) * 1997-12-31 1999-07-26 서평원 Error detection device of slave card in exchange
KR20000014936U (en) * 1998-12-31 2000-07-25 서평원 Normal mounting status confirmation circuit of circuit pack unit

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR970002541A (en) * 1995-06-19 1997-01-28 김주용 Hernia Monitoring Circuit
KR980007343A (en) * 1996-06-05 1998-03-30 유기범 Hernia Detection Device Using Backboard in Electronic Switching System
KR19990055992A (en) * 1997-12-29 1999-07-15 윤종용 Relative unit strip recognition circuit in switching unit duplication in subscriber transmitter
KR19990061869A (en) * 1997-12-31 1999-07-26 서평원 Error detection device of slave card in exchange
KR20000014936U (en) * 1998-12-31 2000-07-25 서평원 Normal mounting status confirmation circuit of circuit pack unit

Also Published As

Publication number Publication date
KR20020000331A (en) 2002-01-05

Similar Documents

Publication Publication Date Title
US7028125B2 (en) Hot-pluggable peripheral input device coupling system
US5672917A (en) Semiconductor power switch system
CA2225972C (en) Power supply system
US7313714B1 (en) System and method for managing groups of modular power supplies for powering subcomponents of a computer system
KR100352847B1 (en) A decision circuit of separation and connection for shelf
US6828915B2 (en) Circuit board fault warning system
US20040168008A1 (en) High speed multiple ported bus interface port state identification system
US6140926A (en) Redundant status indicators for fault tolerance
US7627774B2 (en) Redundant manager modules to perform management tasks with respect to an interconnect structure and power supplies
US7321948B1 (en) Highly available system test mechanism
CN110543391B (en) Method for detecting connection state of motherboard element
CN111338912B (en) Server system capable of displaying operation state
US7131028B2 (en) System and method for interconnecting nodes of a redundant computer system
CN100523841C (en) Connection fault inspection between plates and socket structure forsingle plate and rear plate
US6499071B1 (en) Interconnection system
CN214151684U (en) Mainboard assembly with monitoring function and system thereof
US6239714B1 (en) Controller for use in an interconnection system
CN212572068U (en) PCB design protection circuit and device
EP1271167B1 (en) Electrical System for testing the channels of a communication system
TWI830608B (en) Generic interface system and control method thereof
JP3846363B2 (en) Electronic device provided with overvoltage protection circuit, and overvoltage protection circuit and method
JP2854496B2 (en) Overvoltage protection device for disaster prevention monitoring device
KR200178863Y1 (en) Power supply abnormality signal handing apparatus
JP2002169633A (en) Device for discriminating presence/absence of unit mounting
KR20010039366A (en) Power controlling system for bus connected computer

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20080901

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee