JP2002169633A - Device for discriminating presence/absence of unit mounting - Google Patents

Device for discriminating presence/absence of unit mounting

Info

Publication number
JP2002169633A
JP2002169633A JP2000368920A JP2000368920A JP2002169633A JP 2002169633 A JP2002169633 A JP 2002169633A JP 2000368920 A JP2000368920 A JP 2000368920A JP 2000368920 A JP2000368920 A JP 2000368920A JP 2002169633 A JP2002169633 A JP 2002169633A
Authority
JP
Japan
Prior art keywords
mounting
unit
signal
absence
line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000368920A
Other languages
Japanese (ja)
Inventor
Katsutoshi Hashiba
勝敏 橋場
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Kokusai Electric Inc
Original Assignee
Hitachi Kokusai Electric Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Kokusai Electric Inc filed Critical Hitachi Kokusai Electric Inc
Priority to JP2000368920A priority Critical patent/JP2002169633A/en
Publication of JP2002169633A publication Critical patent/JP2002169633A/en
Pending legal-status Critical Current

Links

Abstract

PROBLEM TO BE SOLVED: To make it possible to discriminate whether or not a unit is mounted without installing a discrimination line for discriminating between the presence and absence of the mounting. SOLUTION: This device has a presence-of-mounting-identifying circuit 15 to which logic signal lines 7, 9, 12 from the mounted unit 5 are connected, and a presence/absence-of-mounting-discriminating part 6 to which a signal from the presence-of-mounting-identifying circuit 15. The presence-of-mounting- identifying circuit detects the presence or absence of a signal in the logic signal line, and outputs a signal corresponding to the presence or absence of the signal to the presence/absence-of-mounting-discriminating part, which discriminates, depending on the signal from the presence-of-mounting-identifying circuit, between the presence and absence of the unit mounting.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は複数の着脱可能なユ
ニットを具備する電子機器に於ける、ユニットの実装、
未実装を判別するユニットの実装、未実装判別装置に関
するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to the mounting of a unit in an electronic apparatus having a plurality of detachable units.
The present invention relates to a mounting / non-mounting determination device of a unit for determining whether or not a unit is mounted.

【0002】[0002]

【従来の技術】複数の着脱可能なユニットを具備する電
子機器では、未実装のユニットが存在したり、或は実装
状態が不完全である場合等、チェック作業を個々のユニ
ットについて行わなければならず、ユニット数が多い場
合は非常に面倒で時間の掛かる作業となっていた。この
為、近年の電子機器では各ユニットの実装状態を判別す
る機能を具備する様になっている。
2. Description of the Related Art In an electronic device having a plurality of detachable units, a check operation must be performed for each unit when there is an unmounted unit or when the mounting state is incomplete. However, when the number of units was large, the operation was very troublesome and time-consuming. For this reason, recent electronic devices are provided with a function of determining the mounting state of each unit.

【0003】図5に於いて、従来のユニットの実装、未
実装判別装置について説明する。
Referring to FIG. 5, a conventional unit mounting / non-mounting determination device will be described.

【0004】図5中、1はインタフェース部であり、該
インタフェース部1にAコネクタ2を介してAユニット
3が着脱可能に設けられ、又前記インタフェース部1に
はBコネクタ4a,…,4nを介してBユニット5a,
…,5nが着脱可能に設けられている。
In FIG. 5, reference numeral 1 denotes an interface unit. An A unit 3 is detachably provided on the interface unit 1 via an A connector 2. The interface unit 1 has B connectors 4a,. Via the B unit 5a,
.., 5n are provided detachably.

【0005】前記Aユニット3には実装・未実装判別部
6が設けられ、該実装・未実装判別部6は前記Bユニッ
ト5a,…,5nの実装、未実装を判別する機能を有し
ている。前記Aユニット3のロジック信号ライン9a,
…,9nとインタフェース部1に設けられたロジック信
号ライン7a,…,7n(図中では仮に1本を示してい
る)とは前記Aコネクタ2を介して接続され、前記ロジ
ック信号ライン7aとBユニット5aのロジック信号ラ
イン12aとはBコネクタ4aを介して接続され、ロジ
ック信号ライン7nとロジック信号ライン12nとはB
コネクタ4nを介して接続されている。
[0005] The A unit 3 is provided with a mounting / non-mounting discriminating section 6, which has a function of discriminating whether the B units 5a, ..., 5n are mounted or not. I have. The logic signal line 9a of the A unit 3,
, 9n and the logic signal lines 7a,..., 7n (tentatively shown in the figure) provided in the interface section 1 are connected via the A connector 2, and the logic signal lines 7a and B The logic signal line 12a of the unit 5a is connected via the B connector 4a, and the logic signal line 7n and the logic signal line 12n are
They are connected via a connector 4n.

【0006】更に、前記Aユニット3には前記実装・未
実装判別部6に接続される判別ライン11a,…,11
nが設けられ、該判別ライン11a,…,11nは前記
Aコネクタ2を介して前記インタフェース部1に設けら
れた判別ライン8a,…,8nに接続され、該判別ライ
ン8aは前記Bコネクタ4aを介してBユニット5aに
設けられた判別ライン13aに接続され、前記判別ライ
ン8nはBユニット5nに設けられた判別ライン13n
にBコネクタ4nを介して接続されている。尚、前記判
別ライン13a,…,13nはそれぞれ接地されてい
る。
Further, the A unit 3 has discrimination lines 11a,.
, 11n are connected to the determination lines 8a,..., 8n provided in the interface unit 1 through the A connector 2, and the determination lines 8a The discrimination line 8n is connected to the discrimination line 13a provided in the B unit 5a via the discrimination line 13n provided in the B unit 5n.
Through a B connector 4n. .., 13n are grounded.

【0007】前記実装・未実装判別部6によるBユニッ
ト5の判別は以下の如く行われる。
The discrimination of the B unit 5 by the mounting / non-mounting discriminating section 6 is performed as follows.

【0008】前記Bユニット5aが実装されている場合
について説明する。
The case where the B unit 5a is mounted will be described.

【0009】Bユニット5aが実装されている状態で
は、前記判別ライン11aは前記判別ライン8a、判別
ライン13aを介して接地された状態となる。従って、
判別ライン11aは0電位(Lowレベル)となる。
When the B unit 5a is mounted, the determination line 11a is grounded via the determination line 8a and the determination line 13a. Therefore,
The determination line 11a becomes 0 potential (Low level).

【0010】次に、前記Bユニット5aが未実装である
と、前記判別ライン8aのBユニット5側は非接続状態
となり、前記判別ライン8aの電位は給電電位(Hig
hレベル)となっている。
Next, when the B unit 5a is not mounted, the B unit 5 side of the discrimination line 8a is not connected, and the potential of the discrimination line 8a is changed to the power supply potential (Hig).
h level).

【0011】従って、前記実装・未実装判別部6は判別
ライン11の電位がLowレベルかHighレベルかを
検出することでBユニット5aの実装、未実装を判別す
ることができる。
Therefore, the mounting / non-mounting determination unit 6 can determine whether the B unit 5a is mounted or not mounted by detecting whether the potential of the determination line 11 is at a low level or a high level.

【0012】而して、実装・未実装判別部6は各Bユニ
ット5a,…,5nに対応する判別ライン11a,…,
11nそれぞれのLowレベル、Highレベルを検出
することで全てのBユニット5a,…,5nの実装、未
実装を判別することができる。
Thus, the mounting / non-mounting discrimination section 6 discriminates the discrimination lines 11a,.
By detecting the low level and the high level of each 11n, it is possible to determine whether all the B units 5a,..., 5n are mounted or not.

【0013】[0013]

【発明が解決しようとする課題】上記した従来のユニッ
トの実装、未実装判別装置では各Bユニット5に対して
1本の判別ラインが必要となり、Bユニット5が増加す
ると、増加しただけ判別ラインを増やす必要がある。こ
の為、Aコネクタ2、Bコネクタ4についてもピン数の
増加を余儀なくされる。コネクタのピン数に余裕が無
く、判別ライン8の為に使用するコネクタのピンの増加
が不可能な場合は、コネクタの変更が必要となる。
In the above-described conventional unit mounting / non-mounting apparatus, one discriminating line is required for each B unit 5, and when the number of B units 5 increases, the discriminating line increases by the increase. Need to be increased. Therefore, the number of pins of the A connector 2 and the B connector 4 must be increased. If there is no room for the number of pins of the connector and it is impossible to increase the number of pins of the connector used for the determination line 8, the connector needs to be changed.

【0014】特に、既存ユニットの場合でコネクタのピ
ン数の増加が不可能な場合で、コネクタを変更しなけれ
ばならない時は作業が非常に煩雑となり、更にユニット
間のケーブル変更が必要となる等変更作業が大掛かりと
なる等の問題があった。
Particularly, when the number of pins of the connector cannot be increased in the case of the existing unit, when the connector has to be changed, the operation becomes very complicated, and furthermore, the cable between the units needs to be changed. There were problems such as a large change work.

【0015】本発明は斯かる実情に鑑み、実装、未実装
判別の判別ラインを設けることなく、ユニットの実装、
未実装を判別できる様にし、ユニットに設けるラインの
数を少なくし、コネクタピンの有効利用を図り、又ユニ
ットの追加があった場合にもコネクタの変更をすること
なく、ユニットの実装、未実装の判別を可能とするもの
である。
The present invention has been made in view of the above circumstances, and does not require a line for determining whether the unit is mounted or not mounted.
Enables discrimination of non-mounting, reduces the number of lines provided on the unit, effectively uses connector pins, and mounts or unmounts the unit without changing the connector even when a unit is added. Is made possible.

【0016】[0016]

【課題を解決するための手段】本発明は、実装されるユ
ニットからのロジック信号ラインと接続する実装有無識
別回路と、該実装有無識別回路からの信号が入力される
実装・未実装判別部とを具備し、前記実装有無識別回路
は前記ロジック信号ラインの信号の有無を検出すると共
に信号の有無に対応する信号を前記実装・未実装判別部
に出力し、該実装・未実装判別部は前記実装有無識別回
路からの信号に基づき前記ユニットの実装/未実装を判
別するユニットの実装、未実装判別装置に係るものであ
る。
According to the present invention, there is provided a mounting / non-mounting identifying circuit connected to a logic signal line from a unit to be mounted, and a mounting / non-mounting determining unit to which a signal from the mounting / non-mounting identifying circuit is input. The mounting presence / absence discrimination circuit detects the presence / absence of a signal on the logic signal line and outputs a signal corresponding to the presence / absence of the signal to the mounting / non-mounting determination unit, The present invention relates to a unit mounting / non-mounting determination device for determining whether the unit is mounted / unmounted based on a signal from a mounting presence / absence identification circuit.

【0017】[0017]

【発明の実施の形態】以下、図面を参照しつつ本発明の
実施の形態を説明する。
Embodiments of the present invention will be described below with reference to the drawings.

【0018】図1中、図5中で示したのと同等のものに
は同符号を付してある。
In FIG. 1, the same components as those shown in FIG. 5 are denoted by the same reference numerals.

【0019】本実施の形態では、インタフェース部1、
Aユニット3、Bユニット5a,…,5nには判別ライ
ンは設けられない。
In this embodiment, the interface unit 1
The A unit 3, the B units 5a,..., 5n are not provided with a determination line.

【0020】前記インタフェース部1にはロジック信号
ライン7a,…,7n、前記Aユニット3にはロジック
信号ライン9a,…,9n、前記Bユニット5a,…,
5nにはロジック信号ライン12a,…,12nがそれ
ぞれ設けられ、前記Aユニット3が実装された状態でA
コネクタ2を介し、前記Bユニット5a,…,5nが実
装された状態でBコネクタ4a,…,4nを介してそれ
ぞれ各対応するロジック信号ラインが接続される。
The interface unit 1 has logic signal lines 7a,..., 7n, the A unit 3 has logic signal lines 9a,.
5n are provided with logic signal lines 12a,..., 12n, respectively.
Each of the corresponding logic signal lines is connected via a B connector 4a,..., 4n in a state where the B units 5a,.

【0021】前記Aユニット3には実装・未実装判別部
6、及びBユニット5a,…,5nの実装数以上の実装
有無識別回路15a,…,15nが設けられ、該実装有
無識別回路15a,…,15nは前記実装・未実装判別
部6に接続される。
The A unit 3 is provided with a mounting / non-mounting discriminating section 6 and mounting presence / absence discriminating circuits 15a,..., 15n of a number equal to or greater than the number of mounted B units 5a,. .., 15n are connected to the mounting / non-mounting discrimination unit 6.

【0022】前記実装有無識別回路15aはロジック信
号ライン9aに接続され、実装有無識別回路15nはロ
ジック信号ライン9nに接続される様に、各ロジック信
号ライン9に対して1つの実装有無識別回路15が接続
される。
The presence / absence identification circuit 15a is connected to the logic signal line 9a, and the presence / absence identification circuit 15n is connected to the logic signal line 9n. Is connected.

【0023】尚、Bユニット5からAユニット3に至る
ロジック信号ライン7は図1では1本を示しているが、
最大で前記Bコネクタ4のピン数に相当するロジック信
号ライン7が設けられる。従って、前記実装有無識別回
路15は各Bユニット5からのロジック信号ラインの適
宜な1本に接続される。
Although one logic signal line 7 from the B unit 5 to the A unit 3 is shown in FIG.
A logic signal line 7 corresponding to the number of pins of the B connector 4 at the maximum is provided. Therefore, the mounting presence / absence discrimination circuit 15 is connected to an appropriate one of the logic signal lines from each B unit 5.

【0024】例えば前記Bユニット5aが実装されると
前記ロジック信号ライン9aにはHighレベル、或は
Lowレベルの信号が必ず流れる。前記実装有無識別回
路15aはHighレベル、或はLowレベルの信号の
いずれが流れた場合でも信号を検出し、前記ロジック信
号ライン9に信号有りの検出信号を前記実装・未実装判
別部6に出力する。
For example, when the B unit 5a is mounted, a high level or low level signal always flows through the logic signal line 9a. The mounting presence / absence discrimination circuit 15a detects a signal regardless of whether a high-level signal or a low-level signal flows, and outputs a detection signal indicating that there is a signal on the logic signal line 9 to the mounting / non-mounting determination unit 6. I do.

【0025】前記実装・未実装判別部6は前記実装有無
識別回路15aからの信号を受けるとBユニット5aが
実装されていると判断する。
When the mounting / non-mounting discriminating section 6 receives a signal from the mounting / non-mounting identifying circuit 15a, it determines that the B unit 5a is mounted.

【0026】而して、前記実装・未実装判別部6は各ロ
ジック信号ライン9a,…,9nに対応する実装有無識
別回路15a,…,15nからの信号の有無を監視する
ことで全てのBユニット5a,…,5nについての実装
の有無を判別することができる。
The mounting / non-mounting discrimination unit 6 monitors all B signals by monitoring the presence / absence of a signal from the mounting presence / absence discriminating circuits 15a,..., 15n corresponding to the logic signal lines 9a,. It is possible to determine whether or not the units 5a,..., 5n are mounted.

【0027】[0027]

【実施例】次に、前記実装有無識別回路15a,…,1
5nの具体例について説明する。尚、実装有無識別回路
15a,…,15nは全て同一の構成であり、図2を参
照して説明する。
Next, the mounting presence / absence discriminating circuits 15a,.
A specific example of 5n will be described. , 15n have the same configuration, and will be described with reference to FIG.

【0028】前記実装有無識別回路15は排他的論理和
ゲート(EX−ORGATE、以下EX−ORゲートと
称す)20が用いられている。
The mounting presence / absence discrimination circuit 15 uses an exclusive OR gate (EX-ORGATE, hereinafter referred to as an EX-OR gate) 20.

【0029】電源ライン21に対してプルアップ抵抗2
2、第1ダイオード23、第2ダイオード24、第3ダ
イオード25、第4ダイオード26、更にプルダウン抵
抗27が直列に接続され、該プルダウン抵抗27は接地
される。
Pull-up resistor 2 for power supply line 21
2, a first diode 23, a second diode 24, a third diode 25, a fourth diode 26, and a pull-down resistor 27 are connected in series, and the pull-down resistor 27 is grounded.

【0030】前記EX−ORゲート20のA入力部は前
記プルアップ抵抗22と第1ダイオード23との間(Y
点)に接続され、前記EX−ORゲート20のB入力部
は前記第4ダイオード26とプルダウン抵抗27との間
(Z点)に接続され、前記ロジック信号ライン9は前記
第2ダイオード24と第3ダイオード25との間(X
点)に接続される。
The A input of the EX-OR gate 20 is connected between the pull-up resistor 22 and the first diode 23 (Y
B) of the EX-OR gate 20 is connected between the fourth diode 26 and the pull-down resistor 27 (point Z), and the logic signal line 9 is connected to the second diode 24 3 between diode 25 (X
Point).

【0031】前記各ダイオード23,24,25,26
は同一の電気特性であり、又前記プルアップ抵抗22、
プルダウン抵抗27の抵抗値は同一である。実際にはこ
れらが回路構成されたロジックIC、例えばCMOS
ICが用いられる。
Each of the diodes 23, 24, 25, 26
Have the same electrical characteristics, and the pull-up resistor 22,
The pull-down resistor 27 has the same resistance value. Actually, a logic IC in which these are configured, for example, CMOS
An IC is used.

【0032】以下、作用について説明する。Hereinafter, the operation will be described.

【0033】先ず、前記EX−ORゲート20の入出力
状態を図3により説明する。
First, the input / output state of the EX-OR gate 20 will be described with reference to FIG.

【0034】EX−ORゲート20のA入力部、B入力
部への信号レベルが共にHighレベル、Lowレベル
である場合は、前記EX−ORゲート20の出力はLo
wレベル、A入力部、B入力部への信号レベルが一方が
Lowレベルで他方がHighレベルの場合は前記EX
−ORゲート20の出力はHighレベルとなる。
When the signal levels of the A input section and the B input section of the EX-OR gate 20 are both High level and Low level, the output of the EX-OR gate 20 is Lo.
When one of the signal levels to the w level and the A input section and the B input section is Low level and the other is High level, the above EX is used.
-The output of the OR gate 20 becomes High level.

【0035】更に、前記CMOS ICを使用した場
合、Lowレベル検出電圧は1.35Vmax であり、H
ighレベル検出電圧は3.15Vmin である。又、前
記実装有無識別回路15には5Vの電圧が給電されてお
り、プルアップ抵抗22が接続される電源ライン21は
5Vの電圧が印加されている。前記電源ライン21が5
Vの状態で、前記ダイオード1個の電圧降下分を0.6
Vとする。
Further, when the CMOS IC is used, the low level detection voltage is 1.35 Vmax,
The high level detection voltage is 3.15 Vmin. Further, a voltage of 5 V is supplied to the mounting presence / absence discrimination circuit 15, and a voltage of 5 V is applied to the power supply line 21 to which the pull-up resistor 22 is connected. The power supply line 21 is 5
In the state of V, the voltage drop of one diode is 0.6
V.

【0036】Bユニット5a,…,5nが実装されると
各Bユニット5に対応するロジック信号ラインにはHi
ghレベル又はLowレベルの信号が必ず発生する。従
って、前記実装有無識別回路15a,…,15nには接
続されたロジック信号ライン9a,…,9nからHig
hレベル又はLowレベルの信号のどちらかが必ず入力
される。
When the B units 5a,..., 5n are mounted, the logic signal lines corresponding to the respective B units 5 become Hi.
A gh level or Low level signal always occurs. Therefore, the logic signal lines 9a,.
Either the h level signal or the low level signal is always input.

【0037】先ず、ロジック信号ライン9からLowレ
ベルの信号がX点に入力された場合、X点は0V(接地
電位)となり、当然Z点も0Vとなる。前記第1ダイオ
ード23、第2ダイオード24の電圧降下分は合わせて
1.2Vであるから、Y点の電位は1.2Vである。前
記した様に、前記EX−ORゲート20のLowレベル
検出電圧は1.35Vがmaxであるので、前記A入力
部、B入力部にはLowレベル信号が入力される。
First, when a low level signal is input to the point X from the logic signal line 9, the point X becomes 0V (ground potential), and the point Z naturally becomes 0V. Since the voltage drop of the first diode 23 and the second diode 24 is 1.2V in total, the potential at the point Y is 1.2V. As described above, since the low-level detection voltage of the EX-OR gate 20 is 1.35 V max, a low-level signal is input to the A input unit and the B input unit.

【0038】従って、前記EX−ORゲート20からL
owレベル信号が出力される。
Therefore, the EX-OR gate 20 outputs L
An ow level signal is output.

【0039】次に、ロジック信号ライン9のラインから
Highレベルの信号がX点に入力された場合、X点は
5Vとなり、当然Y点も5Vとなる。従って、前記A入
力部にはHighレベル信号が入力される。又、Z点の
電位はX点の電位から前記第3ダイオード25、第4ダ
イオード26の電圧降下分を引いたものであるから、
3.8Vとなる。Highレベル検出電圧は3.15V
min であるので、前記B入力部にはHighレベル信号
が入力される。
Next, when a High level signal is input to the point X from the logic signal line 9, the point X becomes 5V, and the point Y also becomes 5V. Accordingly, a high level signal is input to the A input section. Since the potential at the point Z is obtained by subtracting the voltage drop of the third diode 25 and the fourth diode 26 from the potential at the point X,
It becomes 3.8V. High level detection voltage is 3.15V
Therefore, a high level signal is input to the B input unit.

【0040】従って、この場合も前記EX−ORゲート
20からLowレベル信号が出力される。
Therefore, also in this case, a low level signal is output from the EX-OR gate 20.

【0041】更に、Bユニット5が未実装の場合、前記
X点には信号が入力されないので、X点の電位はプルア
ップ抵抗22、プルダウン抵抗27により電源ライン2
1の電位5Vと接地電位0Vの中点に分圧され、2.5
Vとなる。よって、Y点の電位は第1ダイオード23と
第2ダイオード24の順方向電圧が加わり、3.7Vと
なる。前記EX−ORゲート20のHighレベル検出
電圧は3.15Vminであるので、前記A入力部にはH
ighレベル信号が入力される。
Further, when the B unit 5 is not mounted, no signal is inputted to the point X, so that the potential at the point X is supplied to the power supply line 2 by the pull-up resistor 22 and the pull-down resistor 27.
1 is divided into the middle point of 5V and the ground potential of 0V,
V. Therefore, the potential at the point Y becomes 3.7 V due to the addition of the forward voltage of the first diode 23 and the second diode 24. Since the high level detection voltage of the EX-OR gate 20 is 3.15 Vmin, H is input to the A input unit.
The high level signal is input.

【0042】一方、Z点の電位はX点の電位から第3ダ
イオード25、第4ダイオード26の順方向電圧分を引
いた値であるので、1.3Vである。前記EX−ORゲ
ート20のLowレベル検出電圧は1.35Vがmax
であるので、前記B入力部にはLowレベル信号が入力
される。
On the other hand, the potential at the point Z is 1.3 V because it is a value obtained by subtracting the forward voltage of the third diode 25 and the fourth diode 26 from the potential at the point X. The low level detection voltage of the EX-OR gate 20 is 1.35 V max.
Therefore, a Low level signal is input to the B input unit.

【0043】而して、前記EX−ORゲート20からは
Highレベル信号が出力される。
The EX-OR gate 20 outputs a high level signal.

【0044】上述した様に、Bユニット5が実装された
状態では、前記EX−ORゲート20からはLowレベ
ル信号が出力され、Bユニット5が未実装の場合は、前
記EX−ORゲート20からはHighレベル信号が出
力される。
As described above, when the B unit 5 is mounted, a low level signal is output from the EX-OR gate 20. When the B unit 5 is not mounted, the EX-OR gate 20 outputs a low level signal. Outputs a High level signal.

【0045】前記実装・未実装判別部6は前記実装有無
識別回路15から入力される信号がLowレベル信号で
ある場合は、Bユニット5が実装されていると判断し、
Highレベル信号である場合は、Bユニット5が未実
装であると判断する。
When the signal input from the mounting presence / absence discriminating circuit 15 is a Low level signal, the mounting / non-mounting determining section 6 determines that the B unit 5 is mounted,
If the signal is a high level signal, it is determined that the B unit 5 is not mounted.

【0046】上記作動について纏めると図4となる。The above operation is summarized in FIG.

【0047】上記実施例では、Highレベル信号、L
owレベル信号のいずれでも実装状態であることを判断
できる様にしたが、Highレベル信号、Lowレベル
信号のいずれか一方のみを検出する様に、例えばHig
hレベル信号が有った時はBユニット5が実装されてい
ると判断してもよい。この場合、検出する時間幅を設定
し、設定した時間幅内で少なくとも1回でもHighレ
ベル信号が有った時はBユニット5が実装されていると
判断する。
In the above embodiment, the high level signal, L
Although the mounting state can be determined by any of the low-level signals, for example, a high-level signal or a low-level signal is detected so as to detect only one of the high-level signal and the low-level signal.
When there is an h level signal, it may be determined that the B unit 5 is mounted. In this case, the time width to be detected is set, and when there is a High level signal at least once within the set time width, it is determined that the B unit 5 is mounted.

【0048】[0048]

【発明の効果】以上述べた如く本発明によれば、実装さ
れるユニットからのロジック信号ラインと接続する実装
有無識別回路と、該実装有無識別回路からの信号が入力
される実装・未実装判別部とを具備し、前記実装有無識
別回路は前記ロジック信号ラインの信号の有無を検出す
ると共に信号の有無に対応する信号を前記実装・未実装
判別部に出力し、該実装・未実装判別部は前記実装有無
識別回路からの信号に基づき前記ユニットの実装/未実
装を判別するので、実装、未実装を検出する為のインタ
フェースが必要なくなり、従って、実装、未実装を検出
するインタフェース用にコネクタ、コネクタピンの増
加、ケーブル類の変更も不要となる等の優れた効果を発
揮する。
As described above, according to the present invention, a mounting / non-mounting identifying circuit connected to a logic signal line from a unit to be mounted, and a mounting / non-mounting determination to which a signal from the mounting / non-mounting identifying circuit is input. The mounting / non-mounting determining circuit detects the presence / absence of a signal on the logic signal line and outputs a signal corresponding to the presence / absence of the signal to the mounting / non-mounting determining section, Determines whether the unit is mounted or not mounted on the basis of a signal from the mounting presence / absence circuit, so that an interface for detecting whether the unit is mounted or not mounted is not required. Therefore, a connector for an interface for detecting whether the unit is mounted or not mounted is provided. It has excellent effects such as an increase in the number of connector pins and a change in cables.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の実施の形態を示す概略図である。FIG. 1 is a schematic diagram showing an embodiment of the present invention.

【図2】該実施の形態中の実装有無識別回路の一例を示
す回路図である。
FIG. 2 is a circuit diagram showing an example of a mounting presence / absence identifying circuit in the embodiment;

【図3】該実装有無識別回路に使用されるEX−ORゲ
ートの真理値表である。
FIG. 3 is a truth table of an EX-OR gate used in the mounting presence / absence identifying circuit.

【図4】該EX−ORゲートの入出力状態と実装・未実
装判別部の判断の対応を示す表である。
FIG. 4 is a table showing a correspondence between an input / output state of the EX-OR gate and a judgment of a mounted / unmounted determining unit.

【図5】従来例を示す概略図である。FIG. 5 is a schematic view showing a conventional example.

【符号の説明】[Explanation of symbols]

1 インタフェース部 3 Aユニット 5 Bユニット 6 実装・未実装判別部 7 ロジック信号ライン 9 ロジック信号ライン 15 実装有無識別回路 20 EX−ORゲート DESCRIPTION OF SYMBOLS 1 Interface part 3 A unit 5 B unit 6 Mounting / non-mounting discrimination part 7 Logic signal line 9 Logic signal line 15 Mounting presence / absence discrimination circuit 20 EX-OR gate

Claims (1)

【特許請求の範囲】[Claims] 【請求項1】 実装されるユニットからのロジック信号
ラインと接続する実装有無識別回路と、該実装有無識別
回路からの信号が入力される実装・未実装判別部とを具
備し、前記実装有無識別回路は前記ロジック信号ライン
の信号の有無を検出すると共に信号の有無に対応する信
号を前記実装・未実装判別部に出力し、該実装・未実装
判別部は前記実装有無識別回路からの信号に基づき前記
ユニットの実装/未実装を判別することを特徴とするユ
ニットの実装、未実装判別装置。
1. A mounting / non-mounting discriminating circuit for connecting to a logic signal line from a unit to be mounted, and a mounting / non-mounting discrimination unit to which a signal from the mounting / non-mounting identifying circuit is inputted. The circuit detects the presence / absence of a signal on the logic signal line and outputs a signal corresponding to the presence / absence of the signal to the mounting / non-mounting discriminating unit. A mounting / non-mounting determination device for determining whether the unit is mounted or not mounted based on the determination.
JP2000368920A 2000-12-04 2000-12-04 Device for discriminating presence/absence of unit mounting Pending JP2002169633A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000368920A JP2002169633A (en) 2000-12-04 2000-12-04 Device for discriminating presence/absence of unit mounting

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000368920A JP2002169633A (en) 2000-12-04 2000-12-04 Device for discriminating presence/absence of unit mounting

Publications (1)

Publication Number Publication Date
JP2002169633A true JP2002169633A (en) 2002-06-14

Family

ID=18839045

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000368920A Pending JP2002169633A (en) 2000-12-04 2000-12-04 Device for discriminating presence/absence of unit mounting

Country Status (1)

Country Link
JP (1) JP2002169633A (en)

Similar Documents

Publication Publication Date Title
US6279060B1 (en) Universal serial bus peripheral bridge simulates a device disconnect condition to a host when the device is in a not-ready condition to avoid wasting bus resources
US5469082A (en) Peripheral component interfacing system with bus voltage/logic supply comparison means
US20070276971A1 (en) Universal serial bus circuit which detects connection status to a usb host
US5672917A (en) Semiconductor power switch system
US20020169915A1 (en) USB connection-detection circuitry and operation methods of the same
US7835124B2 (en) Short circuit and over-voltage protection for a data bus
US7423434B2 (en) Cable presence detection for detecting a connection between two devices
CN101427196A (en) Power ok distribution for multi-voltage chips
US6018204A (en) Power supply system
CN108736977B (en) Optical module
US4980791A (en) Universal power supply monitor circuit
EP3657187B1 (en) Fault detection in a low voltage differential signaling (lvds) system
US6087895A (en) Semiconductor integrated circuit having power lines separately routed to input circuits and circuit unit using it
US5608341A (en) Electrical circuit for setting internal chip functions without dedicated configuration pins
USRE42178E1 (en) Fiber optic conversion system and method
US5581201A (en) Apparatus for unit control and presence detection
JP2002169633A (en) Device for discriminating presence/absence of unit mounting
US6664815B2 (en) Output driver circuit with current detection
US8285885B2 (en) Universal serial bus device and universal serial bus system
WO2019185031A1 (en) Optical module
US6292161B1 (en) Multiple display blink scheme for integrated circuit with application sense
US20050229015A1 (en) Method for controlling the mode of an electronic application
CN116233661B (en) Network equipment and optical module access control method
CN116126765B (en) Signal transmission circuit and method
JP2001257729A (en) Interface identification circuit