KR100352318B1 - 전계효과트랜지스터증폭기 - Google Patents

Abstract

증폭기의 입력단자로부터 증폭소자의 입력단자까지의 입력측임피던스보다 낮은 특성임피던스와 λ/2의 전기적 길이를 가지며 증폭소자의 입력단자와 증폭기의 입력단자사이에 삽입된 동축형유전체공진소자를 포함하며, 증폭소자로서 전계효과트랜지스터를 사용하는 전계효과트랜지스터 증폭기가 개시되어 있다.

Description

전계효과트랜지스터 증폭기{FIELD EFFECT TRANSISTOR AMPLIFIER}

본 발명은 전계효과트랜지스터(이후에는 FET로 약칭)를 사용하는 증폭기, 특히 위성통신등을 위한 저잡음증폭기로서 사용되고 소형회로로 광대역에서의 잡음감소를 실현하는 FET증폭기에 관한 것이다.

위성통신을 위한 저잡음증폭기에서, 위성으로부터 지상으로 도달하는 전파는 위성 자체의 전달 성능에서의 제약 또는 위성과 지상사이의 전파전달통로에서의 감쇠 때문에 아주 약하게 된다. 이때문에, 증폭기에서 발생하는 잡음은 최소화될 필요가 있다. 근래의 위성통신에서 사용되는 주파수대역은 통신량의 증가에 따라 넓어지며, 증폭기 또한 그 광대역화의 필요성이 요구된다. 그러므로, FET증폭기는 이들 두 요구조건을 동시에 만족할 수 있는 회로구성을 가져야 한다. FET증폭기의 입력측 회로를 개선함으로써 이들 요구조건을 만족하려는 연구가 이루어져 왔다.

일반적으로 무손실정합회로(M1)는 도 1 에 도시된 것처럼, FET(1)의 입력측에 접속될 때, FET(1)의 잡음특성은 아래의 식에 나타낸 것처럼, 입력회로의 소스어드미턴스(Ys = Gs + jBs)에 의하여 결정된다.

F = Fo + Rn/(Gs(Gs - Go)2 +(Bs - Bo)2)

F: 입력회로에 의하여 형성된 잡음특성

Fo: 최적잡음특성

Rn: 등가입력잡음저항

Go: 최적잡음특성을 주는 컨덕턴스

Bo: 최적잡음특성을 주는 서셉턴스

Gs: 입력회로의 컨덕턴스(소스컨덕턴스)

Bs: 입력회로의 서셉턴스(소스서셉턴스)

이 식을 기초로 잡음최적 FET증폭기를 구성하기 위하여 소스어드미턴스(Ys = Gs + jBs)가 FET에 의하여 형성된 잡음최적 어드미턴스(Yo = Go + jBo)와 정합하도록 만드는 것이 바람직하다. 도 1 의 참조부호 M2 는 출력정합회로를 나타낸다.

도 2 에 도시된 것처럼, 종래의 FET증폭기에서, 입력단자(21)와 변환기(24 내지 26)와 더미단자(22)와 50 Ω로 종단하는 출력단자(23)를 가진 임피던스 개선용 아이솔레이터(2)의 출력단자(23)는 λ/4 마이크로스트립라인(11)과 FET 리드 인덕턴스(12)를 통하여 FET(1)의 입력단자에 접속되며, 이에 의하여 최적잡음을 실현하기 위한 정합을 얻는다. 도면부호 13 은 출력정합회로를 나타낸다. 그러나 이 회로 구성에서, 아이솔레이터 출력부에의 변환기(26)와 λ/4 마이크로스트립라인(11) 사이의 정합회로에서 발생하는 손실은 FET증폭기의 잡음특성을 감소시킨다. 이 증폭기의 소스임피던스는 잡음정합이 얻어질 때 도 3 의 스미스차트에 궤적 C 를 나타낸다. 그러나, 최적잡음을 얻기 위한 소스임피던스는 통상 도 3의 궤적 D 에 의하여 나타내어진다. 두 궤적은 반대되는 주파수방향을 가지며 이에 따라 서로 교차한다. 대역의 단부에서 잡음증가는 피할 수 없으며, 광대역잡음정합은 얻어질 수 없다.

잡음정합 후에 주파수궤적들의 이런 교차를 해결하기 위하여 일본 특개소 63-62405호는 광대역에서 잡음감소를 실현하기 위한 회로구성을 갖는 마이크로파증폭기를 기술한다. 이 마이크로파증폭기는 그 표면상에 형성된 접지도체를 갖춘 유전체기판의 표면상에 배열된 FET(1)를 가지며, 도 4a 에 도시된 것처럼 FET(1)의 게이트와 입력부(IN) 사이에 구성된 입력정합회로(30)를 포함한다. 입력정합회로(30)는 입력부에 구성된 개방회로스터브(31)와, FET의 게이트에 입력부를 접속하기 위한 마이크로스트립라인(32, 33)과, 마이크로스트립라인 상의 일점에 구성된 단락 회로스터브(34)로 이루어진다. 커패시터(C)가 단락회로스터브(34)를 구성하는 대신에 또 다른 마이크로스트립라인(35)의 말단과 접지부 사이에 삽입되고, 선단단락회로가 도 4b 에 도시된 것처럼 실현될 수 있다.

이 종래기술에 기술된 증폭기의 입력임피던스궤적에서의 변경이 기술된다. FET의 게이트로부터 입력정합회로(30)의 입력측까지의 반사계수는 Γs 로 나타내어지고, 입력정합회로(30)의 각 요소로부터 입력측까지의 반사계수는 1, 2, 3 로 나타내어진다. 개방회로스터브(31)와, 마이크로스트립라인(32, 33)과 단락회로스터브(34)의 전기적 길이는 반사계수( Γ₁∼ Γ₃와 Γs)가 도 5 의 스미스차트에서 궤적(41∼44)을 따라서 각각 변화하도록 최적화 된다.마이크로스트립라인(32)과 개방회로 스터브(31)의 궤적(42)을 따라서 변화된 반사계수 2 는 단락회로스터브(34)의 궤적(43)을 따라서 반사계수(Γ₃)로 변화된다. 궤적 3 는 마이크로스트립라인을 따라서 위상회전에 의하여 Γs(44)로 변환되고, FET 의 최적입력부하반사계수 Γopt(45)를 중첩한다. 통상, 마이크로스트립라인의 위상회전은 주파수가 더 크게 됨에 따라 더 크게 된다. 이를 위하여 궤적 3가 궤적 Γs의 위치에 도달할 때 궤적의 길이는 작아진다. 그러나 Γopt(45)에서 Γs(44)로의 변위가 도 2 에 도시된 구성과 비교할 때 감소될 수 있으므로, 도 4a 또는 4b 에 도시된 구성은 광대역에서 잡음정합을 실현할 수 있다.

위성통신용 저잡음증폭기로서, 증폭기입력 피드부와 안테나를 포함하는 장치 구성에서, 입력임피던스 조건이 변화할 때조차도 증폭기의 특성을 저하시키지 않고, 수신장치에 증폭기를 제공하기 위하여, 입력임피던스를 보장하기 위한 아이솔레이터를 통상적으로 삽입한다. 도 4a 또는 4b 에 도시된 회로가 위성통신을 위하여 적용될 때 50Ω 정합된 3단자 아이솔레이터는 입력측에 접속된다. 그러므로 잡음특성은 아이솔레이터의 손실에 의하여 떨어진다.

도 4a 또는 4b 에 도시된 개선된 증폭기에 있어서, 주파수면에서 잡음특성의 광대역화는 절대치로서의 잡음특성이 좋지 않다하더라도 어느 정도 얻어질 수 있다. 종래기술에 50Ω 정합 아이솔레이터가 부가될 때 아이솔레이터의 잡음특성은 악화된다. 그 이유는 다음과 같다. 마이크로스트립라인과 입력광대역정합과 관련된 복수의 장치(개방회로스터브와 단락회로스터브)가 유전체 기판상에형성되므로 잡음특성악화는 삽입 손실의 증가에 의하여 야기된다. 입력정합회로를 포함하는 회로의 크기는 장치크기의 감소를 방해한다. 이는 입력정합회로가 분포정수회로인 마이크로스트립라인에 의하여 구성되고 실현되기 때문이다. 주파수가 낮아 짐에 따라 전기적 길이는 더 길게 되어, 기판상의 회로의 크기가 더 크게 된다는 문제점이 있다.

본 발명은 상기의 상황을 고려하여 이루어진 것으로서, FET증폭기의 특성을 개선하기 위하여 소형 무손실 입력회로 구성을 갖춘 FET를 사용하는 광대역 저잡음 증폭기를 실현하고, 또한 장치의 치수를 감소시키는 전계효과트랜지스터 증폭기를 제공하는 목적을 갖는다.

도 1 은 종래기술의 구성을 도시하는 블록도.

도 2 는 다른 종래기술의 상세 구성을 도시하는 블록도.

도 3 은 도 2 에 도시된 종래기술의 작용을 설명하는 스미스차트.

도 4a 및 도 4b 는 각각 종래기술의 개선된 입력정합회로 및 그 변형기술의 회로의 구성을 도시하는 블록도.

도 5 는 도 4a 및 4b 에 도시된 종래기술의 작용을 설명하는 스미스차트.

도 6 은 본 발명의 실시예의 구성을 도시하는 블록도.

도 7a 내지 7c 는 각각 본 발명의 λ/2 라인을 도시하는 사시도와 단면도.

도 8 은 도 6 에 도시된 실시예의 작용을 설명하는 스미스차트.

도 9 는 도 6 에 도시된 실시예에 λ/2 라인의 특성임피던스의 궤적에서의 변화를 설명하기 위한 스미스차트.

도 10 은 본 발명의 또 다른 실시예의 구성을 도시하는 블록도.

도 11 은 종래기술과 비교된 본 발명의 효과를 도시하는 그래프.

※도면의 주요 부분에 대한 부호의 설명※

1 : 전계효과트랜지스터(FET)2 : 아이솔레이터

3 : λ/2 동축형유전체공진소자 4 : 출력정합회로

5 : 더미단자

7 : FET 리드 인덕턴스(lead inductance)

상기 목적을 달성하기 위하여 본 발명의 기본 개념에 따르면, 증폭소자의 입력단자로부터 FET의 입력단자에 입력측임피던스보다 낮은 특성임피던스와 λ/2 전기적 길이를 가지며 FET의 입력단자와 증폭소자의 입력단자사이에 삽입된 동축형유전체공진소자로 이루어지는 전계효과트랜지스터 증폭기가 제공된다. λ/2 전기적 길이를 갖는 동축형유전체공진소자는 소정의 축방향 길이를 가지며 원통형상으로 형성된 고유전체와, 도체재료로 유전체의 외면을 금속피복함에 의하여 형성된 외부도체와, 도체재료로 유전체의 내벽을 금속피복함에 의하여 형성된 내부도체로 이루어지는 TEM모드 유전체공진기로 이루어진다. λ/2 전기적 길이를 갖는 동축형유전체공진소자는 증폭소자의 입력단자측에 접속된 일단부에 노출된 내부도체와 FET의 입력단자에 접속된 타단부에 노출된 내부도체를 갖는다.

본 발명에서 바람직하기로는 일단에 종단기를 갖춘 3단자 서큘레이터로 이루어진 아이솔레이터는 증폭기의 입력측상에 배열되고, 아이솔레이터의 중심도체의 페라이트단면은 출력단자로서 λ/2 전기적 길이를 갖는 동축형유전체공진소자에 접속된다. 부가적으로 바람직하기로는 입력측 리드 인덕턴스는 증폭소자의 입력단자에 접속된다.

상술한 것처럼, 무손실과 소형의 동축형유전체공진소자에 의하여 구성된 λ/2 라인은 FET의 입력단자에 접속되고, 이 λ/2 라인의 특성임피던스는 증폭기의 입력단자로부터 증폭소자의 입력단자로의 임피던스보다 낮게 되고, λ/2 라인은 직렬 공진을 발생시킨다. 입력단부 임피던스의 고주파수임피던스는 어드미턴스면에서 커패시턴스의 방향으로 신장하며, 저주파수임피던스는 어드미턴스의 면에서 유전율의 방향으로 신장한다. 이 신장된 임피던스 궤적이 스미스차트상의 유전율의 방향으로 FET의 FET 입력측 리드 인덕턴스에 의하여 회전하게 된다. 주파수가 FET 입력측 리드 인덕턴스에 의한 임피던스변환에서 높게 됨에 따라 유전율에 의한 회전이 더 넓게 이루어진다 할지라도 본래의 임피던스는 고주파수임피던스가 하부측으로 신장하며 저주파수임피던스가 상부측으로 신장하는 λ/2 라인의 직렬 공진에 의하여 스미스차트(임피던스차트)상에 궤적을 갖는다. 그러므로 입력 잡음정합은 최적의 잡음궤적과 주파수방향이 변하지 않도록 수행되고, 유사한 형태의 궤적의 신장이 FET 리드 인덕턴스에 의한 임피던스변환 후에 궤적의 신장형태(고주파수임피던스와 저주파수임피던스사이의 상대적인 위치관계)를 유지하면서 얻어진다.

입력부의 손실이 고려된다. 아이솔레이터의 임피던스변환에서의 손실은 50Ω 정합 입력아이솔레이터 출력부를 생략함으로써 배제될 수 있다. 입력정합부의 손실은 소형이며 고 Q 동축형유전체공진소자에 의하여 λ/2 라인을 구성함으로써 감소될 수 있다. 상기 구성으로 무손실 입력정합회로가 형성될 수 있다. 그러므로 전체 대역에서의 잡음감소는 광대역잡음정합을 실현하면서 입력회로의 손실을 최소화함에 의하여 얻어질 수 있다.

본 발명에서 입력광대역정합과 관련된 필요한 주요소자의 개수는 감소되고, 주요소자(λ/2 동축형유전체공진소자)가 소형화하게 된다. 이 구성은 장치의 크기 감소에 기여하고, 또한 조립을 용이하게 한다. 이에 대한 이유는 다음과 같다. λ/2 동축전송라인으로서 기능하는 TEM모드 동축형유전체공진소자의 양측면상의 도체를 제거함에 의하여 형성된 동축 라인이 고 Q값과 고유전율을 갖춘 재료를 사용하여 제조될 때 유효 동축길이와 직경이 감소될 수 있다.

또한, 본 발명에 따르면, 입력정합회로의 차폐특성이 향상될 수 있다. 그러므로 외부 간섭파 또는 피드백진동의 역효과가 방지될 수 있고, 회로가 안정되게 작동될 수 있다. 이는 입력정합회로로서 기능하는 λ/2 라인이 동축형유전체 기판소자에 의하여 구성되고 전송라인의 도체가 외면을 금속피복함에 의하여 차폐되기 때문이다.

이하 첨부 도면을 참조로하여 본 발명을 상세하게 설명한다.

도 6 은 본 발명의 실시예 1의 구성을 도시하는 블록도이다. 도 6 을 참조로 하면, 도면부호 1 은 증폭소자로서 전계효과트랜지스터(FET)를 나타낸다. 아이솔레이터(2)와 λ/2 동축 라인(3)은 FET(1)의 입력측에 접속되고, 출력정합회로(4)는 FET(1)의 출력측에 접속된다. 아이솔레이터(2)는 공지된 3단자 스트립라인 서큘레이너에 의하여 구성된다. 도면부호(2a)는 스트립라인에 의하여 형성된 입력단자를 나타내며, 2b는 더미단자(5)에 접속되고 입력단자(2a)와 동일한 구조를 갖는 더미접속단자를 나타내며, 2c는 페라이트단면(end face)상의 스트립라인으로부터 부하측까지 직접 접속된 출력단자를 나타낸다. 페라이트(6)는 도체를 중첩하는 중에 아이솔레이터(2)의 중심에 배치된다.

상기 구조를 갖는 아이솔레이터의 출력단자(2c)는, 페라이트단부의 출력임피던스(입력단자로 정의함)보다 낮은 특성임피던스와 λ/2 전기적 길이를 갖는 동축형유전체공진소자(3)의 일단측상의 중심도체에 직접 납땜되고 이에 의하여 마이크로파 회로를 구성한다. 도 7a, 7b의 사시도와 도 7c 의 단면도에 도시된 것처럼, λ/2 전기적 길이를 갖는 동축형유전체공진소자(3)가 다음과 같이 형성된다. 고Q값과 고유전율을 갖는 유전체재료는 소정의 축방향 길이를 갖는 평행육면체 또는 원형의 실린더(3a)로 형성된다. 외부면은 외부도체(3b)를 형성하기 위하여 도전물질로 금속피복된다. 축방향의 공동은 유전체소자의 단면의 중심부에 형성되고, 내벽은 내부도체(3c)를 형성하기 위하여 도전물질로 금속피복되고, 이에 의하여 TEM모드 유전체 공진기를 구성한다. 양단부의 도체면은 개방단부를 형성하기 위하여 제거되고 이에 따라 동축전송라인이 구성된다. FET 리드 인덕턴스(7)는 FET(1)에 접속되고 λ/2의 동축형유전체공진소자(3)의 타단측상의 중심도체에 납땜된다.

상기 구조를 갖는 FET증폭기에 따르면, 아이솔레이터(2)의 입력단자(2a)에 공급된 입력신호는 λ/2 동축형유전체공진소자(3)와 FET 리드 인덕턴스(7)를 통하여 출력단자(2c)로부터 FET(1)로 공급된다. FET(1)의 입력단자에 형성된 반사파는 다시 아이솔레이터(2)로 들어가고 더미접속단자(2b)를 통하여 더미단자(5)에 의하여 소비된다. FET(1)에 의하여 증폭된 신호는 출력정합회로(4)를 통하여 부하에 공급된다. λ/2 동축형유전체공진소자(3)의 특성임피던스값을 조정함으로써 FET(1)의 입력회로는 최적의 잡음을 얻기 위한 소스임피던스로 설정된다. λ/2 동축형유전체공진소자(3)의 특성임피던스값의 가변 범위는 아이솔레이터의 페라이트단부(2c)의 출력임피던스 보다 더 좁게 설정된다.

FET증폭기의 작용은 도 8 의 스미스차트를 참조로 상세하게 후술한다.도 8을 참조로 궤적(A)는 광대역주파수에서 도 6 에 도시된 실시예에서 얻어진 아이솔레이터(2)의 출력단자의 점(A)에서의 임피던스를 나타낸다. 궤적(B)은 λ/2 동축형유전체공진소자(3)의 출력단자의 점(B)에서의 임피던스를 나타낸다. 궤적(B)은 λ/2 동축형유전체공진소자(3)의 특성임피던스에 의하여 스미스차트 상의 위상면에서 λ/2(일회전)에 의하여 궤적(A)을 회전시킴으로써 얻어진다. 궤적이 원점위치로 복귀할 때 고주파수는 낮은쪽으로 신장하고, 궤적(A)와 달리 저주파수는 높은쪽으로 신장한다. 이는 λ/2 동축형유전체공진소자(3)에 의한 직렬 공진효과와 동일하다.

궤적(C)는 FET(1)의 입력단자의 점(C)에서의 소스임피던스를 나타낸다.궤적(C)는 FET 리드 인덕턴스(7)에 의한 차트상의 유전체 방향으로 궤적(B)를 회전시킴으로써 얻어진다. FET 리드 인덕턴스(7)에 의한 임피던스변환에서 유전율에 의한 인덕턴스회전은 주파수가 증가함에 따라 더 크게 된다. 그러나 궤적(B)가 이미 λ/2 동축형유전체공진소자(3)의 직렬 공진효과로 인하여 고주파수와 저주파수의 방향으로 신장하므로 궤적(C)의 주파수방향은 최적의 잡음궤적(D)의 위치와 결과적으로 동일하게 되며, FET 리드 인덕턴스(7)에 의한 궤적의 신장이 궤적(B)로부터 궤적(C)로 감소됨에도 불구하고 유사한 형태의 궤적의 신장이 얻어진다.

소스임피던스궤적(C) 용의 조정소자로는 λ/2 동축형유전체공진소자(3)의 특성임피던스 즉, 동축 소자의 내부직경 대 외부직경의 비를 변화시킴으로써 제조된다. 궤적(C)는 도 9 에 도시된 것처럼 변화한다. 이 효과를 사용함으로써 궤적은 최적의 잡음궤적으로 정합될 수 있다. 도 9에서, 도면부호(Z)는 λ/2 라인의 특성임피던스를 나타낸다.

이 실시예의 회로 구성에서, 아이솔레이터의 임피던스변환에서의 손실은 50Ω정합된 입력아이솔레이터 출력부를 생략함으로써 배제되고, 입력정합부의 손실은 소형의 고 Q값 유전체공진소자에 의하여 λ/2 동축 라인을 구성함으로써 감소된다. 이 구성에서, 각 기구의 손실 감소는 종래기술과 비교할 때 입력광대역정합과 관련된 필요한 주요소자의 개수를 최소화하면서도 실현될 수 있다. 그러므로, 절대치로서 잡음특성의 감소는 최소화될 수 있고, 광대역잡음정합이 실현될 수 있다.

본 발명의 실시예 2 는 도 10을 참조로 후술된다. 도 10을 참조로 입력단자는 입력측 부하에 접속되고 임의의 입력측임피던스로서 실제 저항 성분( 즉 50Ω)을 갖는다. 도면부호 1 은 전계효과트랜지스터(FET)를 나타내며, 8 은 입력단자를 나타내며, 7 은 FET 리드 인덕턴스를 나타내며, 3 은 유전체공진소자를 사용하는 λ/2 동축라인을 나타내고, 4 는 출력정합회로를 나타낸다. 입력단자(8)는 입력측상의 임피던스보다 낮은 특성임피던스와 λ/2 전기적 길이를 갖는 동축형유전체공진소자(3)의 일단측상의 중심도체에 납땜된다. 또한 FET 리드 인덕턴스(7)는 λ/2 동축형유전체공진소자(3)의 타단에 있는 중심도체에 납땜되고, FET(1)는 FET 리드 인덕턴스(7)에 접속된다. λ/2 전기적 길이를 갖는 동축형유전체공진소자(3)는 실시예 1 과 동일하다. 입력신호의 유동은 실시예 1 의 아이솔레이터 페라이트단자이후의 유동과 또한 동일하다.

실시예 2 의 입력단자는 예로서 웨이브가이드 트랜스듀서에 의하여 직접 구성된다. 웨이브가이드의 입력단자로서 50Ω라인의 삽입위치에 따라 변하는 웨이브가이드에서의 전계강도분포의 차이를 사용함으로써 임의의 입력측임피던스로서 실제 저항치가 실현될 수 있다.

상술한 것처럼, 실시예 1 또는 2 에 따른 증폭기에서 입력회로 손실은 광대역잡음정합이 실현되면서도 최소화된다. 이 구성에 의해서 절대치로서의 잡음은 전 대역에서 감소될 수 있다. 도 11 은 잡음 대 주파수 특성을 도시하는 그래프이다. 곡선a는 본 발명의 특성을 나타내며, 곡선 b 는 도 2 에 도시된 종래기술의 특성을 나타내고, 곡선 c 는 도 4a 또는 4b 에 도시된 개선 된 종래기술의 특성을 나타낸다. 실시예 1 또는 2 에 따른 증폭기에서 입력광대역정합과 관련된 필요한 소자의 개수가 감소되고, λ/2 동축형유전체공진소자는 소형화된다. 그러므로 상기 장치의 크기 감소가 가능하며, 조립이 용이하게 된다. 또한 입력정합회로부의 차폐 특성은 향상된다. 외부 간섭파 또는 피드백진동의 역효과가 방지되므로 회로는 안정되게 작동될 수 있다.

Claims (1)

1. 전계효과트랜지스터 증폭기에 있어서,

   (a) 입력단자;

   (b) 출력단자를 구비하는 증폭소자로서의 전계효과트랜지스터;

   (c) 상기 증폭기의 입력단자와 상기 증폭소자로서의 전계효과트랜지스터의 입력단자 사이에 삽입된 직렬공진형의 동축형유전체 공진소자로서, 입력측에서 볼때의 임피던스 보다 작은 특성임피던스와, 1/2파장의 전기적 길이와, 소정의 축방향길이를 가진 원통형상의 고유전체와, 그 고유전체의 외면에 형성된 외부도체와, 그 고유전체의 단면의 중심부에 형성된 공동부와, 그 공동부의 내면에 형성된 내부도체를 가지고 있는 동축형유전체 공진소자;

   (d) 상기 동축형유전체 공진소자의 출력단과 상기 증폭소자의 입력단자와 접속하도록 삽입된 리드인덕턴스; 및

   (e) 일단에 종단기를 구비한 3단자 서큘레이터로 구성된 아이솔레이터로서, 그 아이솔레이터의 중심도체의 페라이트단면은 출력단자로서 상기 동축형유전체 공진소자에 접속되어 있는 아이솔레이터를 구비하고,

   상기 동축형유전체 공진소자의 동축의 내경과 외경의 비가 변화되고, 상기 증폭기의 임피던스 궤적을 최적 노이즈 궤적으로 일치되도록 하는 것을 특징으로 하는 전계효과 트랜지스터 증폭기.

Images